晶片级封装(WL-CSP)基础
本文详细讨论了Maxim的晶片级封装(WL-CSP)，其中包括：晶圆架构、
卷带包装、PCB布局、安装及回流焊等问题。本文还按照IPC和JEDEC标准提
供了可靠性测试数据。
注：最终用户及安装人员应该负责提供其行业标准要求设计和装配文件，行业标
准文件包括(但不限于)以下内容：
概述
晶片级(WL)芯片封装(CSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板(PCB)上的CSP 封装技术，采用传统的SMT安装工艺。芯片焊盘通过独立的焊球直接焊接到PCB焊盘，不需要任何填充材料(图1)。WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同，它没有绑定线或引出线。
图1. 4 x 4 WL-CSP照片，减少了两个球栅阵列的位置，电路侧视图
WL-CSP封装技术最根本的优点是IC到PCB之间的电感很小，第二个优点是缩小了封装尺寸并缩短了生产周期，提高了热传导性能。
WL-CSP结构
Maxim的WL-CSP球栅阵列是在硅晶片衬底上建立的封装内部互连结构。在晶片表面附上一层电介质重复钝化的聚合物薄膜。这层薄膜减轻了焊球连接处的机械压力并在管芯表面提供电气隔离。在聚合物薄膜内采用成相技术制作过孔，通过它实现与IC绑定盘的电气连接。
WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。WL-CSP球阵列可以包含任意行(2至6)和任意列(2至6)数。焊球材料由顶标中A1位置的标示符表示(见图2中的顶标A1)。A1为光刻的双同心圆时，表示焊膏采用的是低熔点的SnPb；对于无铅焊膏，A1处采用加号表示。
所有无铅WL-CSP产品底部的晶片迭层采用标准的聚合物薄膜保护层，该聚合物材料为硅片底部提供机械接触和UV光照保护。
WL-CSP球栅阵列设计和尺寸
Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2至6 x 6焊球矩阵(图2)，详细的WL-CSP尺寸图可从网站下载：Maxim封装图。根据特殊器件的设计要求，焊球阵列的也可能突破最大焊球数。
图2. 传统的的WL-CSP封装外形图，6 x 6阵列
WL-CSP载带
参考文献：
?ANSI/EIA-481-1-A 8mm和12mm表贴元件卷带，用于自动处理流程。
?EIA/IS-763裸片和晶片级封装包装带，8mm & 12mm载带，用于自动处理流程。
?IEC60286-3自动处理流程元件包装—第3章：表贴元件的载带包装。
Maxim的所有WL-CSP器件都以卷带(T&R)形式供货，WL-CSP卷带要求基于EIA-481标准。关于卷带架构的详细信息，请参考：SMD卷带数据。该网页给出了封装图以及卷带封装表的链接，其中包括图4所示的WL-CSP封装图的参考定位。其它链接，链接到其它封装的卷带数据(PDF)，提供了其它封装的所有尺寸。
1.卷带的凹槽应该在元件周围提供足够的空间，以确保：
o器件不会超出载带的上下任一个表面。
o揭开封带时，元件不受任何机械力的约束，能从凹槽中垂直取出。
o元件的旋转位置限制在±10°以内(见图3)。
2.最小半径R是体现包装带设计和材料机械弯曲特性的半径值。实际的卷
带中轴半径必需大于最小值R。按照常规方向装有元件的卷带在弯曲半
径大于最小值R时不会对载带和元件造成损害。用户应该对卷带在送料
器和任意其它处理、运输、储存过程中的条件进行设置，使其弯曲半径
总是大于最小值R。
3.条形码标志(如果需要)应该在载带与链轮齿孔相反的一侧，参见EIA556。
4.如果卷带凹槽的间隔为2.0mm，卷带可能无法合适地装进所有的送料器。
5.卷带包装里焊球朝下，包装带每一个凹槽的A1引脚方向保持一致。左上
角有A1引脚位置的标记(图2)。
6.封带的总剥离力应该在0.1 N到1.0 N之间(标定刻度的读数为10克力到
100克力)。拉力的方向应该与包装带移动的方向相反，封带与包装带成
165°至180°角。在剥离的过程中卷带/封带的剥离速度应该是300mm
±10mm/分钟。
图3. 卷带内部允许CSP器件的最大旋转位置
WL-CSP封装的PCB安装流程及实施
参考文献：
?IPC-7094关于倒装芯片及裸片的设计和安装流程
PCB设计规则
参考文献：
?IPC-A-600可接受的印刷电路板。
?IPC-6011关于印刷电路板的通用规格说明。
?IPC-6012关于刚性印刷电路板的认证和规格说明。
?IPC-6013关于柔性印刷电路板的认证和规格说明。
?IPC-6016关于高密度内部互连(HDI)板层或电路板的认证和规格说明。
?IPC-D-279关于表面贴装印刷电路板安装的可靠设计指南。
?IPC-2221关于印刷电路板设计的通用标准。
?IPC-2222关于刚性印刷电路板的组合设计标准。
?IPC-2223关于柔性印刷电路板的组合设计标准。
?IPC-2226关于高密度阵列或表贴架构外设的设计标准。
1.布板设计中，WL-CSP器件应该放置在机械应力和张力受力最均匀的位置，
可能的话，可以在周围放置更高高度的器件作为支撑。
2.对于双层安装器件的PCB设计，应该在WL-CSP封装中心位置的对面安
装封装尺寸更大器件。
安装模板设计
参考文献：
?IPC-7351关于表贴设计的常规要求和安装模板的标准。
用于表贴封装元件的焊盘结构有两种(见图4和表1)。
1.阻焊层限定(SMD)
o SMD焊盘在金属表面带有阻焊层开槽。
o阻焊层开口小于金属焊盘。
o阻焊层开槽材料一般为LPI (可成像液体感光胶)，必须采用合适的材料以满足任何SMT处理工艺的要求。
2.非阻焊层限定(NSMD)
o NSMD焊盘(图5)为金属限定焊盘，焊盘周围有一个相应的阻焊层。
o阻焊层开口大于金属焊盘。
o阻焊层开槽材料一般为LPI (可成像液体感光胶)，必须采用合适的材料以满足任何SMT处理工艺的要求。
图4. WL-CSP的SMD与NSMD焊盘设计
图5. 非阻焊层限定(NSMD) PCB的刨面图
1.选择NSMD与SMD焊盘时必须考虑功率、接地和信号走向的要求。
2.考虑到元件焊球件的微小间隔，NSMD焊盘更容易布线。使用微过孔是简
化布板的另一个途径。
3.特殊的微过孔设计可以避免表面空间，例如，采用“焊盘内过孔”设计。
4.空间允许的话，可以在焊盘相邻处放置一个过孔，可以方便布线，例如，
“狗骨”式互连设计。
5.对于相同类型的封装，在一块PCB上不要混合使用不同类型的焊盘。
6.建议在所有焊盘之间使用阻焊层。
7.连接焊盘的引线宽度应该小于1/2的焊盘直径，WL-CSP球栅阵列的各侧
布线应该保持对称。
表1. WL-CSP焊盘设计的选择(微米)
WL-CSP Ball Pitch Nominal Ball
Size Diameter
Standard Land Size
Reduction
Nominal Land
Size Diameter
Land Size
Diameter Range
500 350 20% 275 225 to 325 500 300 20% 250 200 to 300 400 250 20% 200 175 to 225
金属表面涂层
1.有机可焊性保护层(OSP)
2.无电镀镍/浸金(ENIG)
3.浸锡电镀：不推荐使用热风整平(HASL)锡电镀。
无铅PCB安装材料
1.高温FR4-FR5玻璃鳞片环氧树脂，对于无铅/符合RoHS标准的回流焊工
艺，Tg (玻璃化温度) ≥170°C。
2.可选择BT压层材料。
3.酚醛玻璃鳞片环氧树脂材料：对于多次无铅回流安装，不推荐使用双氰胺
(“dicy”) FR4材料。
焊膏印刷版膜过孔设计
参考文献：
IPC-7525版膜设计指南。
Maxim对所有0.5mm间隔的WL-CSP安装提供焊膏印刷。
过孔形状
1.为了改善焊膏从版膜的渗透，方形过孔优于圆形过孔。
2.采用梯形过孔，底层面积大于顶层面积。
3.过孔的四角可以采用弧形，以避免过孔中存在残留焊膏。
PCB焊膏材料
1.使用与焊球合金一致的焊膏或助焊剂材料。
2.使用低卤化物材料。
3.免洗松香助焊剂/松香可以省去手续的清洗流程。
4.使用3型或4型尺寸的焊膏。
SMT工艺流程
焊接版膜的制作
采用光刻不锈钢箔，采用电解法抛光或镍电镀(E-form)金属箔处理工艺。镍电镀成本较高，但容易在超小过孔处重复沉积焊膏，而且可以根据用户要求构成任意厚度的版膜。
自动放置元件
1.需要固定卷带送料器底座。
o送料器底座松动会造成元件损失。
2.使用带照相定位的真空领纸装置或激光对准装置固定元件中心。
o最好不要使用机械对准装置。
3.在PCB表面的安装高度必须精确，Z轴超程置为零或极小的负值。
o同样适用于从卷带送料器拾取元件。
4.需要控制并监测所有WL-CSP硅片的垂直压力，建议在放置器件时选择机
器作用力的下限，并适当降低放置探头的速度。
o对于所有芯片级封装，建议测量放置元件时的垂直压力，将其作为机器设置流程的一个必要步骤。
o用于放置元件的机器供应商可能提供特殊的低压力管口设置选项以及相应的端口，用于芯片级封装的安装。
5.放置元件时可能需要借助工具，以避免产生PCB位置偏移。
o选择1：对于需要二次安装的设备，建议使用定制的PCB板装载器/托盘，这是一种最可靠的方式，可以避免元件互连以及后续的安
装过程中产生PCB底层的位置偏移。
o选择2：任何二次装配的拾取机器操作时都可以利用支持PCB底层的可调节引脚，这对于高强度或高度密集的元件布板都是必要的。
这些廉价工具通常在购买定位机时作为配件赠送，也可以从供应
商处单独购买。
6.任何情况下，需要对芯片级封装采用人工操作时，都要使用真空笔进行操
作。
焊膏回流
参考文献：
IPC J-STD-020非密封固态表贴器件的潮湿敏感度等级，1级潮湿敏感度。
1.所有Maxim WL-CSP器件符合工业标准的回流焊处理工艺。
2.可以选择氮惰性气体回流焊，但是，使用氮惰性气体时随着空气回流回增
大无铅WL-CSP元件中心对PCB焊盘的受力(见图6和7)。
3.推荐使用强制气体对流回流炉。
4.WL-CSP元件能够经受三次标准的回流焊。
图6. 易溶解的SnPb焊球WL-CSP的典型回流温度曲线。
图7. 无铅SAC焊球WL-CSP的典型回流温度曲线
注：1) 150s至210s浸锡区域限定在绿色曲线范围内；2) 温度高于220°C
的时间限定在60s至90s区域；3) 温度高于235°C的时间在10s至30s；
4) 峰值温度的时间限定在240s至360s。请参考：J-STD-202 Rev D，表
4.1-4.2和
5.2。
注：上述温度曲线仅供参考，实际回流温度应该按照回流炉规格、焊膏、元器件以及PCB安装工艺进行调整。
5.推荐使用2D X射线或3D X射线分层摄影法作为回流焊之后取样检查焊
结短路、焊锡不足、漏焊及潜在的开路问题。
WL-CSP返修
返修只能在受控制或规定的流程下进行操作，以避免机械操作或ESD造成硅片电路的损坏。
对于球栅阵列，建议采用聚焦红外技术，而不是传统的热气BGA返修系统。聚焦IR设备能够精确地定位引脚，消除回流焊锡，即使替换最小尺寸的CSP也不会由于受热造成与相邻元件的接触。
包装与运输
为了防止损坏WL-CSP封装元件，包装与运输WL-CSP安装件或组件时必需小心。
Maxim WL-CSP可靠性数据
Maxim WL-CSP测试条件
参考文献：
JESD47集成电路应力测试规定。
表2和3给出了详细的Maxim WL-CSP的可靠性测试数据。也可以根据需要进行其它测试。
表2. 晶片级测试
Reliability Test Test Condition and Sampling Plan
High-Temperature Storage Life (HTSL) JESD22-A103 (150°C/1000 hours, no bias; three lots with 0/77 per lot)
Moisture Sensitivity Level 1 Solder Reflow (MSL 1) J-STD-20 (three reflow passes at 260°C max peak temperature; three lots with 0/150 per lot)
表3. 电路板级测试结果(WL-CSP元件安装在1.0mm厚的FR4–FR5板上) Reliability Test Test Condition and Sampling Plan
High-Temperature Operating Life (HTOL) JESD22-A108 (135°C ambient, w ith bias, 1000 hrs; three lots with 0/77 per lot)
Drop Test (DT) JESD22-B111 (1500Gs, 0.5msec, half sine pulse; one lot with 0/60, 150 drops min)
Temperature Cycling (TC) Test JESD22-A104 condition G (-40°C to +125°C, 1000 cycles, ramp rate 11°C/minute, dwell = 15 minutes, one cycle/hour; three lots with 0/77 per lot)
Temperature Humidity and Bias (THB)
Steady State JESD22-A101 (85°C, 85% RH, max operating voltage; three lots with 0/77 per lot)
Maxim的WL-CSP产品可靠性测试结果列在表4至表8。0.5mm焊球间隔、焊球阵列高达6 x 6的无铅WL-CSP产品均已通过认证测试。
Maxim无铅(SAC305) WL-CSP可靠性测试数据
注：SAC305焊球(LF45)、Sn96.5/Ag3.0/Cu0.5金属合成物。
表4. 晶片级高温保存期限(HTSL)的测试数据(3个批次)
High-Temp Storage (HTS) 500hr 1000hr
6 x 6 array 0/240 0/240
5 x 4 array 0/154 0/154
3 x 3 array 0/180 0/180
3 x
4 array 0/231 0/231
表5. 晶片级1级潮湿敏感度回流预处理测试数据(3个批次) Moisture Sensitivity Level 1 Conditions Results
6 x 6 array 3x reflow passes, 260°C max 0/150
5 x 4 array 3x reflow passes, 260°C max 0/150
3 x 3 array 3x reflow passes, 260°C max 0/90 (two Lots) 3 x
4 array 3x reflow pa sses, 260°C max 0/450
表6. 电路板级失效测试数据(累计失效)
Drop Test 30x 50x 100x 150x 200x 300x 400x 500x
6 x 6 array 0/120 0/120 0/120 0/120 0/120 0/120 0/120 0/120
表7. 电路板级加速温度周期变化(TC)的测试数据(3个批次) Temperature Cycle Test 250x 500x 750x 1000x
6 x 6 array 0/231 0/231 0/231 0/231
5 x 4 array 0/231 0/231 0/231 0/231
3 x 3 array 0/135 0/135 0/135 0/135
3 x
4 array 0/231 0/231 0/231 0/231
表8. 电路板级高温工作期限(HTOL)的测试数据(每次3批)
HTOL Test 500hr 1000hr
6 x 6 array 0/45 0/45
5 x 4 array 0/45 0/45
3 x 3 array 0/40 0/40
修改者：林子木 电子元件封装大全及封装常识 一、什么叫封装 封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连 接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、 密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线 连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连 接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空 气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也 更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与 之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比 值越接近1 越好。封装时主要考虑的因素： 1、芯片面积与封装面积之比为提高封装效率，尽量接近1：1； 2、引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性 能； 3、基于散热的要求，封装越薄越好。 封装主要分为DIP 双列直插和SMD 贴片封装两种。从结构方面，封装经历了最 早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP 公司开发出了SOP 小外型封装，以后逐渐派生出SOJ（J 型引脚小外形封装）、 TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作 条件需求的电路如军工和宇航级别仍有大量的金属封装。 封装大致经过了如下发展进程： 结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP； 材料方面：金属、陶瓷－>陶瓷、塑料－>塑料； 引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点； 装配方式：通孔插装－>表面组装－>直接安装 二、具体的封装形式 1、SOP/SOIC 封装 SOP 是英文Small Outline Package 的缩写，即小外形封装。SOP 封装技术由 1968～1969 年菲利浦公司开发成功，以后逐渐派生出SOJ（J 型引脚小外形封 装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、 TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电 路）等。 SOP(Small Out-Line package) 也叫SOIC，小外形封装。表面贴装型封装之一， 引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料和陶瓷两种。SOP 除了用 于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距 1.27mm，引脚数从8～44。另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配 高度不到1.27mm 的SOP 也称为TSOP。还有一种带有散热片的SOP。
芯片封装方式大全 各种IC封装形式图片 BGA Ball Grid Array EBGA 680L LBGA 160L PBGA 217L Plastic Ball Grid Array SBGA 192L QFP Quad Flat Package TQFP 100L SBGA SC-70 5L SDIP SIP Single Inline Package
TSBGA 680L CLCC CNR Communicatio n and Networking Riser Specification Revision 1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package SO Small Outline Package SOJ 32L SOJ SOP EIAJ TYPE II 14L SOT220 SSOP 16L
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28SSOP TO18 TO220 TO247 TO264 TO3
ITO220 ITO3p JLCC LCC LDCC LGA LQFP PCDIP TO5 TO52 TO71 TO72 TO78 TO8 TO92
PGA Plastic Pin Grid Array PLCC 详细规格PQFP PSDIP LQFP 100L 详细规格METAL QUAD 100L 详细规格PQFP 100L 详细规格TO93 TO99 TSOP Thin Small Outline Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid
晶片级封装(WL-CSP)基础 本文详细讨论了Maxim的晶片级封装(WL-CSP)，其中包括：晶圆架构、 卷带包装、PCB布局、安装及回流焊等问题。本文还按照IPC和JEDEC标准提 供了可靠性测试数据。 注：最终用户及安装人员应该负责提供其行业标准要求设计和装配文件，行业标 准文件包括(但不限于)以下内容： 概述 晶片级(WL)芯片封装(CSP)是一种可以使集成电路(IC)面向下贴装到印刷电路板(PCB)上的CSP 封装技术，采用传统的SMT安装工艺。芯片焊盘通过独立的焊球直接焊接到PCB焊盘，不需要任何填充材料(图1)。WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同，它没有绑定线或引出线。 图1. 4 x 4 WL-CSP照片，减少了两个球栅阵列的位置，电路侧视图 WL-CSP封装技术最根本的优点是IC到PCB之间的电感很小，第二个优点是缩小了封装尺寸并缩短了生产周期，提高了热传导性能。 WL-CSP结构
Maxim的WL-CSP球栅阵列是在硅晶片衬底上建立的封装内部互连结构。在晶片表面附上一层电介质重复钝化的聚合物薄膜。这层薄膜减轻了焊球连接处的机械压力并在管芯表面提供电气隔离。在聚合物薄膜内采用成相技术制作过孔，通过它实现与IC绑定盘的电气连接。 WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。WL-CSP球阵列可以包含任意行(2至6)和任意列(2至6)数。焊球材料由顶标中A1位置的标示符表示(见图2中的顶标A1)。A1为光刻的双同心圆时，表示焊膏采用的是低熔点的SnPb；对于无铅焊膏，A1处采用加号表示。 所有无铅WL-CSP产品底部的晶片迭层采用标准的聚合物薄膜保护层，该聚合物材料为硅片底部提供机械接触和UV光照保护。 WL-CSP球栅阵列设计和尺寸 Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2至6 x 6焊球矩阵(图2)，详细的WL-CSP尺寸图可从网站下载：Maxim封装图。根据特殊器件的设计要求，焊球阵列的也可能突破最大焊球数。 图2. 传统的的WL-CSP封装外形图，6 x 6阵列 WL-CSP载带
常见芯片封装类型的汇总 芯片封装，简单点来讲就是把制造厂生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。所以，封装对CPU和其他大规模集成电路起着非常重要的作用。 今天，与非网小编来介绍一下几种常见的芯片封装类型。 DIP双列直插式 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装结构形式有多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存储器和微机电路等。 DIP封装 特点： 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较大，故体积也较大。 最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。 在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高六倍。 现状：但是由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差。同时这种封装方式由于受工艺的影响，引脚一般都不超过100个。随着CPU内
封装有两大类；一类是通孔插入式封装(through-hole package)；另—类为表面安装式封装(surface moun te d Package)。每一类中又有多种形式。表l和表2是它们的图例，英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。 DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化，因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm)，并占用PCB板较多的空间，为此出现了SHDIP和SKDIP等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式，因而使它的应用受到很大限制。 为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但由于采用底面引出方式，因而引脚数可高达500条～600条。 随着表面安装技术(surface mounted technology, SMT)的出现，DIP封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。SOP应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在PCB板上，也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。 QFP也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在较高频率。引脚节距进一步降低到1.00mm，以至0.65 mm和0.5 mm，引脚数可达500条，因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。 方形扁平封装-QFP (Quad Flat Package) [特点] 引脚间距较小及细，常用于大规模或超大规模集成电路封装。必须采用SMT(表面安装技术)进行焊接。操作方便，可靠性高。芯片面积与封装面积的比值较大。 小型外框封装-SOP (Small Outline Package) [特点] 适用于SMT安装布线，寄生参数减小，高频应用，可靠性较高。引脚离芯片较远，成品率增加且成本较低。芯片面积与封装面积比值约为1:8 小尺寸J型引脚封装-SOJ (Smal Outline J-lead) 有引线芯片载体-LCC (Leaded Chip Carrier) 据1998年统计，DIP在封装总量中所占份额为15%，SOP在封装总量中所占57%，QFP则占12%。预计今后DIP的份额会进一步下降，SOP也会有所下降，而QFP会维持原有份额，三者的总和仍占总封装量的80%。 以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点，但成本较高，在对散热性能、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。 PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package))，所以采用片式载体是因为有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。 LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC，但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变，载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。 TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架；再在聚酰亚胺层和铜层上制作出小孔，将金属填入铜图形的小孔内，制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来，再由
常见封装缩写解释 bldh888 发表于: 2010-4-23 22:04 来源: 半导体技术天地 1. DIP(dual in-line PACkage) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见Cerdip)。 BGA是英文Ball Grid Array Package的缩写， 即球栅阵列封装。 SOP小型外引脚封装Small Outline Package r?o0c[hi^ M 4srs?}J SSOP收缩型小外形封装Shrink Small Outline Package P pBI%{p) 与SOP的区别：近似小外形封装,但宽度要比小外形封装更窄,可节省组装面积的新型封装。 2. DIP(dual tape carrier PACkage)
同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。QTCP(quad tape carrier PACkage) 四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技术的薄型封装(见TAB、TCP)。COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。 QTP(quad tape carrier PACkage) 四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名称(见TCP)。 SO(small out-line) SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。SOI(small out-line I-leaded PACkage) I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心距1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数26。
元器件封装大全 A. 名称Axial 描述轴状的封装 名称 AGP （Accelerate Graphical Port） 描述加速图形接口 名称 AMR (Audio/MODEM Riser) 描述声音/调制解调器插卡 B. 名称 BGA （Ball Grid Array） 描述 球形触点阵列，表面贴 装型封装之一。在印刷基板 的背面按阵列方式制作出 球形凸点用以代替引脚，在 印刷基板的正面装配LSI 芯片，然后用模压树脂或灌 封方法进行密封。也称为凸 点阵列载体(PAC) 名称 BQFP (quad flat package with bumper) 描述 带缓冲垫的四侧引脚扁 平封装。QFP封装之一，在 封装本体的四个角设置突 (缓冲垫)以防止在运送过 程中引脚发生弯曲变形。 C．陶瓷片式载体封装 名称 C－ (ceramic) 描述 表示陶瓷封装的记号。 例如，CDIP 表示的是陶瓷 DIP。 名称C-BEND LEAD 描述名称CDFP 描述
名称Cerdip 描述 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。 名称CERAMIC CASE 描述 名称 CERQUAD (Ceramic Quad Flat Pack) 描述 表面贴装型封装之一， 即用下密封的陶瓷QFP，用 于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热 性比塑料QFP 好，在自然空 冷条件下可容许 1.5～2W 的功率 名称CFP127 描述 名称 CGA (Column Grid Array)描述 圆柱栅格阵列，又称柱栅阵列封装 名称 CCGA (Ceramic Column Grid Array) 描述陶瓷圆柱栅格阵列 名称CNR 描述CNR是继AMR之后作为INTEL的标准扩展接口 名称CLCC 描述 带引脚的陶瓷芯片载体，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G.
详细解析常见IC封装术语 发布时间：2008-8-14 10:59:10 来源：中国芯片资料网—中国电子芯片资源网|全国专业的电子芯片资源基地|电子元件供应之家|芯片之家信息中心 在电子行业中，大家一般只对封装有大概的了解，具体封装是一个什么概念就不知道了 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在japon，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。
晶圆级封装W L P优势 The Standardization Office was revised on the afternoon of December 13, 2020
晶圆级封装（WLP）优势 晶圆级封装（WLP）以BGA技术为基础，是一种经过改进和提高的CSP(芯片级封装)，充分体现了BGA、CSP的技术优势。它具有许多独特的优点。 晶圆级封装（Wafer Level Package，WLP）采用传统的IC工艺一次性完成后道几乎所有的步骤，包括装片、电连接、封装、测试、老化，所有过程均在晶圆加工过程中完成，之后再划片，划完的单个芯片即是已经封装好的成品；然后利用该芯片成品上的焊球阵列，倒装焊到PCB板上实现组装。WLP的封装面积与芯片面积比为1：1，而且标准工艺封装成本低，便于晶圆级测试和老化。 晶圆级封装以BGA技术为基础，是一种经过改进和提高的CSP，充分体现了BGA、CSP的技术优势。它具有许多独特的优点： （1）封装加工效率高，它以晶圆形式的批量生产工艺进行制造； （2）具有倒装芯片封装的优点，即轻、薄、短、小； 图5 WLP的尺寸优势 （3）晶圆级封装生产设施费用低，可充分利用晶圆的制造设备，无须投资另建封装生产线； （4）晶圆级封装的芯片设计和封装设计可以统一考虑、同时进行，这将提高设计效率，减少设计费用； （5）晶圆级封装从芯片制造、封装到产品发往用户的整个过程中，中间环节大大减少，周期缩短很多，这必将导致成本的降低；
（6）晶圆级封装的成本与每个晶圆上的芯片数量密切相关，晶圆上的芯片数越多，晶圆级封装的成本也越低。晶圆级封装是尺寸最小的低成本封装。晶圆级封装技术是真正意义上的批量生产芯片封装技术。 WLP的优势在于它是一种适用于更小型集成电路的芯片级封装（CSP）技术，由于在晶圆级采用并行封装和电子测试技术，在提高产量的同时显著减少芯片面积。由于在晶圆级采用并行操作进行芯片连接，因此可以大大降低每个I/O 的成本。此外，采用简化的晶圆级测试程序将会进一步降低成本。利用晶圆级封装可以在晶圆级实现芯片的封装与测试。
封装类型 SIP ：Single-In-Line Package DIP ：Dual In-line Package 双列直插式封装 CDIP：Ceramic Dual-In-line Package 陶瓷双列直插式封装 PDIP：Plastic Dual-In-line Package 塑料双列直插式封装 SDIP ：Shrink Dual-In-Line Package QFP ：Quad Flat Package 四方扁平封装 TQFP ：Thin Quad Flat Package 薄型四方扁平封装 PQFP ：Plastic Quad Flat Package 塑料方型扁平封装 MQFP ：Metric Quad Flat Package VQFP ：Very Thin Quad Flat Package SOP ：Small Outline Package 小外型封装 SSOP ：Shrink Small-Outline Package 缩小外型封装 TSOP ：Thin Small-Outline Package 薄型小尺寸封装 TSSOP ：Thin Shrink Small-Outline Package QSOP ：Quarter Small-Outline Package VSOP ：Very Small Outline Package TVSOP ：Very Thin Small-Outline Package LCC ：Leadless Ceramic Chip Carrier 无引线芯片承载封装 LCCC ：Leadless Ceramic Chip Carrier PLCC ：Plastic Leaded Chip Carrier 塑料式引线芯片承载封装 BGA ：Ball Grid Array 球栅阵列 CBGA ：Ceramic Ball Grid Array uBGA ：Micro Ball Grid Array 微型球栅阵列封装 PGA ：Pin Grid Array CPGA ：Ceramic Pin Grid Array 陶瓷 PGA PPGA ：Plastic Pin Grid Array MCM ：Multi Chip Model 多芯片模块 SMD(surface mount devices) ——表面贴装器件。 SOIC(small out-line integrated circuit) ——双侧引脚小外形封装集成电路 QFP(Quad Flat Pockage) ——四侧引脚扁平封装
UCSP - 晶片级封装 概述 晶片级封装(WLCSP)是一种可以使集成电路（IC）面向下贴装到印刷电路板上的CSP封装技术，芯片的焊点通过独立的锡球焊接到PC板的焊盘上，不需要任何填充材料（图1）。这种技术与球栅阵列、引线型和基于层压板的CSP封装技术的不同之处在于它没有联结线或内插连接。WLCSP封装技术最根本的优点是IC到PC板之间的电感很小，第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。Maxim 的WLCSP技术商标为UCSP。 图1. 4x4 UCSP照片，底部视图 UCSP结构 Maxim的UCSP结构是在硅晶片衬底上建立的。在晶片的表面附上一层BCB(Benzocyclobutene, 苯并环丁烯)树脂薄膜。这层薄膜减轻了锡球连接处的机械压力并在裸片（die）表面提供电气隔离。在BCB膜上使用照相的方法制作过孔，通过它实现与IC联结基盘的电气连接。过孔上面还要加上一层UBM（球下金属）层。一般情况下，还要再加上第二层BCB作为阻焊层以确定回流锡球的直径和位置。标准的锡球材料是共晶锡铅合金，即63%的Sn和/37%的Pb。UCSP结构的截面图如图2所示。
图2. 典型的UCSP截面图 UCSP锡球阵列是基于具有统一栅距的长方形栅格排列的。UCSP球阵列可能包含满足6 > ND > 2和6 > NE > 2的任意行数（ND）和列数（NE）。基本的UCSP结构请参见表1，表2是其典型的尺寸，图3标示出了表2中引用的机械结构符号。也可以减少使用锡球的数量，有许多种球阵列规格并未在表1中列出。 表1. UCSP 结构 注释：一些特定器件的球阵列设计需要的锡球数目可能比较少。具体的UCSP制图方法可以在Maxim的封装概况目录中得到：https://www.doczj.com/doc/009493772.html,/cgi-bin/packages. 表2. 典型的UCSP尺寸 Ball Diameter b
半导体集成电路常见封装缩写解释 1. DIP(dual in-line PACkage) 双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见Cerdip)。 BGA是英文Ball Grid Array Package的缩写， 即球栅阵列封装。 SOP小型外引脚封装Small Outline Package J SSOP收缩型小外形封装Shrink Small Outline Package P 与SOP的区别：近似小外形封装,但宽度要比小外形封装更窄,可节省组装面积的新型封装。 2. DIP(dual tape carrier PACkage) 同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。 QTCP(quad tape carrier PACkage) 四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用TAB 技术的薄型封装(见TAB、TCP)。 COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 JLCC(J-leaded chip carrier) J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半导体厂家采用的名称。 QTP(quad tape carrier PACkage) 四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的名称(见TCP)。 SO(small out-line) SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
IC的常见封装形式 常见的封装材料有：塑料、陶瓷、玻璃、金属等，现在基本采用塑料封装。 按封装形式分：普通双列直插式，普通单列直插式，小型双列扁平，小型四列扁平，圆形金属，体积较大的厚膜电路等。 按封装体积大小排列分：最大为厚膜电路，其次分别为双列直插式，单列直插式，金属封装、双列扁平、四列扁平为最小。 封装的历程变化：TO－>DIP－>PLCC－>QFP－>BGA －>CSP 1、DIP(DualIn－line Package)双列直插式封装 D—dual两侧 双列直插式封装。插装型封装之一，引脚从封装两侧引出 2、SIP(single in-line package)单列直插式封装 引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封装呈侧立状 3、SOP(Small Out-Line Package) 小外形封装双列表面安装式封装 以后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路） 4、PQFP（Plastic Quad Flat Package）塑料方型扁平式封装 芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。适用于高频线路，一般采用SMT技术应用在PCB板上安装
5、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装 QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形 6、QFN(quad flat non-leaded package)四侧无引脚扁平封装 封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点难于作到QFP 的引脚那样多，一般从14 到100 左右。材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN 7、PGA(Pin Grid Array Package)插针网格阵列封装 插装型封装之一，其底面的垂直引脚呈阵列状排列，一般要通过插座与PCB板连接。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 8、BGA(Ball Grid Array Package)球栅阵列封装 其底面按阵列方式制作出球形凸点用以代替引脚。适应频率超过100MHz，I/O 引脚数大于208 Pin。电热性能好，信号传输延迟小，可靠性高。
常用元器件及元器件封装总结 一、元器件封装按照安装的方式不同可以分成两大类。(1) 直插式元器件封装直插式元器件封装的焊盘一般贯穿整个电路板，从顶层穿下，在底层进行元器件的引脚焊接，如图所示。 典型的直插式元器件及元器件封装如图所示。 (2)表贴式元器件封装。表贴式的元器件，指的是其焊盘只附着在电路板的顶层或底层，元器件的焊接是在装配元器件的工作层面上进行的，如图所示。
典型的表贴式元器件及元器件封装如图所示。在PCB元器件库中，表贴式的元器件封装的引脚一般为红色，表示处在电路板的顶层(TopLayer)。在PCB元器件库中，表贴式的元器件封装的引脚一般为红色，表示处在电路板的顶层（Top Layer）。 二、常用元器件的原理图符号和元器件封装 在设计PCB的过程中，有些元器件是设计者经常用到的，比如电阻、电容以及三端稳压源等。在Protel 99 SE中，同一种元器件虽然相同电气特性，但是由于应用的场合不同而导致元器件的封装存在一些差异。前面的章节中已经讲过，电阻由于其负载功率和运用场合不同而导致其元器件的封装也多种多样，这种情况对于电容来说也同样存在。因此，本节主要向读者介绍常用元器件的原理图符号和与之相对应的元器件封装，同时尽量给出一些元器件的实物图，使读者能够更快地了解并掌握这些常用元器件的原理图符号和元器件封装。(1)、电阻。电阻器通常简称为电阻，它是一种应用十分广泛的电子元器件，其英文名字为“Resistor”，缩写为“Res”。电阻的种类繁多，通常分为固定电阻、可变电阻和特种电阻3大类。固定电阻可按电阻的材料、结构形状及用途等进行多种分类。电阻的种类虽多，但常用的电阻类型主要为RT型碳膜电阻、RJ型金属膜电阻、RX型线绕电阻和片状电阻等。固定电阻的原理图符号的常用名称是“RES1”和“RES2”，如图F1-5（a）所示。常用的引脚封装形式为AXIAL系列，包括AXIAL-0.3、AXIAL-0.4、AXIAL-0.5、AXIAL-0.6、AXIAL-0.7、AXIAL-0.8、AXIAL-0.9和AXIAL-1.0等封装形式，其后缀数字代表两个焊盘的间距，单位为“英寸”，如图F1-5（b）所示。常用固定电阻的实物图如图F1-5（c）所示。
集成电路封装形式介绍(图解） BGA BGFP132 CLCC CPGA DIP EBGA 680L FBGA FDIP FQFP 100L JLCC BGA160L LCC
LDCC LGA LQFP LQFP100L Metal Qual100L PBGA217L PCDIP PLCC PPGA PQFP QFP SBA 192L TQFP100L TSBGA217L TSOP
CSP SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征和DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也和DIP基本相同. S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778mm,芯片集成度高于DIP. SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征和DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚,如同针栅.插脚节距为2.54mm或1.27mm,插脚数可多达数百脚. 用于高速的且大规模和超大规模集成电路. SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为 1.27mm. MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm. QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为 1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上. SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部和PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm. LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高 速,高频集成电路封装. PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装. SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为 1.27mm. BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚. 焊球的节距通常为1.5mm,1.0mm,0.8mm,和PGA相比,不会出现针脚变形问题. CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等. TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并和布线相连接的封装.和其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上. 介绍：
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
芯片封装形式 芯片封装形式主要以下几种：DIP，TSOP，PQFP，BGA，CLCC，LQFP，SMD，PGA，MCM，PLCC等。 DIP DIP封装（Dual In-line Package），也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： ?适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ?芯片面积与封装面积之间的比值较大，故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称，其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次； ●开关不常切换的额定电流:100mA,耐压50VDC ； ●开关经常切换的额定电流:25mA,耐压24VDC ； ●接触阻抗:(a)初始值最大50mΩ；(b)测试后最大值100mΩ； ●绝缘阻抗:最小100mΩ,500VDC ； ●耐压强度:500VAC/1分钟； ●极际电容:最大5pF ； ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代，内存第二代的封装技术TSOP出现，得到了业界广泛的认可，时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。同时TSOP封装具有成品率高，价格便宜等优点，因此得到了极为广泛的应用。 TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后，会产品较大的信号干扰和电磁干扰。 PQFP PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提