用七段数码管显示简单字符——译码器及
其应用
实验报告
专业班级：2011级计算机1班
学号：1137030 姓名：赵艺湾
实验地点：理工楼901 实验时间：2012.9.26
实验一用七段数码管显示简单字符——译码
器及其应用
一、实验目的
1、了解显示译码器的结构和理解其工作原理。
2、学习7段数码显示译码器设计。
3、学习用基逻辑门、3-8译码器、4-1选择器控制显示器的显示。
二、实验内容
1、了解逻辑门、3-8译码器、4-1选择器的工作原理，设计基本电路，实现以下功能：
C2C1C0是译码器的3个输入，用C2C1C0的不同取值来选择在七段数码管上输出不同字符。七段数码管是共阳极的。
图1 七段译码器
C2C1C0 的不同取值对应显示的字母如下：
图2 字符编码
三、实验仪器及设备： 一、PC 机
二、 Quartus Ⅱ 9.0
三、 DE2-70 四、显示器
四、实验步骤
1、列出真值表，计算要实现以上功能时数码管的0-7段对应的逻辑函数式。
真值表如下：
函数表达式如下： “0”='
02C C +
“1”=“2”=0'
1'
012C C C C C ++
“3”=（2C +1C +'
0C ）（2C +0C +'1C ）（2C +'1C +'
0C ） “4”=“5”=2C “6”=2C +1C +02C C
2、新建一个 quartusII 工程，用以在DE2_70平台上实现所要求的电路。
建立一个BDF 文件，基于SSI ，实现七段译码器电路，用SW3_SW1作为输入C2C1C0，
DE2_70平台上的的数码管分别为HEX0~HEX7，输出接HEX1。
参照de2_70_pin_assignments.csv 中的引脚分配表配置引脚。 新建仿真文件，给出输入信号，观察输出信号是否符合要求。 编译工程，完成后下载到FPGA 中。
拨动波段开关并观察七段数码管HEX0的显示，以验证设计的功能是否正确。 基于3-8译码器和4-1选择器重复上述2.、中的步骤完成设计。
（1）基于基本逻辑门电路逻辑图
（2）基于3-8译码器的设计
3-8译码器真值表
根据3-8译码器的真值表和74138芯片的逻辑电路，计算得：
“0”=()31Y Y “1”=“2”=()30Y Y “3”=()321Y Y Y “4”=“5”=()3210Y Y Y Y “6”=()10Y Y
基于3-8译码器的逻辑电路图：
（2）基于4-1选择器的设计
74153 控制选通基于4-1选择器的逻辑电路图：
五、实验心得
通过本次用七段数码管显示简单字符的实验，了解了七段数码管的显示工作方式；了解了QuartusⅡ9.0 的工作流程；了解了3-8译码器和4-1选择器的输入输出方式；巩固了门电路的设计。
六、实验结论
可以通过不同的输入控制七段数码管七个段LED灯的亮灭，从而显示不同的数字或字母。而不同的输入可通过基本逻辑门、3-8译码器、4-1选择器等多种方式实现。
七、实验思考题
1、从完成的设计中可总结出译码电路的主要作用是什么？
答：变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路；输出端为输入变量的最小项的组合，也就是说我们可能用译码器电路实现各种组合逻辑电路，实现了较少输入对较多输出的控制。
2、比较基于SSI（基本逻辑门）、MSI（译码器和选择器）完成同样的设计有何不同，各自的特点是什么？
答：基本逻辑门设计电路更直接，验错更清晰；利用译码器和选择器需要多一层逻辑的思考，相对复杂，但是更有规律。
信息工程学院实验报告 课程名称：单片机原理及接口 实验项目名称：LED 数码管显示实验 实验时间：2016年3月11日 班级：通信141 姓名： 学号： 一、实 验 目 的: 熟悉keil 仿真软件、proteus 仿真软件、软件仿真板的使用。了解并熟悉一位数码管与 多位LED 数码管的电路结构、与单片机的连接方法及其应用原理。学习proteus 构建LED 数 码管显示电路的方法，掌握C51中单片机控制LED 数码管动态显示的原理与编程方法。 二、实 验 设 备 与 器 件 硬件：微机、单片机仿真器、单片机实验板、连线若干 软件：KEIL C51单片机仿真调试软件，proteus 系列仿真调试软件 三、实 验 原 理 LED 显示器是由发光二极管显示字段的显示器件。在单片机应用系统中通常使用的是七 段LED ，这种显示器有共阴极与共阳极两种。 共阴极LED 显示器的发光二极管阴极共地，当某个发光二极管的阳极为高电平时，该发 光二极管则点亮；共阳极LED 显示器的发光二极管阳极并接。 七段LED 数码管与单片机连接时，只要将一个8位并行输出口与显示器的发光二极管引 脚相连即可。8位并行输出口输出不同的字节数据即可获得不同的数字或字符，通常将控制 成 绩： 指导老师(签名)： a f b e g c d dp 1 2 3 4 5 10 9 8 7 6 g f a b e d c dp (a) 共阴极 (b) 共阳极 (c) 管脚配置
发光二极管的8位字节数据称为段选码。 多位七段LED数码管与单片机连接时将所有LED的段选线并联在一起，由一个八位I／O 口控制，而位选线分别由相应的I／O口线控制。如：8位LED动态显示电路只需要两个八位I／O口。其中一个控制段选码，另一个控制位选。 由于所有位的段选码皆由一个I／O控制，因此，在每个瞬间，多位LED只可能显示相同的字符。要想每位显示不同的字符，必须采用动态扫描显示方式。即在每一瞬间只使某一位显示相应字符。在此瞬间，位选控制I／O口在该显示位送入选通电平（共阴极送低电平、共阳极送高电平）以保证该位显示相应字符，段选控制I／O口输出相应字符段选码。如此轮流，使每位显示该位应显示字符，并保持延时一段时间，以造成视觉暂留效果。 不断循环送出相应的段选码、位选码，就可以获得视觉稳定的显示状态。由人眼的视觉特性，每一位LED在一秒钟内点亮不少于30次，其效果和一直点亮相差不多。 四、实验内容与步骤 1、电路图的设计。 （1）打开proteus软件，单击P,打开搜索元器件窗口，如图 1-1 所示： 图1-1 搜索元器件 （2）添加元器件AT89C51、CAP、BUTTON、LED-BLUE、RES、CRYSTAL、7SEG-MPXI1CC，修改元器件的参数，绘制电路图，如图1-2 所示：
单片机原理及接口技术 实验报告 任课教师 班级 姓名 日期
实验一构建单片机最小系统和实验环境熟悉 一、单片机最小系统的组成原理图 二、单片机的工作原理： 1.运算器 运算器包括算术逻辑运算单元ALU、累加器ACC、寄存器B、暂存器TMP、程序状态字寄存器PSW、十进制调整电路等。它能实现数据的算术逻辑运算、位变量处理和数据传送操作。 （1）算术逻辑单元ALU ALU在控制器根据指令发出的内部信号控制下，对8位二进制数据进行加、减、乘、除运算和逻辑与、或、非、异或、清零等运算。它具有很强的判跳、转移、丰富的数据传送、提供存放中间结果以及常用数据寄存器的功能。MCS-51中位处理具有位处理功能，特别适
用于实时逻辑控制。 （2）累加器ACC 累加器ACC是8位寄存器，是最常用的专用寄存器，它既可存放操作数，又可存放运算的中间结果。MCS—51系列单片机中许多指令的操作数来自累加器ACC。累加器非常繁忙，在与外部存储器或I/O接口进行数据传送时，都要经过A来完成。 （3）寄存器B 寄存器B是8位寄存器，主要用于乘、除运算。乘法运算时，B中存放乘数，乘法操作后，高8位结果存于B寄存器中。除法运算时，B中存放除数，除法操作后，余数存于寄存器B中。寄存器B也可作为一般的寄存器用。 （4）程序状态字PSW 程序状态字是8位寄存器，用于指示程序运行状态信息。其中有些位是根据程序执行结果由硬件自动设置的，而有些位可由用户通过指令方法设定。PSW中各标志位名称及定义如下： CY（）：进（借）位标志位，也是位处理器的位累加器C。在加减运算中，若操作结果的最高位有进位或有借位时，CY由硬件自动置1，否则清“0”。在位操作中，CY作为位累加器C 使用，参于进行位传送、位与、位或等位操作。另外某些控制转移类指令也会影响CY位状态（第三章讨论）。 AC（）：辅助进（借）位标志位。在加减运算中，当操作结果的低四位向高四位进位或借位时此标志位由硬件自动置1，否则清“0”。 F0（）：用户标志位，由用户通过软件设定，决定程序的执行方式。 RS1（），RS0（）：寄存器组选择位。用于设定当前通用寄存器组的组，其对应关系如下：
译码器实验报告 一、实验目的 1、掌握中规模集成译码器的逻辑功能和使用方法 2、熟悉数码管的使用 二、实验原理 译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线-4线、3线-8线和4线-16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。而每一个输出所
代表的函数对应于n个输入变量的最小项。 三、实验设备与器件 1.+5V直流电源 2.单次脉冲源 3.逻辑电平开关 4.74LS138 四、实验内容及步骤 1.74LS138译码器逻辑功能测试 将译码器使能端STA、STB、STC与地址端A2、A1、A0分别接到逻辑电平开关输入口，八个输出端Y7…Y0依次连接在十六位逻辑电平显示上，拨动逻辑电平开关，逐项测试74LS138的逻辑功能。2.实验箱电源连接正确，电路自查确定无误后，电路验证还是不正确的情况下进行下面的排错检查：
1）检查芯片的电源和地的电平是否正确。 2）芯片的使能端连接的电平正确。 3）从逻辑电平开关输入信号是否正确。 4）从输出端按逻辑功能状态往前一步一步排查。 3.两片3线-8线译码器74LS138扩展为4线-16线译码器 用两片74LS138组合成一个四线-十六线译码器进行实验，并分析逻辑功能。
实验十九数码管显示实验 一、实验目的 1、了解数码管的显示原理； 2、掌握数码管显示的编程方法。 二、实验内容 1、编写数码管显示程序，循环显示0-F字符 三、实验设备 1、硬件： JX44B0实验板； PC机； JTAG仿真器； 2、软件： PC机操作系统（WINDOWS 2000）; ARM Developer Suite v1.2； Multi-ICE V2.2.5(Build1319)； 四、基础知识 1、掌握在ADS集成开发环境中编写和调试程序的基本过程。 2、了解ARM 应用程序的框架结构； 3、了解数码管的显示原理； 五、实验说明 1、LED显示原理 发光二极管数码显示器简称LED显示器。LED显示器具有耗电低、成本低、配置简单灵活、安装方便、耐震动、寿命长等优点，目前广泛应用于各类电子设备之中。 7段LED由7个发光二极管按“日”字排列。所有发光二极管的阳极连接在一起称共阳极接法，阴极连接在一起称为共阴极接法。一般共阴极可以不需要外接电阻。 其中各二极管的排列如上图在共阳极接法中，如果显示数字“5”，需要在a、c、d、f、g端加上高电压，其它加低电压。这样如果按照dp、g、fe、d、c、b、a的顺序排列的话对应的码段是：6DH。其它的字符同理可以得到。
2、数码管显示驱动 数码管的显示一般有动态显示和静态显示两大类，另外按照驱动方式又分串行驱动和并行驱动两种方式。串行驱动主要是提供串－并转换，减少控制线数量；并行驱动对每一个段提供单独的驱动，电路相对简单。这方面参看数字电路相关内容。 下面主要介绍静态显示和动态显示: 1）静态显示： LED数码管采用静态接口时，共阴极或共阳极节点连接在一起地或者接高电平。每个显示位的段选线与一个8位并行口线相连，只要在显示位上的段选位保持段码电平不变，则该位就能保持相应的显示字符。这里的8位并行口可以直接采用并行I/O口，也可以采用串行驱动。相应的电路如下： 很明显采用静态显示方式要求有较多的控制端（并行）或较复杂的电路（串行）。但是在设计中对器件的要求低。
6位7段LED数码管显示实验 【实验要求】1)初始化时，使6位LED均显示8，显示时间为1s。2)从第一个LED开始，从0显示到9，0.5s刷新一次。直到最后一个LED。【实验目的】1)熟悉并进一步掌握定时器中断的使用和时基信号的使用。2)进一步巩固I/O口的使用方法。3)了解6位7段LED数码管的使用。【实验设备】1)装有u’nsp IDE仿真环境的PC机一台。2)μ’nSP?十六位单片机实验箱一个。【实验原理】通过对I/O口的控制，初始化时点亮所有的数码管，即6位LED数码管均显示8。1s 后，从第一位数码管开始从0显示到9，刷新时间为0.5s。直到最后一个数码管。1s的时间使用定时器A （FIQ）；0.5s的时间使用2HZ的时基信号（IRQ5）。【硬件连接图】A0—A6 接A---G A8—A13 接CS1—CS6 B0—B7 接KEY 【实验步骤】⑴按硬件电路原理图进行连接。⑵画程序流程图。⑶编写程序。⑷调试程序。⑸结合硬件调试，实现最终功能。【主程序流程图】 广告灯设计（利用取表方式） 桂林电子工业学院孙安青 https://www.doczj.com/doc/0e10299681.html, 1．实验任务 利用取表的方法，使端口P1做单一灯的变化：左移2次，右移2次，闪烁2次（延时的时间0.2秒）。 2．电路原理图 3．系统板上硬件连线 把“单片机系统”区域中的P1.0－P1.7用8芯排线连接到“八路发光二极管指示模块”区域中的L 1－L8端口上，要求：P1.0对应着L1，P1.1对应着L2，……，P1.7对应着L8。 4．程序设计内容 在用表格进行程序设计的时候，要用以下的指令来完成 （1）．利用MOV DPTR，＃DATA16的指令来使数据指针寄存器指到表的开头。 （2）．利用MOVC A，＠A＋DPTR的指令，根据累加器的值再加上DPTR的值，就可以使程序计数器PC指到表格内所要取出的数据。 因此，只要把控制码建成一个表，而利用MOVC工，＠A＋DPTR做取码的操作，就可方便地处理一些复杂的控制动作，取表过程如下图所示：
东南大学 《微机实验及课程设计》 实验报告 实验四（1）简单输入输出 一. 实验目的与内容 （一）实验目的 1）进一步掌握TPC实验装置的基本原理和组成结构； 2）掌握利用I/O指令单步调试检查硬件接口功能，学会利用示波器检测I/O指令执行时总线情况； 3）掌握简单并行输入输出接口的工作原理及使用方法，进一步熟悉掌握输入输出单元的功能
和使用。 （二）实验内容及要求 1、输出接口输出，根据8个发光二极管发光的情况验证编程从键盘输入一个字符或数字，将其ASCII码通过正确性。（输出端口实验必做） 2、用逻辑电平开关预置某个字母的ASCII码，编程输入这个ASCII码，并将其对应字母在屏幕上显示出来。（输入端口实验必做） 3、利用基本实验(1)中的输出锁存电路，设计L0～L7为流水灯，流水间隔时间由软件产生。（输出端口实验） 4、利用基本实验(2)中的输入电路，监测逻辑电平开关K0～K7的变换，当开关状态为全开时，在屏幕上显示提示信息并结束程序。（输入端口实验） 要求： 1、输入输出端口应该可以响应外设的连续变化。 2、输出按ESC键退出；输入按任意键退出。 3、内容3、4比做一题，选做一题 二. 实验基本原理 （一）基本原理 简单并行输出实验：八D触发器74LS273的八个输入端接数据总线D0~D7，从键盘输入一个字符或数字，通过2A8H~输出接口输出该字符或者数字代表的ASCII码，再通过8个发光二极管发光显示二进制数码，从而验证编程以及电路的正确性。 简单并行输入实验：八缓冲器74LS244的八个输出端接数据总线D0~D7，8个输入端分别接逻辑电平开关K0~K7，在逻辑电平开关上预置任意字符的ASCII码，编程将此ASCII码通过2A0H~输入，ASCII码对应字符显示在屏幕上，从而验证编程及电路的正确性。 （二）实验接线图
信息工程学院实验报告 课程名称：微机原理与接口技术 实验项目名称：键盘扫描及显示实验 实验时间： 班级： 姓名： 学号： 一、实 验 目 的 1. 掌握 8254 的工作方式及应用编程。 2. 掌握 8254 典型应用电路的接法。 二、实 验 设 备 了解键盘扫描及数码显示的基本原理，熟悉 8255 的编程。 三、实 验 原 理 将 8255 单元与键盘及数码管显示单元连接，编写实验程序，扫描键盘输入，并将扫描结果送数码管显示。键盘采用 4×4 键盘，每个数码管显示值可为 0～F 共 16 个数。实验具体内容如下：将键盘进行编号，记作 0～F ，当按下其中一个按键时，将该按键对应的编号在一个数码管上显示出来，当再按下一个按键时，便将这个按键的编号在下一个数码管上显示出来，数码管上可以显示最近 6 次按下的按键编号。 键盘及数码管显示单元电路图如图 7-1 和 7-2 所示。8255 键盘及显示实验参考接线图如图 7-3 所示。 图 7-1 键盘及数码管显示单元 4×4 键盘矩阵电路图 成 绩： 指导老师(签名)：
图 7-2 键盘及数码管显示单元 6 组数码管电路图 图 7-3 8255 键盘扫描及数码管显示实验线路图 四、实验内容与步骤 1. 实验接线图如图 7-3 所示，按图连接实验线路图。
图 7-4 8255 键盘扫描及数码管显示实验实物连接图 2.运行 Tdpit 集成操作软件，根据实验内容，编写实验程序，编译、链接。 图 7-5 8255 键盘扫描及数码管显示实验程序编辑界面 3. 运行程序，按下按键，观察数码管的显示，验证程序功能。 五、实验结果及分析： 1. 运行程序，按下按键，观察数码管的显示。
八位七段数码管动态显示电路的设计 一、实验目的 1、了解数码管的工作原理。 2、学习七段数码管显示译码器的设计。 3、学习VHDL的CASE语句及多层次设计方法。 二、实验原理 七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图4-4-1所示。 图4-1 静态七段数码管 由于七段数码管公共端连接到GND（共阴极型），当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。共阳极性的数码管与之相么。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。 三、实验内容 本实验要求完成的任务是在时钟信号的作用下，通过输入的键值在数码管上显示相应的键值。在实验中时，数字时钟选择1024HZ作为扫描时钟，用四个拨动开关做为输入，当四个拨动开关置为一个二进制数时，在数码管上显示其十六进制的值。 四、实验步骤 1、打开QUARTUSII软件，新建一个工程。 2、建完工程之后，再新建一个VHDL File，打开VHDL编辑器对话框。 3、按照实验原理和自己的想法，在VHDL编辑窗口编写VHDL程序，用户可参照光 盘中提供的示例程序。 4、编写完VHDL程序后，保存起来。方法同实验一。
5、对自己编写的VHDL程序进行编译并仿真，对程序的错误进行修改。 6、编译仿真无误后，根据用户自己的要求进行管脚分配。分配完成后，再进行全编译 一次，以使管脚分配生效。 7、根据实验内容用实验导线将上面管脚分配的FPGA管脚与对应的模块连接起来。 如果是调用的本书提供的VHDL代码，则实验连线如下： CLK：FPGA时钟信号，接数字时钟CLOCK3，并将这组时钟设为1024HZ。 KEY[3..0]：数码管显示输入信号，分别接拨动开关的S4，S3，S2，S1。 LEDAG[6..0]：数码管显示信号，接数码管的G、F、E、D、C、B、A。 SEL[2..0]：数码管的位选信号，接数码管的SEL2、SEL1、SEL0。 8、用下载电缆通过JTAG口将对应的sof文件加载到FPGA中。观察实验结果是否与 自己的编程思想一致。 五、实验现象与结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字信号源模块的时钟选择为1464HZ，拨动四位拨动开关，使其为一个数值，则八个数码管均显示拨动开关所表示的十六进制的值。
《计算机组成原理》 实验报告 实验室名称：S402 任课教师：邹洋 小组成员：王娜任芬 学号：2010212121 2010212119
实验一_HAMMING码 (2) 实验二_乘法器 (7) 实验三_时序部件 (16) 实验四_CPU__算术逻辑单元实验 (24) 实验五_CPU__指令译码器实验 (32) 实验六_CPU_微程序控制器实验1 (43) 实验七_八_CPU实验 (59)
1 编码实验：Hamming码 1.1、实验目的 1、对容错技术有初步了解，理解掌握海明码的原理 2、掌握海明码的编码以及校验方法 1.2、实验原理 海明码是由Richard Hamming于1950年提出的，目前是被广泛采用的很有效的校验编码。它的特点是只要增加少数几个校验位，就能检测出多位出错，并能自动纠错。 Hamming码的实现原理是在数据中加入几个校验位，将数据代码的码距比较均匀的拉大，并把数据的每一个二进制位分配在几个奇偶校验组中。当某一位出错后，就会引起有关的几个校验位的值发生变化。这不但可以发现出错，还能指出是哪一位出错，为进一步自动纠错提供了依据。 假设校验位的个数为r，则它能表示2r个信息，用其中的一个信息指出“没有错误”，其余的2r－1个信息指出错误发生在哪一位。然而错误也可能发生在校验位，因此只有k＝2r－1－r个信息能用于纠正被传送数据的位数，也就是说要满足关系： 2r≥k＋r＋1 若要能检测与自动校正一位错，并能发现两位错，此时校验位的位数r和数据位的位数k应满足下述关系：2r－1≥k＋r 按上述不等式，可计算出数据位k与校验位r的对应关系，如表1.1所示： 表1.1 数据位k与校验位r的对应关系 k值最小的r值 1～3 4 4～10 5 11～25 6 26～56 7 57～119 8 若海明码的最高位号为m，最低位号为1，即H m H m-1…H2H1，则此海明码的编码规律通常是 1）校验位与数据位之和为m，每个校验位P i在海明码中被分在位号为2i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。 2）海明码的每一位码H i（包括数据位和校验位本身）由多个校验位校验，其关系是被校验的每一位位号等于校验它的各校验位的位号之和。 3）在增大合法码的码距时，所有码的码距应尽量均匀增大，以保证对所有码的检错能力平衡提高。 下面具体看一下对一个字节进行海明编码的实现过程。 只实现一位纠错两位检错，由前面的表可以看出，8位数据位需要5位校验位，可表示为H13H12…H2H1。 五个校验位P5～P1对应的海明码位号分别为H13、H8、H4、H2和H1。P5只能放在H13位
译码器、编码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器和编码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，74LS20，74LS138。 三、实验内容 (1) 74LS138译码器逻辑功能的测试。将74LS138输出??接数字实验箱LED 管，地址输入接实验箱开关，使能端接固定电平（或GND）。电路图如Figure 1所示： Figure 2 ??????????????时，任意拨动开关，观察LED显示状态，记录观察结果。 ??????????????时，按二进制顺序拨动开关，观察LED显示状态，并与功能表对照，记录观察结果。 用Multisim进行仿真，电路如Figure 3所示。将结果与上面实验结果对照。
Figure 4 (2) 利用3-8译码器74LS138和与非门74LS20实现函数： ?? 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： ?? ?? A ? ??????????? ???? 按Figure 5所示的电路连接。并用Multisim进行仿真，将结果对比。 Figure 6
(3) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 而输入端只有 A、、三个，故要另用使能端进行片选使两片138译码器 进行分时工作。而实验台上的小灯泡不够用，故只用一个灯泡，而用连接灯泡的导线测试?，在各端子上移动即可。在multisim中仿真电路连接如Figure 7所示（实验台上的电路没有接下面的两个8灯LED）： Figure 8 四、实验结果 (1) 74LS138译码器逻辑功能的测试。 当输入 A时，应该是输出低电平，故应该第一个小灯亮。实际用实验台测试时，LE0灯显示如Figure 9所示。当输入 A时，应该是输出低电平，故理论上应该第二个小灯亮。实际用实验台测试时，LE0灯显示如Figure 6所示。 Figure 10
河北大学计算机组成原理实验报告 实验项目指令译码器成绩 一、实验目的： （1）理解指令译码器的作用和重要性。 （2）学习设计指令译码器。 二、实验原理： 指令译码器是计算机控制器中最重要的部分。所谓组合逻辑控制器就是指指令译码电路是由组合逻辑实现的。 组合逻辑控制器又称硬连线控制器，是设计计算机的一种方法。这种控制器中的控制信号直接由各种类型的逻辑门和触发器等构成。这样，一旦控制部件构成后，除非重新设计和物理上对它重新连线，否则要想增加新的功能是不可能的。结构上这种缺陷使得硬连线控制器的设计和调试变得非常复杂而且代价很大。所以，硬连线控制器曾一度被微程序控制器所取代。但是随着新一代及其及VLSI技术的发展，这种控制器又得到了广泛重视，如RISC机广泛使用这种控制器。 图6-42是组合逻辑控制器的方框图。逻辑网络的输入信号来源有3个：①指令操作码译 码器的输出I n ；②来自时序发生器的节拍电位信号T k ；③来自执行部件的反馈信号B j 。逻辑网 络的输出信号就是微操作控制信号，用来对执行部件进行控制。
图6-42 组合逻辑控制器的结构方框图 组合逻辑控制器的基本原理可描述位：某一微操作控制信号C m 是指令操作码译码器的输出I n 、时序信号（节拍电位信号T k ）和状态条件信号B j 的逻辑函数。即 C m =f(I n ,T k ,B j ) 用这种方法设计控制器，需要根据每条指令的要求，让节拍电位和时序脉冲有步骤地去控制机器的各有关部分，一步一步地执行指令所规定的微操作，从而在一个指令周期内完成一条指令所规定的全部操作。 三、实验步骤： （1）将试验台设置成FPGA-CPU 独立调试模式，REGSEL=0、CLKSEL=1、FDSEL=0。使用试验台上的单脉冲，即STEP_CLK 短路子短接，短路子RUN_CLK 断开。 （2）将设计在QuartusII 下输入，变异后下载到TEC-CA 上的FPGA 中。 （3）拨动试验台上的开关SD 5~SD 0，改变IR[15..12]、进位标志C 和结果为0标志Z ，观察指示灯R 10~R 0显示的控制信号，并填写表6-28。 四、实验现象及分析：
哈夫曼编码译码器实验报告(免费)
————————————————————————————————作者：————————————————————————————————日期：
问题解析与解题方法 问题分析： 设计一个哈夫曼编码、译码系统。对一个ASCII编码的文本文件中的字符进行哈夫曼编码，生成编码文件；反过来，可将编码文件译码还原为一个文本文件。 （1）从文件中读入任意一篇英文短文（文件为ASCII编码，扩展名为txt）； （2）统计并输出不同字符在文章中出现的频率（空格、换行、标点等也按字符处理）；（3）根据字符频率构造哈夫曼树，并给出每个字符的哈夫曼编码； （4）将文本文件利用哈夫曼树进行编码，存储成压缩文件（编码文件后缀名.huf）（5）用哈夫曼编码来存储文件，并和输入文本文件大小进行比较，计算文件压缩率；（6）进行译码，将huf文件译码为ASCII编码的txt文件，与原txt文件进行比较。 根据上述过程可以知道该编码译码器的关键在于字符统计和哈夫曼树的创建以及解码。 哈夫曼树的理论创建过程如下： 一、构成初始集合 对给定的n个权值{W1,W2,W3,...,Wi,...,Wn}构成n棵二叉树的初始集合 F={T1,T2,T3,...,Ti,...,Tn}，其中每棵二叉树Ti中只有一个权值为Wi的根结 点，它的左右子树均为空。 二、选取左右子树 在F中选取两棵根结点权值最小的树作为新构造的二叉树的左右子树，新二 叉树的根结点的权值为其左右子树的根结点的权值之和。 三、删除左右子树 从F中删除这两棵树，并把这棵新的二叉树同样以升序排列加入到集合F中。 四、重复二和三两步， 重复二和三两步，直到集合F中只有一棵二叉树为止。 因此，有如下分析： 1.我们需要一个功能函数对ASCII码的初始化并需要一个数组来保存它们； 2.定义代表森林的数组，在创建哈夫曼树的过程当中保存被选中的字符，即给定报文 中出现的字符,模拟哈夫曼树选取和删除左右子树的过程； 3.自底而上地创建哈夫曼树，保存根的地址和每个叶节点的地址，即字符的地址，然 后自底而上检索，首尾对换调整为哈夫曼树实现哈弗曼编码； 4.从哈弗曼编码文件当中读入字符，根据当前字符为0或者1的状况访问左子树或者 右孩子，实现解码； 5.使用文件读写操作哈夫曼编码和解码结果的写入； 解题方法： 结构体、数组、类的定义： 1.定义结构体类型的signode 作为哈夫曼树的节点，定义结构体类型的hufnode 作为
单片机实验——数码管显示
数码管显示 一、数码管静态显示 1、电路图 图1 2、电路分析 该电路采用串行口工作方式进行串行显示实验，串行传输数据为8位，只能从RXD端输
入输出，TXD端用于输出同步移位脉冲。当CPU 执行一条写入发送缓冲器SBUF的指令时，产生一个正脉冲，串行口开始将发送缓冲器SBUF 中的8位数据按照从低位到高位依次发送出去，8位数据发送完毕，发送结束标志TI置1，必须由软件对它清0后才能启动发送下一帧数据。 因此，当输完8个脉冲后，再一次来8个脉冲时，第一帧的8位数据就移到了与之相连的第二个74LS164中，其他数据依此类推。 3、流程图
发送数据 二、数码管动态显示 1、电路图
图2 2、电路分析 R1-R7电阻值计算：一个7-seg 数码管内部由8段LED 组成，因此导通电压和电流与LED 灯相同，LED 导通压降大概在 1.5V-2.2V ，电流3mA-30mA ，单片机的工作电压是5V ， 所以 一般取Rmin 和Rmax 中间值，330Ω、470Ω、510Ω。 由于P0口内部没有上拉电阻，所以在P0 口接1003025Im min 1325Im max =-===-==mA V V an U R K mA V V in U R
排阻，上拉电压。如果没有排阻的话，接上拉电阻时需要考虑数码管的电流，如果太小的话，是驱动不了数码管的。如图3： 发现电流大于5mA时，数码管才能亮，与前面电流最小3mA不符，因此计算数码管电流时使其在10mA-20mA之间，确保能驱动数码管亮。 两个74HC573实现对六位数码管的段选和位选，控制端为LE(第11脚)。 3、思路分析 先使第一个573输出同步，把数据送入573中，然后锁存，第二个573输出同步，打开第一个数
学生实验报告 实验名称用Verilog HDL语句实现74LS181的功能 实验日期2013 年10月19号 学号 姓名 班级计算机科学与技术一班 一、实验目的与要求 1、了解运算器的组成结构； 2、掌握算术逻辑运算器的工作原理； 3、掌握简单运算器的数据传送通道 4、掌握用Verilog HDL实现简单运算器的设计 二、实验原理 74LS181的逻辑功能表 图中，S0到S3是四个控制端，用于选择进行何种运算。M用于控制ALU进行算术
运算还是逻辑运算。 当M=0时，M 对进位信号没有任何影响，Fi 值与操作数Ai ，Bi 以及地位向本位进位Cn+1有关，所以M=0时进行算术运算。操作数用补码表示，“加”只算术加，运算时考虑进位；“+”指逻辑加，不考虑进位；减法运算时，减法取反码运算后用加法器实现，结果输出为A 减B 减1在最末位产生一个强迫进位（加1），以得到A 减B 的结果。 当M=1时，封锁了各位的进位输出Cn+i=0，因此各位的运算结果Fi 仅与操作数Ai ，Bi 有关，此时进行逻辑运算。 三、实验内容与步骤 1.根据书85面的逻辑功能表编写Verilog HDL 语句，编译，仿真等步骤。 2.按照模式一电路图结构图设置对应的引脚参数。确认无误后，配置文件下载。 CLOCK9CLOCK5CLOCK2 CLOCK0 SPEAKER 扬声器 NO.1 PIO11-PIO8PIO15-PIO12PIO48 PIO49D15 D16HEX HEX PIO32 PIO33 PIO34 PIO35 PIO36 PIO37 PIO38 PIO39 D1D2D3D4D5D6D7D8实验电路结构图 译码器 译码器 译码器 译码器 FPGA/CPLD 目标芯片1 2 3 4 5 6 7 8 PIO3-PIO0 PIO7-PIO4HEX HEX 键1 键2 键3 键4 键5 键6 键7 键8 PIO39-PIO32PIO31-PIO28 PIO27-PIO24PIO23-PIO20PIO19-PIO16 3.连接试验箱，开通电源，进行验证。 五、实验环境与设备 实验软件：Quartus ii 软件 实验设备：实验室试验箱 六、实验代码设计（含符号说明） module NS74181(A,B,F,S,CN,CO,M); //端口名 input[3:0] A,B; input[3:0] S; input M,CN; output CO; output[3:0] F; reg[3:0] F; reg[3:0] ta,tb; //用ta,tb 代替~A 和~B reg CO; //进位 always @(S) begin ta=~A; tb=~B; case(S) 'b0000: begin
实验三译码器及其应用 一、实验目的 (1) 掌握中规模集成译码器的逻辑功能和使用方法； (2) 熟悉掌握集成译码器的应用； (3) 掌握集成译码器的扩展方法。 二、实验设备 数字电路实验箱，电脑一台，74LS20，74LS138。 三、实验内容 （1）利用3-8译码器74LS138和与非门74LS20实现函数： 四输入与非门74LS20的管脚图如下： 对函数表达式进行化简： 按Figure 1所示的电路连接。并用Multisim进行仿真，将结果对比。
Figure 1 (2) 用两片74LS138组成4-16线译码器。 因为要用两片3-8实现4-16译码器，输出端子数目刚好够用。 导线测试，在各端子上移动即可。在multisim中仿真电路连接如Figure 2所示（实 验台上的电路没有接下面的两个8灯LED）： Figure 2 四、实验结果 (1) 利用3-8译码器74LS138和与非门74LS20实现函数。
输入，由可知，小灯应该亮。测试结果如Figure 1所示。输入，分析知小灯应该灭，测试结果如Figure 2所示。输入 ，分析知小灯应该亮，测试结果如Figure 3所示。 Figure 4 Figure 5
Figure 6 同理测试，得到结果列为下面的真值表： A B C Y 0 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 与所要实现的逻辑功能相一致。 (2) 用两片74LS138组成4-16线译码器。 进行测试，得到的结果列为真值表如下： G1 A B C 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
综合课程设计实验报告 班级： 姓名： 学号：11 指导老师：
实验名称： 拨码开关输入数码管显示实验 实验要求： 1. 掌握数码管显示原理 2. 掌握拨码开关工作原理 3. 通过FPGA用拨码开关控制数码管显示 实验目标： 4位拨码开关分别对应4位数码管，拨动任意1位开关，对应的数码管将显示数字1，否则显示数字0。 实验设计软件 Quartus II 实验原理 1.数码管显示模块 电路原理图：
如图所示，数码管中a,b,c,d,e,f,g,dp分别由一个引脚引出，给对应的引脚高电平，则对应引脚的LED点亮，故我们在程序中可以设定一个8位的二进制数reg【7:0】h，每一位对应一个相应的引脚输出，那么我们就可以通过对x的赋值，控制对应的8个LED亮灭的状态进行数字显示。例如，如果我们显示数字2，则在数码管中，a、b、d、e、g亮，c、f、dp不亮，则显示的是数字2，即h=’b代表显示数字2。 2.拨码开关模块 电路原理图： 拨码开关有8个引脚，每个引脚对应于数码管的一个LED灯，当拨码开关的一个引脚是高电平时，则对应的数码管一个LED灯亮，其他7个LED等不亮。通过此原理来实现数码管的LED灯亮暗情况从而实现数码管的数字显示。例如当第一个拨码接通时，此时输入信号为8'b对应的数码管的输出信号为out=8'b，此时相当于数码管a,b,c,d,e,f,g亮，7段数码管全部显示，显示的数字为8。 程序代码 module bomakaiguan(out,key_in,clk); assign p='b1111; output[7:0] out=8'b; input[7:0] key_in; input clk; reg[7:0] out; always @(posedge clk) begin case(key_in) 8'b: out=8'b;
单片机实验报告
实验九七段数码管显示实验 一、实验目的 1．学习七段数码管的工作原理； 2．学习数码管与8051单片机的接口方法； 3．掌握动态扫描显示技术。 二、实验原理 如图4.9-1所示，LED数码管由7个发光二极管组成，此外，还有一个圆点型发光二极管（在图中以dp表示），用于显示小数点。通过七段发光二极管亮 共阴极接法共阳极接法 图4.9-1 暗的不同组合，可以显示多种数字、字母以及其它符号。LED数码管中的发光二极管共有两种连接方法： 1）共阴极接法：把发光二极管的阴极连在一起构成公共阴极。使用时公共阴极接地，这样阳极端输入高电平的段发光二极管就导通点亮，而输入低电平的则不点亮。实验中使用的LED显示器为共阴极接法 2）共阳极接法：把发光二极管的阳极连在一起构成公共阳极。使用时公共阳极接＋5V。这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不点亮。 为了显示数字或符号，要为LED显示器提供代码，因为这些代码是为显示字形的，因此称之为字形代码。七段发光二极管，再加上一个小数点位，共计八段。因此提供给LED显示器的字形代码正好一个字节。若a、b、c、d、e、f、g、dp 8个显示段依次对应一个字节的低位到高位，即D0、D1、D2、D3、D4、D5、D6、D7，则用共阴极LED数码管显示十六进制数时所需的字形代码如表4.9-1所示。
表4.9-1 共阴极LED 数码管字形代码 字型 共阴极字形代码 字型 共阴极字形代码 字型 共阴极字形 代码 0 3FH 6 7DH C 39H 1 06H 7 07H d 5EH 2 5BH 8 7FH E 79H 3 4FH 9 6FH F 71H 4 66H A 77H 灭 00H 5 6DH b 7CH *实际上试验中使用的是共阳极数码管，这里就不一一列出。 2、动态显示 按图4.9-2（b ）连接线路，通过交替选中LED1和LED0循环显示两位十进制数。七段数码管段码连接不变，位码驱动输入端S1、S0接8255A C 口的PC1、PC0，通过C 口的这两位交替输出1和0，以便交替选中LED1和LED0，从而实现两位十进制数的交替显示。请编程实现在两个LED 数码管上循环显示00 99，程序流程图如图4.9-3(b)所示。 (a) 静态显示程序流程图 (b) 动态显示程序流程图 图4.9-3 十位数的段码至A 口 个位数的段码至A 口 开始 开始 返回DOS 返回DOS 延时并修改要显示的数字
PL/0 语言编译器分析实验 一、实验目的 通过阅读与解析一个实际编译器（PL/0语言编译器）的源代码，加深对编译阶段（包括词法分析、语法分析、语义分析、中间代码生成等）和编译系统软件结构的理解，并达到提高学生学习兴趣的目的。 二、实验要求 (1)要求掌握基本的程序设计技巧（C语言）和阅读较大规模程序源代码的能力； (2)理解并掌握编译过程的逻辑阶段及各逻辑阶段的功能； (3)要求能把握整个系统（PL/0语言编译器）的体系结构，各功能模块的功能，各模块之间的接口； (4)要求能总结出实现编译过程各逻辑阶段功能采用的具体算法与技 三、实验报告 pl/0语言是pascal语言的一个子集，我们这里分析的pl/0的编译程序包括了对pl/0语言源程序进行分析处理、编译生成类pcode代码，并在虚拟机上解释运行生成的类pcode代码的功能。 pl/0语言编译程序采用以语法分析为核心、一遍扫描的编译方法。词法分析和代码生成作为独立的子程序供语法分析程序调用。语法分析的同时，提供了出错报告和出错恢复的功能。在源程序没有错误编译通过的情况下，调用类pcode 解释程序解释执行生成的类pcode代码。 词法分析子程序分析： 词法分析子程序名为getsym，功能是从源程序中读出一个单词符号（token），把它的信息放入全局变量sym、id和num中，语法分析器需要单词时，直接从这三个变量中获得。（注意！语法分析器每次用完这三个变量的值就立即调用getsym 子程序获取新的单词供下一次使用。而不是在需要新单词时才调用getsym过程。）getsym过程通过反复调用getch子过程从源程序过获取字符，并把它们拼成单词。getch过程中使用了行缓冲区技术以提高程序运行效率。 词法分析器的分析过程： 调用getsym时，它通过getch过程从源程序中获得一个字符。如果这个字符是字母，则继续获取字符或数字，最终可以拼成一个单词，查保留字表，如果查到为保留字，则把sym变量赋成相应的保留字类型值；如果没有查到，则这个单词应是一个用户自定义的标识符（可能是变量名、常量名或是过程的名字），把sym 置为ident，把这个单词存入id变量。查保留字表时使用了二分法查找以提高效率。如果getch获得的字符是数字，则继续用getch获取数字，并把它们拼成一个整数，然后把sym置为number，并把拼成的数值放入num变量。如果识别出其它合
数电实验报告 实验三译码器及其应用 一、实验目的 1、掌握译码器的测试方法。 2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。 3、掌握用译码器构成组合电路的方法。 4、学习译码器的扩展。 二、实验仪器 1、数字逻辑电路实验板 1块 2、74HC138 3-8线译码器 2片 3、74HC20 双4输入与非门 1片 三、实验原理 1、中规模集成译码器74HC138 74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。图3－1是其引脚排列。 其中 A2 、A1 、A0 为地址输入端， 0Y～ 7Y为译码输出端，S1、2S、3S为使能端。74HC138真值表如下： 74HC138引脚图为：
74HC138工作原理为：当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。其中： 2、译码器应用 因为74HC138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输 出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。 四、实验内容 1、译码器74HC138 逻辑功能测试 （1）控制端功能测试 测试电路如图：
按上表所示条件输入开关状态。观察并记录译码器输出状态。 LED指示灯亮为0，灯不亮为1。 （2）逻辑功能测试 将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个 输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。 2、用74HC138实现逻辑函数 Y=AB+BC+CA 如果设A2=A，A1=B，A0=C，则函数Y的逻辑图如上所示。用74HC138和74HC20各一块在实验箱上连接下图线路。并将测试结果下面的记录表中。