《计算机组成原理与汇编语言》复习提纲
考试题型：选择题：2分×10=20分
填空题：2分/×空10=20分
简答题：6小题共20分
计算题：10分×2=20分
设计题：10分×2=20分
第一章：绪论
知识点：
1、存储程序概念（基本含义）。
①计算机应由运算器、存储器、控制器、输入设备和输出设备组成
②计算机内部采用二进制来表示指令和数据
③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作
2、冯·诺依曼计算机结构的核心思想是什么？
3、主机的概念（组成部件是哪些？）
主存储器，运算器，控制器
4、计算机的五大基本部件有哪些？
运算器、存储器、控制器、输入设备和输出设备
5、冯·诺依曼结构和哈佛结构的存储器的设计思想各是什么？Cache和主存储器分别是采用的哪种设计思想？
冯·诺依曼结构设计思想：指令和数据是不加区别的混合存储在同一个存储器中的，共享数据总线。
哈佛结构的存储器的设计思想：指令和数据是完全分开的，存储器分为两部分：一是程序存储器，用来存放指令；另一个是数据存储器，用来存放数据。
Cache采用哈佛结构的存储器，主存储器采用冯·诺依曼结构
6、计算机系统是有软件系统和硬件系统组成的；
而计算机的硬件系统是有主机和外部设备组成的，外部设备包括输入设备和输出设备（即I/O设备）。
5、现代个人PC机在总线结构上基本上都采用的是单总线结构，根据所传送的信息类型不同又可分为哪三类总线？
数据总线，地址总线，控制总线
第二章：数据的机器层表示
知识点：
1、定点小数表示范围（原码、补码）
原码定点小数表示范围为：-(1-2-n)～(1-2-n)
补码定点小数表示范围为：-1～(1-2-n)
2、定点整数表示范围（原码、补码）
原码定点整数的表示范围为：-(2n-1)～(2n-1)
补码定点整数的表示范围为：-2n～(2n-1)
3、浮点数表示范围
4、规格化的浮点数，要求尾数部分（补码纯小数表示）满足规格化要求，即除了-0.5之外，
其余的规格化位数均满足符号位与最高数值位不同。
5、移码表示(移码和补码相比，只是符号位上，移码用1表示正数，0表示负数)
6、原码、反码、补码和移码中，哪些码的数值在数轴上关于0点对称，并且0有两种不同的表示形式？哪些码的数值在数轴上关于0点不对称，并且0有唯一的表示形式？哪些码经常用来表示浮点数的阶码？
原码：[+0]原=00000 [-0]=10000
补码：[+0]=[-0]=00000 补码中，真值0的表现形式是唯一 反码：[+0]=00000 [-0]=11111 原码和反码数值在数轴上关于0点对称 补码的数值在数轴上关于0点不对称 移码和补码经常用来表示浮点数的阶码
练习题：
1、用原码表示某纯小数，共占10位，其中1位用来表示符号位，则数值表示范围是？若用补码表示该纯小数，则数值表示范围是？若表示的是纯整数，采用原码表示和补码表示，所能表示的数值范围各是？
2、设机器数的字长8位（含8位符号位），分别写出下列各二进制数的原码、补码和反码。
1110,0011.0--，
32
5
1289-， 解：
原码
补码
反码
0011.0-
0011000.1 1101000.1
1100111.1
1110- 0001110,1 1110010,1 1110001,1 1289
0001001.0 0001001.0 0001001.0 32
5-
0010100.1
1101100.1
1101011.1
3、．某浮点数字长16 位 ， 其中阶码部分 4 位（含 １ 位阶符），移码表示 ， 以2 为底 ； 尾数部分12位（含1位数符，位于尾数最高位），补码表示，规格化。分别写出下列各题的二进制代码与十进制真值。 （１） 非零最小正数 ； （２） 最大正数 ；
（３） 绝对值最小负数 ； （４） 绝对值最大负数 （１） 非零最小正数 ；
229
8
1.0--=?
（２） 最大正数 ；
227
11)1(?--
（３） 绝对值最小负数 ；
2228
11
1
)(---?+-
（４） 绝对值最大负数
27
1?-
第三章：指令系统
知识点：
1、指令的基本格式（OP 字段和地址字段组成）。
2、指令的地址码结构（
3、2、1、0地址指令的区别） 四地址指令：
（A1）OP(A2) A3
A4=下一条将要执行的指令的地址
三地址指令：
（A1）OP （A2）A3
（PC ）+1
PC （隐含）
二地址指令：
（A1）OP （A2）A1
（PC ）+1
PC （隐含）
一地址指令：
（A CC ）OP （A1）
A CC
OP 地址
OP A1 A2 A3 A4
（PC）+1PC（隐含）
3、规整型指令的操作码设计（扩展操作码法）P53
4、编址方式（字编址、字节编址、位编址。哪种编址方式能支持单字节访问？哪几种是有地址空间浪费的？）
字节编址方式能支持单字节访问
字节编址、位编址是有地址空间浪费的
5、指令中地址码的位数是和主存容量（寻址空间）、最小寻址单位有关的。
6、各种数据寻址方式的速度区别？
7、各种寻址方式的有效地址EA的计算：
(地址=A)
立即寻址、
直接寻址：EA=A
一级间接寻址：EA=（A）
寄存器寻址、寄存器间接寻址、多级间接寻址、
相对寻址:EA=(PC)+D
变址寻址:EA=(R X)+A
基址寻址EA=(R b)+D
页址寻址EA=0∥A或EA=(PC)H∥A
8、什么是精简指令系统（RISC）？
减少指令种类和简化指令功能，提高指令的执行速度
9、输入输出设备的两种编址方式：独立编址I/O方式、统一编址I/O。
练习题：
课本P76 3-4 3-9 3-10 3-12
第四章：数值的及其运算
知识点：
1、已知[Y]补求[-Y]补的方法（连同符号位按位取反加1）。
[-Y]补=[[Y]补]变补
变补：不论这个数的真值是正是负，一律连同符号位变反，末位加1
2、双符号位补码的溢出判断与检测方法（两个符号位异号）。
双符号位的含义如下：
S s1S s2=00 结果为正数，无溢出
S s1S s2=01 结果正溢
S s1S s2=10 结果负溢
S s1S s2=11 结果为负数，无溢出
运算规则：
①参加运算的两个操作数均用补码表示
②符号位作为数的一部分参加运算
③若做加法，则两数直接相加；若做减法，则将被减数与减数的机器负数相加
④运算结果仍用补码表示
3、掌握补码的左移、右移运算方法（补码右移时，左边空出来的位补符号位；左移时，右边空出来的位补0）。
4、掌握浮点数加减运算的方法P106-P107
练习题：
1、已知：X=-6.25，Y=9.625
（1）、将X、Y分别转换成二进制浮点数（阶码和尾数均用补码表示，其中阶码占4位，尾数占8位，各包含一位符号位）。
（2）、用变形补码，求X-Y=？（舍入采用恒舍法，结果用二进制和十进制两种方法表示。）
解：（1）、X=-6.25=-110.01=-0.11001×23, [X]浮=1.0011100×20011
Y=9.625=1001.101=0.1001101×24, [Y]浮=0.1001101×20100
[-Y]浮=1.0110011×20100
(2)、[ΔE]移=[Ex]移- [Ey]补=0011-0100=-1
即ΔE=-1，则x向y的阶码看齐，x的尾数右移1位，阶码加1；则：
[X]浮=0100，1. 1001110
（2）尾数相减，采用双符号位：
[M x]补 1 1 . 1 0 0 1 1 1 0
+[-M y]补 1 1 . 0 1 1 0 0 1 1
1 1 . 0 0 0 0 0 0 1
(M x-M y)补=11.0000001
（3）规格化
尾数运算结果符号位和最高有效数值位同号，不需要规格化，即：
（X－Y）浮＝20100×11.0000001
X－Y＝（-0.1111111）×20100= -1111.111= -15.875
第五章：存储系统和结构
知识点：
1、计算机的存储系统是？
高速缓冲存储器（Cache），主存储器，辅助存储器
2、存储器分类：
按存取方式分类可分为？
随机存取存储器RAM, 只读存储器ROM，顺序存取存储器SAM，直接存取存储器DAM 按信息的可保存性分类可分为？
易失性存储器，非易失性存储器
3、存储系统层次结构可分为Cache－主存层次和主－辅存层次。他们各是为了解决什么问题而提出来的？
Cache－主存层次是为解决主存速度不足而提出来的;
主－辅存层次是为解决主存容量不足而提出来的。
4、在字节编址计算机的地址安排方案中，什么是大端方案？什么是小端方案？P126
4、什么是边界对齐的数据存放方法？P128-129。
5、SRAM和DRAM的读写速度比较？
SRAM的存取速度快，但集成度低，功耗也比较大。DRAM集成度高，功耗小，但存取速度慢。
高速缓冲器和主存储器各是采用了二者中哪种来制作的？
高速缓冲器采用SRAM，主存储器采用DRAM
6、动态RAM（DRAM）的三种刷新方式各是什么？
集中式，分散式，异步式
刷新过程中的死区是什么？
集中式的死区:在集中刷新间必须停止读写
分散式，异步式无死区
7、刷新和再生的区别是什么？
重写是随机的，某个存储单元只有在破坏性读出之后才需要重写。
刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。
8、主存容量的扩展：字扩展，位扩展，同时扩展。存储芯片的地址分配和片选。
9、Cache与主存之间的地址映像的方法有哪3种？
全相联映像，直接映像，组相联映像
哪种方式最灵活？全相联映像
哪种最不灵活？直接映像
哪种冲突率最高、空间利用率最低？直接映像
哪种块冲突率最高、空间利用率最高？全相联映像
哪种地址变换速度最快、容易实现？直接映像
哪种地址变换速度最慢、不容易实现？全相联映像
10、什么是Cache读命中？
当CPU发出读请求时，如果Cache命中，就直接对Cache进行读操作，与主存无关
11、在对Cache中的块进行替换时，常用的替换算法有哪几种？
随机算法，先进先出（FIFO）算法，近期最少使用（LRU）算法
12、Cache有哪2种更新策略？
写直达法和写回法
练习题：
1、某计算机字长为32位，其容量是1MB，按字节编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。
2、现有1024 ×4 的存储芯片，若用它组成容量为16K ×8 的存储器。试求：（1）实现该存储器所需的芯片数量？
（2）若将这些芯片分装在若干块板上，每块板的容量为４K ×8 ，该存储器所需的地址线总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？
（3）画出一块板内各芯片的连接逻辑图。
3、设某机Cache的速度为主存速度的5倍；如果Cache命中率为90%，则有Cache和无Cache 相比，速度提高多少倍？
第六章：中央处理器
知识点：
1、中央处理器的组成包括哪些部件？
运算器和控制器两大部分组成
CPU模型：
2、控制器有哪几种控制方式？各有何特点？
1.同步控制方式：这种控制方式设计简单，容易实现，但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
2.异步控制方式：异步控制采用不同时序，没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。
3.联合控制方式：在功能部件内部采用同步方式或以同步方式为主的控制方式，在功能部件之间采用异步方式。
3、中央处理器有哪些专用寄存器？各完成什么功能？
程序计数器（PC）：程序计数器用来存放正在执行的指令地址或接着要执行的下条指令地址指令寄存器（IR）：指令寄存器用来存放从存储器中取出的指令
存储器地址寄存器（MAR）：存储器地址寄存器用来保存当前CPU所访问的主存单元的地址
存储器数据寄存器（MDR）：存储器数据寄存器用来暂时存放由主存储器读出的一条指令
或一个数据字；反之，当向主存存入一条指令或一个数据字时，也暂时将它们存放在存储器数据寄存器中
状态标志寄存器（PSWR ）：状态标志寄存器用来存放程序状态字的
4、控制器的硬件实现方法中，组合逻辑控制器和微程序控制器的区别？ 组合逻辑型
这种控制器称为常规控制器或硬布线控制器，它是采用组合逻辑技术来实现的，其微操作序列形成部件是由门电路组成的复杂树形网络。
组合逻辑控制器的最大优点是速度快，但是微操作信号发生器的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。 微程序控制器
它是采用存储逻辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。
它具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计，已成为当前控制器的主流。但是，由于它增加了一级控制存储器，所以指令执行速度比组合逻辑控制器慢。
5、什么是三级时序系统？指令周期、机器周期、节拍和工作脉冲之间的关系是什么？ 机器周期、节拍、工作脉冲三级时序系统
每个机器周期M 中包括若干节拍，每个节拍内有一个脉冲。在机器周期间、节拍电位间、工作脉冲间既不允许有重叠交叉，也不允许有空隙，应该是一个接一个的准确连接 6、一条指令的运行过程可分为几个阶段？其中哪个阶段属于公共操作？ 取指令阶段、分析取数阶段和执行阶段 取指令阶段
7、掌握取指令阶段的微指令操作序列。 ①将程序计数器（PC ）中的内容送至存储器地址寄存器（MAR ），并送地址总线（AB ）。(PC)→MAR
②由控制单元（CU ）经控制总线（CB ）向主存发读命令。 Read
③从主存中取出的指令通过数据总线（DB ）送到存储器数据寄存器（MDR ）。 M(MAR) →MDR
④将MDR 的内容送至指令寄存器（IR ）中。 (MDR)→IR
⑤将PC 的内容递增，为取下一条指令做好准备。 (PC)＋1→PC
数据总地址总控制总
8、理解微程序控制的有关术语（如微命令、微操作、微指令、微程序等），并掌握微程序和普通的程序指令之间的关系。
9、微指令编码法有哪三种？直接控制法（不译码法），最短编码法，字段编码法
哪种编码方法指令字最长？直接控制法
哪种最短？最短编码法
哪种编码方法并行性最好？直接控制法
哪种最差？最短编码法
在字段编码法中，我们是将兼容性的微指令放在同一字段还是将互斥性的微指令放在同一字段？
将互斥性的微指令放在同一字段，兼容性的微命令分在不同段内。
10、理解流水线技术及其工作原理。
流水工作原理：流水处理技术是在重叠、先行控制方式的基础上发展起来的，它基于重叠的原理，但却是在更高程度上的重叠。
流水线是将一个较复杂的处理过程分成m个复杂程度相当、处理时间大致相等的子过程，每个子过程由一个独立的功能部件来完成，处理对象在各子过程连成的线路上连续流动。在同一时间，m个部件同时进行不同的操作，完成对不同子过程的处理。
练习题：
课后题P209 6-13 P210 6-14
3、一条指令的执行过程可以分解为取指、分析和执行三个步骤，取指的时间为3t，分析的时间为2t，执行的时间为4t。若按照串行方式执行，则10条指令全部执行完需要的时间是多少？若按照流水线方式执行，则执行完10条指令需要的时间是多少？
第八章：外部设备
知识点：
1、掌握磁介质存储器的主要技术指标（记录密度，存储容量，平均存取时间，数据传送率，误码率）。
2、掌握硬盘存储器技术参数的计算。
3、掌握格式化容量和非格式化容量的区别以及各自的参数计算方法（格式化容量是按照位密度进行计算，格式化容量是按照扇区来进行计算）。
非格式化容量＝最大位密度×最内圈磁道周长×总磁道数
格式化容量＝每道扇区数×扇区容量×总磁道数
4、格式化容量是以扇区为基本存储单位的。
5、磁盘命令如何表示磁盘地址？
练习题：
P277 课后题8-4,8-5,8-6
第九章：输入输出系统
知识点：
1、接口是有哪三部分组成的？
数据端口、控制端口和状态端口
2、接口与端口的区别是？
端口是指接口电路中可以进行读/写的寄存器，若干个端口加上相应的控制逻辑电路和译码电路才组成接口。
3、接口按照数据传送方式可分为串行接口（例如硬盘控制器的IDE）和并行接口（例如硬盘控制器的SATA接口），按照主机访问I/O设备的控制方式（或者成为I/O设备传送信息的控制方式）有哪几种？
程序查询式接口、中断接口、DMA接口等
4、程序中断和调用子程序有什么区别？
⑴子程序的执行是由程序员事先安排好的（由一条调用子程序指令转入），而中断服务程序的执行则是由随机的中断事件引起的；
⑵子程序的执行受到主程序或上层子程序的控制，而中断服务程序一般与被中断的现行程序毫无关系；
⑶不存在同时调用多个子程序的情况，但有可能发生多个外设同时请求CPU为自己服务的情况。
5、向量中断和非向量中断有什么不同？
向量中断是指那些中断服务程序的入口地址是由中断事件自己提供的中断。中断事件在提出中断请求的同时，通过硬件向主机提供中断服务程序入口地址，即向量地址。
非向量中断的中断事件不能直接提供中断服务程序的入口地址，而由CPU 查询之后得到。
6、CPU响应中断的条件有哪些？
(1) CPU接收到中断请求信号
(2) CPU允许中断
(3) 一条指令执行完毕
7、什么是中断隐指令？它完成的操作有哪些？
CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，我们把它称为中断隐指令。
其所完成的操作主要有：
(1)保存断点
(2)暂不允许中断(关中断)
(3)引出中断服务程序
8、如何使计算机具备多重中断（中断嵌套）的能力？
首先要能保护多个断点，先发生的中断请求的断点，先保护后恢复；后发生的中断请求的断点，后保护先恢复，同时在CPU进入某一中断服务程序之后，系统必须处于开中断状态，否则中断嵌套是不可能实现的。
9、理解中断屏蔽和中断升级的原理。
中断屏蔽字的另一个作用是可以改变中断优先级，将原级别较低的中断源变成较高的级别，我们称之为中断升级。
中断源发出中断请求之后，这个中断请求并不一定能真正送到CPU去，在有些情况下，可以用程序方式有选择地封锁部分中断，这就是中断屏蔽。
10、理解中断处理的全过程。P300 图9-18
11、掌握使用中断屏蔽码改变中断处理次序的方法。
12、通道控制方式和DMA方式的区别？
①DMA控制器是通过专门设计的硬件控制逻辑来实现对数据传送的控制；而通道则是一个具有特殊功能的处理器，它具有自己的指令和程序，通过执行一个通道程序实现对数据传送的控制，故通道具有更强的独立处理数据输入/输出的功能。
②DMA控制器通常只能控制一台或少数几台同类设备；而一个通道则可以同时控制许多台同类或不同类的设备。
13、按照输入输出信息的传送方式，通道可以分为哪三类？
字节多路通道，选择通道，数组多路通道
其中哪种通道用于连接与管理多台低速设备？为什么？
字节多路通道。以字节交叉方式传送信息
一个字节多路通道包括多个按字节方式传送信息的子通道，每个子通道可以独立的执行通道程序。各个子通道可以并行工作，但是所有子通道的的控制部分是公用的，各个子通道可以分时地使用控制部分
哪种方式适用于主机与单个高速外设之间进行简单的数据块传送？为什么？
选择通道。
在物理上它可以连接多个不能同时工作的设备，在一段时间内，通道只能选择一台设备进行数据传说，此时该设备占用整个通道。
通道虽然用于连接高速设备，如磁盘等，但是磁盘本身的寻道和等待等辅助操作会令通道处于等待状态，导致通道的利用率并不高，浪费了通道的高速传输特性。
练习题：
P314 9-18,9-19