目录
摘要 (i)
ABSTRACT ........................................................................................................ i ii 第一章绪论.. (1)
1.1通信系统概述 (1)
1.2课题研究背景 (2)
1.3基带信号处理概述 (3)
1.4论文的内容及工作安排 (4)
第二章无线通信协议和FPGA开发流程 (7)
2.1 802.11无线通信协议综述 (7)
2.2正交频分复用（OFDM）技术原理 (10)
2.3信道编码和解码 (11)
2.4 FIR滤波器 (12)
2.5 FPGA简介 (13)
2.6 WARP平台 (14)
2.7本章总结 (15)
第三章卷积编码器设计 (17)
3.1卷积编码概述 (17)
3.2卷积码的表示方法 (18)
3.3卷积编码器硬件设计 (20)
3.4本章总结 (22)
第四章Viterbi译码器 (23)
4.1 Viterbi译码器原理 (23)
4.2 Viterbi译码模块硬件设计 (27)
4.2.1 总体设计思路 (27)
4.2.1 分支度量模块 (28)
4.2.3加比选模块 (30)
4.2.4累加度量值RAM模块 (32)
4.2.5幸存信息存储RAM模块 (33)
4.2.6回溯模块 (35)
4.3 Viterbi译码模块仿真综合性能分析 (37)
第五章FIR滤波器 (41)
5.1 FIR滤波器原理 (41)
5.2 FIR滤波器硬件结构 (42)
5.2.1直接实现结构 (42)
5.2.2 FIR滤波器串行结构 (43)
5.2.3 FIR滤波器并行结构 (44)
5.3 插值FIR滤波器 (44)
5.3.1信号内插 (44)
5.3.2插值FIR滤波器硬件结构 (45)
5.3.3改进的插值FIR滤波器硬件结构 (46)
5.3.4插值FIR滤波器仿真综合和性能分析 (48)
5.4 抽取FIR滤波器 (49)
5.4.1信号抽取 (49)
5.4.2抽取FIR滤波器硬件结构 (50)
5.4.3抽取FIR滤波器硬件改进结构 (51)
5.4.4抽取FIR滤波器仿真综合实现和性能分析 (54)
5.5 本章总结 (55)
第六章结束语 (57)
6.1 工作总结 (57)
6.2 工作展望 (58)
致谢 (59)
参考文献 (61)
作者在学期间取得的学术成果 (65)
表目录
表3.1 卷积编码器性能对比 (21)
表3.2 卷积编码器资源占用对比 (21)
表4.1 软判决电平的意义 (28)
表4.2 Viterbi译码器性能对比 (39)
表4.3 Viterbi译码器资源占用对比 (40)
表5.1 改进插值FIR滤波器时钟频率对比 (49)
表5.2 改进插值FIR滤波器资源占用对比 (49)
表5.3 改进抽取FIR滤波器性能对比 (55)
表5.4 改进抽取FIR滤波器资源占用对比 (55)
图目录
图1.1 通信系统模型 (1)
图1.2 基带信号处理部分 (4)
图2.1 802.11n发射端结构 (8)
图2.2 802.11n接收端结构 (8)
图2.3 发射端设计模块 (9)
图2.4 接收端设计模块 (10)
图2.5 OFDM子载波频谱 (10)
图2.6 前向纠错编码通信系统 (11)
图2.7 基本的FIR滤波器结构 (12)
图2.8 WARP平台 (15)
图3.1 卷积编码的一般结构 (17)
图3.2 （2,1,6）卷积编码器图 (18)
图3.3 （2,1,2）卷积编码框图 (18)
图3.4 （2,1,2）卷积编码状态图 (19)
图3.5 （2,1,2）卷积编码网格图 (19)
图3.6 （2,1,6）卷积编码器硬件结构 (20)
图3.7 （2,1,6）卷积编码器仿真波形 (21)
图3.8 （2,1,6）卷积编码器仿真语句覆盖率 (21)
图4.1 L=1时刻译码 (24)
图4.2 L=2时刻译码 (24)
图4.3 L=3时刻译码 (25)
图4.4 L=4时刻译码 (25)
图4.5 L=5时刻译码 (25)
图4.6 L=6时刻译码 (26)
图4.7 译码结果 (26)
图4.8 viterbi译码总体框图 (27)
图4.9 分支度量模块结构 (30)
图4. 10 状态跳转蝶形结构 (31)
图4. 11 加比选模块框图 (31)
图4.12 寄存器传递法示意 (34)
图4.13 回溯模块框图 (36)
图4.14 幸存比特RAM地址生成结构 (37)
图4.16 不加噪声干扰viterbi译码器的仿真结果 (38)
图4.17 加一比特误码的viterbi译码器的仿真结果 (38)
图4.18 加两比特误码的viterbi译码器仿真结果 (39)
图4.19 加三比特误码的viterbi译码器仿真结果 (39)
图4.20 viterbi译码器仿真语句覆盖率 (39)
图5.1 直接型FIR滤波器 (41)
图5.2 FIR滤波器数据流动图 (42)
图5.3 FIR滤波器的对称结构 (43)
图5.4 串行结构FIR滤波器 (44)
图5.5 并行结构FIR滤波器 (44)
图5.6 信号的内插过程 (45)
图5.7 插值FIR滤波器 (45)
图5.8 插值滤波器一般结构 (46)
图5.9 改进后的插值滤波器结构 (48)
图5.10 插值FIR滤波器仿真图 (49)
图5.11 插值FIR滤波器仿真语句覆盖率 (49)
图5.12 信号的抽取过程 (50)
图5.13 抽取滤波器结构 (50)
图5.14 抽取滤波器一般结构 (51)
图5.15 改进的抽取滤波器结构 (54)
图5.16 抽取FIR滤波器的仿真图 (54)
图5.17 抽取FIR滤波器的仿真语句覆盖率 (55)