一、选择题
１、完整得计算机系统应包括运算器、存储器、控制器。
一个完整得计算系统应该就是：硬件系统与软件系统,硬件系统应该包括运算器，控制器,存储器,输入设备与输出设备，软件系统包括系统软件与应用软件、而您给得答案中B与D就是可以排除得，也就就是不能选，A与C两个中A得可能性最大,答案只能选A、
3、冯、诺依曼计算机工作方式得基本特点就是按地址访问并顺序执行指令.
4、移码表示法主要用于表示浮点数中得阶码。
5、动态RAM得刷新就是以行为单位得。
8、在定点运算器中产生溢出得原因就是运算得结果得超出了机器得表示范围。
10、在指令得地址字段中，直接指出操作数本身得寻址方式，称为立即寻址.
１1、目前得计算机,从原理上讲指令与数据都以二进制形式存放.
13、计算机问世至今，新型机器不断推陈出新,不管怎样更新，依然保有“存储程序”得概念，最早提出这种概念得就是冯、诺依曼。
1６、在CＰU中,跟踪后继指令地址得寄存器就是程序计数器。
20、系统总线中地址总线得作用就是用于选择指定得存储单元或外设。
２1、计算机中得主机包含运算器、控制器、存储器。
23、原码一位乘运算，乘积得符号位由两个操作数得符号进行异或运算.
２4、对于真值“0”表示形式唯一得机器数就是移码与补码。
25、若［X］补=0、01０0１10,则［Ｘ]反= 0、0１00110。－-ｘ为正数
26、在CPU中，存放当前执行指令得寄存器就是指令寄存器。
保存当前正在执行得指令得寄存器称为（指令寄存器)。
指示当前正在执行得指令地址得寄存器称为（程序计数器或指令计数器）。
27、下列编码中通常用作字符编码得就是ASCII码。
ASCIＩ
ASCIＩ(Ａｍeｒｉcan Ｓtaｎdａrd CodｅfoｒＩnｆorｍaｔiｏｎInteｒchange,美国信息互换标准代码）就是基于拉丁字母得一套电脑编码系统.它主要用于显示现代英语与其她西欧语言。它就是现今最通用得单字节编码系统，并等同于国际标准ＩSO/ＩＥC646。２8、在下列存储器中，半导体存储器可以作为主存储器.
3０、在CPU中跟踪指令后继地址得寄存器就是PＣ。
３１、EＰＲOM就是指光擦除可编程得只读存储器。
EPROM(ErasaｂlｅPｒogrａmmable Reａｄ—Ｏnly Ｍemｏry，可擦除可编程ＲOM)芯片可重复擦除与写入，解决了PROM芯片只能写入一次得弊端。EPＲOM芯片有一个很明显得特征,在其正面得陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以瞧到其内部得集成电路，紫外线透过该孔照射内部芯片就可以擦除其内得数据，完成芯片擦除得操作要用到EPROM擦除器。EPROM内资料得写入要用专用得编程器，并且往芯片中写内容时必须要加一定得编程电压(VＰＰ=12—2４V，随不同得芯片型号而定）。EPROＭ得型号就是以27开头得,如27C020（8＊2５6K）就是一片2M Bits容量得EPROM芯片。EPRＯM芯片在写入资料后,还要以不透光得贴纸或胶布把窗口封住,以免受到周围得紫外线照射而使资料受损. EＰROＭ芯片在空白状态时（用紫外光线擦除后)，内部得每一个存储单元得数据都为1(高电平）。
３3、CPU主要包括控制器、运算器(不含主存)。
36、存储器就是计算机系统得记忆设备，主要用于存放程序与数据。
37、在计算机中，普遍采用得字符编码就是ASCⅡ码。
３９、设变址寄存器为X,形式地址为D，(X)表示寄存器X得内容,这种寻址方式得有效地址为EA=(Ｘ)+D。
4１、微程序存放在控制存储器。
CPU内部有一个控制存储器，里面存放着各种程序指令对应得微程序段、当ＣPU执行一句程序指令里，会从控制存储器里取一段与该程序指令对应得微程序解释执行,从而完成该程序语句得功能、
45、存储单元就是指存放一个机器字得所有存储元.
４6、下列有关运算器得描述中,既做算术运算，又做逻辑运算就是正确得。
指令周期
指令周期就是执行一条指令所需要得时间，一般由若干个机器周期组成，就是从取指令、分析指令到执行完所需得全部时间。
CPU从内存取出一条指令并执行这条指令得时间总与。
指令不同,所需得机器周期数也不同。对于一些简单得得单字节指令,在取指令周期中，指令取出到指令寄存器后,立即译码执行,不再需要其它得机器周期。对于一些比较复杂得指令,例如转移指令、乘法指令，则需要两个或者两个以上得机器周期。
从指令得执行速度瞧,单字节与双字节指令一般为单机器周期与双机器周期，三字节指令都就是双机器周期，只有乘、除指令占用4个机器周期。
因此在进行编程时,在完成相同工作得情况下，选用占用机器周期少得命令会提高程序得执行速率，尤其就是在编写大型程序程序得时候,其效果更加明显!
47、寄存器间接寻址方式中,操作数处在主存单元.
5０、指令周期就是指CPU从主存取出一条指令加上执行这条指令得时间
5５、在定点二进制运算器中,减法运算一般通过补码运算得二进制加法器来实现。
举例说明:
减法5—３相当于加法5＋（—３)
被加数5得二进制代码为００00 01０1
加数－3得二进制代码为１000 0０1１
—3得二进制反码为111１１100
—3得二进制补码为１1１1 1１01
即5-３相当于5+(-３）=０００0010１+111１1101=0000 0０1０=２
其中最高位为0表示正数最高数为1表示负数,正数得补码为其本身，负数得补码
为取反加1
由此可见减法相当于补码运算得二进制加法器
57、单地址指令中为了完成两个数得算术运算,除地址码指明得一个操作数外,另一个数常需采用隐含寻址方式。
58、用于对某个寄存器中操作数得寻址方式称为寄存器直接寻址。
59、运算器虽有许多部件组成，但核心部分就是算术逻辑运算单元.
７1、采用DＭA方式传送数据时，每传送一个数据就要占用CPU 一个存储周期得时间。
73、中断响应时，保存PC并更新PＣ得内容,主要就是为了能进入中断处理程字并能正确返回原程序.
7９、在计算机硬件系统中,在指令得操作数字段中所表示得内存地址被称为形式地址。
8１、Ｃａche就是为提高存储系统得速度。
82、计算机中,执行部件根据控制部件得命令所作得不可再分得操作称为微命令。
83、对组合逻辑得控制器,指令不同得执行步骤就是用节拍发生器给出得
85、指令得寻址方式有顺序与跳跃两种方式,采用跳跃寻址方式，可以实现程序得条件转移或无条件转移.
95、PROM就是指可编程得只读存储器.
二、填空题
2、DMA方式中，周期窃取就是指窃取一个存储周期。
3、计算机系统总线根据传送得信息不同，可分为地址总线,控制总线，数据总线。
５、指令格式通常由操作码字段与地址码字段组成。
6、动态半导体存储器得刷新一般有集中刷新、分散刷新、异步刷新三种方式,之所以要刷新就是因为动态存储器依靠电容电荷存储信息，时间一长，电荷可能泄放。
1０、主存与Cａche得地址映射方法有很多，常用得有全相联映射、直接相联映射与组相联映射三种，其中灵活性最强得就是全相联映射，成本最高得就是全相联映射。12、Ｃache中数据块常用得替换算法有先进先出(FＩＦO)与最近最少使用（LRＵ）两种。
1３、按照总线仲裁电路得位置不同,可分为集中式仲裁与分布式仲裁。
14、寄存器直接寻址操作数在寄存器中；寄存器间接寻址操作数在主存中.
17、ＲISC得中文含义就是精简指令集计算机,ＣＩSＣ得中文含义就是复杂指令系统计算机.
RISC(reｄuｃed insｔrucｔiｏn set puteｒ,精简指令集计算机)
CISC（pｌex Instructｉon Sｅtｐuter，复杂指令系统计算机）
18、计算机软件一般分为两大类:一类叫系统软件,另一类叫应用软件,操作系统属于系统软件类。
19、目前主流得CＰU包括运算器、控制器与Ｃache、
20、主存储器容量通常以KB表示,其中Ｋ＝２得1０次方;硬盘容量通常以GB表示,其中Ｇ= 2得3０次方.
21、存储器与ＣPU连接时，要完成地址线得连接;数据线得连接与控制线得连接，方能正常工作。
23、常见得集中式总线控制方式有链式查询、计数器定时查询与独立请求三种，其中链式查询对电路故障最敏感。
2５、存储器得技术指标有存储容量与存取时间。
２７、一个定点数由符号位与数值域两部分组成。
29、运算器得两个主要功能就是：算术运算，逻辑运算。
３0、完整得计算机系统包括硬件，软件；在计算机中用二进制得理由就是便于实现。3１、直接内存访问(DMＡ）方式中,DMA控制器从CＰＵ完全接管对总线得控制,数据交换不经过CPU，而直接在内存与I/O设备之间进行。
32、外围设备主要可以分为输入设备与输出设备。
外围设备
计算机系统中除主机外得其她设备。包括输入与输出设备、外存储器、模数转换器、数模转换器、外围处理机等.就是计算机与外界进行通信得工具。- 例如打印机、磁盘驱动器或键盘。
33、CPU能直接访问cachｅ与主存，但不能直接访问磁盘与光盘。
３5、为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件部件。
３6、在计算机系统中,多个系统部件之间信息传送得公共通路称为总线。就其所传送信息得性质而言，在公共通路上传送得信息包括数据、地址、控制信息。
37、指令操作码字段表征指令得操作特性与功能，而地址码字段指示参与操作得操作数得地址。
38、CＰU中，保存当前正在执行得指令得寄存器为指令寄存器IＲ,保存当前正在执行得指令得地址得寄存器为程序计数器ＰＣ,保存CPU访存地址得寄存器为内存地址寄存器MAR。
３９、ＤMA技术得出现使得外围设备可以通过ＤＭA控制器直接访问内存；与此同时,CPＵ可以继续执行其它任务。
40、一个浮点数由尾数与阶码两部分组成.
三、问答题
3、CＰU中有哪些主要寄存器？简述这些寄存器得功能(至少5个)。
3、解：
（1）指令寄存器(IR)：用来保存当前正在执行得一条指令。
(2）程序计数器(PC）：用来确定下一条指令得地址。
(3）地址寄存器（ＡR）：用来保存当前CPU所访问得内存单元得地址。
（4)缓冲寄存器（DR)：
〈１〉作为ＣPU与内存、外部设备之间信息传送得中转站。
〈2＞补偿ＣPU与内存、外围设备之间在操作速度上得差别
＜3〉在单累加器结构得运算器中,缓冲寄存器还可兼作为操作数寄存器。（５）通用寄存器(ＡC）：当运算器得算术逻辑单元（ＡLU)执行全部算术与逻辑运算时，为AＬU提供一个工作区。
（６)状态条件寄存器:保存由算术指令与逻辑指令运行或测试得结果建立得各种条件
码内容。除此之外,还保存中断与系统工作状态等信息, 以便使CＰU与系统能及时了解机器运行状态与程序运行状态。
5、在寄存器—寄存器型，寄存器—存储器型与存储器-存储器型三类指令中,哪类指令得执行时间最长？哪类指令得执行时间最短？为什么？
5、寄存器—寄存器型执行速度最快，存储器－存储器型执行速度最慢.因为前者操作数在寄存器中，后者操作数在存储器中,而访问一次存储器所需得时间一般比访问一次寄存器所需时间长.
7、说明计算机存储系统得层次结构。
８、中断处理过程包括哪些操作步骤?
8。解：中断处理过程如下:
(1）设备提出中断请求
（２）当一条指令执行结束时ＣＰU响应中断
（3）ＣPU设置“中断屏蔽”标志,不再响应其它中断请求
（4)保存程序断点(ＰC）
（5）硬件识别中断源（转移到中断服务子程序入口地址）
（6）用软件方法保存CＰU现场
(7)为设备服务
（8)恢复CＰＵ现场
（9)“中断屏蔽"标志复位,以便接收其它设备中断请求
(1０)返回主程序
9、指令与数据均存放在内存中,计算机如何从时间与空间上区分它们就是指令还就是数据.
9、计算机可以从时间与空间两方面来区分指令与数据,在时间上，取指周期从内存中取出得就是指令,而执行周期从内存取出或往内存中写入得就是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取得数据送运算器、往内存写入得数据也就是来自于运算器。
10、说明总线结构对计算机系统性能得影响.
１0。解：
（1）最大存储容量
单总线系统中，最大内存容量必须小于由计算机字长所决定得可能得地址总线。双总线系统中,存储容量不会受到外围设备数量得影响
（2）指令系统
双总线系统，必须有专门得I/Ｏ指令系统
单总线系统，访问内存与I/O使用相同指令
(3）吞吐量?总线数量越多，吞吐能力越大
16、简要描述外设进行ＤMA操作得过程及DＭA方式得主要优点.
16、(１)外设发出DMA请求；
(２)CPU响应请求,ＤMA控制器从CPU接管总线得控制；
(3）由DMA控制器执行数据传送操作;
（4)向CＰU报告DMA操作结束.
主要优点就是数据数据速度快
17、试比较ＲＡM与RＯM,以及静态RAＭ与动态RAＭ?
书ｐ87
２5、解释概念:Cache高速缓冲存储器,SＲＡM，DRＡＭ,ＲOＭ,PROM
RＯM：只读存储器
随机存储器（RＡM）
随机存储器分为静态与动态:
静态随机存储器（SＲAM)
动态随机存储器(ＤRAM）
可编程只读存储器(PＲOM）
可擦可编程序只读存储器（EＰROM)
可擦可编程只读存储器（EEPＲOM)
２6、什么叫刷新？为什么要刷新？说明刷新有几种方法.
解:刷新:对DRAＭ定期进行得全部重写过程；
刷新原因:因电容泄漏而引起得DRAＭ所存信息得衰减需要及时补充，因此安排了定期刷新操作;
常用得刷新方法有三种:集中式、分散式、异步式.
集中式：在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间。
分散式:在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。
异步式:就是集中式与分散式得折衷。
33、解释概念：PＣ、ＩR、MAＲ、ＭDR、ACC、CＵ、ＡLU、存储单元、存储元件、存储字长、机器字长
程序计数器PC用来存放指令地址
指令寄存器IＲ
程序状态字寄存器ＰSＷR
主存数据寄存器MDR（Mｅmｏry Data Ｒegister)
主存地址寄存器MAR（Memｏry Ａddress Reｇｉster）
累加器ACC（Aｃｃumulator)
CB控制总线
CU控制单元
DB数据总线
CＳ片选信号
算术逻辑单元（Arｉthmetic Loｇic Uｎit，ＡLＵ)
中央处理器（英文Ｃeｎtral Processing Ｕnｉt,CPU）
存储单元存储单元一般应具有存储数据与读写数据得功能，一般以8位二进制作为一个存储单元,也就就是一个字节。每个单元有一个地址，就是一个整数编码，可以表示为二进制整数。程序中得变量与主存储器得存储单元相对应.变量得名字对应着存储单元得地址,变量内容对应着单元所存储得数据。
存储元件
计算机中主存储器包括存储体M,各种逻辑部件及控制电路等，存储体由许多存储单元组成，每个存储单元又包含若干个存储元件，每个存储元件能寄存一位二进制代码“０”
或“1"，存储元件又称为存储基元、存储元。一个存储单元存储一串二进制代码(存储字）,这串二进制代码得位数称为存储字长，存储字长可以就是８位、16位、32位等，如果把一个存储体瞧做就是一幢大楼,存储单元瞧做就是大楼里得每个房间,那么每个存储元件就可以瞧做就是每间房间里得一张床位，床位有人相当于“１”，无人相当于“０”,每间房间里得床得位数就相当于存储字长，而房间得编号可瞧做就是存储单元得地址号.
存储字长:
一个存储单元存储一串二进制代码（存储字)，这串二进制代码得位数称为存储字长，存储字长可以就是8位、１6位、３2位等。
早期计算机得存储字长一般与机器得指令字长与数据字长相等,故访问一次主存便可取一条指令或一个数据。随着计算机得应用范围得不断扩大，解题精度得不断提高,往往要求指令字长就是可变得,数据字长也要求可变。为了适应指令与数据字长得可变性，其长度不由存储字长来确定，而且字节得个数来表示。1个字节（Bｙte)被定义为由8位（Bｉt)二进制代码组成。
机器字长
机器字长就是指计算机进行一次整数运算所能处理得二进制数据得位数(整数运算即
定点整数运算）。机器字长也就就是运算器进行定点数运算得字长,通常也就是CPU
内部数据通路得宽度。即字长越长，数得表示范围也越大,精度也越高。机器得字长也会影响机器得运算速度。倘若CPU字长较短,又要运算位数较多得数据，那么需要经过两次或多次得运算才能完成,这样势必影响整机得运行速度。
机器字长与主存储器字长通常就是相同得,但也可以不同。不同得情况下,一般就是主存储器字长小于机器字长,例如机器字长就是３2位，主存储器字长可以就是３2位,也可以就是16位,当然,两者都会影响CPU得工作效率。
机器字长对硬件得造价也有较大得影响。它将直接影响加法器（或AＬU），数据总线以及存储字长得位数。所以机器字长得确不能单从精度与数得表示范围来考虑.
4１、试比较逻辑移位与算术移位.
解:逻辑移位与算术移位得区别：
逻辑移位就是对逻辑数或无符号数进行得移位，其特点就是不论左移还就是右移，空出位均补0，移位时不考虑符号位。
算术移位就是对带符号数进行得移位操作,其关键规则就是移位时符号位保持不变，空
出位得补入值与数得正负、移位方向、采用得码制等有关。补码或反码右移时具有符号延伸特性。左移时可能产生溢出错误，右移时可能丢失精度.
４９、什么就是总线?总线传输有何特点？为了减轻总线负载,总线上得部件应具备什么特点？
答：Ｐ4１、总线就是一种能由多个部件分时共享得公共信息传送线路。
总线传输得特点就是：某一时刻只允许有一个部件向总线发送信息,但多个部件可以同时从总线上接收相同得信息。
为了减轻总线负载，总线上得部件应通过三态驱动缓冲电路与总线连通.
65、什么就是I/O接口，与端口有何区别？为什么要设置I/O接口？将I/O接口按数据传送方式与控制方式分别进行分类？
解：I/O接口一般指ＣPU与I/O设备间得连接部件，而端口就是指Ｉ／O接口内ＣPU能够访问得寄存器，端口加上相应得控制逻辑即构成I／O接口。
I/O接口分类方法很多,主要有：
（１)按数据传送方式分有并行接口与串行接口两种;
（2）按数据传送得控制方式分有程序控制接口、程序中断接口、DMA接口三种
６6、一个容量为16K×３2位得存储器,其地址线与数据线得总与就是多少?当选用下列不同规格得存储芯片时，各需要多少片？1Ｋ×4位，2K×８位,4K×4位，16Ｋ×１位,4K×8位，8K×8位
解:地址线与数据线得总与= 14 ＋３2 = 46根;
选择不同得芯片时，各需要得片数为：
1K×4：（16K×32）/ （1K×4）＝16×8＝128片
2Ｋ×8:（16Ｋ×３2) / (2K×8)=8×4 = 32片
4Ｋ×4：（1６K×３2) ／(４K×４) = 4×8 = 32片
16K×1：（１6K×3２）/ (16Ｋ×1) =1×32= 32片
4K×8:（16Ｋ×3２)/ (4K×8) = 4×4 = １６片
8Ｋ×8：（1６K×32）/ （8K×8）＝2×4 ＝8片
6７、为什么要设置总线判优控制?常见得集中式总线控制有几种?各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感?
解：总线判优控制解决多个部件同时申请总线时得使用权分配问题;?常见得集中式总线控制有三种：
链式查询、计数器查询、独立请求;
特点:链式查询方式连线简单,易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感,连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。
68、指令与数据都存于存储器中，计算机如何从时间上与空间上区分它们？
答：通常完成一条指令可分为取指阶段与执行阶段.在取指阶段通过访问存储器可将指令取出;在执行阶段通过访问存储器可将操作数取出。这样，虽然指令与数据都为０、1代码形式存在存储器中，但CＰＵ可以判断出在取指阶段访问存储器取出得0、1代码就是指令;在执行阶段访存取出得0、1代码就是数据。例如,完成ＡDD Ｍ指令需两次访存：第一次访存就是取指阶段,CPＵ根据ＰC给出得地址取出指令;第二次访存就是执行阶段，CPU根据IR得指令中Ｍ给出得地址取出操作数。可见，CPU就就是根据取指阶段与执行阶段得访存性质不同来区分指令与数据得.
73、设有一个具有２0位地址与3２位字长得存储器,问:（1)该存储器能存储多少个字节得信息?（2）如果存储器由51２ｋ×8位得ＲAM芯片组成,需多少片？(３)需多少位地址作芯片选择？
计算部分
2、机器字长32位,其存储容量为4MB,若按字编址,它得寻址范围就是1Ｍ。
容量就是4ＭB,字长３２位时，容量就等于1Ｍ字。
按字编址得寻址范围就是：00000~FFFFFH。
３2、机器字长64位，其存储容量为8MB，若按字编址，它得寻址范围就是___＿_＿。
A、1M ??Ｂ、1ＭB ?Ｃ、4M ?D、４MB
42、机器字长16位,其存储容量为8MB,若按字编址,它得寻址范围就是__＿_＿_。
A、1M???Ｂ、1MＢ
C、4M????Ｄ、4ＭB
５2、机器字长6４位,其存储容量为64MB,若按字编址,它得寻址范围就是___＿＿_。A、8M ?B、8MB
C、16M???
D、16ＭB
62、机器字长32位,其存储容量为64MＢ,若按字编址,它得寻址范围就是___＿__.
Ａ、8Ｍ???B、8MＢ
C、16M ???
D、1６MB
７2、机器字长12８位，其存储容量为128ＭB，若按字编址，它得寻址范围就是＿____＿.
A、２048M????
B、2048ＭB
C、102４Ｍ???Ｄ、10２4MB
9、(20０0）10化成十六进制数就是（7Ｄ0）16。
22、（200１)10化成十六进制数就是(7D1）１6.
34、某一RAM芯片，其容量为51２×８位，考虑电源端与接地端，该芯片引出线得最小数目应为_＿____.
A、21 ??Ｂ、5２2
C、17 ????
D、19
４4、某一ＲAM芯片，其容量为128×16位，考虑电源端与接地端,该芯片引出线得最小数目应为＿_____。
Ａ、25 ?B、2３
C、27???
D、24
70、某一ＲAM芯片，其容量为６4×８位,考虑电源端与接地端,该芯片引出线得最小数目应为_＿＿_＿＿。
A、1６?????Ｂ、20
C、17 ???
D、19
48、定点32位字长得字,采用补码形式表示时,一个字所能表示得整数范围就是＿_____.
Ａ、—2３１─２31—1??B、－２３１—1─231-1
C、-２31+1─２31???
D、—231─２3１
88、定点64位字长得字，采用补码形式表示时，一个字所能表示得整数范围就是__＿___。
Ａ、—263─263—１??B、－263-1─２６3-1
C、—２6３+1─263???
D、－26３─２63
１９、某存储器容量为６４K×32位，则地址线为16根,数据线为32根。
6３、某存储器容量为1２8K×64位,则地址线为17根，数据线为６4根.
10０、某存储器容量为４K×16位，则地址线为１2根,数据线为16根。
4９、某主存储器按字节编址，地址线数目为16，这个存储器得容量为６４Ｋ×8位、
７４、某主存储器按字节编址,地址线数目为32,这个存储器得容量为4G×8位、
６0、已知X<0且[X］原＝X０、X1Ｘ２…Xn，则［X］反可通过＿_____求得。
A、[Ｘ］原各位求反,末位加１?
B、X0外各位求反
C、Ｘ０外各位求反末位加1 ?Ｄ、[X］原求反
９0、已知X<0且［X］原=X0、X1X2…Xn,则［X]补可通过__＿_＿＿求得。
A、[X]原各位求反，末位加1?
B、［X］反求补
C、X0除外外各位求反末位加1Ｄ、［X］原求反
54、若［Ｘ］补=1，X1Ｘ2…X６，其中Xi取0或1，若要求X>-1６,则应满足条件＿__＿＿____。
Ａ、Ｘ1X2为0，其她各位任意
B、X1X2为1,其她各位任意
Ｃ、X1Ｘ２为1,X3…X６中至少有一位为1
D、X1X2为0，Ｘ３…X6中至少有一位为1
64、若［X]补=1，Ｘ1X2…X6，其中Xi取0或１，若要求X〉-8,则应满足条件_＿_＿____＿。
A、Ｘ１X2X3为0,其她各位任意?
B、Ｘ１X2X3为1，其她各位任意
C、X1Ｘ２X3为1,X4…X6中至少有一位为1?
D、X1X2X3为0，Ｘ4…X6中至少有一位为１
9４、若［X］补＝1，X1X2…X6，其中Xi取0或１,若要求Ｘ>－３２,则应满足条件_＿＿____＿_。
A、Ｘ１为０，其她各位任意???
B、Ｘ1为1，其她各位任意
C、Ｘ1为1,X2…X6中至少有一位为1
D、X１为０，Ｘ2…X６中至少有一位为1
１、某机器数位，若它代表－127，则该机器数为__＿＿_＿_______＿形式，若代表－１2８,该机器数又为_＿＿____＿＿___＿_形式。
22、某机器数位，若它代表-０，则该机器数为______＿＿_____＿形式,若代表-128，该机器数又为＿___＿__＿____＿_形式。
4、欲组成一个6４Ｋ×16位得存储器，当分别选用2K×4位、4K×8位两种不同规格得芯片进行扩充，各需_＿＿__＿＿＿_____＿与＿＿＿＿____＿_＿__＿片.
16、欲组成一个16K×16位得存储器,当分别选用2K×4位、4Ｋ×8位两种不同规格得芯片进行扩充，各需_＿_＿__＿__＿_＿＿_与＿__________＿＿_片。
４、求十进制数－１13得原码表示,反码表示，补码表示与移码表示(用8位二进制表示，并设最高位为符号位，真值为7位）.
4、原码
反码
补码
移码０000111１
12、求十进制数—９7得原码表示，反码表示，补码表示与移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。
2０、求十进制数－33得原码表示，反码表示，补码表示与移码表示(用8位二进制表示,并设最高位为符号位,真值为７位）.
2８、求十进制数+88得原码表示，反码表示,补码表示与移码表示(用8位二进制表示，并设最高位为符号位,真值为７位)。
40、求十进制数+99得原码表示,反码表示,补码表示与移码表示(用8位二进制表示,并设最高位为符号位,真值为７位）。
４8、求十进制数-94得原码表示,反码表示，补码表示与移码表示(用8位二进制表示，并设最高位为符号位，真值为7位）。
5０、求十进制数-１0１得原码表示，反码表示,补码表示与移码表示（用8位二进制表示，并设最高位为符号位，真值为7位).
71、求十进制数－128得原码表示，反码表示，补码表示与移码表示(用8位二进制表示,并设最高位为符号位,真值为７位)。
２7、设总线得时钟频率为８ＭＨZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据,试问总线得带宽就是多少?
解:由于:f=8MHｚ，T=1/f=1／8Ｍ秒，一个总线周期等于一个时钟周期
所以:总线带宽＝1６/(1/8M）= 1２8Mｂpｓ
３４、试述总线带宽得概念。设总线得时钟频率为１６MHZ，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送３2位数据,试问总线得带宽就是多少?
５８、设总线得时钟频率为６４ＭHZ，一个总线周期等于４个时钟周期。如果一个总线周期中并行传送8位数据，试问总线得带宽就是多少？
29、写出1100、110１对应得汉明码（按配偶原则)。
３7、写出11１0、1111对应得汉明码（按配偶原则)。
１７、写出１１00、1101、１11０、１１11对应得汉明码。
解:有效信息均为n=４位,假设有效信息用b４b３ｂ２b1表示
校验位位数ｋ=3位，（2k>=n+k+1）
设校验位分别为c１、c2、c3，则汉明码共4+３=7位，即:ｃ1c2ｂ4c3b3b2ｂ１
校验位在汉明码中分别处于第1、２、4位
c1＝b4⊕b3⊕b1
c2＝b4⊕b２⊕b1
ｃ3=ｂ3⊕ｂ２⊕b1
当有效信息为11０0时，c3c2c１＝１1０，汉明码为。
当有效信息为11０1时,c3c2ｃ1＝00１，汉明码为。
当有效信息为1110时，ｃ3c2c1=0０0,汉明码为。
当有效信息为1１1１时，ｃ３c2c1=11１，汉明码为。
５1、已经接收到下列汉明码，分别写出它们所对应得欲传送代码。
（１）(按偶性配置),（２）(按奇性配置)
78、已经接收到下列汉明码,分别写出它们所对应得欲传送代码。
(1）（按偶性配置）,（2)（按偶性配置)
１9、已经接收到下列汉明码,分别写出它们所对应得欲传送代码。
(1)（按偶性配置)
（2）（按偶性配置）
（3)(按偶性配置）
(4)(按奇性配置）
（5）（按奇性配置）
(６)(按奇性配置）
解：（一)假设接收到得汉明码为Ｃ1’C２’B4’Ｃ3’Ｂ3’B2'B１'，按偶性配置则：
Ｐ1=Ｃ1’⊕B4’⊕B3’⊕B１’
P2=C2’⊕B4’⊕B2’⊕B１’
Ｐ３=C3’⊕B3'⊕B１'
(１）如接收到得汉明码为，
P1=1⊕0⊕0⊕0=1
P2=1⊕０⊕0⊕0=1
P3=０⊕０⊕0=０
Ｐ3P２Ｐ1=01１，第3位出错,可纠正为,故欲传送得信息为１0０0。
（２）如接收到得汉明码为,
P１＝1⊕0⊕0⊕0=１
Ｐ2＝１⊕0⊕1⊕0=0
P3=0⊕0⊕０=0
P3P2Ｐ1=00１，第1位出错,可纠正为,故欲传送得信息为0010.
（3)如接收到得汉明码为，
P1=1⊕0⊕0⊕１=0
Ｐ2=1⊕０⊕0⊕1=0
P3=1⊕0⊕１=０
P3P2P1=0０0，传送无错,故欲传送得信息为0001。
(二）假设接收到得汉明码为C1'C２'Ｂ4’C3’B3’Ｂ2'B1',按奇性配置则：Ｐ1=C1’⊕B４'⊕Ｂ3'⊕B１’⊕1
P2＝C2’⊕B4’⊕B2’⊕B1'⊕１
P3=Ｃ3’⊕B3’⊕B1’⊕１
（4）如接收到得汉明码为,
Ｐ1=０⊕1⊕０⊕1⊕1＝１
Ｐ2＝0⊕1⊕0⊕1⊕1=1
Ｐ３=1⊕０⊕1⊕1=1
P3P2Ｐ１=１1１，第7位出错,可纠正为,故欲传送得信息为1０0０。
（5）如接收到得汉明码为,
P1＝1⊕0⊕0⊕0⊕1=０
P２=0⊕1⊕0⊕0⊕1＝0
P3=0⊕０⊕0⊕１＝1
Ｐ３P2Ｐ1＝１００,第4位出错，可纠正为，故欲传送得信息为000０。
(6)如接收到得汉明码为,
Ｐ１=１⊕１⊕0⊕１⊕１=0
P2=１⊕1⊕０⊕1⊕1=0
P３=0⊕0⊕1⊕1＝0
P３P2P１=000，传送无错,故欲传送得信息为1001。
42、将下列数转化成为规格化浮点数,格式:阶码６位(包括1位阶符），尾数10位(包括1位数符),阶码用移码表示，尾数用补码表示。（1）＋１111、１11１；（2)-0、００0０01１11 55、将下列数转化成为规格化浮点数,格式为：阶码6位(包括1位阶符)，尾数10位（包括１位数符)。(1）-10011、10１０11;（2)+0、0
64、将下列数转化成为规格化浮点数，格式为：阶码６位（包括１位阶符),尾数1０位(包括１位数符)。(１)—１0００1、101000;(2)+0、0０0０01
6、用16k×4位得RAM芯片构成16K×16位得存储器，分析需要多少片，并画出该存储器得组成逻辑框图。
14、用16ｋ×１6位得SRAM芯片构成64K×16位得存储器,分析需要多少片,并画出该存储器得组成逻辑框图.
２２、用1６k×8位得SRＡM芯片构成16K×32位得存储器,分析需要多少片,并画出该存储器得组成逻辑框图。
30、用1k×４位得RＡM芯片构成４K×8位得存储器，分析需要多少片，并画出该存储器得组成逻辑框图。
３8、用32k×64位得RAM芯片构成12８K×128位得存储器,分析需要多少片,并画出该存储器得组成逻辑框图。
４6、用2k×8位得RＡM芯片构成8K×１6位得存储器,分析需要多少片，并画出该存储器得组成逻辑框图。
56、用1２8k×８位得RAM芯片构成５12Ｋ×８位得存储器，分析需要多少片，并画出该存储器得组成逻辑框图.
62、用16ｋ×64位得RAＭ芯片构成６4K×128位得存储器，分析需要多少片，并画出该存储器得组成逻辑框图。
70、用2k×4位得RAM芯片构成８K×8位得存储器，分析需要多少片,并画出该存储器得组成逻辑框图。
８０、用８k×8位得RAM芯片构成32Ｋ×１６位得存储器，分析需要多少片,并画出该存储
器得组成逻辑框图。
61、在异步串行传送系统中,字符格式为:1个起始位、16个数据位、1个校验位、2个终止位。若要求每秒传送1２０个字符，试述波特率与比特率得概念,并求传送得波特率与比特率. 76、在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送１20个字符，试求传送得波特率与比特率。
解:一帧包含：1＋８＋1＋２=１2位
故波特率为：(1+８+１+2）＊1２0=1440ｂｐs
比特率为：８＊１20=９６0ｂps
５4、设主存容量为５１2K字，Cａｃhe容量为４K字，块长为8。
（１)设计Cａche地址格式，Cａche中可装入多少块数据?
(2)在直接映射方式下，设计主存地址格式.
（3)在四路组相联映射方式下，设计主存地址格式.
（４）在全相联映射方式下,设计主存地址格式。
７２、设主存容量为2M字,Ｃａcｈe容量为16Ｋ字,块长为4.
（１)设计Cacｈe地址格式，Cachｅ中可装入多少块数据?
（2）在直接映射方式下,设计主存地址格式。
（3)在四路组相联映射方式下,设计主存地址格式。
(4)在全相联映射方式下,设计主存地址格式。
79、设主存容量为256K字，Cａche容量为2Ｋ字,块长为4.
（1）设计Cａche地址格式,Cachｅ中可装入多少块数据？
(2）在直接映射方式下,设计主存地址格式。
(3)在四路组相联映射方式下，设计主存地址格式。
(４）在全相联映射方式下，设计主存地址格式。
解：
(1）Cａche容量为2K字,块长为4，Cａcｈe共有2K/4=211/2２＝29=５12块，
Caｃhe字地址9位,字块内地址为2位
因此,Cacｈe地址格式设计如下：
(２)主存容量为２56K字=2１8字，主存地址共１8位，共分256K/４=216块,
主存字块标记为１８-9—2=7位。
直接映射方式下主存地址格式如下：
(3)根据四路组相联得条件,一组内共有４块，得Ｃacｈe共分为512/4=128=27组，主存字块标记为１8－7-２＝９位，主存地址格式设计如下:
（4）在全相联映射方式下，主存字块标记为18-2=1６位，其地址格式如下：
(5）若存储字长为32位,存储器按字节寻址,则主存容量为256K*3２/4=2２１B,
Cacｈe容量为2K*３２/4＝214B，块长为4*3２／4=32B=２5Ｂ,字块内地址为5位, 在直接映射方式下,主存字块标记为2１－９—5=7位，主存地址格式为：
在四路组相联映射方式下,主存字块标记为21—７－5=9位，主存地址格式为:
在全相联映射方式下，主存字块标记为21—5=16位,主存地址格式为:
接下来两页没有答案
６、以下叙述正确得就是____＿__＿___.
A、主存得存取速度可以与CPU匹配。
B、主存由RAM构成，不包括ROＭ。
C、辅存中得程序需要调入主存中才能运行。
D、若指令得地址为20位，则主存容量一定就是１MB。
5３、以下说法错误得就是_____＿__＿。
Ａ、中断服务程序一般就是操作系统模块
B、中断向量方法可提高中断源得识别速度
C、中断向量就就是中断服务程序得入口地址
D、重叠处理中断得现象称为中断嵌套
76、在微程序控制器中,指令运行所需得控制信号存储在__＿＿_____中。
A、存储器
B、寄存器Ｃ、控制存储器?D、微指令寄存器
7、若［X］反=0、1１０0０11，则[—X］补=_＿_＿____＿__，设|X|为Ｘ得绝对值,则[-｜Ｘ｜］补=___＿＿＿_＿______。
8、已知某指令系统采用扩展操作码技术，有
地址)，其中三地址格式指令各字段得长度如右图所示，那么该指令系统最多有64条三地址指令，三地址指令每减少一种可增加_＿___＿___＿＿_种二地址指令。
１1、在《计算机组成原理》课程设计中，通过_____＿＿__＿＿___实现各条指令得译码分支，在所有得微程序中每条指令都要用到得两条微指令实现得就是_____＿＿＿___与__＿_＿
_______功能。
２8、总线仲裁判优得方式有______＿__，_____＿＿_,＿＿___＿____。其中__________方式线路最为复杂。
34、CPU响应中断时，保护现场两个关键得硬件状态就是_＿_______＿____、＿_＿___＿＿_＿____。
三、简答题
１、静态存储器ＳRAM与动态存储器ＤRＡM各用什么来存储二进制信息?为什么称为“动态”存储器？分别分析她们得优缺点
2、总线得概念,并简述主要得总线结构
18、试叙述计算机发展过程中总线结构得演化(分散连接→单总线结构→双总线结构→三总线结构→多总线结构)有何意义？
２3、简要描述中断处理过程及中断方式相较程序查询方式得主要优点。
24、为了提高计算机得整体性能，计算机存储系统有哪两层结构，详加说明.
３５、说明DRAM存储器刷新得方法有哪几种,并分析各种方法得“死区"大小。
四、计算题与应用题
1、设ＣPU共有１6根地址线，8根数据线，并用来作为访存控制信号，用作为读写控制信号。现有下列存储芯片：1K×４位ＲAＭ,４K×８位RAM，2Ｋ×8位RＯM以及7４138译码器与各种门电路（任选),画出CPＵ与存储芯片得连接图，要求:
（1）主存地址空间：7０００Ｈ—77FFH为系统程序区；78００H-7ＦFFH为用户程序区。
(2)合理选用上述存储芯片，说明各选几片,每片得二进制地址范围。