当前位置:文档之家› PCB阶段中的EMC设计及对策2.26

PCB阶段中的EMC设计及对策2.26

PCB阶段中的EMC设计及对策2.26
PCB阶段中的EMC设计及对策2.26

PCB阶段中的EMC设计及对策

Ⅰ. 绪论

抑制从信息通讯仪器和产业设备,还有汽车电子零部件中放射出的电子波,是当今信息化社会中的必须要做到的.

为了防止产生电子波发生源(source),设计产品的PCB(Printed Circuit Board)关联

EMC设计技术以及Artwork技术是节省费用的、有效的技术.

正确运用抑制电子波障碍的适当的PCB 设计技术的话,对于线束和内部的

相互连接线(interconnect)的EMC合理性将会提高.

随之,EMC设计工程师在维持系统整体功能的同时,为了抑制干扰发生的原因EMI Noise源,需要对PCB 阶段的设计以及构成的相关问题深入分析和研究.

Ⅱ. EMC 设计·对策流程

图 1 展示了为了采取一般的EMC 设计对策的整体过程.

首先,设计者要考虑EMC相关要求事项和性能要求事项、可靠性要求事项,然后进行EMC 分析和设计.

另外,为了进行这样的EMC 分析和设计,首先要遵循初期型号的EMC 设计方针,还要反映需求者要求事项,再来设计产品.

这样设计的产品要依次通过初期PCB 阶段的电路板实验、跟踪噪声源、将PCB上出现的Noise最小化、无异常情况时通过产品的Pre-test进行验证阶段.

当然在这样的过程中,EMC问题重新发生的话,就要重新进行EMC分析,以及在设计阶段中重新对EMC考虑和设计.

通过这种顺序的产品,就会进入QA testing 阶段,并开始EMC相关的实验.

QA testing 阶段无异常时,产品进入到量产阶段. 量产的产品会重新开始相关EMC实验.

量产生产线上,产品如果发生EMC问题的话,就要重新开始最初阶段的EMC分析以及设计阶段,对EMC问题检查.

通过以上的EMC 设计·对策流程,企业的竞争力以及产品性能的提升效果和可靠性的构筑成为可能.

PASS

Ⅲ. PCB 设计方法

一般情况下,为了减少EMC问题,从PCB设计阶段就应该开始考虑EMC的设计.

但是大多情况下,大家通常会忽略这个部分,或者是未知的内容过多,Noise无法从根本上来解决.

所以在这里,介绍大家PCB设计方针和几种重要的设计方法,从而帮助大家最终轻松地解决EMC问题.

1. 常规PCB 设计方针

①信号layer尽可能在一个Plane Layer中,且彼此间尽量保持近距离(< 10 mils).

②具有25 MHz以上Clock的PCB,相应的要具备2个以上的ground plane.

③电源和与ground plane接近的layer相接时,电源plane同ground plane边缘保持20H的间隔.

④ Clock 信号应该置于电源和ground plane之间.

⑤ Ground plane和电源plane的槽(slot)要避开.

⑥在PCB 电源输入开始点中,应该安置输入电源滤波器(电源输入滤波器). (要一起提

供共用模组和差动模组用的对策元器件)

⑦所有散热片必须在所有面接地. (主噪声源-噪声源)

⑧螺丝之间的距离,不仅仅是基本频率,而是包含高调波在内,相对于相关频率带宽的最高

的频率,不能超过λ/20.

⑨依据5/5法则,使用多层基板时,要以基准点为中心进行.

⑩电路板的空白部分,为了ground(回流Plane),要用Copper来填充,并且用Via Holes来连接.

2. Strip line 和Micro strip Line(微波传输带)

比起依赖屏蔽盒和导电性塑料罩,在PCB上控制RF能量的方法更为理想, Strip

line(strip-line)和微波传输带(micro strip-line)的适当的使用在PCB设计中,对无线频率(RF) 抑制非常有用.

微波传输带是指依靠电介性材料,从固体的plane开始分离的PCB上的外层面Trace.

微波传输带技术在基板上可以抑制RF能量,而且比起Strip line,微波传输带技术可以实现高速的Clock或者是逻辑信号.

为了使高速信号传输顺畅, 有时在Clock信号中使用电容. 这是因为如果两个Plane之间的容量性耦合(Coupling)减少的话,信号转达就可以更快.

另一方面, Strip line是指在两个plane之间,对信号line进行Routing的结构.

虽然Strip line对RF放射具有良好的Noise耐性, 但同时要付出转达速度明显变缓慢的代价.

另外,虽然内部的信号Line不会有放射出RF能量?的情况,但其它连接部分(焊接线, Plane, 插座, 连接线束等)会引起另外的问题.

系统、零部件、trace的电阻有可能发生相互不匹配的情况(不正确和).

了解微波传输带和Strip构造的特性电阻的话,Trace构造的电阻整合上会得到很多的帮助,并且通过这样的整合,可以减少PCB上的Noise.当然,Clock速度快的Trace应该是

Strip构造,速度慢的Clock应该是微波传输带构造,这样的设计是最理想的.

当然,这样的Trace构造的布置,形成在上面说明的电阻整合时,该效果会加倍. 至于哪种情况下应该按Strip构造,哪种情况下应该按微波传输带构造,一般是由Clock速度来决定.设计者在设计前要充分考虑以上内容.

图2. Micro Strip 和 Strip-Line 的 形态

3. PCB 的积层分配方法

PCB 积层分配法作为PCB 积层法的选择原则, 该原则不是固定的,而是随着由功能和需求来决定的layer 数而可以改变.

重要的规则中之一,信号layer 的情况下,在电源和Ground(回流通路)上要进行邻接设计. 分配法的具体内容见下方 表1.

导电体

导电体

导电体

S: 信号line P: 电源G : Return Current Path

表1. PCB 各层分配法的例子

4. PCB Artwork Guide

基本上,为了关于EMI source 源的根本性对策,(如图3)需要从PCB Artwork 阶段开始就要对EMC进行考虑和设计.

图3. PCB Artwork Guide 例题

在4-layer 以及trace较多的情况下,有时也在Ground Plane上对trace进行Routing.

另外在Layer 2 的电源Plane的情况下,因为使用了4种DC电源,所以用面来处理,并用电源Noise的稳定化以及用对电阻均匀分布的方法,减少由电源引起的Noise的基本事前工作.

基本上,PCB Ground应该按面来处理,电源plane的设计,因为使用了若干个电源,所以要分

离后用面来设计电源plane。Stack-up 时,要依据3-3 项目的积层分配方法来进行.

5. 电源输入滤波的使用(输入滤波器)

设计PCB时,电源输入部分的滤波器?非常重要??. 在DC电源的各输入部分必须插入Common & Normal Noise 对策滤波器.

Ⅳ. EMC 对策使用案例

1.EMI 滤波器使用案例

EMI 之前Noise中存在2种形态的Noise, 即共用Mode Noise 和差动Mode Noise 成份.

这样的Noise的分布,在0.15 ~ 30 MHz中,主噪声源发生在哪个Mode中,决定着采取什么样的EMC滤波器的设计方法.

(a)滤波器使用前(b)滤波器使用后

(图4) EMI 滤波器使用案例

图4 为共用Mode和差动Mode 兼容EMI 滤波器使用前后对比. 上方产品是采用到数字音频电源功放模组中的EMI 滤波器对策的使用案例.

2. 输入电源滤波器使用案例

正如前面提到的,设计PCB时,输入电源部分的滤波器使用技术是减少EMI的重要技术中的一个.

下面我们就来看一下插入Π型DC 输入电源滤波器后,EMI 对策效果的结果.

追加

图5. DC 电源输入滤波器使用电路

图5是初期电源输入部分,正如用上方电路图来表示的,插入磁珠60 欧姆和电容器100nF,从而形成Π型滤波器构造,以此来减少Noise.

使用的结果参考下方图6.

(a)电源输入滤波器使用前(b)DC 电源输入滤波器使用后

图6. 电源输入滤波器使用案例.

3. 利用Pattern放射以及接地的Noise 对策案例

图7为了分析噪声源,展示了EMI Pre-scan 结果。对水平和垂直数据一起进行了展示.

要充分地了解CLOCK 引起的谐波Noise,最好的做法是制作PCB上谐波频率的比较表.

另外在水平和垂直中,需要知道Dominant成份是什么.

在垂直成份Noise的Dominant 成份中,从接地不稳定带来的Ground性Noise较多, 水平

成份Noise的Dominant 成份则出现由Pattern 放射以及Clock引起的谐波成份的Noise. 为了消除和抑制这样的Noise,必须使用上面3-1 项的EMC Design Guideline的项目.

CLK(25Mhz,75Mhz)谐波干扰GND不稳+CM干扰

图7. EMI Pre-Scan后Noise 测试

4. PCB阶段的EMC对策案例

下面是在一般的常用化阶段,发生EMC问题时,在PCB Level上采取的EMC对策案例.

从本质上,产品状态的EMC问题严重的话,会产生涉及到EMC部分的PCB要重新回到PCB 设计阶段上重新进行设计的严重问题.

在这种情况下,仅仅通过电路性元器件变更,或滤波器对策以及结构性对策是有限制性的.

这样做的话,因为往往会影响到产品的竞争力和进入市场的时机,所以设计负责人以及设计成员就应该留意,在设计初期就应该形成对EMC考虑周全的PCB设计.

图8是在ADSL Modem解调器的情况下,在Clock Line上设计了滤波器的情形. 模拟Tool 利用了软件的Designer. 在决定了决定设计参数之后,就会观察到EMI特性. 在Clock电路上使用RC滤波器,并设计好S21 参数的话,高调波谐波频率等成份就会被消除.

图8 Clock电路的RC滤波器下方的图9,是S21的特性图表.

图9的S21特性图表

图10是利用了仅满足在图6的200MHz以后带宽上的参数,对策前和对策后的结果比较.

(a)对策前EMI RE 结果

(b)对策后EMI RE 结果

图10 EMI 设计对策前后结果

5. DVD 播放器对策案例

图11是为了DVD的EMI对策,利用near field probe后,进行主板的初期EMI pre-scan的结果. 根据图11的结果分析的话, 储存记忆芯片的信号Line和数字信号处理芯片的信号Line,还有27MHz 振荡器CLOCK的谐波频率分布在30 MHz ~ 1000MHz 前带宽中.

(图11) DVD初期Pre-Scan结果

另外,它的接地状态不好。针对这种情况,增加DSCK 以及MCLOCK Line的电容的容量, DATA LINE电阻10 欧姆替换成CHIP BEAD 120 欧姆, 在Clock Line上,替换成磁珠121欧姆,增强各layer的接地,来试图抑制EMI .

这是为了消除Clock中引起的高调波成份. 另外,数据Line的磁珠使trace上的RF 能量减少. 比起电阻,磁珠在Noise成份消除和信号充实度方面可以获得更好的效果.

原因是, 磁珠可以使不希望的高频Noise和寄生振动Noise衰减,作为简单的low-pass 滤波器来工作,并减少差动Mode的干涉.

电阻方面,在低频上,电阻主要为感应性电抗, 在高频上感应性电抗成份减少,整体电阻增加,这最终引起Noise的衰减。

表2列出了磁珠的导磁率值上的工作频率带宽.

表2. 磁珠材料的频率带宽

为了消除100~250MHz 带宽的Noise 成份,使用导磁率为850的磁珠,可以使Noise 衰减. 图12 为 使用了以上对策后的EMI 测试数据确认结果.

图 12. DVD 的 EMI 测试 结果

我们来看一下MP3播放器的对策案例.

如果依据图13的PCB 图和图14的结果进行分析的话,电阻?? ?引发了Ground 不稳定, Ground Noise ? 信号 Line 的 Noise 和 4MHz 谐波 Noise 一起放射出来

.

图13 MP-3的 PCB 图

GND不稳定

图14 MP-3的EMI测试结果

上图显示,因CPU内部的音频多媒体数字信号编解码器电路上发生的约4MHz谐波成份的Noise的原因,在30MHz~1GHz前带宽上,极限限值最大超过14dB, 在USB2.0数据传输中,一般发生的240, 480, 720, 960MHz Noise 中,960MHz Noise最多超过极限值3dB以上.

另外还存在轻微的ESD问题.针对这种情况,从整体上进一步增强各个Layer的GND,为了USB Connector周围的电路整理以及增强GND,改变电池Connector的位置, 使镀铬的上下注塑结构和PCB可以接触, 消除了和结构接触的部分周围的Solder Mask.

为了强化ESD(Electrostatic Discharge)耐性,移动了有可能受到HOLD、电源Key周围

的影响的元器件, 并增强了GND Copper.

图15展示了修改后的测试结果.

如果发生EMC问题,在分析source源时,设计者应该用系统性解决方法来进行阶段式的分析.

这样的分析能力是工程师必需的.当然不能否认积累的经验也会起到作用,但是, 我希望大家能

够积极的培养根据数据分析来查找source 原因的能力.

谢谢大家!

相关主题
相关文档 最新文档