第一章计算机系统概论
例题精选
1．冯.诺依曼型计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（C）。
A.指令操作码的译码结果
B.指令和数据的寻址方式
C.指令周期的不同阶段
D.指令和数据所在的存储单元
2.下列选项中，能缩短程序执行时间的措施是（D）。
I提高CPU时钟频率，II优化数据通路结构，III对程序进行编译优化
A.仅I和II
B.仅I和III
C.仅II和III
D.I，II，III
3.什么是计算机系统？说明计算机系统的层次结构。
计算机系统包括硬件和软件。从计算机层次结构来看，它通常有五个以上的层次，在每一层次（级）上都能进行程序设计。由下至上排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持和执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持和执行。此外，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。
4.设主存储器容量为64K 32位，并且指令字长、存储字长、机器字长三者相等。写出MAR、MDR、IR、ACC、MQ、X的位数。
由主存容量为64K×32位，可得共需要数据线32根，存储字长为32位；由于MDR的位数与存储字长相等，故MDR为32位；由于MAR的位数对应存储单元的个数，且216=64K，故MAR为16位，地址线16根。
因指令字长=机器字长=存储字长（32位），则IR、ACC、MQ、X均为32位。
试题精选
1.以晶体管为主要元件的计算机属于计算机发展史上的哪一代？B
A.第一代
B.第二代
C.第三代
D.第四代
2.下列（B）是冯.诺依曼机工作方式的基本特点。
A.多指令流单数据流
B.按地址访问并顺序执行指令
C.堆栈操作
D.存储器按内容选择地址
3.完整的计算机系统应该包括（D）。
A.运算器、存储器、控制器
B.外部设备和主机
C.主机和应用程序
D.配套的硬件设备和软件系统
4.CPU存取速度的比较，下列哪个是正确的（C）。
A.Cache>内存>寄存器
B.Cache>寄存器>内存
C.寄存器>Cache>内存
D.寄存器>内存>Cache
5.存放欲执行指令的寄存器是（D）。
A.MAR
B. PC
C.MDR
D.IR
6.计算机系统中的存储器系统是指（D），没有外部存储器的计算机监控程序可以存放在（）。
A.RAM，CPU
B.ROM，RAM
C.主存储器，RAM和ROM
D.主存储器和外存储器，ROM
7.对计算机语言执行速度的比较，下列哪个是正确的。C
A.机器语言>C++>汇编语言
B.C++>机器语言>汇编语言
C.机器语言>汇编语言>C++
D.汇编语言>C++>机器语言
8.下列（D）属于系统软件。
A.信息管理软件
B.数据库系统
C.辅助设计软件
D.数据库管理系统
9.以下说法错误的是（D）。
A．硬盘是外部设备
B.软件的功能与硬件的功能在逻辑上是等效的
C.硬件实现的功能一般比软件实现具有更高的执行速度
D.软件的功能不能用硬件取代
10.关于编译程序和解释程序下面说法错误的是（C）。
A．编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序
B.编译程序编译时间较长，运行速度较快
C.解释程序方法较简单，运行速度也较快
D．解释程序将源程序翻译成机器语言，并且翻译一条以后，立即执行这条语句
11.下面各项中为用户提供一个基本操作界面的是（A）。
A.系统软件
B.应用软件
C.硬件系统
D.CPU
12.下列关于机器字长、指令字长、存储字长说法正确的是（C）。
A．三者在数值上总是相等的 B.机器字长和存储字长是等价的
C.三者在数值上可能不等
D.指令字长取决于机器字长
13.下列说法错误的是（C）。
A.计算机的机器字长是指数据存储与运算的基本单位、
B.寄存器由触发器构成
C.计算机一个字的长度都是32位
D.磁盘是部分顺序存储器
14.下列关于“兼容”的叙述，正确的是（C）。
A.指计算机软件与硬件之间的通用性，通常在同一系列不同型号的计算机间存在
B.指计算机软件或硬件的通用性，即它们在任何计算机间可以通用
C.指计算机软件或硬件的通用性，通常在同一系列不同型号的计算机间通用
D.指软件在不同系列计算机中可以通用，而硬件不能通用
15.关于CPU主频CPI、MIPS、MFLOPS说法正确的是（D）。
A.CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率
B.CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令
C.MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令
D.CPU主频指CPU系统使用的时钟脉冲频率，CPI指平均每条指令执行所需CPU时钟数
综合应用题
1.用一台40MHz的处理器执行标准测试程序，它所包含的混合指令数和响应所需的时钟周期见表1-
2.求有效的CPI、MIPS速率和程序的执行时间。（I为程序的指令条数）
指令类型CPI 指令混和比
算术和逻辑 1 60%
高速缓存命中的访存 2 18%
转移 4 12%
高速缓存失效的访存8 10%
表1-2 混和指令数和时钟周期
CPI即执行一条指令所需的时钟周期（时钟频率f的倒数）数。本处理器共包括四种指令，那么CPI就是这四种指令的数学
期望。即
CPI=1×60%+2×18%+4×12%+8×10%=2.24
MIPS即Million Instructions Per Second（每秒执行百万条指令数）。已知处理器时钟频率为40MHz，即每秒包含40M个时钟周期，故
MIPS=40÷CPI=40÷2.24=17.9
程序的执行时间T=CPI×T_IC×I=CPI×（1/f）×I=5.6×10-8I（s）。
2.微机A和B是采用不同主频的CPU芯片，片内逻辑电路完全相同。
1）若A机的CPU主频为8MHz，B机为12MHz，则A机的CPU时钟周期为多少？
2）若A机的平均指令执行速度为0.4MIPS，那么A机的平均指令周期为多少？
3) B机的平均指令执行速度为多少？
1）A机的CPU主频为8MHz，所有A机的CPU时钟周期=1÷8MHz=0.125μs。
2）A机的平均指令周期=1÷0.4MIPS=2.5μs。
3）A机平均每条指令的时钟周期数=2.5μs÷0.125μs=20.
因微机A和B片内逻辑电路完全相同，所以B机平均每条指令的时钟周期数也为20.
由于B机的CPU主频为12MHz，所以B机的CPU时钟周期=1÷12MHz=1/12μs。
B机的平均指令周期=20×（1/12）μs=5/3μs。
B机的平均指令执行速度=1÷（5/3）μs=0.6MIPS。
另解：B机的平均执行速度=A机的平均指令执行速度×（12/8）=0.4MIPS×（12/8）=0.6MIPS。
第二章数据的表示和运算
例题精析
1.下面不同进位计数制的数中，最大的数是（C）.
A．（0.101）
2 B.（0.62）
10
C.（0.52）
8
D.（0.75）
16
2.能发现两位错误并能纠正一位错的编码是（B）。
A.CRC码
B.海明码
C.偶校验码
D.奇校验码
3.8位原码能表示的不同数据有（C）。
A.15
B.16
C.255
D.256
4.当采用两位符号位进行加法运算时，如果结果的符号为（C）表示负溢出。
A.00
B.01
C.10
D.11
5.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y、z，其中x和z为int型，y为short型。当x=127、y=-9时，执行赋值语句z=x+y后，x、y、z的值分别是（D）。
A.x=0000007FH，y=FFF9H，z=00000076H
B.x=0000007FH，y=FFF9H，z=FFFF0076H
C.x=0000007FH，y=FFF7H，z=FFFF0076H
D.x=0000007FH，y=FFF7H，z=00000076H
6.假定有4个整数用8位补码分别表示r1=FEH、r2=F2H、r3=90H、r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（B）。
A．r1?r2 B．r2?r3 C．r1?r4 D．r2?r4
7.假定变量I、f、d数据类型分别为int、float和double（int用补码表示，float和double 分别用IEEE754单精度和双精度浮点数格式表示），已知I=785，f=1.5678，d=1.5，若在32位机器中执行下列关系表达式，则结果为真的是（B）。
（I）f=（int）（float）I （II）f=（float）（int）f
（III）f=（float）（double）f （IV）（d+f）-d=f
A．仅I和II B.仅I和III C.仅II和III D.仅III和IV
8在规格化浮点运算中，若某浮点数为25?1.10101，其中尾数为补码表示，则该数(C)
A.不需规格化
B.需右移规格化
C.需将尾数左移一位规格化
D.需将尾数左移两位规格化
9.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍人和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27?29/32，Y=25?5/8，则用浮点加法计算X+Y的最终结果是（D）。
A.00111 1100010
B.00111 010010
C.01000 0010001
D.发生溢出
10.74181是采用先行进位方式的4位并行加法器，74182是实现__组间并行___进位的进位逻辑芯片。若某计算机系统字长为64位，每4位构成一个小组，每4个小组构成一个大组，为实现小组内并行、大组内并行、大组间串行进位方式，共需要____16__片74181和___4___片74182。
11.将十进制数327转换成二进制数。
327D=1 0100 0111B
12.求下列信息码的奇校验码和偶校验码（设校验位在最低位）。
（1）1100111 （2）100110 （3）1010110
①奇校验码：11001110，偶校验码：11001111.
②奇校验码：10001100，偶校验码：10001101.
③奇校验码：10101101，偶校验码：10101100.
13.对4位有效信息（1100）求循环校验码，选择生成多项式（1011）。
（1100）的循环校验码为M(x)x3+R(X)=1100000+010=1100010（模2加）。
14.已知十进制数X=-5/256、Y=+59/1024，按机器补码浮点运算规则计算X-Y，结果用二进制表示，其中浮点数格式如下：数的阶符取2位，阶码取3位，数符取2位，尾数取9位。
浮点数的格式如下：
X=-5/256=(-101)2/28=2-101×(-0.101000000)2
Y=+59/1024=（111011）2/210=2-100×（0.111011000）2
[X]补=11011,11.011000000
[Y]补=11100,00.111011000
①求阶差：[E]补=11011+00100=11111，知E=-1。
②对阶：[X]补=11100,11.101100000.
③尾数求差：11.101100000
+11.000101000
——————
10.110001000
[X-Y]补=11100,10.110001000.
④结果右规一次：
[X-Y]补=11101,11.011000100.
⑤正常阶码，无溢出，结果真值为2-3×(-0.1001111)2.
试题精选
单项选择题
1.在（C）进位计算制下，有53+147=211.
A.十进制
B.八进制
C.九进制
D.十一进制
2.BCD码中8421码1001 0101 0100表示十进制数是（A）。
A.954
B.864
C.362
D.有错误
3.已知大写英文字母“A”的ASCII码值为41H，现字母“F”被存放在某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数是（）。
A.46H
B.C6H
C.47H
D.C7H
4．对真值0表示形式唯一的机器数是（）。
A.原码
B.补码和移码
C.反码
D.以上都不对
5.设寄存器内容为11111111，若它等于+127，则为（）。
A.原码
B.补码
C.反码
D.移码
6.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）。
A.原
B.补
C.反
D.移
7.设[x]
原=1.x
1
x
2
x
3
x
4
，当满足下列（）时，x>-1/2成立。
A．x1必为0，x2~x4至少有一个为1 B.x1必为0，x2~x4任意
C. x1必为1，x2~x4任意
D.以上答案均不正确
8.设机器数字长8位（含一位符号位），若机器数D5H为反码，则算术左移一位，右移一位分别为（）。
A.ABH EAH
B.AAH EAH
C.ABH AAH
D.AAH AAH
9.在定点数运算中产生溢出的原因是（）。
A.运算过程中最高位产生了进位或借位
B.参加运算的操作数超出了机器的表示范围
C.运算结果的操作数超出了机器的表示范围
D.寄存器的尾数太少，不得不舍弃最低有效位
10.下溢出的是（）。
A．运算结果的绝对值小于机器所能表示的最小负数
B.运算结果小于机器所能表示的最小负数
C.运算结果小于机器所能表示的最小整数
D.运算结果的最低有效位产生的错误
11.用补码双符号位表示的定点小数，下述情况属负溢出（）。
A.11.0000000
B.01.0000000
C.10.0000000
D.00.1000000
12.将用8位二进制补码表示的十进制数-121，扩展成16位二进制补码，结果用十六进制表示为（）。
A.0087H
B.FF87H
C.8079H
D.FFF9H
13.原码乘法时，符号位单独处理，乘积的符号是（）。
A.两个操作数符号相与
B.两个操作数符号相或
C.两个操作数符号相异或
D.被乘数的符号
14.在补码除法(加减交替法)中，根据（）上商“1”。
A.余数为正
B.余数的符号与除数的符号不同
C.余数的符号与除数的符号相同
D.余数的符号与被除数的符号不同
15.从下面浮点运算器的描述中选出一个描述正确的句子（）。
A.尾数部件只进行加法和减法运算。
B.阶码部件可实现加、减、乘、除四种运算。
C.浮点运算器可用两个松散连接的定点运算部件—阶码部件和尾数部件，阶码部件只进行阶码相加、相减和比较操作。
D.尾数部件只进行乘法和除法运算。
16.在浮点机中，当其他条件相同时，阶码用移码表示与阶码用补码表示相比，浮点数的表示范围（）。
A．采用移码时表示范围大 B.采用补码时表示范围大
C.一样大
D.都不对
17.设某浮点机的阶码基数为4，两个浮点数x、y的阶差为1（x的阶码大），则求x-y的过程中，对阶时应（）。
A．将x的尾数左移1位 B. 将x的尾数左移2位
C. 将y的尾数右移2位
D. 将y的尾数右移1位
18.采用规格化的浮点数的目的是（）
A.增加数据的表示范围
B.方便浮点运算
C.防止运算时数据溢出
D.增加数据的表示精度
19.如果采用“0舍1入法”，则0.1101 0001 1舍去最后一位后，结果为（）。
A.0.1101 0001
B.0.1101 0010
C.0.1101 0011
D.0.1101 0111
20.浮点机中，尾数相加后，符号位为01，表示（）。
A.发生溢出，需要中断处理
B.发生溢出，按机器零处理
C.需要右规，且右规后才能判断是否溢出
D.需要左规，且左规后才能判断是否溢出
21.十进制数-0.75的IEEE754单精度格式表示成十六进制为（）。
A.3F200000H
B.BE200000H
C.BF400000H
D.BE400000H
22.在串行进位的并行加法器中，影响加法器运算速度的关键因素是（）。
A.门电路的级延迟
B.元器件速度
C.进位传递延迟
D.各位加法器速度的不同
23.用八片74181和两片74182可组成（）。
A.组内并行进位、组间串行进位的32位ALU。
B.两级先行进位结构的32位ALU
C.组内先行进位、组间先行进位的16位ALU
D.三级先行进位结构的32位ALU
24.加法器中第i位的进位传递条件P
i
为（）。
A.x
i +y
i
B.x
i
y
i
C.x
i
y
i
D.x
i
+y
i
+c
i-1
综合应用题
1.计算机存储器程序概念的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32位，数符位是第31位；对于二进制位1000 1111 1110 1111 1100 0000 0000 0000，1）表示一个补码整数，其十进制值是多少？
2）表示一个无符号整数，其十进制值是多少？
3）表示一个IEEE754标准的单精度浮点数，其值是多少？
2.已知[X]
补和[Y]
补
，计算下列各题：
1）[X]
补=0.11011，[Y]
补
=1.01011，[X+Y]
补
=？[ X-Y]
补
=？
2）[X]
补=1.01010，[Y]
补
=1.00100，[X+Y]
补
=？[ X-Y]
补
=？
3.已知X=0.1011，Y=-0.1001，用补码一位算法（Booth乘法）计算XY。
4.1）写出（3.8125）
10
在IEEE754标准的短实数、长实数、临时实数形式下的机器数。
2）若1100 0010 1111 1011 1101 0000 0000 0000位IEEE754短实数的机器数形式，其代表的真值是多少？
5.某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
1）串行进位方式。
2）并行进位方式。
第三章存储器系统的层次结构
例题精析
1.下列有关RAM和ROM的叙述中，正确的是（A）。
I.RAM是易失性存储器，ROM是非易失性存储器
II.RAM和ROM都是采用随机存取的方式进行信息访问
III.RAM和ROM都可用作Cache
IV．RAM和ROM都需要进行刷新
A.仅I和II
B.仅II和III
C.仅I、II、III
D.仅II、III、IV
2.双端口存储器在（B）情况下会发生读/写冲突。
A.左端口与右端口的地址码不同
B.左端口与右端口的地址码相同
C.左端口与右端口的数据码相同
D.左端口与右端口的数据码不同
3.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为（D）。
A.8、512
B.512、8
C.18、8
D.19、8
4.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（D）。
A.1、15
B.2、15
C.1、30
D.2、30
5.假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是（D）。
A.0000H
B.0600H
C.0700H
D.0800H
6.主存储器和CPU之间增加Cache的目的是（A）。
A.解决CPU和主存之间的速度匹配问题
B.扩大主存储器容量
C.扩大CPU中通用寄存器的数量
D.既扩大主存储器容量，又扩大CPU中通用寄存器的数量
7.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺少（未命中）50次，则Cache的命中率是（D）。
A.5%
B.9.5%
C.50%
D.95%
8.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（C）。
A.0
B.2
C.4
D.6
9．采用虚拟存储器的主要目的是（D）。
A.提高主存储器的存取速度
B.扩大主存储器的存储空间
C.提高外存储器的存取速度
D.扩大外存储器的存储空间
10.下列命令组合情况中，一次访存过程中，不可能发生的是（D）。
A.TLB未命中，Cache未命中，Page未命中
B.TLB未命中，Cache命中，Page命中
C.TLB命中，Cache未命中，Page命中
D.TLB命中，Cache命中，Page未命中
11.已知Cache/主存系统效率为85%，平均访问时间为60ns，主存访问时间是Cache访问时间的4倍，求主存储器周期是多少？Cache命中率是多少？
12.有一Cache系统，字长为16位，主存容量为16字×256块，Cache的容量为16字×8块。采用全相联映射，求：
1）主存和Cache的容量各为多少字节？主存和Cache的字地址各为多少位？
2)如果原先已经依次装入了5块的信息，问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少？
3）如果块表中地址为1的行中标记着36H的主存块号标志，Cache块号标志位5H，则在CPU 送来主存的字地址为368H时是否命中？如果命中，此时Cache的字地址为多少？
13.某计算机的主存地址空间为256MB，按字节编址，指令Cache分离，均有8个Cache行，每个Cache行的大小为64B，数据Cache采用直接映射方式，现有两个功能相同的程序A和B，
假定a按行优先方式存放，其地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。
1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量是多少？
2）数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号（Cache行号从0开始）分别是多少？
3）程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短？
试题精选
单项选择题
1.计算机系统中，广义的存储系统包括寄存器、Cache、主存储器和外存储器，其每位价格
由高到低的顺序是（A）。
A.寄存器、Cache、主存储器、外存储器
B.Cache、寄存器、主存储器、外存储器
C.主存储器、寄存器、Cache、外存储器
D.外存储器、寄存器、主存储器、寄存器
2.存储周期是指（C）。
A.存储器的写入时间
B.存储器进行连续写操作允许的最短间隔时间
C.存储器进行连续读或写操作所允许的最短间隔时间
D.两次存储器访问的最大时间间隔
3.主存储器速度的表示中，T
A （存取时间）与T
C
（存取周期）的关系正确的表述是（B）。
A.T
A >T
C
B.T
A
C C.T A =T C D.没关系 4.下列关于存储器的描述中，正确的是（B）。 A.CPU访存时间由存储器容量决定 B.ROM和RAM在存储器中式统一编址的 C.ROM中任一单元不可随机访问 D.SRAM与DRAM都是破坏性读出 5.CPU能直接访问的是（A）。 ①寄存器②Cache ③主存④磁盘 A. ①②③ B. ①②③④ C. ③ D. ①③ 6.关于静态存储器、动态存储器，下列叙述中正确的是（D）。 A.通常静态存储器依靠电容上暂存电荷来存储信息，电容上有电荷为1，无电荷为0 B.动态存储器依靠双稳态电路的两个稳定状态来分别存储0和1 C.静态存储器速度较慢，但集成度稍高，动态存储器速度稍快，但集成度低 D.静态存储器速度较快，但集成度稍低，动态存储器速度稍慢，但集成度高 7.动态RAM的刷新单位是（B）。 A.存储单元 B.行 C.列 D.存储位 8.动态RAM采用下列哪种刷新方式时，不存在死时间（B）。 A.集中刷新 B.分散刷新 C.异步刷新 D.都不对 9.若动态RAM每毫秒必须刷新100次，每次刷新需100ns，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是（C）。 A.0.5% B.1.5% C.1% D.2% 10.下列所述不正确的是（C）。 A.随机存储器可随时存取信息，掉电后信息丢失 B.在访问随机存储器时，访问时间与单元的物理位置无关 C.内存储器中存储的信息均是不可改变的 D.随机存储器和只读存储器可以统一编址 11.设机器字长为32位，存储容量为4MB，若按字编址，其寻址范围是（A）。 A.0~1MW-1 B.0~1MB-1 C.0~4MW-1 D.0~4MB-1 12.下述说法正确的是（B）。 A.EPROM是可改写的，因而也是随机存储器的一种 B.EPROM是可改写的，但它不能作为随机存储器用 C.EPROM只能改写一次，故不能作为随机存储器用 D.EPROM是只能改写一次的只读存储器 13.地址总线A 0（高位）~A 15 （低位），用4K×4位的存储芯片组成16KB存储器，则产生片选 信号的译码器的输入地址线应该是（A）。 A.A 2A 3 B.A A 1 C.A 12 A 13 D.A 14 A 15 14.组成2M×8位的内存，可以使用（C）。 A.1M×8为芯片进行位扩展 B.1M×4位芯片进行字扩展 C.2M×4位芯片进行位扩展 D.2M×4位芯片进行字扩展 15.高位交叉编址和低位交叉编址的多模块存储器哪一种更方便扩充容量（A）。 A.高位交叉 B.低位交叉 C.同样任意 D.无法比较 16.已知单个存储体的存取周期为T，CPU连续从四体高位交叉存储器中取出N个字需要时间为（C）。 A.4T B.(N-1)T C.NT D.无法确定 17.如果一个存储单元被访问，则这个存储单元及其相邻的单元可能很快被访问，这称为（D）。 A.时间局部性 B.空间局部性 C.程序局部性 D.数据局部性 18.如果一个高速缓存系统中，主存的容量为12MB，Cache的容量为400KB，则该存储系统的总容量为（B）。 A.12MB+400KB B.12MB C.400KB D.12MB-400KB 19．设T c 为Cache的访问时间，T m 为主存的访问时间，h为Cache-主存系统的命中率，则T a （Cache-主存系统的平均访问时间）的表达式为（D）。 A.T a =T c h+T m （1-h） B. T a =T c +T m （1-h） C. T a = T m +T c h D. 无法确定 20.在Cache中，常用的替换策略有随机法RAND、先进先出FIFO、近期最少使用法LRU，其中与局部性原理有关的是（C）。 A.随机法RAND B.先进先出FIFO C.近期最少使用法LRU D.都不是 21.在下列因素中，与Cache命中率无关的是（C）。 A.Cache块的大小 B.Cache的容量 C.主存的存取时间 D.A和B 22.在Cache和主存构成的两级存储体系中，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的15%，则Cache的命中率至少应为（D）。 A.90% B.98% C.95% D.99% 23.Cache的地址映射中（B）比较多的采用“按内容寻址”的相联存储器来实现。 A.直接映射 B.全相联映射 C.组相联映射 D.段相联映射 24.在程序的执行过程中，Cache与主存的地址映射是由（C）。 A.操作系统来管理的 B.程序员调度的 C.由硬件自动来管理的 D.有存储管理硬件和存储管理软件共同完成的 25.为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是（D）。 A．该程序不应含有过多的I/O操作 B.该程序的大小不应超过实际的内存容量 C.该程序的指令间相关不应多 D.该程序应当具有较好的局部性 26.虚拟存储器管理方式常用的有段式、页式和段页式，它们在与主存交换信息时的单位以下表述正确的选项是（D）。 A.段式采用页 B.页式采用块 C.段页式采用段和页 D.页式和段页式都采用页 27.虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是（D）。 A.快表与慢表都存储在主存中，但快表比慢表容量小 B.快表采用了优化的搜索算法，因此查找速度快 C.快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D.快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快 综合应用题 1.设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。若存储周期T=200ns，数据总线宽度为64位，总线传送周期 =50ns，问：顺序存储器和交叉存储器带宽各是多少？ 2.CPU执行一段程序时，Cache完成存取的次数为1900次，主存完成存取的次数为100次，已知Cache存取周期为50ns，主存存取周期为250ns。求： 1）Cache/主存系统的效率。 2）平均访问时间。 3.设某计算机的高速缓存采用4路组相联映射，已知高速缓存容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答： 1）主存地址多少位（按字节编址）？各字段任何划分（各需多少位）？ 2）设高速缓存起始为空，CPU从主存单元0,1，…，100，依次读出101个字（主存一次读出一个字），并重复按此次序读11次，问命中率为多少？ 3）若高速缓存速度是主存的5倍，问采用高速缓存与无高速缓存比较速度提高多少倍？ 4.有一个16K ×16位的存储器，由1K ×4位的DRAM 芯片构成（芯片是64×64结构）。问： 1）共需要多少RAM 芯片？ 2）画出存储体的组成框图。 3）采用异步刷新方式，如单元刷新间隔不超过2ms ，则刷新信号周期是多少？ 5.设CPU 有16根地址线，8根数据线，并用MREQ 作访存控制信号（低电平有效），用WR 作读/写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K ×4位RAM 、4K ×8位RAM 、8K ×8位RAM 、2K ×8位ROM 、4K ×8位ROM 、8K ×8位ROM 及74LS138译码器和各种门电路。画出CPU 与存储器的连接图，要求： 1）主存地址空间分配：6000H ~67FFH 为系统程序区；6800H ~6BFFH 为用户程序区。 2）合理选用上述存储芯片，说明各选几片？ 3）详细画出存储芯片的片选逻辑图。 6.图3-19所示为使用快表（页表）的虚实地址转换条件，快表存放在相联存储器中，其中容量为8个存储单元。问： 1）当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？ 2）当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？ 3）当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？ 图3-19 虚实地址的转换条件 7.图3-20所示为存储器的地址空间分布图和存储器的地址译码电路，后者可在A 组跨接端和B 组跨接端之间分别进行接线。74LS139是2:4译码器，使能端G 接地表示译码器处于正常译码状态。A 15 要求：完成A 组跨接端与B 组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。 a ）地址空间 地址 A15 A14 A13 A12 B组跨接端子 74LS139 b）地址译码电路 图3-20 存储器的地址空间分布和地址译码电路 8.设主存的访问时间是Cache的访问时间的10倍，且Cache的命中率为90%，则该计算机采用Cache后，对存储系统而言，其加速比是多少？（工作时，设Cache与主存同时启动） 9.有一全相联Cache系统，Cache由8个块构成，CPU送出的主存地址流序列分别为01110、10010、10010、01110、10010、01000、00100、01000和01010，即十进制为14、18、14、18、8、4、8、10，求： 1）每次访问后，Cache的地址分配情况。 2）当Cache的容量换成4个块，地址流为6、15、6、13、11、10、8和7时，求采用先进先出替换算法的相应地址分配和操作。 10.设有一个直接映射方式的Cache，其容量为8KB，每字块内有16B，主存的容量是512KB，求： 1）主存有多少个块？有多少个区？ 2）该Cache可容纳多少个块？Cache字地址有多少位？块号和快内地址各多少位？ 3）主存的字地址有多少位？区号（主存字块标记）、区内块号（Cache字块地址）和块内地址各多少位？ 4）主存中的第i块映射到Cache中哪一个块中？ 5）将主存的第513块调入Cache，则Cache的块号为多少？它的区号标志为多少？ 6）在上一步的基础上，送出的主存的字地址为04011H时是否命中？ 第四章指令系统 例题精析 1.直接寻址的无条件转移指令的功能是将指令中的地址码送入（A）。 A.程序计数器PC B.累加器AC C.指令寄存器IR D。地址寄存器MAR 2.某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1,。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移以后的目标地址是（C）。 A.2006H B.2007H C.2008H D.2009H 3.下列关于RISC说法中，错误的是（A）。 A.RISC普遍采用微程序控制器 B.RISC大多数指令在一个时钟周期内完成 C.RISC的内部通用寄存器数量相对CISC多 D.RISC的指令数、寻址方式和指令合适种类相对CISC少 4.假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。 1）设操作码固定，若零地址指令有M种，一地址指令有N种，则二地址指令最多有几种？ 2）采用扩展操作码技术，二地址指令最多有几种？ 3）采用扩展操作码技术，若二地址指令有P条，零地址指令有Q条，则一地址指令最多有几条？ 5.某机字长为16位，直接寻址空间为128字，变址时的位移量量是-64~+63,16个通用寄存器都可以作为变址寄存器，设计一套指令系统，满足下列寻址类型的要求： 1）直接寻址的二地址指令为3条。 2）变址寻址的一地址指令为6条。 3）寄存器寻址的二地址指令为8条。 4）直接寻址的一地址指令为12条。 5）零地址指令为32条。 6.某模型机共有64种操作码，位数固定，且具有以下特点： 1）采用一地址或二地址格式。 2）有寄存器寻址、直接寻址和相对寻址（位移量为-128~+127）三种寻址方式。 3）有16个通用寄存器，算术运算和逻辑运算的操作数均在寄存器中，结果也在寄存器中。 4）取数/存数指令在通用寄存器和存储器之间传送数据。 5）存储器容量为1MB，按字节编址。 要求设计算术逻辑指令、取数/存数指令和相对转移指令的格式，并简述理由。 7.某机器采用一地址格式的指令系统，允许直接和间接寻址。机器配备有如下硬件：ACC、WAR、 WDR、PC、X、MQ、IR以及变址寄存器R X 和基址寄存器R B ，均为16位。 1）若采用单字长指令，共能完成105种操作，则指令一次间址的范围是多少？ 2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。 3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？ 8.某机字长为16位，存储器按字编址，访问内存指令格式如下： 其中，OP为操作码； 存器，字长为16位，问： 1）该指令能定义多少种指令？ 2）表4-4中各种寻址方式的寻址范围是多少？ 3）写出表4-4中各种寻址方式的有效地址EA的计算公式。 9.某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用定长指令格式，指令各字段定义如下： 4-6. 表4-6 1）该指令系统最多可有多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需多少位？ 2）转移指令的目标地址范围是多少？ 3）若操作码0010B表示加法操作（助记符为a d d），寄存器R 4和R 5 的编号分别为100B和 101B，R 4的内容为1 2 3 4 H，R 5 的内容为5 6 7 8 H，地址1 2 3 4 H中的内容为5 6 7 8 H， 5678H中的内容为1 2 3 4 H，则汇编语言为a d d （R 4），（R 5 ）+（逗号前为源操作数，逗号后 为目的操作数）对应的机器码是什么？（用十六进制表示）该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？ 试题精选 单项选择题 1.在CPU执行指令的过程中，指令的地址由（A）给出。 A.程序计数器PC B.指令的地址码字段 C.操作系统 D.程序员 2．下列关于指令的功能及分类叙述正确的是（D） A.算术与逻辑运算指令，通常完成算术运算或逻辑运算，都需要两个数据 B.移位操作指令，通常用于把指定的两个操作数左移或右移一位 C.转移指令、子程序调用与返回指令，用于解决数据调用次序的需求 D.特权指令，通常仅用于系统软件，这类指令一般不提供给用户 3.以下叙述错误的是（B）。 A.为了充分利用存储空间，指令的长度通常为字节的整数倍 B.单地址指令时固定长度的指令 C.单字长指令可加快指令的速度 D.单地址指令可能有一个操作数，也可能有两个操作数 4.关于二地址指令以下论述正确的是（A）。 A.二地址指令中，运算结果通常存放在其中一个地址码所提供的地址中 B.二地址指令中，指令的地址码字段存放的一定是操作数 C.二地址指令中，指令的地址码字段存放的一定是寄存器号 D.二地址指令中，指令的地址码字段存放的一定是操作数地址 5.单字长四地址指令OP A 1，A 2 ，A 3 ，A 4 的功能为（A 1 ）OP（A 2 ）→A 3 ，且A 4 给出下一条指令地 址，假设A 1，A 2 ，A 3 ，A 4 都为主存储器地址，则完成上述指令需访存（D）次。 A.1 B.2 C.4 D.5 6.在指令格式设计中，采用扩展操作码的目的是（C）。 A.增加指令长度 B.增加地址码数量 C.增加指令数量 D.增加寻址空间 7.某机器指令字长为16位，有8个通用寄存器，有8种寻址方式，单操作数指令最多有（），双操作数指令最多有（A）。 A.1024 16 B.2048 32 C.256 64 D.1024 32 8.指令寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（C）。 A.程序浮动 B.程序的无条件浮动和条件浮动 C.程序的无条件转移和条件转移 D.程序的调用 9.某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节PC自动加1.当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址D=40H。那么取指令后及指令执行后PC内容为（C）。 A.2000H, 2042H B.2002H, 2040H C.2002H, 2042H D.2000H, 2040H 10．指令系统中采用不同寻址方式的目的主要是（B）。 A.可降低指令译码难度 B.缩短指令字长，扩大寻址空间，提高编程灵活性 C.实现程序控制 D.降低编程难度 11.采用直接寻址方式，则操作数在（A）。 A.主存中 B.寄存器中 C.直接存取存储器中 D.光盘中 12．下列关于基址寻址方式，则操作数在（D）。 A.基址寄存器内容由用户确定，在程序执行过程中不可变 B.变址寄存器内容由用户确定，在程序执行过程中不可变 C.在程序执行过程中，变址寄存器、基址寄存器的内容都是可变的 D.在程序执行过程中基址寄存器的内容不可变，变址寄存器中的内容可变 13.寄存器间接寻址方式中，操作数在（C）。 A.通用寄存器 B.堆栈 C.主存单元 D.专用寄存器 14.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（D）方式下访问到的操作数为200. A.直接寻址200 B.寄存器间接寻址（R） C.存储器间接寻址（200） D.寄存器寻址R 15.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示），若CPU每当从存储器取出一个字节时，即自动完成（PC）+1→PC。设当前PC的内容为2003H，要求转移到地址200AH，则该转移指令第二个字节的内容应为（A），若PC的内容为2008H，要求转移到2001H，则该转移指令第二字节的内容为（D）。 A.05H B.07H C.F8H D.F7H 16.变址寻址、相对寻址的特点是（A）。 A.利于编制循环程序、实现程序浮动 B.实现程序浮动、处理数组问题 C.实现转移指令、利于编制循环程序 D.实现程序浮动、利于编制循环程序 17.直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是（C）。 A.直接、立即、间接 B.直接、间接、立即 C.立即、直接、间接 D.立即、间接、直接 18.堆栈寻址的原则是（B）。 A.后进后出 B.后进先出 C.先进先出 D.不确定 19.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，M SP 为SP指示的栈顶单元，如果进栈 操作的动作顺序是（A）→M SP ，（SP）-1→SP，那么栈操作的动作顺序应为（B）。 A.（M SP ）→ A，（SP）+1→SP B. （SP）+1→SP，（M SP ）→ A C. （SP）-1→SP，（M SP ）→ A D.以上都不对 20.下列说法中不正确的是（C）。 A.变址寻址时，有效数据存放在主存中 B.堆栈是先进后出的存储器 C.堆栈指针SP的内容表示当前堆栈内所存储的数据的个数 D.内存中指令的寻址和数据的寻址是交替进行的 21.程序计数器和指令寄存器的位数各取决于（B）。 A.机器字长，存储器的容量 B.存储器的容量，指令字长 C.指令字长，机器字长 D.地址总线宽度，存储器容量 22.运算型指令的寻址与转移性指令的寻址不同点在于（A）。 A.前者取操作数，后者决定程序转移地址 B.后者取操作数，前者决定程序转移地址 C.前者是短指令，后者是长指令 D.前者是长指令，后者是短指令 23.以下叙述中（A）是正确的。 A.RISC机一定采用流水技术 B.采用流水技术的机器一定是RISC C.CISC机一定不采用流水技术 D.以上答案均不正确 综合应用题 1.指令中一般有哪些字段？各有何作用？如何确定这些字段的位数？ 2.什么是变址寻址、基址寻址？两者有何区别？ 3.某计算机的指令系统字长为16位，采用扩展操作码，操作数需4位。该指令系统已有三 地址指令M条，二地址指令N条，没有零地址指令。问：最多还有多少条一地址指令？ 4.某机存储器容量为 其中，M为寻址特征（0为直接寻址，1为基址寻址，2为相对寻址，3为立即寻址，立即数用补码表示）；I为间址特征（I=1间址）；X为变址特征（X=1变址）。 设PC为程序计数器，Rx为变址寄存器，RB为基址寄存器，试问： 1）该指令能定义多少种操作？ 2）立即寻址操作数的范围。 3）在非间址情况下，除立即寻址外，写出每种寻址方式计算有效地址的表达式。 4）设基址寄存器为14位，在非变址直接基址寻址时，指令的寻址范围是多少？ 5）间接寻址时，寻址范围是多少？若允许多重间址呢？ 5.某机字长为16位，主存容量为64KB，指令为单字长指令，有50种操作码，采用页面、间接和直接寻址方式。 1）指令格式如何安排？ 2）存储器能划分为多少页面？每页多少单元？ 3）能否再增加其他寻址方式？ 6.某机器采用三地址指令，具有常见的8种寻址操作，可完成50种操作，各种寻址方式均可在1KB主存范围内取得操作数，并可在1KB范围内保存运算结果。问应采用什么样的指令格式？指令字长最少应为多少位？执行一条指令最多要访问多少次主存？ 7.某台字长和地址都为16位的计算机，程序计数器为PC，内存以字编址。地址为2003H的内存中，有一条无条件相对转移指令，其机器码为41FCH，其中的操作码为8位，请计算相对转移的具体地址。 8.某16位机器所使用的指令格式和寻址方式如图4-12所示，该机有两个20位基址寄存器，4个16位变址寄存器，16个16位通用寄存器。指令汇编格式中的S（源），D（目标）都是通用寄存器，M是主存的一个单元，三种指令的操作码分别是MOV（OP）=（0A）H，STA（OP）=（1B）H，LDA（OP）=（3C）H。MOV为传送指令，STA为写数指令，LDA为读数指令。 MOV S, D SYA A, M LDA S, M 图 4-12 要求：1）分析三种指令的指令格式和寻址方式特点。 2 ）处理器完成哪一种操作所花时间最短？哪一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？ 3）下列情况下每个十六进制指令字分别什么操作？其中有编码不正确时，如何改正才能成为合法指令？ ①(F0F1)H ②(3CD2)H ③(6FD6)H ④(1C2)H 9.某微机的指令格式如下： 其中，D:位移量；X为寻址特征位。 X=00:直接寻址；X=01:用变址寄存器X1进行变址；X=10;用变址寄存器X 2 进行变址； X=11:相对寻址。 设（PC）=1234H，（X 1 ）=0037H，（X 2 ）=1122H（H代表十六进制数），请确定下列指令的有效地址。 ①4420H ②2244H ③1322H ④3521H ⑤6723H 10．一条双字长的LOAD指令存储在地址为200和201的存储位置，该指 令将指定的内容装入累加器ACC中。指令的第一个字指定操作码和寻址方式， 第二个字是地址部分。寄存器与主存内容示意图如图4-13所示。PC值为200， R 1 值为400，XR值为100。 指令的寻址方式字段可指定任何一种寻址方式。问在下列寻址方式中， 装入ACC的值。 1）直接寻址。 2）立即寻址。 3）间接寻址。 4）相对寻址。 5）变址寻址。 6）寄存器R 1 寻址。 7）寄存器R 1 间接寻址。 图 4-13 地址 第五章中央处理器（CPU） 例题精析 1.下列寄存器中，汇编语言程序员可见的是（B）。 A.存储器地址寄存器（MAR） B.程序计数器（PC） C.存储器数据寄存器（MDR） D.指令寄存器（IR）、 2.取指令操作是（D）。 A.受到上一条指令的操作码控制 B.受到当前指令的操作码控制 C.受到下一条指令的操作码控制 D.是控制器固有的功能，不需要在操作码控制下进行 3.冯 诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（C）。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 4.指令（A）从主存中读出。 A.总是根据程序计数器PC B.有时候根据程序计数器PC，有时候根据转移指令 C.根据地址寄存器 D.有时候根据PC，有时候根据地址寄存器 5.下列关于RISC的叙述中，错误的是（A）。 A.RISC普遍采用微程序控制 B.RISC大多数指令在一个时钟周期内完成 C.RISC的内部通用寄存器数量相对CISC多 D.RISC的指令数、寻址方式和指令格式种类相对CISC少 6.在微程序控制器中，机器指令与微指令的关系是（B）。 A.每一条机器指令由一条微指令来执行 B.每一条机器指令由若干条微指令组成的微程序来解释执行 C.若干条机器指令组成的程序可由一个微程序来解释执行 D.每一条机器指令由若干个微程序执行 7.微程序控制器中，形成微程序入口地址的是（C）。 A.机器指令的地址码字段 B.微指令的地址码字段 C.机器指令的操作码字段 D.微指令的操作码字段 8.相对于微程序控制器，硬布线控制器的特点是（D）。 A.指令执行速度慢，指令功能的修改和扩展容易 B.指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难 9.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略个功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（A）。 A.90ns B.80ns C.70ns D.60ns 10.下列不会引起指令流水线阻塞的是（A）。 A.数据旁路 B,数据相关 C.条件转移 D.资源冲突 11.若某机主频为200MHZ，每个指令周期平均为2.5CPU周期，每个CPU周期平均包括2个主频周期，问： 1）该机平均指令执行速度为多少MIPS？ 2）若主频不变，但每条指令平均包括5个CPU周期，每个CPU周期又包括4个主频周期，平均指令执行速度又为多少MIPS? 3）由此可得出什么结论？ 12.1）若存储器容量为64K×32位，指出主机中各寄存器的位数。 2）写出硬布线控制器完成SAT X（X为主存地址）指令发出的全部微操作命令及节拍安排。 3）若采用微程序控制，还需增加哪些微操作？ 13.某微程序控制器中，采用水平型直接控制（编码）方式微指令格式，后继微指令地址由微指令的下地址字段给出。已知机器共有22个微命令，5个互斥的可判定的外部条件，控制存储器的容量为128×32位。设计微指令格式。 14.假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令，连续输入此流水线。 1）画出指令周期流程图。 2）画出非流水线时空图。 3）画出流水线时空图。 4）假设时钟周期为100ns，求流水线的实际吞吐率（单位时间执行完毕的指令数）。 5）求该流水处理器的加速比。 15.某计算机字长为16位，采用16位定常指令字结构，部分数据通路结构如图5-16所示。图中所有控制信号为1时表示有效，为0时表示无效，例如，控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin表示允许从内总线打入MDR。假设MDR的输出一直处于使能状态。加法指令“ADD（R1），R0”功能为（R0）+（R1）→（R1），即将R0中的数据与R1中的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。 表5-1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。 图 5-16 表 5-1 指令取指和译码阶段每个节拍的功能和有效控制信号 试题精选 单项选择题 1.在下列选项中，不属于CPU内部的部件是（C）。 A.PSW B.寄存器 C.控制存储器 D.ALU 2.在计算机系统中，表征系统运行状态的部件是（D）。 A.程序计数器 B.累加寄存器 C.中断寄存器 D.程序状态字 3.程序计数器的位数取决于（A）。 A．存储器的容量 B.机器字长 C.指令字长 D.存储字长 4.在CPU的寄存器中，（C）对用户是完全透明的。 A.程序计数器 B.状态寄存器 C.指令寄存器 D.通用寄存器 5.CPU的读/写控制信号的作用是（D）。 A.决定数据总线上的数据流方向 B.控制存储器操作的读/写类型 C.控制流入、流出存储器信息的方向 D.以上都是 6.指令周期是（B）。 A.CPU执行一条指令的时间 B.CPU从主存取出一条指令的时间 C.CPU从主存取出一条指令加上执行这条指令的时间 D.时钟频率的倒数 7.计算机操作的最小单位时间是（A）。 A.时钟周期 B.指令周期 C.CPU周期 D.存取周期 8.由于CU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由（D）来确定。 A.间址周期 B.指令周期 C.CPU周期 D.存取周期 9.在取指令操作之后，程序计数器中存放的是（C）。 A.当前指令的地址 B.程序中指令的数量 C.下一条指令的地址 D.已经执行指令的计数值 10.以下叙述中错误的是（B）。 A.取指令操作时控制器固有的功能，不需要在操作码控制下完成 B.所有指令的取指令操作都是相同的 C.指令周期的第一个操作是取指令 D.在指令长度相同的情况下，所有指令的取指操作都是相同的 11.在间址周期中，（C）。 A.所有指令的间址操作都是相同的 B.凡是存储器间接寻址的指令，它们的操作是相同的 C.对于存储器间接寻址或寄存器寻址的指令，它们的操作是不同的 D.所有执行都必须执行间址周期 12.在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于（A）。 A.同步控制 B.半同步控制 C.异步控制 D.联合控制 13.在控制器的控制方式中，局部控制（B）。 A.和异步控制相同，都不存在基准时标系统 B.属于同步控制，它与中央控制的基准时标是保持同步的 全国2009年4月自学考试计算机网络原理试题 1 全国2009年4月自学考试计算机网络原理试题 课程代码：04741 一、单项选择题(本大题共24小题，每小题1分，共24分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.被称为计算机网络技术发展里程碑的计算机网络系统是( ) A.A TM 网 B.DEC 网 C.ARPA 网 D.SNA 网 2.下列关于TCP/IP 协议特点的叙述中错误．．的是( ) A.开放的协议标准、免费使用、独立于特定的计算机硬件与操作系统 B.独立于特定的网络硬件、可以运行于局域网、广域网和互联网中 C.标准化的高层协议，可以提供多种可靠的用户服务 D.灵活的网络地址分配方案，使得网络设备在网中具有灵活的地址 3.采用同步TDM 时，为了区分不同数据源的数据，发送端采取的措施是( ) A.在数据中加上数据源标识 B.在数据中加上时间标识 C.各数据源使用固定时间片 D.各数据源使用随机时间片 4.规定了信号的电平、脉宽、允许的数据传输速率和最大传输距离的物理层特性是( ) A.机械特性 B.电气特性 C.功能特性 D.规程特性 5.曼彻斯特编码采用的同步方法是( ) A.外同步 B.自同步 C.群同步 D.字符同步 6.正确的循环冗余校验码的检错能力描述是( ) A.可检测出所有三比特的错 B.可检测出所有偶数位错 C.可检测出所有奇数位错 D.可检测出所有大于、等于校验位长度的突发错 7.在HDLC 操作方式中，传输过程只能由主站启动的是( ) A.正常响应方式 B.异步响应方式 1、是主机:、存储器和输入输出接口合起来构成计算机的主机 计算机W1件 由运算器和控制器构成。 3?:算术逻辑 运算单元， 逻辑各种算软逻令运本成计算的操作命令。"丄 亠 5、位：计算机中的一个二进制数据代中数据的最小表示单位。 6、字长：一个数据字中包含的位数，一般为8位，16位，32位或64位等。 7、操作系统：主要的系统软件，控制其它程序的运行，管理提统操作运行为用户 8、汇编程序：将汇器语言程序翻计算机软件。、亠一 9内汇编语言 :采用文字万式（助记符）表示的程序设计语言。 10、编译程序：将高级 语聲序转计算机 11 '、解释程序：解释执................ 计 或结 束的 信息 以及 表示 的_ , 常熟 汇义、信息包表、 示这些信息的汇编指 令称为伪指令。 AI羊丄11、o、 进制代码标识的能识别 制代行硬件言。 原码：带符号数器个符 号位表示数据的码表符 号，据的代对值。、 、， 2『^补码:、带符号数据 表示方法之一，正数的 z补码与原码』目同； 负数的补码是将二进制 位按位取反丿自阿最低 位加叮口― 3T摯码：带 符号数数表示方法与 原，码 相 一，负 数的反码是将一移码带 符号数据表示方 法之器，符号位 用1表示正号，0 代表负 号，其余为与补码相同 亠、一—5内。阶码、 在浮点数据编码中，表 示小数点的位置的代码 十据编码中，表示数据 有效值的代码。口甜绝 对值太大，以致大于数 据编码所能表示的数据 范围?十” J溢：指数 据的绝对值太小，以致 小的数又编围所能表示 9内算法：一 种带符号数 乘法的方 法，它作计 相补码相 据，它积。 内海明距离:在信息 编码中，两个合法代码 对应位上编码不同的位 数。 11、检错码：能够发现 某些错误或具有自动纠 错能力的数据编码。 12、纠错码：能够发现 某些错误并具有自 ___ 」O 器，使 算术运 算。…… 执行高级语的语释的执行源程序的语句。 12、接口：部^件之间的连接电路，、如输入 与控制信息的电路。13、伪指令：汇编语言程序通常还提供有的位程的信入内供有程序段和数据段开始 示程序的开始和结束信 息等，还可以有14、虚拟地址：在虚 拟存储器中，根据指令 逻成的地,,又称 15、卫 :疋 言。........... 据表示方法之一 正负，0代表正 .相 将 浮点数 口。 阶码上溢据的在浮 18、 加等包括校验位）中2o 的内浮目为乘除法运算 的五个步骤是什么内尾 码的加减运算。算结果 进行格入。45、、 即检查 出。 1、― 器，能够 态随机|问存储器所2内 只读存储器，只能读取 不能写入。“ 3、、可编、 程的，可被户编程的次。 一：可擦写可、编程 的，，可以被用户编程 多次。 5、相联存储器：一种 按内容的存储器，每个 存储单兀有匹配 数据所 ......... . 由多个相…—.. 量相同的 10、写 高电 2015年10月高等教育自学考试全国统一命题考试 计算机网络原理试卷 (课程代码04741) 本试卷共4页，满分100分。考试时间150分钟。 考生答题注意事项： 1．本卷所有试题必须在答题卡上作答。答在试卷上无效，试卷空白处和背面均可作草稿纸。2．第一部分为选择题。必须对应试卷上的题号使用2B铅笔将“答题卡”的相应代码涂黑。3．第二部分为非选择题。必须注明大、小题号，使用0．5毫米黑色字迹签字笔作答. 4．合理安排答题空间，超出答题区域无效。 第一部分选择题 一、单项选择题(本大题共24小题，每小题1分，共24分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡” 的相应代码涂黑。未涂、错涂或多涂均无分。 1．局域网LAN一般采用的传输方式为 A．“高速”方式B．“无线传输”方式 C．“广播”方式D．“存储-转发”方式 2．首次使用分组交换方式的网络是 A．ARPANET B．SNA网C．无线局域网D．DNA网 3．采用广播信道通信子网的基本拓扑中不包括 A．树形B．总线形C．环形D．网状形 4．下列关于星形拓扑特点的描述中错误的是 A．故障诊断和隔离容易B．通常采用分布式通信控制策略 C．控制简单且方便服务D．中央节点负担较重，形成瓶颈 5．因特网的标准都具有的一个编号是 A．ITU编号B．EIA编号C．RFC编号D．ISO编号 6．OSl参考模型包括的三级抽象中不含有 A．实现描述B．体系结构C．服务定义D．协议规范 7．将协议数据单元称为“分组”的是 A．应用层B．传输层C．网络层D．物理层 8．下列关于无连接通信服务特点的描述中错误的是 A．分组要携带目的节点地址B．数据分组可能丢失 C．传输过程中不需建立连接D．收发数据顺序不变 9．TCP／IP是一组协议的代名词，一般来说IP提供 A．应用层服务B．网络层服务C．传输层服务D．物理层服务 10．若采用HDLC规程发送的数据为1100，则接收的实际数据应为 A．10 B．110 C 11 11．局域网IEEE802标准中采用的帧同步方法是 A．字节计数法B．比特填充的首尾标志法 C．违法编码法D．字符填充的首尾定界符法 1．简述主存与CACHE之间的映象方式。 【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。 2．简述存储器间接寻址方式的含义，说明其寻址过程。 【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。 寻址过程：从指令中取出存储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。 3．微程序控制器主要由哪几部分构成?它是如何产生控制信号的? 【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成。 操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。 4．简述提高总线速度的措施。 【答案】从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。 5．简述中断方式的接口控制器功能。 【答案】中断方式的接口控制器功能：①能向CPU发出中断请求信号；②能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址；③CPU要能够对中断请求进行允许或禁止的控制；④能使中断请求参加优先级排队。 6．CPU与DMA访问内存冲突的裁决的方法有哪些？ 【答案】①CPU等待DMA的操作；②DMA乘存储器空闲时访问存储器；③CPU与DMA交替访问存储器。 08真题1.高速缓存Cache用来存放什么内容?设置它的主要目的是什么? (3分) 参考答案：Cache中存放当前活跃的程序和数据，作为主存活跃区的副本。(2分) 设置它的主要目的是解决CPU 与主存之间的速度匹配。（2分） 2.什么是堆栈?说明堆栈指针SP的作用。(3分) 参考答案：堆栈是一种按先进后出（或说成是后进先出）顺序进行存取的数据结构或存储区域。常在主存中划一小块连续单元区作为堆栈。(3分) 堆栈指针SP是用来保存最后进入堆栈的位置（栈顶）的寄存器。(1分) 3.简述微程序控制方式的基本思想。它有什么优点和缺点? (3分) 参考答案：（P132-134）微程序控制的基本思想可归纳为： （1）将微操作命令以微码形式编成微指令，并事先固化在控制存储器（ROM）中。(1分) （2）将一条机器指令的操作分解为若干微操作序列，用一段微程序对应地解释执行，微程序中每条微指令所包含的微命令控制实现一步操作。(1分) 优点：结构规整，有利于设计自动化；易于修改与扩展，灵活性、通用性强；适于作系列机的控制器，性能价格比较高；可靠性较高，易于诊断与维护。(1分) 缺点：速度相对较慢。（1分） 4.什么是中断?请说明它的特点和适用场合。(3分) 参考答案：中断是指在计算机的运行过程中，CPU接到更紧迫的服务请求而暂停执行现行程序，转去执行中断服务程序，以处理某些随机事态；并在处理完毕后自动恢复原程序的执行。(2分) 主要特点是具有随机性，通过执行程序来处理随机事件。(1分) 它适用于中低速I/O操作的管理，以及处理随机发生的复杂事件。(1分) 5.什么是串行总线?什么是并行总线?试比较它们的应用场合。(3分) 参考答案：串行总线采用一条数据线；并行总线采用多条线路并行地传输数据信号。(2分) 串行总线一般用于较长距离的较低速率的数据传输；并行总线一般用于较短距离的高速数据传输。(2分) 07真题1.半导体随机访问存储器芯片主要有哪两种类型？(5分) 参考答案：主要有静态存储器（SRAM）芯片和动态存储器（DRAM）芯片。 2.简述CISC和RISC的含义。(5分) 参考答案：CISC：复杂指令系统计算机，其指令条数较多，指令功能和结构复杂，进而机器结构复杂。（2分）RISC：精简指令系统计算机，其指令条数较少，指令结构和功能简单，进而机器结构简单，提高了机器的性能价格比。 计算机网络原理试题 TYYGROUP system office room 【TYYUA16H-TYY-TYYYUA8Q8- 2016年4月高等教育自学考试全国统一命题考试 计算机网络原理试卷 (课程代码04741) 本试卷共4页，满分l00分。考试时间l50分钟。 考生答题注意事项： 1．本卷所有试题必须在答题卡上作答。答在试卷上无效，试卷空白处和背面均可作草稿纸。 2．第一部分为选择题。必须对应试卷上的题号使用2B铅笔将“答题卡”的相应代码涂黑。 3．第二部分为非选择题。必须注明大、小题号，使用0．5毫米黑色字迹签字笔作答。 4．合理安排答题空间，超出答题区域无效。 第一部分选择题 一、单项选择题(本大题共24小题，每小题l分，共24分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡” 的相应代码涂黑。未涂、错涂或多涂均无分。 1.电信业一般认为，宽带骨干网的传输速率至少应达到 2.电子银行的核心功能是 A.自动存取款作业 B.金融交易卡服务 C.电子汇款与清算 D.销售点自动转账 3.下列关于环形拓扑优点的表述中错误的是 A.电缆长度短 B.网络性能稳定 C.可使用光纤 D.故障检测容易 参考模型中处理端到端的差错控制和流量控制的是 A.数据链路层 B.网络层 C.传输层 D.应用层 5.下列协议中不属于TCP/IP参考模型互连层协议的是 6.下列关于交换技术的说法中错误的是 A.电路交换适用于猝发式通信 B.报文交换不能满足实时通信 C.报文交换的电路利用率高 D.分组交换适用于交互式通信 7.对于正交相移键控QPSK调制，若数据传输速率达到9600bps，则码元速率为 8.计算机网络中使用最广泛的交换技术是 1、数据结构和机器的数据表示之间是什么关系？确定和引入数据表示的基本原则是什么？ 答：数据表示是能由硬件直接识别和引用的数据类型。数据结构反映各种数据元素或信息单元之间的结构关系。数据结构要通过软件映象变换成机器所具有的各种数据表示实现，所以数据表示是数据结构的组成元素。不同的数据表示可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。数据表示和数据结构是软件、硬件的交界面。 除基本数据表示不可少外，高级数据表示的引入遵循以下原则：（1）看系统的效率有否提高，是否养活了实现时间和存储空间。（2）看引入这种数据表示后，其通用性和利用率是否高。 2、标志符数据表示与描述符数据表示有何区别？描述符数据表示与向量数据表示对向量数据结构所提供的支持有什么不同？ 答：标志符数据表示指将数据类型与数据本身直接联系在一起，让机器中每个数所都带类型樗位。其优点是：（1）简化了指令系统和程序设计；（2）简化了编译程序；（3）便于实现一致性校验；（4）能由硬件自动变换数据类型；（5）支持数据库系统的实现与数据类型无关；（6）为软件调试和应用软件开发提供支持。缺点是：（1）会增加程序所点的主存空间；（2）在微观上对机器的性能（运算速度）不利。 数据描述符指数据的描述与数据分开存放，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址住处它具备标志符数据表示的优点，并减少了标志符数据表示所占的空间，为向量和数组结构的实现提供支持。 数据描述符方法优于标志符数据表示，数据的描述与数据分开，描述所访问的数据是整块还是单个的，及访问该数据块或数据元素的地址信息，减少了樗符数据表示所占的窨。用描述符方法实现阵列数据的索引比用变址方法实现要方便，且便于检查出程序中的阵列越界错误。但它不能解决向量和数组的高速运算问题。而在有向量、数组数据表示的向量处理机上，硬件上设置有丰富的赂量或阵列运算指令，配有流水或阵列方式处理的高速运算器，不仅能快速形成向量、数组的元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向量、数组高速处理．如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要高效的多。 3、堆栈型机器与通用寄存器型机器的主要区别是什么？堆栈型机器系统结构为程序调用的哪些操作提供了支持？ 答：有堆栈数据表示的机器称为堆栈机器。它与一般通用寄存器型机器不同。通用寄存器型 2010年全国自考计算机网络原理模拟试卷(八) 一、单项选择（本大题共24小题，每小题1分，共24分）在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.下列不属于路由选择算法要考虑的技术因素的是【】 A.选择最短路由还是最佳路由 B.通信子网是采用虚电路还是数据报的操作方式 C.是否采用差错控制 D.采用分布式路由算法还是采用集中式路由算法 答案：C 解析：(P98)路由选择的核心是路由算法，设计路由算法时要考虑诸多技术要素。首先，考虑是选择最短路由还是选择最佳路由；其次，要考虑通信子网是采用虚电路还是数据报的操作方式；其三，是采用分布式路由算法，还是采用集中式路由算法；其四，要考虑关于网络拓扑、流量和延迟等网络信息的来源；最后，确定是采用静态路由选择策略还是动态路由选择策略。 2.下列接入方式不属于宽带网络接入方式的是【】 A.双绞线接入 B.铜线接入 C.光纤接入 D.无线接入 答案：A 解析：(P6)宽带网络的接入网技术可根据所适用的传输介质的不同分为光纤接入、铜线接入、光纤同轴电缆混合接入和无线接入等多种类型。 3.无线传输介质按照频率由低到高的排列顺序是【】 A.无线电波、红外线、微波、可见光 B.无线电波、微波、可见光、红外线 C.无线电波、微波、红外线、可见光 D.无线电波、红外线、可见光、微波 答案：C 解析：(P38) 4.对于哪种应用而言，老的分组比新的分组更有价值【】 A.流媒体应用 B.文件传输 C.远程登录 D.视频点播 答案：B 解析：(P113)到底应该丢弃哪些分组，这取决于所运行的应用的类型。对于文件传输而言，老的分组比新的分组更有价值，相反，对于流媒体而言，一个新的分组比老的分组更加重要。因此前一种策略（即旧的分组比新的分组更好）通常称为葡萄酒策略，而后一种策略（即新的分组比旧的分组更好）通常称为牛奶策略。 5.下列不能作为X.25分组头的前三个字节的标识是【】 A.通用格式标识 B.流量控制标识 C.逻辑信道标识 D.分组类型标识 答案：B 解析：(P212)每个分组均由分组头和数据信息两部分组成，分组头用于网络控制，主要包括DTE- DCE的局部控制信息，其长度随分组类型不同有所不同，但至少要包含前三个字节作为通用格式标识、逻辑信道标识和分组类型标识。 6.下列划分VLAN的方法中，当一台机器移动到网络中另外一个地方时需要对网络地址重新配 置的是【】 A.按交换端口号 B.按MAC地址 C.按帧结构 D.按第三层协议 答案：A 解析：(P227)（1）按交换端口号划分VLAN。通常将交换设备端口进行分组来划分VLAN。仅靠端口号来分组定义VLAN将无法实现同一个物理分段同时参与到多个VLAN中，而且当一个网络节点从一个端口移至另一个端口时，网管人员将不得不对VLAN成员进行重新分配；（2）按MAC地址划分VLAN。由网管人员指定属于同一个VLAN的各网络节点的MAC地址。由于MAC地址是固化在网卡中的，故移至网络中另外一个地方时他将仍保持其原先的VLAN成员身份而无须网管人员对之重新配置。（3）按第三层协议划分VLAN。基于第三层协议的VLAN划分决定VLAN成员身份时主要是考虑协议类型（支持多协议的情况下）或网络层地址（如TCP/IP网络的子网地址）。用户可以自由的移动他们的机器而无须对网络地址进行重新配置。 7.下列对数据链路层的功能描述不正确的是【】 A.实现如何将数据组合成帧 B.实现比特流的透明传输 C.控制帧在物理信道上传输，包括处理传输差错、调节发送速率使之与接收匹配 D.在两个实体之间提供数据链路通路，建立、维持和释放管理 答案：B 解析：(P71)数据链路层必须具备一系列相应的功能，它们主要有：如何将数据组合成数据块 ，在数据链路层中将这种数据块称为帧（Frame），帧是数据链路层的传送单位；如何控制帧在物理信道上的传输，包括如何处理传输差错，如何调节发送速率以使之与接收方相匹配；在两个网络实体之间提供数据链路通路的建立、维持和释放管理。 全国2013年7月高等教育自学考试 计算机组成原理试题 课程代码：02318 一、单项选择题（本大题共10小题，每小题2分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题纸” 的相应代码涂黑。未涂、错涂或多涂均无分。 1．若十进制数为120，则其对应的8位补码[X]补为 A．01111000 B．00001111 C．11111000 D．10001111 2．用3K×4位的存储芯片组成12KB存储器，需要这样的芯片 A．8片B．4片 C．3片 D.2片 3．下列存储器中，存取速度最快的存储器是 A．主存B．高速缓存 C．光盘D．硬盘 4．寄存器寻址是指 A．操作数在寄存器中B．操作数地址在寄存器中 C．操作数在存储器中D．操作数地址在存储器中 5．指令格式中的地址结构是指 A．地址段占多少位B．指令中采用几种寻址方式 C．指令中如何指明寻址方式D．指令中给出几个地址 6．下列寄存器中，汇编语言程序员可编程使用的是 A．存储器地址寄存器B．通用寄存器 C．存储器数据寄存器D．指令寄存器 7．微指令存放在 A．主存中 B.RAM中 C．ROM中D．硬盘中 8．总线从设备 A．不掌握总线控制权B．掌握总线控制权 C．只能发送信息D．只能接收信息 9．DMA方式是指输入输出接口控制 A．CPU与外设之间传输数据 B.CPU与内存之间传输数据 C．外设与外设之间传输数据D．内存与外设之间传输数据 10．不属于 ．．．输入输出设备的计算机部件是 A．显示器B．运算器 C．打印机D．键盘 二、名词解释题（本大题共6小题，每小题3分，共18分） 11．ALU 12．定点数 13．ROM 14．控制字 15．中断 16．CRT显示器 三、简答题（本大题共6小题，每小题5分，共30分） 17．在计算机硬件处理中采用什么计数制？为什么？ 18．计算机指令中一般包含哪些字段？ 19．计算机中有哪些类型的寄存器？ 20．总线上有哪些信息传输方式？ 21.CPU响应中断的步骤有哪些？ 22．磁盘有哪些记录方式？ 四、简单应用题（本大题共2小题，每小题10分，共20分） 23．用原码一位乘的乘法方法进行2×4的四位原码乘法运算，要求写出其运算过程。 24．写出单总线的CPU结构中，执行写存储器指令STORE R3,mem的过程（其中mem为内存地址值）。单总线CPU的结构示意图如下： 2015年4月04741计算机网络原理试题及答案 全国2015年4月高等教育自学考试 计算机网络原理试题 一、单项选择题（本大题共24小题，每小题1分，共24分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题纸”的相应代码涂黑。错涂、多涂或未涂均无分。1．被称为计算机网络技术发展里程碑的网络是A．Internet B．无线局域网 C．ARPA网 D．多媒体网络 2．下列关于星形拓扑结构优点的表述中错误的是 A．控制简单B．站点分布处理能力高 C．方便服务 D．故障诊断和隔离容易3．点对点式网络与广播式网络的重要区别之一是 A．分布范围不同 B．传输带宽不同 C．传输距离不同D．传输技术不同4．负责管理与发布Internet RFC技术文件的组织是 A．IETF B．IEEE C．ECMA D．ANSI 5．“涉及数据及控制信息的格式、编码及信号电平等”的网络协议要素是 A．语义 B．标准 C．语法 D．定时 6．在OSI参考模型中，负责处理端到端的差错控制和流量控制问题的是 A．应用层 B．传输层 C．网络层 D．数据链路层 7．下列网络协议中，属于应用层协议的是A．DNS B．ARP（互连层） C．UDP（传输层） D．TCP（传输层）8．规定了接口信号的来源、作用以及与其它信号之间关系的物理层特性是 A．机械特性 B．电器特性 C．功能特性 D．规程特性 9．在蜂窝移动通信系统中，主要采用的接入方法不包括 A．频分多址FDMA B．时分多址TDMA C．码分多址CDMA D．波分多址 10．若传输1000字节的二进制数时出错的位数为4比特，则该传输时的误码率为 A．4×10-3 B．0．5×10-4 计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间内流水线所完成的任务数量或输出结果的数量。 指令的动态调度： 是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期内分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的内容都是其下一层（离CPU更远的一层）存储器中内容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构 2018年4月高等教育自学考试全国统一命题考试 计算机网络原理试卷 (课程代码04741) 本试卷共6页，满分l00分，考试时间l50分钟。 考生答题注意事项： 1．本卷所有试题必须在答题卡上作答。答在试卷上无效。试卷空白处和背面均可作草稿纸。 2．第一部分为选择题。必须对应试卷上的题号使用28铅笔将“答题卡”的相应代码涂黑。 3．第二部分为非选择题。必须注明大、小题号，使用0．5毫米黑色字迹签字笔作答。4．合理安排答题空间，超出答题区域无效。 第一部分选择题 一、单项选择题：本大题共24小题，每小题l分，共24分。在每小题列出的备选项中 只有一项是最符合题目要求的，请将其选出。 1．网络协议中涉及用于协调与差错处理的控制信息的要素是 A．语义 B．语法 C．定时 D．编码 2．“三网合一”中所指的三网不包括 A．传统电信网 B．计算机网络 C．企业内部网 D．广播电视网 3．以下网络拓扑构型中不采用点一点线路的通信子网的拓扑是 A．星形 B．网状形 C．树形 D．总线形 4．在广播式网络中所发送报文的目的地址不包括 A．主播地址 B．单播地址 C．多播地址 D．广播地址 5．下列网络协议中提供传输层服务的协议是 A．TCP与IP B．FTP与TCP C．IP与DNS D．TCP与UDP 15．HDLC的帧类型中不包括 A．信息帧 B.检测帧 C．监控帧 D．无编号帧 16．因特网中使用的开放最短路径优先协议(OSPF)用到的路由选择算法是 A．最短路由选择算法 B．基于流量路由算法 C．链路状态路由算法 D．距离矢量路由算法 17．为预防拥塞在网络的传输层上可采取的策略是 改错题 1. 运算器的功能就是执行加、减、乘、除四则运算。 2.已知x=0.1011，那么[-x]补为1.0101，[x/2]补为0.11011. 3.1KB=1000字节 4.两个定点数相减，不会产生溢出。 5.主存储器和CPU之间增加高速缓冲存储器的目的是扩大CPU中通用寄存器的数量。 6.在虚拟存储器中，当程序正在执行时，一般由装入程序完成地址映射。 7.在虚拟存储器中，常将存储空间按程序模块大小划分为若干页。 8.二地址指令中，操作数的物理位置可安排在两个主存单元。 9.在寄存器寻址方式中，指定寄存器中存放的是操作数地址。 10.位操作类指令的功能是对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置。 11.一条机器指令由一段微指令编成的维程序来解释执行。 12.指令周期、机器周期和工作脉冲构成三级时序系统。 13.减少控制存储器容量，是设计微程序控制器所追求的目标之一。 14.总线中地址线的功能是用于指定存储器单元和I/O设备接口电路的选择地址。 15.单总线结构系统是指：各大功能部件之间用一根信号线连接。 16.如果认为CPU等待设备的状态信号是处于非工作状态（既踏步等待），那么，程序查询方式的主机与设备是串行工作的。 17.在计算机系统中，除CPU外的其它部件和设备都称为外围设备。 18.磁盘的位价格就是单位数据容量的价格，等于磁盘设备的价格除以容量。 19.写入硬盘时，若一个文件的长度超出一个磁道的容量，则继续写入同面的相邻磁道中。 20.随机扫描方式画图速度快，图象清晰，但价格昂贵。 21.单级中断与多级中断的区别是单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断。 2016年4月高等教育自学考试全国统一命题考试 计算机网络原理试卷 (课程代码04741) 本试卷共4页，满分l00分。考试时间l50分钟。 考生答题注意事项： 1．本卷所有试题必须在答题卡上作答。答在试卷上无效，试卷空白处和背面均可作草稿纸。 2．第一部分为选择题。必须对应试卷上的题号使用2B铅笔将“答题卡”的相应代码涂黑。 3．第二部分为非选择题。必须注明大、小题号，使用0．5毫米黑色字迹签字笔作答。 4．合理安排答题空间，超出答题区域无效。 第一部分选择题 一、单项选择题(本大题共24小题，每小题l分，共24分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡” 的相应代码涂黑。未涂、错涂或多涂均无分。 1.电信业一般认为，宽带骨干网的传输速率至少应达到 2.电子银行的核心功能是 A.自动存取款作业 B.金融交易卡服务 C.电子汇款与清算 D.销售点自动转账 3.下列关于环形拓扑优点的表述中错误的是 A.电缆长度短 B.网络性能稳定 C.可使用光纤 D.故障检测容易 参考模型中处理端到端的差错控制和流量控制的是 A.数据链路层 B.网络层 C.传输层 D.应用层 5.下列协议中不属于TCP/IP参考模型互连层协议的是 6.下列关于交换技术的说法中错误的是 A.电路交换适用于猝发式通信 B.报文交换不能满足实时通信 C.报文交换的电路利用率高 D.分组交换适用于交互式通信 7.对于正交相移键控QPSK调制，若数据传输速率达到9600bps，则码元速率为 8.计算机网络中使用最广泛的交换技术是 A.电路交换 B.报文交换 C.分组交换 D.线路交换 9.下列数据链路层的功能中属于链路管理功能的是 A.建立连接 B.流量控制 C.帧的同步 D.差错控制 10.可用于数据链路层流量控制的方案是 A.前向纠错 B.滑动窗口机制 C.拥塞控制 D.三次握手机制 习题一 1、解释下列术语 计算机系统的外特性：通常所讲的计算机系统结构的外特性是指机器语言程序员或编译程序编写者所看到的外特性，即由他们所看到的计算机的基本属性（概念性结构和功能特性）。 计算机系统的内特性：计算机系统的设计人员所看到的基本属性，本质上是为了将有关软件人员的基本属性加以逻辑实现的基本属性。 模拟：模拟方法是指用软件方法在一台现有的计算机上实现另一台计算机的指令系统。 可移植性：在新型号机出台后，原来开发的软件仍能继续在升级换代的新型号机器上使用，这就要求软件具有可兼容性，即可移植性。可兼容性是指一个软件可不经修改或只需少量修改，便可由一台机器移植到另一台机器上运行，即同一软件可应用于不同环境。 Amdahl定律：系统中对于某一部件采用某种更快的执行方式所能获得的系统性能改进程度，取决于这种执行方式被使用的频度或占总执行时间的比例。 虚拟机（Virtual Machine）：指通过软件模拟的具有完整硬件系统功能的、运行在一个完全隔离环境中的完整计算机系统。 6、 7、假定求浮点数平方根的操作在某台机器上的一个基准测试程序中占总执行时间的20%，为了增强该操作的性能，可采用两种不同的方法：一种是增加专门的硬件，可使求浮点数平方根操作的速度提高为原来的20倍；另一种方法是提高所有浮点运算指令的速度，使其为原来的2倍，而浮点运算指令的执行时间在总执行时间中占30%。试比较这两种方法哪一种更好些。 答：增加硬件的方法的加速比Sp1=1.23, 另一种方法的加速比Sp2= 1.176，经计算可知Sp1=方法更好些。 Sp2>Sp2第一种 9、假设高速缓存Cache的工作速度为主存的5倍，且Cache被访问命中的概率 T=为90%，则采用Cache能使整个存储系统获得多高的加速比？答： 加速比 2018年4月自考《计算机组成原理》真题（完整试卷）含参考答案 选择题部分 一、单项选择题：本大题共10小题，每小题1分，共10分。在每小题列出的备选项中只有一项是最符合题 目要求的，请将其选出。 1．计算机中的U盘属于 A．运算器B．控制器 C．内存D．外存 2．下列软件中不属于系统软件的是 A．操作系统B．语言处理系统 C．文字处理软件D．数据库管理系统 3．IEEE754单精度(32位)浮点数格式中指数的偏移常数为 A．127 B．128 C．1023 D．1024 4．若十进制数为-l00，则其对应的8位补码[X]补为 A．01100100 B．11100lOO C．10011100 D．1001101l 5．采用寄存器直接寻址方式的操作数在 A．指令中B．通用寄存器中 C．内存中D．外存中 6．MIPS计算机的汇编指令“1w $s1，200($s2)”的功能是 A．$sl=Memory[$s2+200] B．$s2=Memory[$s1+200] C．$s1=Memory[$s2]+200 D．$s2=Memory[$s1]+200 7．微程序存放在 A．主存储器中B．控制存储器中 C．高速缓存中D．外存储器中 8．—个1 6MB的主存储器，按字节编址需要地址线 A．14条B．24条 C．34条D．44条 9．在计算机的存储器层次结构中，速度最陕的是 A．硬盘B．寄存器 C．高速缓存D．主存 10．在浮点数的乘法中，乘积的尾数规格化后，小数点左边两位是 A．00 8．01 C．10 D．11 非选择题部分 二、填空题：本大题共15空，每空1分，共15分。 11．MIPS指令流水线数据通路通常包括取指、译码、_____、_____和五段流水线。 12．Cache行和主存块之间的映射方式有_____、_____和_____三种。 13．磁盘的平均存取时间由_____、_____和_____三部分构成。 14．CPU的数据通路的时钟周期长度包括Clk—to-Q时间(也叫锁存延迟)、所有操作元件中最长操作延迟时间、_____和_____等四个部分。 15．I／O端口的编址方式有_____和_____两种方式。 16．在Intel处理器中将外部中断分为_____中断和_____中断两类。 三、名词解释题：本大题共5小题，每小题3分，共15分。 17．标志寄存器 18．总线宽度 19．随机存取存储器RAM 20．微地址 21．DMA控制器 四、简答题：本大题共4小题，每小题5分，共20分。 22.试说明在计算机系统的层次化结构中，最终用户、应用程序员、系统管理员和系统程序员分别与操作系统、汇编程序、编译程序和应用程序这四个程序的哪一个相对应？ 23.汉字字符的编码有哪三类？简述各类编码的作用，并分别列举一个实际的编码。 24.在浮点数加减法中对阶的目的是什么？对阶原则是什么？ 25.试比较变址寻址方式和基址寻址方式的异同。 五、计算题：本大题共3小题，第26、27小题各6分，第28小题4分，共16分。 26.某计算机的时钟周期为2.5ns，指令集中有A?D四种不同类型的指令，这四类指令的平均CPI分别为3、2、4、5。某高级语言程序P经两个不同版本的编译程序，编译成了两种不同的指令序列X1和X2，两个指令序列包含的指令情况如下表所示。 (1)该计算机的峰值MIPS是多少？ 2．以下各类中断中，属于自愿中断的是 C. A. 外部中断 B. I/O中断 C. 执行“访管”指令 D. 机器校验中断 3.高速外部设备磁盘机适合连接于 C. A. 选择通道或字节多路通道 B. 数组多路通道或字节多路通道 C.数组多路通道或选择通道 D.任意一种通道 4.页式虚拟存储器页表的作用是 A . A. 反映虚页在主存的存储情况 B.仅反映虚页是否调入主存 C. 反映主存实页与Cache 的对应关系 D. 反映虚页在辅存的存储情况5．软件和硬件的功能在逻辑上是C的 . A.固件优于软件 B.不等价 C.等价 D.软件优于固件 6.计算机中最优化的操作码编码方法是D. A.BCD 码 B.ASCII码 C.扩展操作码 D.哈夫曼编码 7.从计算机系统执行程序的角度看，并行性等级由低到高分为四级A. A ．指令内部——指令之间——进程之间——程序之间 B ．指令之间——指令内部——进程之间——程序之间 C．进程之间——指令之间——指令内部——程序之间 D ．程序之间——进程之间——指令之间——指令内部 8.计算机系统多级层次结构中，操作系统机器级的直接上层是D. A ．传统机器级 B ．高级语言机器 C．应用语言机器级D．汇编语言机器级 9.全相联地址映像是指A. A. 任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间是固定的，而组内任何虚页可以装入任何实页位置 D.组间可任意装入，组内是固定装入 10．对于同一系列机，必须保证软件能够C. A ．向前兼容，并向上兼容 B ．向前兼容，并向下兼容C．向后兼容，力争向上兼容D ．向后兼容，力争向下兼容11．设有 16 个处理单元的并行处理机系统, 采用共享主存的方式. 若同时存取16 个数据 , 为避免存储器访问冲突, 共享主存的多体数量应该为C才合理 . A. 15 B. 16 C. 17 D. 19 12.软件兼容的根本特征是C. A.向前兼容 B.向后兼容 C. 向上兼容 D. 向下兼容 13.在下列机器中，能够实现软件兼容的机器是 B. A.完全不同种类的机型 B.系统结构相同的机器 C. 宿主机和目标机 D.虚拟机 14．输入输出系统硬件的功能对C是透明的。 A. 操作系统程序员 B. 所有类别的程序员 C. 应用程序员 D. 系统结构设计师 15.在下列各项选择中，对于机器( 汇编 ) 语言程序员透明的是 D. A.通用寄存器 B. 条件码 C.中断字 D.主存储器地址寄存器 一、单项选择题 1．在流水机器中，全局性相关是指 B. A.指令相关 B. 由条件转移指令引起的相关 C “先读后写”相关 D.“先写后读”相关 2．以下不属于多处理机操作系统类型的是A. A ．Windows 操作系统B．主从型操作系 C．浮动型操作系统 D ．各自独立型操作系统 3.下列不是数据流计算特点的是D. A. 设置状态 B.没有指令计数器 C.没有变量的概念 D.操作结果不产生副作用 4．若输入流水线的指令既无局部性相关，也不存在全局性相关，则B. A. 可获得高的吞吐率和效率 B.出现瓶颈 C.流水线的效率和吞吐率恶化 D.可靠性提高 5.消除“一次重叠”中的“指令相关”最好方法是B. A. 不准修改指令 B.设置相关专用通路 C.推后分析下条指令 D.推后执行下条指令 6．流水线的技术指标不包括A. A. 数据宽度 B.吞吐率 C.加速比 D.效率 7.按照弗林对处理机并行性定义的分类原则，阵列机ILLIAC IV属于B. A.SISD B.SIMD C.MISD D.MIMD 8．设 8 个处理器编号分别为0，1， 2，?，7 用 Cube0 互联函数时，第7 号处理机可以与第D号处理机相联 . A. 0 B. 2 C. 4 D. 6 9．多端口存储器适合于连接 B. A ．松耦合多处理机B．紧耦合多处理机C．机数很多的多处理机 D ．机数可变的多处理机 10.以下不属于堆栈型替换算法的是A. A ．先进先出法B．近期最久未用过法 C．近期最少使用法D．页面失效频率法 11．解决主存空间数相关的办法是C. A.基址值一次相关直接通路法 B.基址值二次相关直接通路法 C.通用寄存器组相关专用通路相关法 D. 推后读法 12. 一般来说 , 以下替换算法中 , 效果最优的替换算法是C. A. LRU 替换算法 B. FIFO 替换算法 C. OPT 替换算法 D. RAND替换算法 自考 2015年10月高等教育自学考试全国统一命题考试 计算机网络原理试卷 (课程代码04741) 本试卷共4页，满分100分。考试时间150分钟。 考生答题注意事项： 1．本卷所有试题必须在答题卡上作答。答在试卷上无效，试卷空白处和背面均可作草稿纸。 2．第一部分为选择题。必须对应试卷上的题号使用2B铅笔将“答题卡”的相应代码涂黑。 3．第二部分为非选择题。必须注明大、小题号，使用0．5毫米黑色字迹签字笔作答. 4．合理安排答题空间，超出答题区域无效。 第一部分选择题 一、单项选择题(本大题共24小题，每小题1分，共24分) 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其选出并将“答题卡” 的相应代码涂黑。未涂、错涂或多涂均无分。 1．局域网LAN一般采用的传输方式为C A．“高速”方式 B．“无线传输”方式 C．“广播”方式 D．“存储-转发”方式 2．首次使用分组交换方式的网络是A A．ARPANET B．SNA网 C．无线局域网 D．DNA网3．采用广播信道通信子网的基本拓扑中不包括D A．树形 B．总线形 C．环形 D．网状形4．下列关于星形拓扑特点的描述中错误的是B A．故障诊断和隔离容易 B．通常采用分布式通信控制策略 C．控制简单且方便服务 D．中央节点负担较重，形成瓶颈5．因特网的标准都具有的一个编号是C A．ITU编号 B．EIA编号 C．RFC编号 D．ISO编号 6．OSl参考模型包括的三级抽象中不含有A A．实现描述 B．体系结构 C．服务定义 D．协议规范 7．将协议数据单元称为“分组”的是C A．应用层 B．传输层 C．网络层 D．物理层8．下列关于无连接通信服务特点的描述中错误的是D A．分组要携带目的节点地址 B．数据分组可能丢失 C．传输过程中不需建立连接 D．收发数据顺序不变 9．TCP／IP是一组协议的代名词，一般来说IP提供B A．应用层服务 B．网络层服务 C．传输层服务 D．物理层服务 10．若采用HDLC规程发送的数据为1100，则接收的实际数据应为A A．10 B．110 C 11 11．局域网IEEE802标准中采用的帧同步方法是C A．字节计数法 B．比特填充的首尾标志法 C．违法编码法 D．字符填充的首尾定界符法12．在物理信道传输数据时产生差错的主要原因是D A．未能实现帧的同步 B．未做差错校验全国2009年4月自学考试计算机网络原理试题
自考计算机组成原理总复习资料
全国自考《计算机网络原理》历年真题试题及答案
02318自考计算机组成原理(问答)总结讲解
计算机网络原理试题
计算机系统结构课后答案
2010年全国自考计算机网络原理模拟试卷(八)及答案
计算机组成原理全国月自考试题
2015年4月04741计算机网络原理试题及答案
(完整版)计算机系统结构试题及答案
2018年4月自考计算机网络原理04741试题及答案
自考计算机组成原理 改错题
全国自考 《计算机网络原理》历年真题试题及答案
计算机系统结构 课后习题答案(第2版)
2018年4月自考《计算机组成原理》真题(完整试卷)含参考答案
《计算机系统结构》与参考答案
自考计算机网络原理 试题及答案
相关主题
文本预览