调幅电路实验报告
姓名：
学号：
班级：
一、实验目的
1．掌握用集成模拟乘法器实现全载波调幅和抑制载波双边带调幅的方法与过程，并研究已调波与二输入信号的关系。
2.掌握测量调幅系数的方法。
3.通过实验中波形的变换，学会分析实验现象。
二、实验内容及步骤
（1）普通调幅电路
1．利用EWB软件绘制出如图 1.9的普通调幅实验电路。
2. 按图设置各个元件参数,打开仿真开关,从示波器上观察调幅波波形及与调制信号U1的关系。画出波形图。
3. 改变直流电压U0的值为4V，观察过调幅的现象，并做好记录。画出波形图。
附图1.9 普通调幅实验电路
U0=6V
（2）双边带调幅电路
1．利用EWB软件绘制出如图 1.12的双边带调幅实验电路。
2. 按图设置各个元件参数,打开仿真开关,从示波器上观察双边带波形。画出波形图。
附图1.12 双边带调制实验电路
三．实验报告要求
1. 画出100%调幅波形及抑制载波双边带调幅波形，比较二者的区别。抑制载波双边带调幅波形
100%调幅波形
100%调幅波的包迹随调制信号的大小成比例变化，它反映了调制信号的变化规律；双边带调幅波的包迹不再随载波振幅的上下变化，而是在横轴的上下变化，并使高频波在调制信号过0点时出现倒相现象，它的包迹不再反映调制信号的变化规律。
2．画出过调幅时的输入、输出波形。
U0=4V
四．思考题
说明普通调幅波和双边带调幅波的区别。
答：普通调幅波中只有上、下边带反映调制信号的信息，载频分量不含调制信号的信息，但它却占用了调幅波的绝大部分功率，而双边带调幅波则将调幅波中的载频分量抑制掉，仅将上、下边带向外发送，这样大大节省了发送设备的功率，使其体积大大减小
43121556423156实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 2016.10.7 专业班级： 姓 名： 学 号： 一、 实验目的 1.了解TTL 门电路的原理，性能好使用方法，验证基本门电路逻辑功能。 2.掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C ='
A B F 三、实验原理图 图3-2与门电路 图3-3 异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） （2）半加器实验结果 (3) 表决电路结果 =1A B F
第八次实验报告 实验六 数据选择器 一、实验目的要求 1、 熟悉中规模集成电路数据选择器的工作原理与逻辑功能 2、 掌握数据选择器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、T4153、CC4011 三、实验线路、原理框图 (一)数据选择器的基本原理 数据选择器是常用的组合逻辑部件之一，它有若干个输入端，若干个控制输入端及一个输出端。 数据选择器的地址变量一般的选择方式是： （1） 选用逻辑表达式各乘积项中出现次数最多的变量（包括原变量与反变量），以简 化数据输入端的附加电路。 （2） 选择一组具有一定物理意义的量。 （二）T4153的逻辑符号、逻辑功能及管脚排列图 （1）T4153是一个双4选1数据选择器，其逻辑符号如图1： 图1 （2） T4153的功能表如下表 其中D0、D1、D2、D3为4个数据输入端；Y 为输出端；S 是使能端，在S 是使能端，在 原SJ 符号
S =0时使能，在S =1时Y=0；A1、A0是器件中两个选择器公用的地址输入端。该器件的 逻辑表达式为： Y=S （1A 0A 0D +101D A A +201D A A +301A A A ） （3） T4153的管脚排列图如图2 图2 （三）利用T4153四选一数据选择器设计一个一位二进制全减器的实验原理和实验线路 （1）一位二进制全减器的逻辑功能表见下表： n D =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C n C =n A n B 1-n C +n A n B 1-n C +n A n B 1-n C +n A n B 1-n C =n A n B 1-n C +n A n B +n A n B 1-n C （3）根据全减器的逻辑功能表设计出的实验线路图为图3： S 11D 3 1D 2 1D 1 1D 0 1Y
. 数字钟设计实验报告 专业:通信工程 :王婧 班级:111041B 学号:111041226 .
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、 ３
测控电路实验报告 班级：07050341 学号： 姓名：
多谐振荡器 一、实验内容 1.用555芯片设计一个频率为50HZ的多谐振荡器占空比为2/3。画出设计的电路，并用Multisim 7进行软件仿真，分析仿真结果。（在0.01uF，1uF；确定R1，R2的值） 2.用555芯片设计的在实验仪上安装好电路，检查实验电路接线无误之后接通电，用示波器测量出波形,标出幅度等。 3.总结实验收获。 二、实验目的 1.了解555定时器的结构和工作原理。 2.掌握用555定时器组成多谐振荡器的方法。 3.学习使用示波器测量脉冲幅度、周期和宽度的方法。 三、实验装置： 示波器SS5702 万用表直流稳压电源实验板 四、实验原理 1、555定时器组成多谐振荡器如图1所示，通电后输出高电平，同时电源通过R1，R2向电容C充电，当电容C充电到电源电压的2/3时，内部比较电路使得输出变为低电平，电容开始C放电，当电容C放电输出到电源电压的1/3时，内部比较电路使得输出变为高电平，这样循环往复电容两端电压在电源电压的1/3与2/3处振荡，使输出产生方波。 图1 电路的振荡周期T=T1+T2=(R1+2R2)CLn 改变R1R2和C的数值可以得1Hz到3000kHz振荡频率 2、工作原理：
多谐振荡器的工作波形如图6-11(b)所 示： 电路接通电源的瞬间，由于电容C 来不及充电，Vc=0v，所以555定时器 状态为1，输出Vo为高电平。同时，集 电极输出端（7脚）对地断开，电源Vcc 对电容C充电，电路进入暂稳态I，此 后，电路周而复始地产生周期性的输出 脉冲。多谐振荡器两个暂稳态的维持时间取决于RC充、放电回路的参数。暂稳态Ⅰ的维持时间，即输出Vo的正向脉冲宽度T1≈0.7(R1+R2)C；暂稳态Ⅱ的维持时间，即输出Vo的负向脉冲宽度T2≈0.7R2C。 因此，振荡周期T=T1+T2=0.7(R1+2R2)C，振荡频率f=1/T。正向脉冲宽度 T1与振荡周期T之比称矩形波的占空比Ｄ，由上述条件可得D=（R1+R2）/（R1+2R2），若使R2>>R1，则D≈1/2，即输出信号的正负向脉冲宽度相等的矩形波（方波）。 五、实验结果： 由R1，R2，C组成积分电路，由输入端6脚和2脚的输入值V-和V+两者切换的临界值决定，而V-与V+之间往复振荡遵循1/3VCC与2/3VCC的电压关系进行。电容的充电时间T1和放电时间T2 公式各为： T1=（R1+R2）CLn2 T2 =R2CLn2，R1=5.1K,R2=12K,波形如图所示 六、实验总结： 通过实验，熟悉了由555定时器构成多谐振荡器的工作原理及方法，对555定时器加深了了解，通过实验过程，培养了认真谨慎的精神。
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
成绩 仪器与电子学院实验报告 （软件仿真性实验） 班级：14060142 学号：26 学生姓名：殷超宇 实验题目：信号运算电路设计 一、实验目的 1.通过实验，熟悉电桥放大电路的类型 2?理解电桥放大电路的原理 3.掌握电桥放大电路的设计方法 二、实验器材 MultiSim实验仿真软件 三、实验说明 1.设计信号运算电路，并在MultiSim 环境下搭建仿真电路。 2?把信号发生器接入输入端。 3?用示波器测量信号观测与理论计算是否相符。 四、实验内容和步骤 1?仿真分析P26中图2-5（a）、（b）单端输入电桥放大电路，并列写输出电压与电阻变化量、电桥电压的数学关系式。（仿真要求：改变某桥臂的电阻值：0.90R、0.92R、0.94R、0.96R、0.98R、R、1.02R、 1.04R、1.06R、1.08R、1.1R，记录相应输出电压，并绘制电阻-输出电压曲线） 2.仿真分析P27中图2-6差动输入电桥放大电路，，并列写输出电压与电阻变化量、电桥电压的数学 关系式。（仿真要求：改变某桥臂的电阻值：0.90R、0.92R、0.94R、0.96R、0.98R、R、1.02R、1.04R、 1.06R、1.08R、1.1R，记录相应输出电压，并绘制电阻-输出电压曲线）
3?仿真分析P27中图2-7线性电桥放大电路，，并列写输出电压与电阻变化量、电桥电压的数学关系式。（仿真要求：改变某桥臂的电阻值：0.90R、0.92R、0.94R、0.96R、0.98R、R、1.02R、1.04R、 1.06R、1.08R、1.1R，记录相应输出电压，并绘制电阻-输出电压曲线） 五、电路图实验结果 1.1
实验报告实验课题：门电路 实验目的： 常用腔I ri m路邂样功能扯其精试n也. 订件电路蔓圖实脸箱的结构、茶本功能和僅用有氐 掌握电路连接、排除故障和调试的方法。 实验仪器与器材: 1、数字电子技术实验系统 2、741^00典2输入与非门「I片 74LSI1三3输入与门1片 74LS04反和器 1片 741SH6 V^2输人异或门1片74LS32四2输入界或门1片 实验内容及步骤： TTL门电路逻辑功能验证 按图1-1在实验系统（箱）上找到相应的门电路。并把输入端按实验箱的逻辑开关，输出端按发光二极管如图1-2所示TTL与门电路逻辑功能验证接线图。 按状态表1-1中“与门”一栏输入A、B（0,1信号，观察输出结果（）看LED备用发光二极管，如灯亮为1，灯灭为0）填入表1-1中，并用万用表测量0、1电平值。 按同样的方法，验证“或门” 74LS32…等的逻辑功能，并把结果填入表1-1中
图1-2TTL门电路实验流程图 实验数据记录及处理结果： 数据了记录自行完成 理论知识挺弄拐的.们实劭实行起來的确密纠斛的*做了好爭次总定有轲題?焉来
懂得了从电路图到真实电路的基 发現电线育 廉足坏抻的.做电蹬实检.还a 需啖多些经检呐? 五、实验总结 通过这次试验，我了解了用仪器拼接电路的基本情况。 本过程。在连接的时候，很容易因为线或者门出现问题。 H 次实验除珅下杲很豆杂”程是线路tt 较離连?实验所用到的关锭器件也不龙好找。 理论知识挺容易的+ (I 」实际实杠血來时例侥纠塔的.做了好茲挟总是育何遥*门来 发现电线件一棍呈坏抻的.做电賂实龄T 还定斋味幸映绅輪呐=
数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：
U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
第五次试验报告 实验五 译码器 一、实验目的要求 1、熟悉中规模集成电路T4138译码器的工作原理与逻辑功能 2、掌握译码器的应用 二、实验仪器、设备 直流稳压电源、电子电路调试器、万用表、两个T4138、74LS20 三、实验线路、原理框图 1、T4138的逻辑符号 T4138是一个3线—8线译码器，它是一种通用译码器，其逻辑符号如图1所示。 图1 其中，A 2、A 1、A 0是地址输入端，Y 0、Y 1、Y 2、Y 3、Y 4、Y 5、Y 6、Y 7是译码输出端，S 1、 S 2、S 3是使能端，当S 1=1， S 2+S 3=0时，器件使能。 2、T4138的管脚排列 T4138的管脚排列如图2所示： 图2 3、T4138的逻辑功能 T4138的功能表如下表所示： Y Y Y Y Y Y Y 32 （a ）原SJ 符号 （b ）GB 符号
3线—8线译码器实际上是一个负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器。 4、用T4138实现一个逻辑函数 译码器的每一路输出，实际上是地址码的一个最小项的反变量，利用其中一部分输出端输出的与非关系，也就是它们相应最小项的或逻辑表达式，能方便地实现逻辑函数。 本试验要求实现以下逻辑函数： Y=AB C +A B C+A BC+ABC=ABC BC A C B A C AB ???=7356Y Y Y Y 用T4138和74LS20实现以上逻辑函数，实验线路见下图（图3）： 图3 5，用两个3线—8线译码器组成一个4线—16线的译码器 4线—16线的真值表为： “0Y
测控电路实验报告 班级： 学号： 姓名：
实验一运算电路的仿真 一、实验目的 通过使用仿真软件和实验箱，学习并掌握各种运算电路的仿真，并且调试出各种电路的输入输出波形。 二、实验内容 1、积分电路 2 、微分电路 3 、运算放大器积分电路 R1=16K，C1=100nF 4 、运算放大器微分电路 R1=16K， C1=100nF 5、反相加法器 6 、同相加法器 7、减法器电路
三、实验结果 1、积分电路 2、微分电路 3、运算放大器积分电路 4、运算放大器微分电路
5、反向加法器 6、同向加法器 7、减法器电路
实验二A/D 、D/A 转换实验 一、实验目的 1、掌握D/A和A/D转换器的基本工作原理和基本结构； 2、掌握大规模集成D/A和A/D转换器的功能及其典型应用。 二、实验内容 1、A/D转换实验 2、D/A转换实验 图1 所示电路是4 位数字—模拟转换电路。它可将4 位二进制数字信号转换为模拟信号。 R f=26kΩ，R=4kΩ，求当[u1u2u3u4]=[1110]和[u1u2u3u4]=[0010]时，输出电压u0。 三、实验结果 1、A/D转换实验
2、D/A转换实验 被选模拟通道输入 模拟 量 地址输出数字量 IN V1(V) A2A1 A0D7 D6 D5 D4 D3 D2 D1 D0 十进制IN0 4.5 0 0 0 0 1 1 1 0 0 1 1 115 IN1 4.0 0 0 1 0 1 1 0 0 1 1 0 102 IN2 3.5 0 1 0 1 0 1 0 1 0 0 1 89 IN3 3.0 0 1 1 0 1 0 0 1 1 0 0 76 IN4 2.5 1 0 0 0 0 1 1 1 1 1 1 63 IN5 2.0 1 0 1 0 0 1 1 0 0 1 1 51 IN6 1.5 1 1 0 0 0 1 0 0 1 1 0 38 IN7 1.0 1 1 1 0 0 0 1 1 0 0 1 25
. .. 数字逻辑电路设计 --多功能数字钟 学院：计算机科学与通信工程 专业： ： 学号： 指导老师：
多功能数字钟 一、设计任务及要求 （1）拥有正常的时、分、秒计时功能。 （2）能利用实验板上的按键实现校时、校分及清零功能。 （3）能利用实验板上的扬声器做整点报时。 （4）闹钟功能 （5）在MAXPLUS II 中采用层次化设计方法进行设计。 （6）在完成全部电路设计后在实验板上下载，验证设计课题的正确性。 二、多功能数字钟的总体设计和顶层原理图 作为根据总体设计框图，可以将整个系统分为六个模块来实现，分别是计时模块、校时模块、整点报时模块、分频模块、动态显示模块及闹钟模块。
（1）计时模块 该模块使用74LS160构成的一个二十四进制和两个六十进制计数器级联，构成数字钟的基本框架。二十四进制计数器用于计时，六十进制计数器用于计分和秒。只要给秒计数器一个1HZ的时钟脉冲，则可以进行正常计时。分计数器以秒计数器的进位作为计数脉冲。 用两个74160连成24进制的计数器，原图及生成的器件如下： 生成的二十四进制计数器注： 利用使能端，时钟信号，清零以及预置数功能连成24进制。
用两个74160连成的60进制计数器，原图及生成的器件如下： 生成的六十进制计数器 （2）校时模块 校时模块设计要求实现校时，校分以及清零功能。 *按下校时键，小时计数器迅速递增以调至所需要的小时位。 *按下校分键，分计数器迅速递增以调至所需要的分位。 *按下清零键，将秒计数器清零。 注意事项：①在校分时，分计数器的计数不应对小时位产生影响，因而需要屏蔽此时分计数器的进位信号以防止小时计数器计数。 ②利用D触发器进行按键抖动的消除，因为D触发器是边沿触发，在除去时钟边沿到来前一瞬间之外的绝大部分时间都不接受输入，
《数字电子技术》实验报告 实验序号：01 实验项目名称：门电路逻辑功能及测试 学号姓名专业、班级 实验地点物联网实验室指导教师时间2016.9.19 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 四、实验内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中
1.与非门电路逻辑功能的测试 （1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显 图 1.1 示发光二极管D1~D4任意一个。 （2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。 表1.1 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v） H H H H 0 0 L H H H 1 1 L L H H 1 1 L L L H 1 1 L L L L 1 1 2. 异或门逻辑功能的测试
图 1.2 （1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。 （2）将逻辑开关按表1.2的状态，将结果填入表中。 表1.2 输入输出 1(K1) 2(K2) 4(K35(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 1 1 1 1 1 1 1 1
实验报告 课程名称： 电路与电子技术实验 2 指导老师： 孙盾 成绩：__________________ 实验名称： 集成运算放大器指标测试 实验类型： 同组学生姓名：__________ 一、实验目的和要求（必填） 二、实验内容和原理（必填） 三、主要仪器设备（必填） 四、操作方法和实验步骤 五、实验数据记录和处理 六、实验结果与分析（必填） 七、讨论、心得 一、实验目的 1、加深对集成运算放大器特性和参数的理解； 2、学习集成运算放大器主要性能指标的测试方法 二、实验内容和原理 集成运算放大器是一种高增益的直接耦合放大电路，在理想情况下，集成运放的Aod =∞、Ri =∞、V IO =0、 I IO =0、K CMR =∞。但是实际上并不存在理想的集成运算放大器。为了解实际运放与理想运放的差别，以便正确使用集成运放大器，有必要研究其实际特性，并对其主要指标进行测试。 1、输入失调电压V IO ：输入信号为0时，输出端出现的电压折算到同相输入端的数值。电路如图，用万用表测出V O1，由12 11 O IO V R R R V += ，得出V IO 。 2、输入失调电流：是指当输入信号为0时，运放的两个输入端的基极偏置电流之差，反映了运放内部差动输入级两个晶体管β的失配度，电路如图，用万用表测出V O2，由 b O O IO R R R R V V I )(| |211 12+-= 计算得出I IO ； 专业：电气1304 姓名：彭耀峰 学号：3130103174 日期：2015.4.21 地点：东3-211 D1_ D1
3、输入偏置电流I IB ：为了使运放输入级放大器工作在线性区，所必须输入的一个直流电流，实验电路如图，当S 1 断开、S 2 闭合时，测得运放输出电压为V O3，当S 1闭合、S 2断开时，测得运放输出电压为V O4，则))(( 132 11 O O b BN V V R R R R I -+=， ))(( -142 11 O O b BP V V R R R R I -+=，两式相减得 b 211 43)() (21)(21R R R R V V I I I O O BP BN IB +-=+= 4、开环差模电压放大倍数Aod ：集成运放的开环差模电压放大倍数Aod 可以采用直流信号源进行测量，但为了测试方便，通常采用低频（如几十赫兹以下）交流信号进行测量。具体的测量方法很多，一般采用同时引入直流反馈和交流反馈的测试方法，如图
门电路逻辑功能及测试实验报告记录
————————————————————————————————作者：————————————————————————————————日期：
深圳大学实验报告实验课程名称：数字电路实验 实验项目名称：门电路逻辑功能及测试学院：信息工程学院 报告人：许泽鑫学号：201 班级：2班同组人： 指导教师：张志朋老师 实验时间：2016-9-27 实验报告提交时间：2016-10-11
一、实验目的 （1）熟悉门电路逻辑功能，并掌握常用的逻辑电路功能测试方法。 （2）熟悉RXS-1B数字电路实验箱。 二、方法、步骤 1.实验仪器及材料 1)RXS-1B数字电路实验箱 2)万用表 3)器件 74LS00四2输入与非门1片 74LS86四2输入异或门1片 2.预习要求 1)阅读数字电子技术实验指南，懂得数字电子技术实验要求和实验方 法。 2)复习门电路工作原理及相应逻辑表达式。 3)熟悉所用集成电路的外引线排列图，了解各引出脚的功能。 4)学习RXB-1B数字电路实验箱使用方法。 3.说明 用以实现基本逻辑关系的电子电路通称为门电路。常用的门电路在逻辑功能上有非门、与门、或门、与非门、或非门、与或非门、异或门等几种。 非逻辑关系：Y=A 与逻辑关系：Y=A B + 或逻辑关系：Y=A B 与非逻辑关系：Y=A B + 或非逻辑关系：Y=A B + 与或非逻辑关系：Y=A B C D ⊕ 异或逻辑关系：Y=A B
三、实验过程及内容 任务一：异或门逻辑功能测试 集成电路74LS86是一片四2输入异或门电路，逻辑关系式为1Y=1A ⊕1B ，2Y=2A ⊕2B ， 3Y=3A ⊕3B ，4Y=4A ⊕4B ，其外引线排列图如图1.3.1所示。它的1、2、4、5、9、10、12、13号引脚为输入端1A 、1B 、2A 、2B 、3A 、3B 、4A 、4B ，3、6、8、11号引脚为输出端1Y 、2Y 、3Y 、4Y ，7号引脚为地，14号引脚为电源+5V 。 （1）将一片四2输入异或门芯片74LS86插入RXB-1B 数字电路实验箱的任意14引脚的IC 空插座中。 （2）按图1.3.2接线测试其逻辑功能。芯片74LS86的输入端1、2、4、5号引脚分别接至数字电路实验箱的任意4个电平开关的插孔，输出端3、6、8分别接至数字电路实验箱的电平显示器的任意3个发光二极管的插孔。14号引脚+5V 接至数字电路实验箱的+5V 电源的“+5V ”插孔，7号引脚接至数字电路实验箱的+5V 电源的“⊥”插孔。 （3）将电平开关按表1.3.1设置，观察输出端A 、B 、Y 所连接的电平显示器的发光二极管的状态，测量输出端Y 的电压值。发光二极管亮表示输出为高电平（H ），发光二极管不亮表示输出为低电平（L ）。把实验结果填入表1.3.1中。 图1.3.1 四2输入异或门74LS86外引线排列图 1A 1B 1Y 2A 2B 74LS86 V CC 4B 4A 4Y 3B 4A 3Y 1 2 3 4 5 14 13 12 11
数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020
实验三组合逻辑电路设计（含门电路功能测试）
一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多，使用时应对选用的器件做简单逻辑功能检查，保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时，门电路输入端加固定的高（H）、低电平，用示波器、万用表、或发光二极管（LED）测
出门电路的输出响应。动态测试时，门电路的输入端加脉冲信号，用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例，简述集成逻辑门功能测试的方法。74LS00为四输入2与非门，电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中，共有14条外引线。使用时必须保证在第14脚上加+5V电压，第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表，确认门电路的逻辑功能正确与否。实验时，可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量，加高、低电平，观测输出电平是否符合74LS00的真值表（表3-1）描述功能。
实验目录 实验一 RC有源滤波器实验 (2) 实验二比例求和运算电路实验 (4) 实验三积分与微分电路实验 (8) 实验四电压比较电路实验 (10) 实验五电压/频率转换电路实验 (12) 实验六隔离放大电路实验 (14) 实验七 PWM调制控制直流电机实验 (16) 实验八温度测量实验 (18) 实验九电流/电压转换电路实验* (20) *选做实验
实验一 RC有源滤波器实验 实验目的 1.熟悉有源滤波器构成及其特性； 2.学会测量有源滤波器幅频特性。； 仪器及设备 1.示波器； 2.信号发生器。； 预习要求 1.预习教材有关滤波器内容； 2.分析图一、图二、图三所示电路，写出它们的增益特性表达式； 3.计算图一、图二电路的截止频率，图三的中心频率； 4.画出三个电路的幅频特性曲线； 5.设计报告要求的电路，准备用实验测试验证。 实验内容 1.低通滤波器 实验电路如图一所示。 图一低通滤波器按表1内容测量并记录填表。 表1 i 2.高通滤波器 实验电路如图二所示。
图二高通滤波器 按表2二内容测量并记录填表。 表2 3.带阻滤波器 实验电路如图三所示。 图三带阻滤波器 (1)实测电路中心频率； (2)以实测中心频率为中心，测出电路幅频特性。 实验报告 1.整理数据，画出各电路曲线，与理论计算绘制的曲线比较，分析误差原因。 2.如何组成带通滤波器？试设计一中心频率为300Hz，带宽为200Hz的带通滤波器，并搭接电路，测试验证。
实验二比例求和运算电路实验 实验目的 1.掌握用集成运算放大器组成比例，求和电路的特点及功能； 2.学会上述电路的测试和分析方法。 实验仪器 1.数字万用表； 2.示波器； 3.信号发生器。 预习要求 1.计算表1.1中地V o和Af。 2.估算表1.3的理论值。 3.估算表1.4、1.5中的理论值。 4.计算表1.6中的V o值 5.计算表1.7中的V o值。 实验内容 1.电压跟随器 图2.1 电压跟随器 实验电路如图2.1所示。 按表2.1内容实验并测量记录。 表2.1 2.反相比例放大器
HUBEI NORMAL UNIVERSITY 电工电子实验报告 电路设计与仿真—Multisim 课程名称 逻辑门电路 实验名称 2009112030406 陈子明 学号姓名 电子信息工程 专业名称 物理与电子科学学院 所在院系 分数
实验逻辑门电路 一、实验目的 1、学习分析基本的逻辑门电路的工作原理； 2、学习各种常用时序电路的功能； 3、了解一些常用的集成芯片； 4、学会用仿真来验证各种数字电路的功能和设计自己的电路。 二、实验环境 Multisim 8 三、实验内容 1、与门电路 按图连接好电路，将开关分别掷向高低电平，组合出（0,0）（1，0）（0,1）（1，1）状态，通过电压表的示数，看到与门的输出状况，验证表中与门的功能： 结果：（0,0）
（0,1） （1,0） （1，1） 2、半加器 （1）输入/输出的真值表
输入输出 A B S(本位和（进位 数）0000 0110 1010 1101 半加器测试电路： 逻辑表达式：S= B+A=A B；=AB。 3、全加器 （1）输入输出的真值表 输入输出
A B (低位进 位S（本位 和） （进位 数） 0 0 0 0 0 00110 01010 01101 10010 10101 11001 11111（2）逻辑表达式：S=i-1；C i=AB+C i-1（A B） （3）全加器测试电路：
4、比较器 （1）真值表 A B Y1(A>B Y2(A Y3(A=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 （2）逻辑表达式： Y1=A;Y2=B;Y3=A B。 （3）搭接电路图，如图： 1位二进制数比较器测试电路与结果：
仪器与电子学院实验报告 （软件仿真性实验） 班级：14060142学号：26学生姓名：殷超宇 实验题目：信号运算电路设计 一、实验目的 1.通过实验，熟悉电桥放大电路的类型 2．理解电桥放大电路的原理 3．掌握电桥放大电路的设计方法 二、实验器材 MultiSim 实验仿真软件 三、实验说明 1.设计信号运算电路，并在MultiSim 环境下搭建仿真电路。 2．把信号发生器接入输入端。 3．用示波器测量信号观测与理论计算是否相符。 四、实验内容和步骤 1．仿真分析P26中图2-5(a)、(b)单端输入电桥放大电路，并列写输出电压与电阻变化量、电桥电压的数学关系式。（仿真要求：改变某桥臂的电阻值：0.90R 、0.92R 、0.94R 、0.96R 、0.98R 、R 、1.02R 、1.04R 、1.06R 、1.08R 、1.1R ，记录相应输出电压，并绘制电阻-输出电压曲线） 2．仿真分析P27中图2-6差动输入电桥放大电路，，并列写输出电压与电阻变化量、电桥电压的数学关系式。（仿真要求：改变某桥臂的电阻值：0.90R 、0.92R 、0.94R 、0.96R 、0.98R 、R 、1.02R 、1.04R 、1.06R 、1.08R 、1.1R ，记录相应输出电压，并绘制电阻-输出电压曲线）
3．仿真分析P27中图2-7线性电桥放大电路，，并列写输出电压与电阻变化量、电桥电压的数学关系式。（仿真要求：改变某桥臂的电阻值：0.90R、0.92R、0.94R、0.96R、0.98R、R、1.02R、1.04R、1.06R、 1.08R、1.1R，记录相应输出电压，并绘制电阻-输出电压曲线） 五、电路图实验结果 1.1
数电逻辑门电路实验报告 篇一：组合逻辑电路实验报告 课程名称：数字电子技术基础实验指导老师：樊伟敏 实验名称：组合逻辑电路实验实验类型：设计类同组学生姓名：__________ 一、实验目的和要求（必填）二、实验内容和原理（必填）三、主要仪器设备（必填）五、实验数据记录和处理七、讨论、心得 一．实验目的 1.加深理解全加器和奇偶位判断电路等典型组合逻辑电路的工作原理。 2.熟悉74LS00、74LS11、74LS55等基本门电路的功能及其引脚。 3.掌握组合集成电路元件的功能检查方法。 4.掌握组合逻辑电路的功能测试方法及组合逻辑电路的设计方法。 二、主要仪器设备 74LS00（与非门） 74LS55（与或非门） 74LS11（与门）导线电源数电综合实验箱 三、实验内容和原理及结果 四、操作方法和实验步骤 六、实验结果与分析（必填）
实验报告 (一) 一位全加器 1.1 实验原理：全加器实现一位二进制数的加法，输入有被加数、加数和来自相邻低位的进位；输出有全加和与向高位的进位。 1.2 实验内容：用 74LS00与非门和 74LS55 与或非门设计一个一位全加器电路，并进行功能测试。 1.3 设计过程：首先列出真值表，画卡诺图，然后写出全加器的逻辑函数，函数如下： Si = Ai ?Bi?Ci-1 ；Ci = Ai Bi +(Ai?Bi)C i-1 异或门可通过Ai ?Bi?AB?AB,即一个与非门； （74LS00），一个与或非门（74LS55）来实现。Ci = Ai Bi +(Ai?Bi)C 再取非，即一个非门（ i-1 ?Ai Bi +(Ai?Bi)C i-1 ，通过一个与或非门Ai Bi +(Ai?Bi)C i-1 ，