74A VC8T245DGVRE4 TI TVSOP24 具有可配置电压转换和 3 态输出的 8 位双电源总线收发器 74A VC8T245PWR TI TSSOP24 具有可配置电压转换和 3 态输出的 8 位双电源总线收发器 74A VCA164245VRE4 TI TVSOP48 具有可配置电压转换和 3 态输出的 16 位双电源总线收发器 74A VCAH164245GRG4 TI TSSOP48 74A VCB164245GR TI TSSOP48 16 位双电源总线收发器，具有可配置转换和三态输出 74A VCB164245VRE4 TI TVSOP48 16 位双电源总线收发器，具有可配置转换和三态输出 74A VCBH164245VRE4 TI TVSOP48 16 位双电源总线收发器，具有可配置电压转换和三态输出 74A VCH16T245VRE4 TI TVSOP48 具有可配置电压转换和 3 态输出的 16 位双电源总线收发器 74A VCH20T245VRE4 TI TVSOP56 具有可配置电压转换和三态输出的 20 位双电源总线收发器 74A VCH4T245PWR TI TSSOP16 74BCT125ADR TI SOP14 具有三态输出的四路总线缓冲器闸 74BCT244DWR TI SOP20 具有三态输出的八路缓冲器/驱动器 74BCT245DWR TI SOP20 八路总线收发器 74BCT573DWR TI SOP20 八路 D 类透明锁存器 74CB3Q16210DGVRE4 TI TVSOP48 20 位 FET 总线开关，2.5V/3.3V 低压高带宽总线开关 74CB3Q16211DGGRE4 TI TSSOP56 24 位 FET、2.5V/3.3V、低压高带宽总线开关 74CB3Q16244DGGRE4 TI TSSOP48 16 位 FET 总线开关，2.5V/3.3V 低压高带宽总线开关 74CB3Q16244DGVRE4 TI TVSOP48 16 位 FET 总线开关，2.5V/3.3V 低压高带宽总线开关 74CB3Q16245DGVRE4 TI TVSOP48 16 位 FET 总线开关，2.5V/3.3V、低压高带宽总线开关 74CB3Q3125PWR TI TSSOP14 四路 FET、2.5V/3.3V、低压高带宽总线开关 74CB3Q3244PWR TI TSSOP20 74CB3Q3245DBQRG4 TI QSOP20 8 位 2.5V/3.3V 低电压 FET 总线开关 74CB3Q3245PWR TI TSSOP20 74CB3Q3253PWR TI TSSOP16 双路 4 选 1 FET 多路复用器/多路解复用器，2.5V/3.3V 低电压高带宽总线开关 74CB3Q3257DGVRE4 TI TVSOP16 4 位 2 选 1 FET 多路复用器/多路解复用器，2.5V/3.3V 低压高带宽总线开关 74CB3Q3257PWR TI TSSOP16 74CB3Q3305PWR TI TSSOP8 74CB3Q3306APWRE4 TI TSSOP8 双路 FET 2.5V/3.3V 低电压高带宽总线开关 74CB3Q3345DGVRE4 TI TVSOP24 8 位 FET、2.5V/3.3V、低压高带宽总线开关 74CB3Q3384ADBQR TI QSOP24 10 位 2.5V/3.3V 低电压 FET 总线开关 74CB3Q3384ADGVRE4 TI TVSOP24 10 位 2.5V/3.3V 低电压 FET 总线开关 74CB3Q3384APWR TI TSSOP24 10 位 2.5V/3.3V 低电压 FET 总线开关 74CB3Q6800DGVRE4 TI TVSOP24 74CB3Q6800PWR TI TSSOP24 74CB3T16210DGVRE4 TI TVSOP48 具有 5V 容限电平转换器的 20 位 FET 2.5V/3.3V 低电压总线开关 74CB3T16211DGGRE4 TI TSSOP56 具有 5V 容限电平转换器的 24 位 FET 2.5V/3.3V 低电压总线开关 74CB3T16211DGVRG4 TI TVSOP56 具有 5V 容限电平转换器的 24 位 FET 2.5V/3.3V 低电压总线开关 74CB3T3125PWR TI TSSOP14 74CB3T3245DBQR TI QSOP20 具有 5V 容限电平转换器的 8 位 FET 2.5V/3.3V 低电压总线开关 74CB3T3245DGVR TI TVSOP20 74CB3T3245PWR TI TSSOP20 具有 5V 容限电平转换器的 8 位 FET 2.5V/3.3V 低电压总线开关 74CB3T3253PWR TI TSSOP16 74CB3T3257PWR TI TSSOP16 4位 2 选 1 FET 多路复用器/多路解复用器，具有 5V 容限电平转换器的 2.5V/3.3V 低电压总线开关
https://www.doczj.com/doc/4618181552.html, FEATURES DESCRIPTION/ORDERING INFORMATION DB, DW, OR PW PACKAGE (TOP VIEW) 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 (5 V) V CCA DIR A1 A2 A3 A4 A5 A6 A7 A8 GND GND V CCB (3.3 V) V CCB (3.3 V) OE B1 B2 B3 B4 B5 B6 B7 B8 GND SN74LVC4245A OCTAL BUS TRANSCEIVER AND3.3-V TO5-V SHIFTER WITH3-STATE OUTPUTS SCAS375H–MARCH1994–REVISED MARCH2005 ?Bidirectional Voltage Translator ? 5.5V on A Port and2.7V to3.6V on B Port ?Control Inputs V IH/V IL Levels Are Referenced to V CCA Voltage ?Latch-Up Performance Exceeds250mA Per JESD17 ?ESD Protection Exceeds JESD22 –2000-V Human-Body Model(A114-A) –200-V Machine Model(A115-A) –1000-V Charged-Device Model(C101) This8-bit(octal)noninverting bus transceiver contains two separate supply rails;B port has V CCB, which is set at3.3V,and A port has V CCA,which is set at5V.This allows for translation from a3.3-V to a5-V environment,and vice versa. The SN74LVC4245A is designed for asynchronous communication between data buses.The device transmits data from the A bus to the B bus or from the B bus to the A bus,depending on the logic level at the direction-control(DIR)input.The output-enable(OE)input can be used to disable the device so the buses are effectively isolated.The control circuitry(DIR,OE)is powered by V CCA. The SN74LVC4245A pinout allows the designer to switch to a normal all-3.3-V or all-5-V20-pin'245device without board re-layout.The designer uses the data paths for pins2–11and14–23of the SN74LVC4245A to align with the conventional'245pinout. ORDERING INFORMATION T A PACKAGE(1)ORDERABLE PART NUMBER TOP-SIDE MARKING Tube of25SN74LVC4245ADW SOIC–DW LVC4245A Reel of2000SN74LVC4245ADWR SSOP–DB Reel of2000SN74LVC4245ADBR LJ245A –40°C to85°C Tube of60SN74LVC4245APW TSSOP–PW Reel of2000SN74LVC4245APWR LJ245A Reel of250SN74LVC4245APWT (1)Package drawings,standard packing quantities,thermal data,symbolization,and PCB design guidelines are available at https://www.doczj.com/doc/4618181552.html,/sc/package. FUNCTION TABLE INPUTS OPERATION OE DIR L L B data to A bus L H A data to B bus H X Isolation Please be aware that an important notice concerning availability,standard warranty,and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.
专业论文 题目：基于80C51单片机的八路抢答器设 计
摘要：八路智力抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置主要是由单片机最小系统、控制电路（八个选手抢答按钮；三个主持人控制按钮；四个修改按钮）、数码显示电路与蜂鸣器电路组成的。单片机（MCU）是目前在电气控制技术中广泛应用的重要元件。它具有体积小，稳定性高，应用范围广，控制能力强，升级改造容易等诸多优点。本论文介绍采用ATMEL公司AT89S52单片机设计八路智能抢答器。软件采用汇编语言编程，汇编语言属于计算机领域的低级语言，具有简明易懂,执行效率高等的优点。智能八路抢答器具有抢答时间与答题时间调整，抢答错误报警提示等功能，可以广泛应用于各类知识竞赛。 关键词：抢答器；单片机；硬件系统；软件编程
基于80C51单片机的八路抢答器设计 一、系统概述与原理方框图 在文中，我对八路抢答器的总体设计及其主要的功能特点进行简单的分析，并给出它的特点，实现的功能以及系统的简单操作，以对单片机及其控制系统的了解。 （一）单片机技术发展的概述与系统问题的提出 目前，单片机正朝着高性能和多品种方向发展，单片机的发展正朝着 CMOS化，低功耗，小体积，大容量，高性能，低价格和外围电路的内装化等 几个方面 发展。近几年，由于某种原因CHMOS技术的进步，大大地促进了单片机的CMOS 化，此种芯片除了低功耗外，还具有功耗的可控性，使单片机可以工作在功 耗精细管理状态，特别是IIC，API等串行总线的引入，可以使单片机的引脚 设计得更少，单片机系统结构更加简化及规范化。 我们设计出的8路抢答器是一种基于MCS-51单片机的硬件和软件设计及 实现方法，这种电路设计具有按键有效提示,输入错误提示,控制报警电路, 在线修改功能等多种功能,保密性强,灵活性高,特别适用于家庭!办公室!学 生宿舍及宾馆等场所。它具有全集成化，智能化，高精度，高性能，高可靠 性和低价格等优点，是一个值得推广的一种方法。接下来我们就对方案与设 计原理方框图进行比较分析。 （二）设计思路与系统组成及主要特点 为了使设计更具有针对性，使用性更强，我对其进行精心的设计，在设 计过程中，我们想到了很多的设计方案。 1．设计思路 设计一个八路抢答器，可同时供8名选手或者8个代表队参加比赛，他 们的编号分别为1——8,各用一个抢答器按钮,按钮的编号与选手的编号相 对应,分别设为S1…S8。节目主持人设置一组控制开关，用来控制系统的清 零和抢答器的开始，修改抢答时间与答题时间，如果想调节抢答时间或答题 时间,按"抢答时间调节"键或"答题时间调节"键进入调节状态。并且抢答器具 有数据锁存和显示的功能，抢答开始，若有选手按动抢答按钮，编号立即锁
C D八路数显抢答器使 用原理 SANY标准化小组 #QS8QHH-HHGX8Q8-GNHHJ8-HHMHGN#
一、功能简介 1、功能说明 抢答器可以根据抢答情况，显示优先抢答者的号数，同时蜂鸣器发声，表示抢答成功。抢答器由抢 答，编码，优先，锁存，数显及复位电路组成，它的组成原理图如图1所示。 2、电路原理简介 该抢答器电路可同时进行八路优先抢答。按键按下后，蜂鸣器发声，同时（数码管）显示优先抢答 者的号数，抢答成功后，再按按键，显示不会改变，除非按复位键。复位后，显示清零，可继续抢 答。SB1～SB8 为抢答键；SB9 为复位键；CD4511 是一块含BCD—7 段锁存/译码/驱动电路于一 体的集成电路，其中1、2、6、7 为BCD 码输入端，9～15 脚为显示输出端，3 脚（LT）为测试 验出端，当"LT"为0 时，输出全为1，4 脚（BI）为消隐端，BI 为0 时输出全为0，5 脚(LE)为锁 存允许端，当LE 由"0"变为"1"时，输出端保持LE 为0 时的显示状态。16 脚为电源正，8 脚为电 源负。555 及外围电路组成抢答器声响电路。整个电路可以采用直流供电。 元件清单
二、电路所需器件介绍 1、 CD4511 BCD-7 段译码驱动器 CD4511 是常用的七段显示译码驱动器，它的内部除了七段译码电路外，还这有锁存电路和输 出驱动器部分，具有输出电流大，最大可达25mA,可直接驱动LED 数码管。CD4511 由4 个输入端 A/B/C/D 和7 个输出端a~g，它还具有输入BCD 码锁存、灯测试和熄灭控制功能，它们分别由锁存 端LE、灯测试LT、熄灭控制端BI 来控制。引脚图如2 所示，真值表如图3 所示。 2、时基电路TLC555 TLC555 与NE555 参数基本相同，但TLC555 为COMS 结构，具有温漂小、内部分布参数小等优点。 TLC555 是一块时基集成电路，它可以构成多谐振荡器、单稳态触发器、施密特触发器等，是一 块用途广泛的集成电路。 TLC555 集成电路管脚如图4，内部等效电路如图5。 TLC555 引脚功能简介： 1 脚：公共地端为负极。 2 脚：低触发端TRIG，低于1／ 3 电源电压时即导通。 3 脚：输出端OUT，电流可达200mA。
电子课程设计报告课程设计名称：数电课程设计 课程设计题目：八路抢答器 姓名：班级学号： 专业：电子信息科学与技术 同组人： 指导老师： 南昌航空大学电子信息工程学院 2016年9月20日
目录 第一章设计要求 1.1基本要求-------------------------------------------------------------3 1.2提高要求-------------------------------------------------------------3第二章系统的组成及工作原理 2.1系统的组成框图-----------------------------------------------------3 2.2系统的工作原理-----------------------------------------------------4 第三章电路设计 3.1.1抢答电路的设计----------------------------------------------5 3.1.2定时电路的设计---------------------------------------------6 3.1.3报警电路的设计---------------------------------------------7 3.1.4时序电路的设计----------------------------------------------8 3 . 1 . 5总电路原理---------------------------------------------------------------10 第四章电路实验与调试 4.1Multisilm仿真---------------------------------------------------11 第五章设计总结 附录（元件清单） 第一章设计要求
智能八路抢答器设计
智能八路抢答器设计 1引言 1.1设计目的 此设计采用AT89C52单片机为核心控制元件，结合数码管、蜂鸣器、发光二极管等器件构成一个简易的八路抢答器。利用了单片机的按键复位电路、时钟电路、定时中断等电路，设计的抢答器具有实时显示抢答功能。 1.2设计要求 （1）设计一个可供8人进行抢答的抢答器。 （2）系统设置复位按钮，按动后，重新开始抢答。 2设计方案及原理 2.1设计方案 （1）复位电路 89C52的复位输入引脚RST为89C52提供了初始化的手段，可以使程序从指定处开始执行，在89C52的时钟电路工作后，只要RST引脚上出现超过两个机器周期以上的高电平时，即可产生复位的操作，如果RST保持高电平，则单片机循环复位。只有当RST由高电平变低电平以后，89C52才从0000H地址开始执行程序。本系统采用按键复位方式的复位电路。 （2）时钟电路 89C52的时钟可以由两种方式产生，一种是内部方式，利用芯片内部的振荡电路；另外一种为外部方式。本论文根据实际需要和简便，采用内部振荡方式。89C52内部有一个用于构成振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别是此放大器的输入端和输出端。这个放大器与作为反馈元件的片外晶体或陶瓷谐振器一起构成一个自激振荡器。 （3）输入电路 抢答器输入信号由八个小按键控制，八个按键连接在P2口当有键按下的时候，就产生了有效的输入信号，使与这个按键相连的引脚变为低电平,产生一个低电平的输入信号。 2.2系统组成框图 该系统的组成框图如图1所示，在89C52单片机的P2口接上八个开关用于八路抢答；P3.2口接启动开关，用于主持人控制抢答是否开始；在RST脚接复位开关用于清零；在P1.0口接蜂鸣器用于开始提示和超时后报警；在P0口接三个数码管
8线总线收发器SN74LVCC3245的原理及应用 在新一代电子产品设计与应用中，低功耗和高速度已经成为数字电路设计的发展趋势。但是众所再知，芯片的功耗与频率成正比关系，这两个看似不可调和的矛盾，最终导致了各种低压数字器件的出现。如TI公司的TMS320F2812就采用了核心1.8V和外围电路由3.3V供电的架构，但这也同时带来了新的问题，就是大多数外围数字芯片仍为TTL或CMOS逻辑电平，当把微处理器I/O电压移植到较低的节点，而外设仍留在电压较高的节点时，经常会出现微处理器与外设I/O之间电压不匹配的现象。 针对上述问题，德州仪器（TI）推出了AVC及LVC等多款新型双电源电平转换收发器，从而为运行于不同电压节点上的接口设备提供了理想的选择。这些转换产品能够在1.5V、1.8V、2.5V、3.3V与5V电压节点之间进行灵活的双向电平转换，因此非常适用于便携式消费类电子产品、网络、数据通信及计算应用领域。TI的新型双电源电平转换器件能够在保持信号完整性及速度不变的情况下，在接口电压完全不同的两个设备之间进行通信。此外，该系列器件还提供全面的可配置性，如果采用AVC技术，则每条轨可从1.4V配置为3.6V，而采用LVC技术则可从1.65V配置为5.5V。本文介绍带有三态输出且输出电压可调的8线总线双向电平转换器SN74LVCC3245的原理及应用。 1 SN74LVCC3245简介 SN74LVCC3245是8位正逻辑总线收发器，它有两个独立供电电源轨。其中B口被用来跟踪Vccb电压，可以接收的电压范围为3V到5.5V，与此相对应的A口则用来跟踪VCCA电压，可以接收的电压范围为2.5V到3.6V。这种结构允许数字逻辑从一个供电电压为3.3V的系统环境转换到一个供电电压为5.5V的系统环境，反之亦然。 SN74LVCC3245可以应用于数字总线间的异步通讯，完全数据从A总线到B总线或B总线到A 总线的数字传递，传递方向取决于方向控制引脚DIR上的逻辑电平。输出允许引脚OE可以用来禁用器件，这样可对总线进行有效隔离。这些控制电路（DIR，OE）是由VCCA供电的。图1示出SN74LVCC3245的引脚排列。 SN74LVCC3245双向电平转换器具有如下主要特点： ·双向电压转换； ·A口输出电压范围为2.3V～3.6V；B口输出电压范围为3V～5.5V； ·控制输入信号VIH/VIL逻辑电平参数VCCA的电压 2 真值表和内部逻辑 表1是SN74LVCC3245的逻辑真值表，当OE和DIR均为低电平时，数据由B口传输到A口；当OE为低电平而DIR为高电平时，数据由A口传输到B口；如果OE为高电平，则器件将与外部总线隔离。
一、功能简介 1、功能说明 抢答器可以根据抢答情况，显示优先抢答者的号数，同时蜂鸣器发声，表示抢答成功。抢答器由抢 答，编码，优先，锁存，数显及复位电路组成，它的组成原理图如图1所示。 2、电路原理简介 该抢答器电路可同时进行八路优先抢答。按键按下后，蜂鸣器发声，同时（数码管）显示优先抢答 者的号数，抢答成功后，再按按键，显示不会改变，除非按复位键。复位后，显示清零，可继续抢 答。SB1～SB8 为抢答键；SB9 为复位键；CD4511 是一块含BCD—7 段锁存/译码/驱动电路于一 体的集成电路，其中1、2、6、7 为BCD 码输入端，9～15 脚为显示输出端，3 脚（LT）为测试 验出端，当"LT"为0 时，输出全为1，4 脚（BI）为消隐端，BI 为0 时输出全为0，5 脚(LE)为锁 存允许端，当LE 由"0"变为"1"时，输出端保持LE 为0 时的显示状态。16 脚为电源正，8 脚为电 源负。555 及外围电路组成抢答器声响电路。整个电路可以采用4.5-9V 直流供电。
元件清单
二、电路所需器件介绍 1、CD4511 BCD-7 段译码驱动器
CD4511 是常用的七段显示译码驱动器，它的内部除了七段译码电路外，还这有锁存电路和输 出驱动器部分，具有输出电流大，最大可达25mA,可直接驱动LED 数码管。CD4511 由4 个输入端 A/B/C/D 和7 个输出端a~g，它还具有输入BCD 码锁存、灯测试和熄灭控制功能，它们分别由锁存 端LE、灯测试LT、熄灭控制端BI 来控制。引脚图如2 所示，真值表如图3 所示。 2、时基电路TLC555 TLC555 与NE555 参数基本相同，但TLC555 为
mcp2510的can总线收发器程序 pcbomb 发表于 2008-6-30 14:47:00 阅读全文(769) | 回复(1) | 引用通告(0) | 编辑 ＃i nclude
八路抢答器实验报告-标准化文件发布号：（9456-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
八路智力竞赛抢答器设计 一．实验目的 掌握抢答器的工作原理及其设计方法。 学会用Multisim8软件操作实验内容。 掌握设计性试验的实验方法 二．实验要求 八路智力竞赛抢答器功能要求： 基本功能： 1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是0、1、2、3、4、5、6、7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 扩展功能： 1．抢答器具有定时抢答的功能。当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示。 2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统封锁输入电路，禁止选手超时后抢答，时间显示器上显示00. 三．实验原理
根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答及报警功能。 比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间。当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。若定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。若选手在定时时间内按动抢答按钮时，抢答器要完成以下四项工作：1.优先编码器电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号； 2.扬声器发出短暂声响，提醒节目主持人注意； 3.控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 4.控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。当选手将问题回答完毕时，主持人操作控制开 关，使系统回复到禁止工作状态，以便进行下一轮抢答。 上述方案所示抢答器的工作过程：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过译码器和七段数码显示器，将最先抢答的该
题目八路抢答器 组员徐峰潘倩倩黄丹 刘奎响陈卓_
电工电子技术课程设计任务书
目录 1、总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1 2、显示电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2 3、编码模块电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3 4、减计时电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4 5、秒脉冲产生电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6 6、总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8 7、总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10 8、元件清单. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11 参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . .13 设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
—實訓总结報告— 实训题目：抢答器的分析与制作 班级：机电ZB42903 学号：2009672963 姓名： 指导老师： 起止时间：
目录 摘要 (1) 第一章绪论 (2) 1.1 实训任务和目的 (2) 1.2 实验仪器 (2) 1.3 实训内容 (2) 第二章抢答器工作原理 (3) 2.1抢答器的基本原理框架图 (3) 2.2 555定时器的原理及原理图 (3) 2.3 CD4511的原理及原理图 (4) 2.4 电路分析（见下页图2.3） (5) 第三章实训步骤 (6) 3.1元器件准备 (6) 3.2 焊接技术 (6) 3.3实训具体步骤 (7) 第四章调试 (8) 4.1调试步骤 (8) 4.2 使用方法 (8) 第五章感想与收获 (9) 5.1 感想 (9) 5.2 收获 (9)
摘要 数字电子技术已经广泛的应用于计算机，自动控制，电子测量仪表，电视，雷达，通信等各个领域。例如在现代测量技术中，数字测量仪表不仅比模拟仪表精度高，功能搞，而且容易实现测量的自动化和智能化。随着集成技术的发展，尤其是中,大规模和超大规模集成电路的发展，数字电子技术的应用范围将会更广泛地渗透到国民经济的各个部门，并将产生越来越深刻的影响，随着现代社会的电子科技的迅速发展，要求我们我们理论要联系实际，数字电子逻辑课程的设计的进行使我们有了这个非常关键的机会。 抢答器的这一产品是各种竞赛中不可缺少的设备，它的发展也是比较快的，从一开始的只具有抢答锁定功能的一个电路，到现在具有定时，复位，报警（即声响提示，屏幕显示，按键发光等各种功能的合并。便于各种节目的公平，公正，易于监督等优点客服了以前的举手问答。 本报告先分析了抢答器的原理，再对各种芯片功能的介绍，分析其在电路的用途，单元电路设计以及总体电路设计进行仿真结果分析。 【关键词】：数显、组装、调试 1
课程设计报告 课程名称：电子技术课程设计 设计题目：八路抢答器 专业：自动化 班级：二班学号： 学生： 时间：2016年10月24日～11月25日 ―――――――以下指导教师填写―――――分项成绩：出勤成品答辩及考核 总成绩：总分成绩 指导教师：
课程设计报告要求和成绩评定 1 报告基本容 前言，目录，任务书，正文，参考文献。 2 书写用纸 A4复印纸。 3 书写要求 主要部分手工双面或单面书写（计算机绘图等指定容可打印），字迹清楚，每页20行左右，每行30字左右，排列整齐；页码居中写在页面下方；纸面上下左右4侧边距均为2厘米。 前言和目录合写作为第一页；参考文献接正文书写，不另起页。 公式单占一行居中书写；插图要有图号和图题，图号和图题书写在插图下方；表格要有表号和表题，表号和表题在表格上方书写；物理量单位和符号、参考文献引用和书写以及图纸绘制要符合有关标准规定；有关细节可参考我院《毕业设计成品规》。 4 装订 装订顺序：封面，前言和目录，任务书，正文及参考文献，图纸，封底；左边为装订边，三钉装订，中间钉反向装订。 5 成绩评定 课程设计成绩由出勤（10分）、报告书写规性及成品[注]质量（30分）、答辩及考核（60分）三部分成绩合成后折合为优秀（90－100分）、良好（80－89分）、中（70－79分）、及格（60－69分）或不及格（60分以下）。 注：成品含义由课程设计任务书规定，除课程设计报告外，还可以包括图纸、计算机程序、制作品、实验或测试方案等。
大学电气工程学院 电子课程设计前言 电子课程设计是学生在修完“数字电子技术基础”、“模拟电子技术基础”和“电子技术基础实验”后开设的设计课程。目的是锻炼学生综合运用电子技术基础知识以及动手的能力，提高学生使用中规模集成芯片以及调试较大型电子系统的能力，同时了解基本逻辑单元电路在实际生活中的应用，为今后进行复杂的综合型电子系统的设计和调试打下基础。 通过课程设计，使学生加强对数字及模拟电子技术的理解，学会查阅资料、方案比较、方案选择以及原理图设计、计算、制作、调试等基本技能，增强分析、解决实际问题的能力。 目录 1、任务书 (2) 1.1 电子课程设计任务及要求 (2) 2、正文及参考文献 (4) 2.1设计指标 (4) 2.2设计思想及设计框图 (4) 2.3元件参数、型号及逻辑功能表 (6) 2.4电路仿真图及原理分析 (11) 2.4.1功能电路 (11) 2.4.2控制电路 (11) 2.5安装调试 (14) 2.6参考文献 (14)
密级： NANCHANG UNIVERSITY 实训论文（设计） THESIS OF BACHELOR （2011—2012年） 中文题目: 八路抢答器的设计与制作英文题目： 学院：南昌大学共青学院 系别：信息工程系 专业班级：应用电子技术 学生姓名：xxx xxx 学号：14 23 指导教师： 二○一一年十二月
摘要 当今的社会竞争日益激烈，选拔人才，评选优胜，知识竞赛之类的活动愈加频繁，那么也就必然离不开抢答器。而现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。因此，我们制作了这款简易八路抢答器屏弃了成本高，体积大，而且操作复杂。我们采用了数字显示器直接指示，自动锁存显示结果，并具有复位的设计思想，本抢答器通过十分巧妙的设计仅用两块数字芯片便实现了数显抢答的功能，与其他抢答器电路相比较有分辨时间极短、结构简单、成本低、制作方便等优点，并且还有按键报警功能。 抢答器在抢答过程中，为了知道哪一组或哪一位选手先答题，必须要设计一个系统来完成这个任务。如果在抢答中，靠视觉很难判断哪组先答题。利用数字芯片系统来设计抢答器，使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出那组优先答题。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。经过布线、焊接、调试等工作后数字抢答器成形。 关键词：CD4511、抢答、数显
Abstract The modern society increasingly fierce competition, the selection of talent, selection, knowledge contest winners activities such increasingly frequent, so must leave vies to implement. But now the responder has a digital device, the intelligent direction, this will necessarily improves vies to implement the cost. Now that the small-scale knowledge competition more and more, the operation is simple, economic and practical small vies to implement will certainly market. Therefore, we made this kind of simple eight line vies to implement reject the high cost, big volume and complex operation. We adopted digital display direct instructions, automatic latch showed results, and have reset design ideas, this vies to implement through very clever design with only two digital chip then realized digtal vies to function, and other scare-answering decoder circuit compared have tell time is very short, simple structure, low cost, convenient, and production and buttons alarm function. Contest in the responder process, in order to know which group or which one player first answer, must design a system to finish the task. If in the contest, it is difficult to judge by visual which group first answer. Using digital chip system to implement, make design contest above problems were solved, even if the two groups of vies time difference microseconds, also can distinguish the group of priority answer.Digital vies to implement by corpus circuit and expansion circuit composed. Priority coding circuit, latches, decoder circuit will be the team's input signal on the display output, With the control circuit and the host switches on the alarming circuit, the above two parts subject circuit. After wiring, welding, commissioning work digital vies to implement forming. Keywords: CD4511, vies, digital
数字电子技术 课程设计任务书 专业 班级 姓名 学号 指导老师 年月日 学院
目录 摘要 第一章设计技术要求 第二章系统的组成框图及工作原理第三章单元电路设计 1.1 抢答电路的设计 1.2 定时电路的设计 1.3 报警电路的设计 1.4 时序控制电路的设计 第四章整机电路的设计 第五章元件清单 第六章参考文献 第七章设计总结
摘要 进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。 主要介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器除具有基本的抢答功能外，还具有定时、计时和报警功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能，若超过抢答时间则抢答无效。 该抢答器主要运用到了编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS279芯片实现对号码的锁存，采用74LS192实现十进制的减法计数，采用555芯片产生秒脉冲信号来共同实现倒计时功能。 关键词: 抢答器编码译码定时报警 第一章设计技术的要求 （1）设计8路抢答器，编号与参赛选手一一对应。 （2）具有优先显示抢答序号及时间的功能并禁止其他选手的抢答。（3）主持人预置抢答时间，控制比赛的开始与结束。 （4）报警电路：主持人按下“开始”键时报警并进入抢答状态；当抢答者发出抢答信号时报警提示；在规定抢答终止时间到时报警。 第二章系统的组成框图及工作原理 抢答器的组成框图