本科毕业设计 学院 专业 年级 姓名 设计题目宽带低噪声放大器设计 指导教师职称 ****年* 月* 日
目录 摘要 (1) Abstract. (1) 1概述 (1) 2低噪声放大器设计的原理 (2) 2.1噪声系数 (2) 2.2低噪声放大器的功率增益以及分配电压增益 (2) 2.3端口驻波比 (3) 2.4工作带宽与增益平坦度 (3) 2.5动态范围以及压缩点 (3) 2.6三阶截断点 (4) 2.7低噪声放大器的稳定性 (4) 3器件的选择 (4) 3.1放大器的选择 (5) 3.2放大器的介绍 (5) 3.3电源的供电 (5) 3.4选用器件的介绍 (5) 4模拟电路设计 (5) 4.1方案选择 (6) 4.2模拟电路设计 (6) 4.3电源电路 (6) 5电路的调试 (8) 5.1调试过程 (8) 5.2测试结果 (8) 5.3系统的改进措施 (10) 6总结 (11) 参考文献 (11)
宽带低噪声放大器设计 学生姓名：*** 学号：*********** 学院：专业： 指导老师：职称： 摘要：本文介绍了一个15V单电源供电的低噪声放大器设计，设计采用三级级联的方式。该系统主要是宽带低噪声放大器，为了满足要求，采用了高速运算放大器μa741作为前两级放大，末级用CA3140作为功率放大电路。测试结果表明，放大倍数为100倍，带宽有1MHz。 关键词：μa741；放大器；带宽；噪声系数 The design of the low noise amplifier with broadband Abstract: This article describes the design of a single 15V power supply and low noise amplifier. The system has three amplifier consisted ofμa741 and CA3140, which meet the requirements of broadband and low noise. Test results show that a amplifier with bandwidth 1MHz is 100 times. Keywords: μa741；amplifier；Bandwidth；noise figure 1概述 我们知道低噪声放大器是射频电路的重要组成部分，并且在有源滤波器等电子电路当中宽带低噪声放大器起着重要作用。而且在射频微波电路当中，放大器也起着重要作用，它的好坏直接决定了射频微波电路的功能的实现，具有很重要的现实意义，所以在制做低噪声放大器的时候我们要注意它的各项指标是否能够达标。 除此之外，我们知道随着社会的发展，以及各项科学技术的发展，对通信带宽的要求也越来越宽因此各种通信设备在宽频带上的工作要求不再是以前的一个或者几个频点。由于我国对放大器设计的技术相对来说还不算很先进，所以更需要后起之秀对放大器设计进行进一步的探索和研究。 随着时代的发展，人们对通信质量的要求也更高，其中包括要使工作频率更高、工作频率更宽以及噪声系数更小，这已经成为各项科学技术设备发展的趋势。本文介绍了一种比较简单易行的宽带低噪声放大器设计方法。本设计利用具有低噪声，高速运算的放大器μa741，以及DC-DC交换器TPS61087DCR作为此宽带的噪声放大器
实现直接数字频率合成器的三种技术方 案 [日期：2004-12-7] 来源：电子技术应用作者：杭州商学院信息 与电子工程学院姜田华 [字体：大中 小] 摘要：讨论了DDS的工作原理及性能性点，介绍了目前实现DDS常用的三种技术方案，并对各方案的特点作了简单的说明。 关键词：直接数字频率合成器相位累加器信号源现场可编程门限列 1971年，美国学者J.Tierney等人撰写的“A Digital Frequency Synthesizer”-文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新给成原理。限于当时的技术和器件产，它的性牟指标尚不能与已有的技术盯比，故未受到重视。近1年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis简称DDS或DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 1 DDS基本原理及性能特点 DDS的基本大批量是利用采样定量，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图1来表示。 相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs，加法器将控制字 k与累加寄存器输出的累加相位数据相加，把相加后的结果送到累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位加累加。由此可以看出，相位累加器在每一个中输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的出频率就是DDS输出的信号频率。 用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址。这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。波形存储器的输出送到D/A转换器，D/A转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。
1 JANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告基于FPGA的直接数字频率合成器设计 学院：电气信息工程学院 专业：电子信息工程 班级： 姓名： 学号： 指导教师：戴霞娟、陈海忠 时间: 2015.9.24
1 目录 绪论.......................................................................................... 错误！未定义书签。 一、背景与意义 (2) 二、设计要求与整体设计 (2) 2.1 设计要求 (2) 2.2 数字信号发生器的系统组成 (3) 2.3 DDS技术 (3) 三、硬件电路设计及原理分析 (4) 3.1 硬件电路设计图 (4) 3.2 设计原理 (5) 四、程序模块设计、仿真结果及分析 (5) 4.1顶层模块设计 (6) 4.2分频模块设计 (6) 4.3时钟模块设计 (11) 4.4数据选择模块设计 (12) 4.5正弦波产生模块设计........................................................ 错误！未定义书签。 4.6三角波产生模块设计 (15) 4.7方波产生模块设计............................................................ 错误！未定义书签。 4.8锯齿波模块设计 (18) 五、软硬件调试 (21) 5.1正弦波 (22) 5.2锯齿波 (22) 5.3方波 (23) 5.4三角 (23) 六、调试结果说明及故障分析 (24) 七、心得体会 (24) 八、参考文献 (25) 九、附录 (25)
中国科技核心期刊 基于AD9858的小型宽带高分辨率频率合成器设计 张 冰1 钱时祥2 (1.中国电子科技集团公司第四十一研究所 青岛 266555;2.电子测试技术国防科技重点实验室 青岛 266555) 摘 要:针对目前频率合成器的小型化、高分辨率的要求,本文介绍了一种基于AD9858的小型、宽带、高分辨率的频率合成器设计。通过充分发挥AD9858专用DDS 芯片的各项功能,对传统的DDS +PLL 式频率合成器的设计进行改进,并给出了设计方法及时序控制设置。测试结果表明:这种方式设计的频率合成器在获得优良的相位噪声、快速的频率切换速度,较高的频率分辨率等指标的同时,降低了频综器件的功耗,减小了体积,这对于频率合成器的小型化研究有很高的参考价值。关键词:直接数字频率合成器;PLL ;AD9858中图分类号:TN74 文献标识码:A Design of miniature broadband high resolution frequency synthesizer based on AD9858 Zhang Bing 1 Qian Shixiang 2 (1.The 41st Institute of China Electronics Technology group Corporation ,Qingdao 266555,China ;2.National Key Laboratory for Electronic Measurement Technology ,Qingdao 266555,China ) Abstract :In consideration of t he requirement of miniat ure and high resolution on t he frequency synthesizer recently ,t his paper has presented a design of miniat ure broadband and high resolution frequency synt hesizer based on AD9858.Improvedon t he traditional design of DDS +PLL frequency synt hesizer t hrough t he f ull utilization of different f unctions of AD9858special DDS chip s ,t he paper introduces t he design of t he project and t he setting of time sequence control.The test result s indicate that t he frequency synt hesizer which designed by t he above met hod obtains t he specifications of excel 2lent p hase noise ,fast frequency switching speed ,high frequency resolution and meanwhile decrease t he power consump 2tion and the volume of frequency synt hesizer component s.It has considerable reference value for t he miniat urization researchof frequency synt hesizer. K eyw ords :direct digital synt hesizer (DDS );p haselocked loop ;AD9858 作者简介:张冰,女,助理工程师,主要从事微波毫米波接收机的研发工作。 0 引 言 近年来,基于DDS +PLL 的混合式频率合成技术得 到了大量的深入研究。这种技术是在充分继承传统频率合成方法的优点的基础上,将DDS 的快速、高分辨率和PLL 环路的宽带、低相噪等有机结合,有效地解决了频率合成器对相位噪声,频率切换速度、分辨率,体积和功耗等的要求,其研究成果已在诸如通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等领域中被广泛应用。 本文旨在对传统的DDS +PLL 方式加以改进,充分利用AD9858芯片的高性能与PLL 电路相结合,设计出高分辨率、宽带、转换时间短、功耗低、体积小的频率合 成器[127]。 1 AD9858简介与新型的DDS +PLL 设计原理 1.1 AD9858简介 AD9858是美国Analog Devices 公司生产的适用于高 速直接频率合成器的DDS 芯片,外部时钟可达2GHz ,内 部集成了32b 频率累加器、32b 相位累加器、10位高速正交D/A 转换器以及调制和控制电路,可在单片上完成频率调制、相位调制、幅度调制等多种功能。此外,AD9858内部还集成有一个150M Hz 的数字锁相环(digital PLL )和一个2GHz 的模拟乘法器(analog multiplier ),为DDS 、PLL 和Mixer 的组合运用打下了良好基础。 — 26—
英文原文 Modulating Direct Digital Synthesizer In the pursuit of more complex phase continuous modulation techniques, the control of the output waveform becomes increasingly more difficult with analog circuitry. In these designs, using a non-linear digital design eliminates the need for circuit board adjustments over yield and temperature. A digital design that meets these goals is a Direct Digital Synthesizer DDS. A DDS system simply takes a constant reference clock input and divides it down a to a specified output frequency digitally quantized or sampled at the reference clock frequency. This form of frequency control makes DDS systems ideal for systems that require precise frequency sweeps such as radar chirps or fast frequency hoppers. With control of the frequency output derived from the digital input word, DDS systems can be used as a PLL allowing precise frequency changes phase continuously. As will be shown, DDS systems can also be designed to control the phase of the output carrier using a digital phase word input. With digital control over the carrier phase, a high spectral density phase modulated carrier can easily be generated. This article is intended to give the reader a basic understanding of a DDS design, and an understanding of the spurious output response. This article will also present a sample design running at 45MHz in a high speed field programmable gate array from QuickLogic. A basic DDS system consists of a numerically controlled oscillator (NCO) used to generate the output carrier wave, and a digital to analog converter (DAC) used to take the digital sinusoidal word from the NCO and generate a sampled analog carrier. Since the DAC output is sampled at the reference clock frequency, a wave form smoothing low pass filter is typically used to eliminate alias components. Figure 1 is a basic block diagram of a typical DDS system design.The generation of the output carrier from the reference sample clock input is performed by the NCO. The basic components of the NCO are a phase accumulator and a sinusoidal ROM lookup table. An optional phase modulator can also be include in the NCO design. This phase modulator will add phase offset to the output of the phase accumulator just before the ROM lookup table. This will enhance the DDS system design by adding the
SET GND GND +1.1V One Technology Way ? P.O. Box 9106 ? Norwood, MA 02062-9106 ? 781/329-4700 ? World Wide Web Site: https://www.doczj.com/doc/5b4559180.html, Rev. A | Page 1 of 2 AN-423应用笔记 R SET 引脚处的电压为(内部)控制放大器反馈环路的一部分，不得以外部方式予以更改。R SET 调制电路(图2)以Q1为可变电阻，以R2为固定限流电阻，以防Q1过度开启。当Q1工作于截止频率附近时，C1可以抑制噪声。R1则可降低输入阻抗，从而进一步抑制噪声。Q1上为完全调制AD9850输出所必需的输入电压约为1.5 v p-p ，直流失调约为2.3 v ，见图4。 直接数字频率合成器AD9850的幅度调制 作者：Richard Cushing ，应用工程师 本应用笔记将提供一种对AD9850 DDS 的输出电流进行电压控制或幅度调制的方法，其中以一种增强型MOSFET 取代R SET 固定电阻；并利用一种宽频RF 变压器将DDS DAC 输出结合起来，以产生一种对称的AM 调制包络。速率超过50 kHz 时实现合理线性度的调制是可能的。AD9850 DDS 的输出电流(最大20mA)一般通过从RSET(引脚12)输入到接地的一个固定电阻设定。DAC 输出为单极性且互补(180度相位差)。 采用增强型MOSFET 符合单电源理念。这种设计较为简单，并可尽量减少器件数量。将I OUT 和I OUTB DAC 输出结合于一个中心抽头型宽频RF 变压器之中可产生一个对称的调制包络，如图1(A)所示。图1(B)所示为不结合两个输出而仅仅采用一个输出的效应——非对称幅度调制。两种配置均采用同一信号进行调制。 图2. R SET 改变 图1. 对称(A)和非对称(B)幅度调制包络
HADF4351S集成VCO的宽带频率合成器模块 HADF4351S是由ADF4351芯片集成设计的宽带频率合成器模块，输出频率35MHz致4400MHz，可实现小数N分频或整数N分频锁相环(PLL)频率合成器。HADF4351具有一个集成电压控制振荡器(VCO)，其基波输出频率范围为2200 MHz至4400 MHz。此外，利用 1/2/4/8/16/32/64分频电路，可以产生低至35 MHz的RF输出频率。所有片内寄存器均通过简单的三线式接口进行控制。该模块采用5 V 电源供电，内置低纹波3.3V稳压芯片，因此对5V供电要求不高。 该产品按照军工标准生产和设计，尺寸小集成度高，采用邮票孔表贴封装和金属全屏蔽设计，可以减少模块的电磁辐射，电磁兼容性比较好。 特点： ※输出频率范围：35 MHz至4400 MHz ※输出幅度范围：-4dBm至2dBm
※小数N分频频率合成器和整数N分频频率合成器 ※具有低相位噪声2GHz输出时10KHz相噪是-93dBc/Hz ※均方根(RMS)抖动：小于0.4 ps rms（典型值） ※电源电压：4.5V至6.5 V ※三线式串行接口 ※模拟和数字锁定检测 ※在宽带宽内快速锁定 ※输入参考频率10MHz致105MHz最小输入幅度0.7 V p-p ※具有失锁输出保护功能 ※封装形式：表面贴28×22 ×7 ※工作环境温度：-20～+50℃ 应用领域： ※无线基础设施（W-CDMA、TD-SCDMA、WiMAX、GSM、PCS、DCS、DECT） ※军工通讯设备 ※无线测试设备 ※无线局域网(LAN)、有线电视设备
典型应用： GND 4.5-6.5V RFoutA- 10-105MHz RFoutA+ 35-4400MHz LD CLK DATA LE PCB安装尺寸：外框28×22×7mm焊盘1.5×4mm 模块引脚说明： 1．电压输入5V 2．电压负或地 3．参考频率输入10-105MHz 最小幅度0.7Vp-p 4．地 HADF4351S
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验 1 实验目的 (1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。 (2) 掌握使用Quartus Ⅱ原理图输入设计程序。 2 实验仪器 （1）GW48系列SOPC/EDA 实验开发系统 （2）配套计算机及Quartus II 软件 3 实验原理 直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。 传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。 为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式： )2(sin n clk f M f (1) 这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，
直接数字频率合成知识点汇总（原理_组成_优缺点_实现） 直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。 直接数字频率合成原理工作过程为： 1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。 2、两种方法可以改变输出信号的频率： （1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。 （2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加，累加器的值作为查表地址。 3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。 直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。DDS的实质是对相位进行可控等间隔的采样。 直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽 输出频率带宽为50%fs（理论值）。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。 （2）频率转换时间短
直接数字频率合成器（DDS） 实验报告 课程名称电类综合实验 实验名称直接数字频率合成器设计 实验日期2015.6.1—2013.6.4 学生专业测试计量技术及仪器 学生学号114101002268 学生姓名陈静 实验室名称基础实验楼237 教师姓名花汉兵 成绩
摘要 直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS 或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。其输出频率及相位均可控制，且能输出正弦波、余弦波、方波、锯齿波等五种波形，经过转换后在示波器上显示。经控制能够实现保持、清零功能。除此之外，还能同时显示出频率控制字、相位控制字和输出频率的值。实验要求分析整个电路的工作原理，并分别说明了各子模块的设计原理，依据各模块之间的逻辑关系，将各电路整合到一块，形成一个总体电路。本实验在Quartus Ⅱ环境下进行设计，并下载到SmartSOPC实验系统中进行硬件测试。最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。 关键词：Quartus Ⅱ直接数字频率合成器波形频率相位调节 Abstract The Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last. Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment
ADI ADF4355微波宽带(54－6800 MHz)频率合成器解决方 案 ADI公司的ADF4355是微波宽带(54-6800MHz)可实现小数N分频或整数N分频锁相环(PLL)的频率合成器,高分辨率38位模数,低相位噪声电压控制振荡器(VCO),可编程 1/2/4/8/16/32/64分频输出,模拟和数字电源为3.3 V,主要用在无线基础设施 （W-CDMA,TD-SCDMA,WiMAX,GSM, PCS,DCS,DECT）,点到点/点到多点微波链路,卫星/VSAT ,测试设备/仪器仪表和时钟产生.本文介绍了ADF4355主要特性,框图和几种应用电路,以及评估板EV-ADF4355SD1Z主要特性,电路图,材料清单和PCB设计图. The ADF4355 allows implementation of fractional-N or integer-N phase-locked loop (PLL) frequency synthesizers when used with an external loop filter and an external reference frequency. A series of frequency dividers permits operation from 54 MHz to 6800 MHz. The ADF4355 has an integrated VCO with a fundamental output frequency ranging from 3400 MHz to 6800 MHz. In addition, the VCO frequency is connected to divide by 1, 2, 4, 8, 16, 32, or 64 circuits that allow the user to generate RF output frequencies as low as 54 MHz. For applications that require isolation, the RF output stage can be muted. The mute function is both pin and software controllable. Control of all on-chip registers is through a simple 3-wire interface. The ADF4355 operates with analog and digital power supplies ranging from 3.15 V to 3.45 V, with charge pump and VCO supplies from 4.75 V to 5.25 V. The ADF4355 also contains hardware and software power-down modes. ADF4355主要特性: RF output frequency range: 54 MHz to 6800 MHz Fractional-N synthesizer and integer-N synthesizer High resolution 38-bit modulus Low phase noise, voltage controlled oscillator (VCO) Programmable divide by 1, 2, 4, 8, 16, 32, or 64 output Analog and digital power supplies: 3.3 V Charge pump and VCO power supplies: 5.0 V typical Logic compatibility: 1.8 V Programmable dual modulus prescaler of 4/5 or 8/9
龙源期刊网 https://www.doczj.com/doc/5b4559180.html, 数字PPL频率合成器的原理与使用 作者：伊力多斯·艾尔肯 来源：《中国科技博览》2013年第36期 中图分类号：TN742.1 文献标识码：A 文章编号：1009-914X（2013）36-0323-01 中波广播发射机载波频率振荡器能在531KHZ--1602KH频段内提供，1KHZ为间隔的1071个频率点。这些频点的载波振荡频率稳定度和精度都应满足系统的性能要求，并能迅速变换。显然常用的晶体振荡器无法满足上述要求，因为尽管晶体振荡器能提供高稳定的振荡频率，但其频率值单一，只能在很小的频率段内进行微调。频率合成技术则是能够实现上述要求的一种新技术，数字PLL频率合成器是目前应用最广泛的一种频率合成器，它与模拟PLL频率合成器的区别在于数字PLL中采用除法器（分频器），而不是用频率减法器来降低输入鉴相器频 率的。由于分频器可以很方便的用数字电路来实现，而且还具有可储存可变换的功能。因此它比一般的模拟PLL频率合成器更方便、更灵活。此外，数字电路易于集成和超小型化。 PLL即相位锁定环路，它是自动控制两振荡信号频率相等和相位同步的闭环系统，频率合成是指用可变分频器的方法将一个（或多个）基准频率信号转换为频率按比例降低或升高的另一个（或多个）所需频率信号的技术，采用PLL技术的频率合成器称为锁相环路频率合成 器，图（1）所示为数字PLL合成器的原理框图。它主要有鉴相器（PD），压控振荡器（VCO），基准晶体振荡器，基准分频器（1/R），前置分频器（1/K），可编程分频器也叫程控分频器（1/N），低通滤波器（LPF）等组成。可编程分频器的分频系数N由二进制码Po---Pn制定（如图1）。 其中鉴相器（PD）是完成压控振荡器（VCO）的输出信号U0（t），经前置分频和程控分频的信号Uf（T）与输入信号Ui（t）的相位比较，得到误差相位Φe（t）=Φf（t）-Φi（t），产生一个输出电压Ud（t），这个电压的大小直接反映两个信号相位差的大小，电压的极性反应输入信号Ui（t）超前或滞后于Uf（t）的相对相位关系。由此可见，PD在环路中是用来完成相位差电压转换作用，其输出误差电压是瞬间相位的函数。低通滤波器（LPF）滤除Ud （t）中的高频分量与噪声成分，得到控制信号Uc（t），压控振荡器（VCO）受Uc（t）控
基于4046的频率合成器设计
目录 一、内容摘要 (2) 二、设计目的 (2) 三、主要参数指标 (2) 四、总体方案及原理 (2) 五、各模块设计方法 (3) A．振荡源模块设计 (3) B. M分频电路模块设计 (3) C．N分频模块的设计 (4) D. 锁相环模块设计 (5) 六、调试方法 (8) 七、测试结果 (8) 八、结果分析 (8) 九、参考文献 (9)
一、内容摘要 频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通 过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路叫频率合成器。实际的频率合成设备有：直接频率合成，即DDS技术；锁相环频率合成技术，即PLL；DDS+PLL技术。频率合成器是现代电子系统的重要组成部分。在通信、雷达和导航等设备中应用广泛。 本设计是基于CD4046的PLL频率合成器。由振荡源输出一个精准度很高的频率为本次设计提供一个高精准、高稳定度的100Hz参考频率。通过N 分频电路和CD4046锁相环实现在一定范围内基于100Hz步进的任意频率的合成。 二、设计目的 运用本学期集成电路的知识设计一个基于4046的频率合成器，在设计、制作和调试过程中，熟练掌握和运用4046锁相环集成芯片的使用。 三、主要参数指标 1.频率合成器范围：800KHz——900KHz 2.步进：100Hz 四、总体方案及原理 整个设计如图所示分成四个模块，振荡产生模块、M分频模块、锁相环模块和N分频模块。 由振荡源及固定M分频产生精准的100Hz基准频率；由减法计数器配合拨码开关产生0——9999的任意N分频电路。工作时，基准100Hz和通过N 分频电路产生的 100Hz经过锁相环的 相位比较器产生相 位差，并将此相位差 线性的转换成电压 幅度。这个电压经过
毕业设计（论文）开题报告 题目基于FPGA的直接数字频率合成 专业名称通信工程 班级学号09042138 学生姓名周忠 指导教师刘敏 填表日期2013 年 1 月8 日
一、选题的依据及意义： 直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。其电路系统具有较高的频率分辨率，可以实现快速的频率切换（<20ns）,频率分辨率高（0.01HZ）,频率稳定度高，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点。DDS技术很容易实现频率、相位和幅度的数控调制，广泛用于接收本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合调频无线通信系统 本课题使用可编程器件实现直接数字频率合成设计，它比传统的数字频率合成方式有着显著的优越性，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。 二、国内外研究概况及发展趋势（含文献综述）： 直接数字频率合成(DDS)技术是第三代频率合成技术。20世纪70年代以来，随着数字集成电路和电子技术的发展，出现了一种新的合成方法——直接数字频率合成。它从相位的概念出发进行频率合成，采用了数字采样存储技术，具有精确的相位，频率分辨率，快速的转换时间等突出优点，是频率合成技术的新一代技术。直接数字频率合成作为新一代数字频率技术发展迅速，并显示了很大的优越性，已经在军事和民用领域得到广泛的应用，例如在雷达（捷变频雷达、有源相控雷达、低截获概率雷达）、通信（跳频通信、扩频通信）、电子对抗（干扰和反干扰）、仪器和仪表（各种合成信号源）、任意波形发生器、产品测试、冲击和振动、医学等方面的应用。 DDS技术作为一项具有广泛前景和生命力的频率合成技术，越来越受到人们的重视。随着微电子技术的飞速发展，国外一些大公司Qualcomm、ADI等竞相推出DDS芯片，来满足设计人员的要求。许多性能优良的DDS产品不断的推向市场。 Qualcomm公司推出了DDS系列Q2220Q2230等其中Q2368的时钟频率
https://www.doczj.com/doc/5b4559180.html,/dzdgdq/jsqy/40028.shtml https://www.doczj.com/doc/5b4559180.html,/view/229432.htm?fr=ala0_1 https://www.doczj.com/doc/5b4559180.html,/view/38405.htm?fr=ala0_1_1 直接数字式频率合成器DDS 2010-04-25 18:06 直接数字频率合成技术（Direct DigitalFrequencySynthesis，即DDFS，一般简称DDS）是从相位概念出发直接合成所需波形的一种新的频率合成技术。DDS的工作原理是以数控振荡器的方式，产生频率、相位可控制的正弦波（SineWave）。电路一般包括基准时钟、频率累加器、相位累加器、幅度／相位转换电路、D／A转换器和低通滤波器（LPF）。其中，频率累加器对输入信号进行累加运算，产生频率控制数据（Frequency Data或相位步进量Phase Increment）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度／相位转换电路实质是一个波形存储器（WaveformMemory），以供查表使用。读出的数据送入D／A转换器和低通滤波器。 具体工作过程如下： 每来一个时钟脉冲Fclk，N位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加，把相加后的结果Y送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X相加；另一方面，将这个值作为取样地址值送入幅度／相位转换电路（即波形存储器），幅度／相位转换电路根据这个地址值输出相应的波形数据。最后，经数／模转换（D／AConverter）和低通滤波器（LowPass Filter）将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS合成信号的一个频率周期。 DDS输出信号的频率由式（1）给定： Fout＝（X／Y）×Fclk（1） 例如，我们假定基准时钟为70 MHz，累加器为16位，则： Y＝216＝65，536 Fclk＝70MHz 再假定X＝4096，则： Fout＝4096／65536×70＝4．375MHz 可见，理论上通过设定DDS相位累加器位数频率控制字X和基准时钟Fclk 的值，就可以产生任一频率的输出。而DDS的频率分辨率定义为：Fres＝Fclk／Y（2） 由于基准时钟一般固定，因此相位累加器的位数就决定了频率分辨率。比如上面的例子中，相位累加器为16位，那么频率分辨率就可以认为是16位。位数越多，分辨率越高。 DDS系统一个显著的特点就是在数字处理器的控制下能够精确而快速地处理频率和相位。除此之外，DDS的固有特性还包括：相当好的频率和相位分辨率