Cadence skill语言简介
Cadence提供二次开发的SKILL语言，它是一种基于通用人工智能语言—Lisp 的交互式高级编程语言(LISP即List Processing－表处理，是最早和最重要的符号处理编程语言之一，它于1958年由美国的J. McCarthy提出，LISP在人工智能AI方面获得广泛应用)。
SKILL语言支持一套类似C语言的语法，大大降低了初学者学习的难度，同时高水平的编程者可以选择使用类似Lisp语言的全部功能。所以SKILL语言既可以用作最简单的工具语言，也可以作为开发任何应用的、强大的编程语言。SKILL可以与底层系统交互，也提供了访问Cadence各个工具的丰富接口。用户可以通过Skill语言来访问，并且可以开发自己的基于Cadence平台的工具。
1. Skill语言和Lisp语言的关系
Skill函数提供两种表示法，一种是代数表示法，现在大多数语言采取这种方式，即func( arg1 arg2 ...)，另一种是前缀表示法，类似于Lisp语言，即(func arg1 arg2 ...)。这里举个例子作为对比：
1．代数表示法
procedure( fibonacci(n)
if( (n == 1 || n == 2) then
1
else fibonacci(n-1) + fibonacci(n-2)
)
)
2．前缀表示法
(defun fibonacci (n)
(cond
((or (equal n 1) (equal n 2)) 1)
(t (plus (fibonacci (difference n 1))
(fibonacci (difference n 2))))
)
)
这里可以看到类似Lisp语言的表示法后面有很多右括号，而且函数和参数容易混淆，所以一般推荐还是用常用的类C语言代数表示法
Skill程序就像一个list表，类似Lisp语言，程序的操作就像操作数据(list)一样，可以生成，修改，求值等
2. 关于Skill函数
SKILL语言支持一套类似C语言的语法，初学者有了一定的C语言基础，入门是很容易的。Cadence的工具可以通过CIW，Bindkey，Form，Menu等多种方式调用skill函数，送到skill语言的解释器来执行各种操作。
其中CIW(Command Interpreter Window)，即启动Icfb的第一个窗口，包含一些常用的menu，一个输入行，以及一个输出区域，这里是常用的debug skill程序的地方，当然cadence也提供了Tools->Skill Development，有兴趣的话可以深入研究一下2.1 Skill函数的查阅方法
Skill语言有n多函数，加上众多工具的接口函数，可以用成千上万来形容，初学者可能会感到晕头转向，无从下手。其实只要了解基本的变量，控制语句，输入输出以及一些常用工具的基本函数就可以了，大多数函数都可以用到再查阅。开始学习skill时可以仔细看看SKILL Language User Guide，其他的可以用到时再查阅，这里列出几个经常会用到的文档：SKILL Language Reference －Skill语言相关的函数，Cadence User Interface SKILL Functions Reference －Cadence应用程序图形界面接口函数，Design Framework II SKILL Functions Reference，SKILL Custom Layout Reference，SKILL Schematic Composer Reference分别是Cadence的Design Framework II，版图，电路的接口函数。
当然还有其他众多工具的接口函数，因此Skill需要方便的函数查阅方法，这里列出3种：
1．最简单的方法，看~/CDS.log文件或者CIW的输出区域，把Options-> LogFilter都选上。这里一般可以查阅在图形界面下运行的函数，如图，我们可以看到画path线的函数以及输出结果等
2．在CIW里输入命令startFinder，或者在Terminal上输入cdsFinder& . Finder 适用于至少知道函数名的一部分，这里可以查到函数的用法简介。例如上图我们看到画path的函数是leHiCreatePath()，但这是图形方式的函数，对应skill方式的函数呢用法呢，可以在Finder中输入CreatePath，这样我们就可以看到包含有CreatePath 的所有函数，如图，leCreatePath即是我们想找的函数，这里可以看到简单的用法介绍
3．上面我们查到的关于函数用法的介绍很简单，如何知道其详细介绍呢。当然如果你知道函数在那个文档里，直接打开就行了，如果不知道，就需要打开help的search功能，这里可以查到详细的功能用法。
运行cdsdoc&, 点击Search打开Cadence help的搜索功能，工具会自动启动一个http服务，同时打开搜索网页，启动服务后，你也可以在windows的IE里输入http://hostname:9000/search.htm，同样可以打开搜索页面，需要注意的是，在C:\WINNT\system32\drivers\etc\hosts文件中需要加入hostname对应的ip，如：127.0.0.1 localhost
10.0.10.2 host1
Cadence help的搜索功能默认是用Netscape打开搜索网页，如果没有装Netscape，可能会打不开网页。可以先打开firefox，mozila等浏览器，再启动cadence doc搜索http服务，这样就可以打开搜索网页了
3. Skill语言简介
Skill语言的很多地方和C语言差不多，如变量，函数，控制结构，输入输出等，详细的介绍可以参考User Guide，这里只作简单介绍。
3.1. Skill的变量不需要事先声明，Skill第一次用到是会自动生成变量。变量可以由字符、数字、―_‖ 和―?‖ 组成，注意第一个字符不能是数字和‖?‖。由于Cadence所开发的Skill中的变量、函数都是第一个字母小写，以_为开头的是Cadence的专用函数，为了避免冲突，建议大家函数和变量命名都以大写字母开头。
3.2. Skill的函数的调用方式有三种，
strcat( "Hello" "," " everyone" "!" ) ;常见的类C格式
( strcat "Hello" "," " everyone" "!" ) ;类Lisp语言的格式
strcat "Hello" "," " everyone" "!" ;上面的括号可以省略
返回的结果都是=> "Hello, everyone!"
推荐使用第一种方式，需要注意的是函数和第一个括号之间没有空格，否则会报错如：strcat ( "Hello" "," " everyone" "!" )
=> *Error* eval: not a function - "Hello"
这是调用skill函数的一个常见问题，其它的问题还有：
a. 软件没响应，比如在CIW中输入段代码，软件没有反映，什么结果也没有，一般是因为( )或者‖ ―不成对造成的，一般可以通过键入] 来解决，它表示补充完不对称的括号(可以代替任意多个右括号)，如果还没有响应，键入―] 这时大部分情况下，系统会有响应
b. 数据类型不匹配，如：
strcat( "Mary had a" 5 )
=>*Error* strcat: argument #2 should be either a string
or a symbol (type template = "S") – 5
3.3. Skill List是Skill基于Lisp(List Processing)语言的表现，它是skill数据对象的一个有序集合，skill数据甚至程序本身都可以看作是一个list，这是C语言中所没有的概念。下面是skill list的简单例子
List Explanation
(1 2 3) A list containing the integer constants 1, 2, and 3
(1) A list containing the single element 1
( ) An empty list (same as the special atom nil)
(1 (2 3) 4) A list containing another list as its second element
A). 创建list有以下几种基本的方法：
Specify all the elements of the list literally with the single quote ( ? ) operator. Specify all the elements as evaluated arguments to the list function.
Add an element to an existing list with the cons function.
Merge two lists with the append function.
1)．用' 和list 定义一个list，注意两者的差别
a = 1 => 1
b = 2 => 2
'( a b 3 ) => ( a b 3 )
list( a b 3 ) => ( 1 2 3 )
2)．用cons命令添加一个元素到一个list的头部
result = '( 2 3 ) => ( 2 3 )
result = cons( 1 result ) => ( 1 2 3 )
3)．用append命令合并两个list
Lista = '( 4 5 6 ) => ( 4 5 6 )
Listb = '( 1 2 3 ) => ( 1 2 3 )
Listc = append( Lista Listb) => ( 4 5 6 1 2 3 )
B). 访问list或者list中某些元素的方法：
car访问list的第一个元素
numbers = '( 1 2 3 ) => ( 1 2 3 )
car( numbers ) => 1
cdr访问list除了第一个元素外的其他元素，注意返回仍然是个list
numbers = '( 1 2 3 ) => ( 1 2 3 )
cdr( numbers ) => ( 2 3 )
nth用索引访问list的某个元素，注意索引从0开始
numbers = '( 1 2 3 ) => ( 1 2 3 )
nth( 1 numbers ) => 2
member检查指定的元素是否在指定的list中，它只检查顶层元素的元素，返回值是从搜到值开始到结尾的list
numbers = '( 1 2 3 ) => ( 1 2 3 )
member( 4 numbers ) => nil
member( 2 numbers ) => ( 2 3 )
length计算list所包含元素的个数
numbers = '( 1 2 3 ) => ( 1 2 3 )
length( numbers ) => 3
C). 关于xy坐标或者bBox边界list的访问
在版图设计中，关于坐标的list是最长见的，它是一组2维的list，常见的表示方法有：用: 表示一个坐标的list，其结果和list命令一样，用xCoord和yCoord命令可以访问xy坐标
xValue = 300
yValue = 400
aCoordinate = xValue:yValue => ( 300 400 )
xCoord( aCoordinate ) => 300
yCoord( aCoordinate ) => 400
用list命令和' 来表示一个bBox，list命令先计算变量或者表达式，然后赋给list，' 表示的list和字面的一样，不会计算变量或者表达式的值
bBox = list( 300:400 500:450 ) ；含有: 的bBox
含有变量用list
lowerLeft = 300:400
upperRight = 500:450
bBox = list( lowerLeft upperRight )
' 表示的list严格按字面意思
bBox = '(( 300 400 ) ( 500 450 ))
一、选择题 1.以下叙述正确的是( ）： A）在C程序中，ｍain函数必须位于程序的最前面 B) Ｃ程序的每行只能写一条语句 C) C语言使用库函数实现输入输出操作 D）注释中的拼写错误会影响编译结果 2、以下说法中正确的是() Ａ) C语言程序总是从第一个的函数开始执行 B) C语言程序总是从main(）函数开始执行 C)在C语言程序中,要调用的函数必须在ｍａｉｎ(）函数中定义 D）C语言程序中的main（)函数必须放在程序的开始部分 3、下列选项种说法正确的是（ ) A）函数由声明部分和执行部分两部分组成 B)语言中maiｎ函数一定在程序的开始部分 C）C语言程序总是从第一个定义的函数开始执行 D)C程序的每行中只能写一条语句 4、设有说明：int ａ；ｆloat b; chａr c; doｕble d; 则表达式１.3*ａ+2*b*ｃ+d*(int） 2.6 值的类型为( ）。 A）ｄoｕblｅＢ） chａr C) floaｔD) int 5、C语言的标识符只能由字母、数字和下划线三种字符组成,且第一个字符（ ) Ａ)必须为字母 B)必须为下划线 C)必须为字母或下划线 D）可以是字母、数字和下划线中任一种字符 6、以下不正确的C语言标识符是（ )。 Ａ) ABC B) aｂc C）ａ_ｂc D) vｏｉｄ 7、下列运算符中优先级最高的是( ) A）< B)＋ C)&& D)！＝ ８、以下选项中属于C语言中合法关键字的是( ） Ａ)Ｆloａt B)ａbc C)int D)CASE ９、若x、ｉ、j和k都是int型变量,计算下面表达式后，x的值为( ) ｘ=（i=4,j=1６,k=３2) Ａ)4 Ｂ)１6 C）３2 Ｄ)52 10、在C语言中，要求数据必须是整型的运算符是( ) A）/ B）+ ＋ C)！＝D) % 1１、若整型变量ｘ的值为8，则下列表达式中值为1的表达式是 A)x+=x-=x B） x%=ｘ－1 C) x%=x%=3 Ｄ) x/=x+x 12、若ｗ=１，x=2,y=3，z＝4，则条件表达式“w > ｘ？ w : ｙ＜ z ? y : z”的值是( ） Ａ)4 B）３ C）2 D）1 1３、有以下程序，程序运行后的输出结果是。 maｉｎ（) ｛iｎｔｉ=1,ｊ=2，ｋ＝３; if(ｉ++==1&&(＋+j==3｜|k＋+＝=3）) priｎｔf（"%d ％d ％d\n"，ｉ，ｊ，k）; }
电路模拟实验专题 实验文档
一、简介 本实验专题基于SPICE（Simulation Program With Integrated Circuit）仿真模拟，讲授电路模拟的方法和spice仿真工具的使用。 SPICE仿真器有很多版本，比如商用的PSPICE、HSPICE、SPECTRE、ELDO，免费版本的WinSPICE，Spice OPUS等等，其中HSPICE和SPECTRE功能更为强大，在集成电路设计中使用得更为广泛。因此本实验专题以HSPICE和SPECTRE作为主要的仿真工具，进行电路模拟方法和技巧的训练。 参加本实验专题的人员应具备集成电路设计基础、器件模型等相关知识。 二、Spice基本知识(2) 无论哪种spice仿真器，使用的spice语法或语句是一致的或相似的，差别只是在于形式上的不同而已，基本的原理和框架是一致的。因此这里简单介绍一下spice的基本框架，详细的spice语法可参照相关的spice教材或相应仿真器的说明文档。 首先看一个简单的例子，采用spice模拟MOS管的输出特性，对一个NMOS管进行输入输出特性直流扫描。V GS从1V变化到3V，步长为0.5V；V DS从0V变化到5V，步长为0.2V；输出以V GS为参量、I D与V DS之间关系波形图。 *Output Characteristics for NMOS M1 2 1 0 0 MNMOS w=5u l=1.0u VGS 1 0 1.0 VDS 2 0 5 .op .dc vds 0 5 .2 Vgs 1 3 0.5 .plot dc -I(vds) .probe *model .MODEL MNMOS NMOS VTO=0.7 KP=110U +LAMBDA=0.04 GAMMA=0.4 PHI=0.7 .end 描述的仿真电路如下图，
1. 输入两个整数，要求用两个函数求出其最大公约数和最小公倍数，最大公约数和最小公倍数都在主函数中输出。#include
时序计算和Cadence仿真结果的运用 中兴通讯康讯研究所EDA设计部余昌盛刘忠亮 摘要：本文通过对源同步时序公式的推导，结合对SPECCTRAQuest时序仿真方法的分析，推导出了使用SPECCTRAQuest进行时序仿真时的计算公式，并对公式的使用进行了说明。 关键词：时序仿真源同步时序电路时序公式 一．前言 通常我们在时序仿真中，首先通过时序计算公式得到数据信号与时钟信号的理论关系，在Cadence仿真中，我们也获得了一系列的仿真结果，怎样把仿真结果正确的运用到公式中，仿真结果的具体含义是什么，是我们正确使用Cadence仿真工具的关键。下面对时序计算公式和仿真结果进行详细分析。 二．时序关系的计算 电路设计中的时序计算，就是根据信号驱动器件的输出信号与时钟的关系（Tco——时钟到数据输出有效时间）和信号与时钟在PCB上的传输时间（Tflytime）同时考虑信号驱动的负载效应、时钟的抖动（Tjitter）、共同时钟的相位偏移（Tskew）等，从而在接收端满足接收器件的建立时间（Tsetup）和保持时间（Thold）要求。通过这些参数，我们可以推导出满足建立时间和保持时间的计算公式。 时序电路根据时钟的同步方式的不同，通常分为源同步时序电路（Source-synchronous timing）和共同时钟同步电路（common-clock timing）。这两者在时序分析方法上是类似的，下面以源同步电路来说明。 源同步时序电路也就是同步时钟由发送数据或接收数据的芯片提供。图1中，时钟信号是由CPU驱动到SDRAM方向的单向时钟，数据线Data是双向的。 图1
图2是信号由CPU 向SDRAM 驱动时的时序图，也就是数据与时钟的传输方向相同时 的情况。 Tsetup ’ Thold ’ CPU CLK OUT SDRAM CLK IN CPU Signals OUT SDRAM Signals IN Tco_min Tco_max T ft_clk T ft_data T cycle SDRAM ’S inputs Setup time SDRAM ’S inputs Hold time 图2 图中参数解释如下： ■ Tft_clk ：时钟信号在PCB 板上的传输时间； ■ Tft_data ：数据信号在PCB 板上的传输时间； ■ Tcycle ：时钟周期 ■ Tsetup’：数据到达接收缓冲器端口时实际的建立时间； ■ Thold’：数据到达接收缓冲器端口时实际的保持时间； ■ Tco_max/Tco_min ：时钟到数据的输出有效时间。 由图2的时序图，我们可以推导出，为了满足接收芯片的Tsetup 和Thold 时序要求，即 Tsetup’>Tsetup 和Thold’>Thold ，所以Tft_clk 和Tft_data 应满足如下等式： Tft_data_min > Thold – Tco_min + Tft_clk （公式1） Tft_data_max < Tcycle - Tsetup – Tco_max + Tft_clk (公式2) 当信号与时钟传输方向相反时，也就是图1中数据由SDRAM 向CPU 芯片驱动时，可 以推导出类似的公式： Tft_data_min > Thold – Tco_min - Tft_clk （公式3） Tft_data_max < Tcycle - Tsetup – Tco_max - Tft_clk （公式4） 如果我们把时钟的传输延时Tft_clk 看成是一个带符号的数，当时钟的驱动方向与数据 驱动方向相同时，定义Tft_clk 为正数，当时钟驱动方向与数据驱动方向相反时，定义Tft_clk 为负数，则公式3和公式4可以统一到公式1和公式2中。 三．Cadence 的时序仿真 在上面推导出了时序的计算公式，在公式中用到了器件手册中的Tco 参数，器件手册中 Tco 参数的获得，实际上是在某一种测试条件下的测量值，而在实际使用上，驱动器的实际 负载并不是手册上给出的负载条件，因此，我们有必要使用一种工具仿真在实际负载条件下 的信号延时。Cadence 提供了这种工具，它通过仿真提供了实际负载条件下和测试负载条件 下的延时相对值。 我们先来回顾一下CADENCE 的仿真报告形式。仿真报告中涉及到三个参数：FTSmode 、
《汇编语言程序设计》课程教学大纲 二、课程简介 汇编语言是计算机能够提供给用户使用的最快最有效的语言，也是能够利用计算机所有硬件特性并能直接控制硬件的唯一语言，因而，对程序的空间和时间要求很高的场合及需要直接控制硬件的应用场合，汇编语言的应用是必不可少三、课程目标 汇编语言课程是计算机专业的一门专业选修课。通过本课程的学习，应使学 生系统地了解计算机组成原理与内部的运行机理，掌握汇编语言程序设计及相关 知识，为学习本专业后继课程和进行与硬件有关的技术工作打下良好基础。通过 上机实验，使学生受到软硬件实验的初步训练，并培养学生分析问题和解决问题 的能力。 四、教学内容及要求 第一章基础知识 1.教学内容 (1) 为什么要用汇编语言编写程序 (2) 进位计数制与不同基数的数之间的转换 (3) 二进制数和十六进制数运算 (4) 计算机中数和字符的表示 (5) 几种基本的逻辑运算 2.基本要求 了解机器指令、代码指令、机器语言、汇编指令、汇编语言、汇编语言源程 序、汇编程序、汇编等概念；掌握进位计数制与不同基数的数之间的转换及
运算；计算机中数和字符的表示；“与”、“或”、“非”、“异或”等几种基本的逻辑运算； 第二章80X86计算机组织 1.教学内容 计算机系统概述、存储器、中央处理机和外部设备。 2.基本要求 理解计算机的硬件和软件系统及其关系。掌握计算机的基本结构及总线；存储器的内容、地址及存储器的分段；中央处理机的组成、80X86系列CPU工作寄存器构成和功能，特别是段寄存器和标志寄存器；外设接口、端口和8086/8088的端口地址范围和访问方法。 第三章80X86的指令系统 1.教学内容(重点内容) IBM PC机的寻址方式、IBM PC机的指令系统。 2.基本要求 熟练掌握IBM PC机寻址方式及物理地址的计算；数据传送、算术、逻辑、串处理、控制转移和处理机控制指令六组中的所有指令的格式、操作、及影响的标志位。了解机器语言的指令组成； 第四章汇编语言程序格式 1.教学内容 汇编程序功能、伪操作、汇编语言程序格式、汇编语言程序的上机过程。 2.基本要求 掌握DEBUG程序和命令及能用DEBUG 程序调试和运行简单小程序；汇编语言上机步骤、汇编程序的功能；数据定义及存储器分配、表达式赋值“EQU”和“=”、段定义、程序开始和结束、对准、基数控制等六类伪操作；汇编语言程序格式中的名字、操作、操作数和注释等项。 第五章循环与分支程序设计 1.教学内容 程序设计的一般步骤和基本结构、循环程序设计和分支程序设计 2.基本要求 掌握汇编语言程序的编制步骤和结构化程序设计的三种基本结构；循环的设计方法和多层循环的设计；分支程序的设计方法，并能编制相应的程序。第六章子程序结构 1.教学内容 子程序的设计方法、嵌套与递归子程序、子程序举例和DOS系统功能调用
Cadence ORCAD CAPTURE元件库介绍 - Cadence OrCAD Capture 具有快捷、通用的设计输入能力，使Cadence O rCAD Capture 线路图输入系统成为全球最广受欢迎的设计输入工具。它针对设计一个新的模拟电路、修改现有的一个PCB 的线路图、或者绘制一个HDL 模块的方框图，都提供了所需要的全部功能，并能迅速地验证您的设计。OrC AD Capture 作为设计输入工具，运行在PC 平台，用于FPGA 、PCB 和C adence? OrCAD? PSpice?设计应用中，它是业界第一个真正基于Windows 环境的线路图输入程序，易于使用的功能及特点已使其成为线路图输入的工业标准。 本文介绍在Cadence OrCAD Capture 设计的时候,在不同的元件库中,包含的元件资料,都是介绍Cadence OrCAD Capture 本身自带的元件库,所以大家在自己的软件中,都可以看到,方便的选择自己的元件了 AMPLIFIER.OLB 共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。 ARITHMETIC.OLB 共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。 ATOD.OLB 共618个零件，存放A/D转换IC，如ADC0804，TC7109等。 BUS DRIVERTRANSCEIVER.OLB 共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。 CAPSYM.OLB 共35个零件，存放电源，地，输入输出口，标题栏等。 CONNECTOR.OLB 共816个零件，存放连接器，如4 HEADER，CON AT62，RCA JACK等。 COUNTER.OLB 共182个零件，存放计数器IC，如74LS90，CD4040B。 DISCRETE.OLB 共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。 DRAM.OLB 共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。
实验1 简单汇编语言程序设计 一、实验目的与要求 1．熟悉汇编语言运行、调试环境及方法。 2．掌握简单汇编语言程序的设计方法。 3．熟悉调试工具DEBUG，并运用DEBUG 工具调试程序。 二、实验内容 根据下列要求，编写汇编源程序，汇编连接汇编源程序，并利用DEBUG 工具调试程序，验证程序的正确性。 1. 若X、Y、R、W 是存放8 位带符号数字节单元的地址，Z 是16 位字单元的 地址。试编写汇编程序,完成Z←((W-X) ÷5-Y)?(R+ 2) 。 2.试编写一个程序，测试某数是否是奇数。如该数是奇数，则把DL 的第0 位置1，否则将该位置0。 三、实验报告要求 1.程序算法流程图。 2.源程序清单。 3.程序运行结果。 4.调试过程中遇到的问题和解决的方法。
实验2 分支及循环程序设计 一、实验目的与要求 1．熟悉汇编语言运行、调试环境及方法。 2．掌握分支程序和循环程序的设计方法。 3．熟悉调试工具DEBUG，并运用DEBUG工具调试程序。 二、实验内容 根据下列要求，编写汇编源程序，汇编连接汇编源程序，并利用DEBUG工具调试程序，验证程序的正确性。 1.编写汇编程序，统计某存储区若干个数据中英文字母的个数，并将结果在屏幕上显示。 2.从键盘任意输入一组字符数据，请编写汇编程序将该组数据加密后在屏幕上显示。参考加密方法是：每个数乘以2。（说明：本题的加密方法，同学们可以自己拟定） 三、实验报告要求 1.程序算法流程图。 2.源程序清单。 3.程序运行结果。 4.调试过程中遇到的问题和解决的方法。
实验3 子程序程序设计 一、实验目的与要求 1．熟悉汇编语言运行、调试环境及方法。 2．掌握子程序的设计方法。 3．熟悉调试工具DEBUG，并运用DEBUG工具调试程序。 二、实验内容 根据下列要求，编写汇编源程序，并利用DEBUG工具调试程序，验证程序的正确性。 1.编程以十进制形式和十六进制形式显示AX的内容，并把两个显示功能分别封装成子程序dispDEC和dispHEX。 2.设在以EXAMSCORE为首地址的数据缓冲区依次存放某班10名同学5门功课的成绩，现要统计各位同学的总分，并将总分放在该学生单科成绩后的单元，并调用第1个程序封装好的子程序，以十进制方式显示统计情况，显示格式自行设计。请编程完成此功能。数据缓冲区参考数据定义如下： EXAMSCORE DB 01 ;学号 DB 89,76,54,77,99 ;单科成绩 DW ? ;该学生的总分 DB 02 ;学号 DB 79,88,64,97,92 ;单科成绩 DW ? ;该学生的总分 三、实验报告要求 1.程序算法流程图。 2.源程序清单。 3.程序运行结果。 4.调试过程中遇到的问题和解决的方法。
第一章在Allegro 中准备好进行SI 仿真的PCB 板图 1)在Cadence 中进行SI 分析可以通过几种方式得到结果： * Allegro 的PCB 画板界面，通过处理可以直接得到结果，或者直接以*.brd 存盘。 * 使用SpecctreQuest 打开*.brd，进行必要设置，通过处理直接得到结果。这实际与上述方式类似，只不过是两个独立的模块，真正的仿真软件是下面的SigXplore 程序。 * 直接打开SigXplore 建立拓扑进行仿真。 2)从PowerPCB 转换到Allegro 格式 在PowerPCb 中对已经完成的PCB 板，作如下操作： 在文件菜单，选择Export 操作，出现File Export 窗口，选择ASCII 格式*.asc 文件格式，并指定文件名称和路径(图1.1)。 图1.1 在PowerPCB 中输出通用ASC 格式文件
图1.2 PowerPCB 导出格式设置窗口 点击图1.1 的保存按钮后出现图1.2 ASCII 输出定制窗口，在该窗口中，点击“Select All”项、在Expand Attributes 中选中Parts 和Nets 两项，尤其注意在Format 窗口只能选择PowerPCB V3.0 以下版本格式，否则Allegro 不能正确导入。 3)在Allegro 中导入*.ascPCB 板图 在文件菜单，选择Import 操作，出现一个下拉菜单，在下拉菜单中选择PADS 项，出现PADS IN 设置窗口(图1.3)，在该窗口中需要设置3 个必要参数： 图1.3 转换阿三次文件参数设置窗口 i. 在的一栏那填入源asc 文件的目录
Cadence元件库介绍 AMPLIFIER.OLB共182个零件，存放模拟放大器IC，如CA3280，TL027C，EL4093等。ARITHMETIC.OLB共182个零件，存放逻辑运算IC，如TC4032B，74LS85等。 ATOD.OLB共618个零件，存放A/D转换IC，如ADC0804，TC7109等。 BUS DRIVERTRANSCEIVER.OLB共632个零件，存放汇流排驱动IC，如74LS244，74LS373等数字IC。CAPSYM.OLB共35个零件，存放电源，地，输入输出口，标题栏等。 CONNECTOR.OLB共816个零件，存放连接器，如4HEADER，CON AT62，RCA JACK等。COUNTER.OLB共182个零件，存放计数器IC，如74LS90，CD4040B。 DISCRETE.OLB共872个零件，存放分立式元件，如电阻，电容，电感，开关，变压器等常用零件。DRAM.OLB共623个零件，存放动态存储器，如TMS44C256，MN41100-10等。 ELECTRO MECHANICAL.OLB共6个零件，存放马达，断路器等电机类元件。 FIFO.OLB共177个零件，存放先进先出资料暂存器，如40105，SN74LS232。 FILTRE.OLB共80个零件，存放滤波器类元件，如MAX270，LTC1065等。 FPGA.OLB存放可编程逻辑器件，如XC6216/LCC。 GATE.OLB共691个零件，存放逻辑门（含CMOS和TLL）。 LATCH.OLB共305个零件，存放锁存器，如4013，74LS73，74LS76等。 LINE DRIVER RECEIVER.OLB共380个零件，存放线控驱动与接收器。如SN75125，DS275等。MECHANICAL.OLB共110个零件，存放机构图件，如M HOLE2，PGASOC-15-F等。MICROCONTROLLER.OLB共523个零件，存放单晶片微处理器，如68HC11，AT89C51等。MICRO PROCESSOR.OLB共288个零件，存放微处理器，如80386，Z80180等。 MISC.OLB共1567个零件，存放杂项图件，如电表（METER MA），微处理器周边（Z80-DMA）等未分类的零件。 MISC2.OLB共772个零件，存放杂项图件，如TP3071，ZSD100等未分类零件。 MISCLINEAR.OLB共365个零件，存放线性杂项图件（未分类），如14573，4127，VFC32等。MISCMEMORY.OLB共278个零件，存放记忆体杂项图件（未分类），如28F020，X76F041等。MISCPOWER.OLB共222个零件，存放高功率杂项图件（未分类），如REF-01，PWR505，TPS67341等。MUXDECODER.OLB共449个零件，存放解码器，如4511，4555，74AC157等。 OPAMP.OLB共610个零件，存放运放，如101，1458，UA741等。 PASSIVEFILTER.OLB共14个零件，存放被动式滤波器，如DIGNSFILTER，RS1517T，LINE FILTER等。PLD.OLB共355个零件，存放可编程逻辑器件，如22V10，10H8等。 PROM.OLB共811个零件，存放只读记忆体运算放大器，如18SA46，XL93C46等。REGULATOR.OLB共549个零件，存放稳压IC，如78xxx，79xxx等。 SHIFTREGISTER.OLB共610个零件，存放移位寄存器，如4006，SNLS91等。 SRAM.OLB共691个零件，存放静态存储器，如MCM6164，P4C116等。 TRANSISTOR.OLB共210个零件，存放晶体管（含FET，UJT，PUT等），如2N2222A，2N2905等。
标签：cadence工具介绍 cadence工具介绍 主要是cadence的常用工具： （一）System & Logic Design & Verification 1、SPW：系统仿真工具，与matlab相似，但是比其专业，用于系统建模，常用于通信系统2、Incisive： 就是大家最常用的nc_verilog, nc_sim, nc_lauch，以及ABV,TBV的集合，仿真和验证功能很强大 （二）Synthesis & Place & Route 1、BuildGates：与DC同期推出的综合工具，但是在国内基本上没有什么市场，偶尔有几家公司用2、RTL Complil er：继BuildGates之后的一个综合工具，号称时序，面积和功耗都优于DC，但是仍然无法取代人们耳熟能详的DC 3、Silicon Ensemble & PKS: 硅谷早期做物理设计的工程师，几乎都用它。是第一个布局布线工具4、First Encount er & SoC Encounter: 继SE以后的很好的P&R工具，但是盗版太少，所以也只有大公司能用且都用，但是目前astro在国内有赶超之意5、Cetlic ：噪声分析工具，权威6、Fire&Ice: 分布参数提取工具，国内很多人用synopsys的StarRC 7、VoltageStrom：静态功耗和动态功耗分析的很不错的工具，与s 的Power Complier相同。8、SingnalStrom：时序分析工具，唯一一个能建库的工具9、nanoroute : 很强大的布线器喔，但是不是一般人能用的到的。我也是在cadence实习的时候爽过的，比astro快十倍不止。 （三）custom IC Design 1、Virtoso：版图编辑工具，没有人不知道吧，太常用了，现在还有一个公司的laker 2、diva, dracula, assura: 物理验证工具，用的比较普遍，但是calibre是标准，很多公司都是用其中的一个和calibre同时验证，我好可怜，现在只能用herculus （四）数模混合信号设计这部分太多了，但是一个ADE的环境基本上都能包括，不细说了，打字都打累了（五）PCB A llego最为典型了，很多大公司都用的。 系统分类: 软件开发 | 用户分类: IC设计 | 来源: 原创 | 【推荐给朋 友】 | 【添加到收藏夹】 Cadence 是一个大型的EDA 软件，它几乎可以完成电子设计的方方面面，包括ASIC 设计、FPGA 设计和PCB 板设计。Cadence 在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence 包含的工具较多几乎包括了EDA 设计的方方面面。下面主要介绍其产品线的范围。 1、板级电路设计系统。 包括原理图输入、生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和自动布局布线mcm电路设计、高速pcb版图的设计仿真等等。包括： A、Concept HDL原理图设计输入工具, 有for NT和for Unix的产品。
考核方式与要求 期末总成绩构成：期末开卷考试60% + 平时作业10% + 实验和实验报告30%。 1、试卷考核方式与要求 “汇编语言程序设计”的课程要求是使学生具有一定的程序设计能力。虽然课程是通过80x86微处理机来开展教学的，但学习的重点不仅仅是学会80x86指令的语法和规范，更重要的是通过多读程序、多练习编写程序来掌握程序设计的基本方法和技术，要求学生在工作中遇到其他机型，都应该能利用所掌握的方法和技术顺利解决实际问题。因此，我们在教学过程的各个环节，特别是具有指挥棒作用的考核环节中，着重体现了“能力培养是首位”的指导思想。 为此，汇编课一直实行多元化考核方式，在考核评分上，平时练习和上机实验占40％，期末考试占60％。期末考试实行开卷考试，这样学生平时学习的关注点就会放在分析问题和编程实现的方法上，有利于学生开阔思路，发挥自身创造力。每年设计开卷考试的考题是有一定难度的，教师必须非常熟悉课程的知识点、重点和难点，以及体现这些知识和能力水平的多种题目类型。 2、实验方式与要求 实验的目标为：加强课堂上相关理论和技术学习的有效性；提高学生上机编程和调试的能力；培养学生科学实践的理念和独立分析问题、解决问题的能力。其设计思想是：实验内容兼顾基础性和综合性，实验题目由简单→复杂，程序功能由单一→综合，实验安排有基本要求题＋自选题，实验题类型有验证型和自主创新设计型。 √实验课组织形式： 1．系教学实验室按课程要求负责上机环境配置及实验设备管理； 2．以班为单位组织上机实验，并将上机时间安排表发至每位同学； 3．每单元实验课安排一位助教（助博）负责实验指导和答疑； 4．学生每做完一个实验即可提交老师验收，老师将实验运行结果记录下来作为实验成 绩的依据。验收时教师要注意发现比较突出的好的实验例题（完成时间短、程序运行效率高）； 5．要求提交实验报告，根据实验报告及实验运行结果的记录，评出实验成绩，实验成 绩一般占总成绩的30％。 √教师指导方法： 1．大课集体指导。每学期实验前教师安排一次实验指导课，讲解实验方法和实验要求； 2．每次实验课都安排助教（助博）进行个别或集体的实验指导和答疑； 3．对具有共性的、问题比较多的实验，主讲教师在课堂上再进行集体指导； 4．每学期对实验中出现的问题，对照实验题目进行分析、总结，以利于以后的教学。 5．对于实验中有创新点的学生，还可以请他上讲台为同学们介绍他的设计思路，引发大家展开讨论。
汇编语言程序设计实验 网络*** *** 实验一 顺序与分支程序设计 一 、实验目的 1) 掌握顺序程序设计方法。 2) 掌握分支程序的结构及分支程序的设计，调试方法。 2) 学习数据传送及算术和逻辑运算指令的用法。 3) 熟悉在pc 机上建立、汇编、连接、调试和运行汇编语言程序的过程。 二、实验内容 1.实验六 从键盘上接收一位十进制数x ，计算y 值，并以十六进制形式显示出来，y 按下列公式计算。 ???????===-=+=) 6(2/) 5()4(2) 3(22 2 2X X X X X X X X X X Y 2..实验七 实验内容：从键盘上接收两个一位十六进制数x 和y ，然后再输入一个a-d 之间的一个字符，按下列要求计算。 a) 当输入字符为a ，则计算x+y ，并以十六进 制形式显示出来 b) 当输入字符为b ，则计算|x-y|，并以十六进制形式显示出来 c) 当输入字符为c ，则计算x*y ，并以十六进制形式显示出来 d) 当输入字符为d ，则计算x/y ，并以十六进制形式显示出来 三、实验代码 实验六 DATE SEGMENT X DB ?
DATE ENDS ；数据段 CODE SEGMENT ASSUME CS:CODE,DS:DATE START:MOV AX,DATE ；代码段 MOV DS,AX ；初始化ds寄存器 MOV AH,1 INT 21H ；读文件到缓冲区 CMP AL,33H ；比较指令 JB L0 ；A高级语言程序设计作业及答案(2017.1)
《高级语言程序设计(https://www.doczj.com/doc/536509784.html,)》作业 2017.1 教学中心：新疆产业发展研究中心校外学习中心 专业层次： 高中升大专 学 号：2009 姓 名： 王 成 均 分 数: 注意事项：1. 本作业共五大题，满分100分； 2. 请将以上各项信息填写清楚,否则,作0分处理； 3. 所有答案直接做在答案栏上,做在其它地方无效。 一．判断题(如正确打√，否则，打×。) 1．源程序中的错误一般分为编译错误、运行错误和逻辑错误等三种。 2．控制台应用程序至少有一个Main 过程。 3．在程序设计语言系统中具有固定语法含义的符号串称为标识符。 4. 判别a 是否等于b ，若a=b ，则输出字符串 “a is equal to b ”的块结构条件语句为： If a=b Then WriteLine(“a is equal to b ”) End If 5. 输入结构变量的值就是输入该变量的各个元素的值。 6．若某个模块中以关键字private 定义函数过程，则该函数过程只能在该模块中使用。 7. 关键字private 用于声明私有成员。私有成员可以在类中和类外访问。 8．在程序运行期间，用户可以用文本框显示信息。文本框接受输入的内容的属性是Text 。 9．列表框ListBox 中项目的序号从1开始到Listcount 结束。 10.以数据流的方式对文本文件中的数据进行读/写操作，需要StreamReader 类和StreamWriter 类。 答案栏： 1．√ 2．√ 3．√ 4．√ 5．√ 6．× 7．√ 8．× 9．√ 10．×二．单项选择题 1.下列变量名中错误的是( )。 A. n B. 名称 C. ab# D.“年龄” 2．设X 为整型变量,不能正确表达1< X < 5的逻辑表达式是( )。 A. 1< X <5 B. X=2 or X=3 or X=4 C. 1
Cadence使用初步简介 目录 Cadence使用初步简介 (1) 一、Cadence平台的启动： (1) 二、设计项目的建立 (4) 三、原理图设计 (10) 四、电路模拟仿真 (17) 五、版图初步 (29) 六、软件的退出 (37) 在早期的ASIC 设计中电路图起着更为重要的作用作为流行的CAD软件Cadence 提供了一个优秀的电路图编辑工具Composer。 Composer不但界面友好操作方便而且功能非常强大电路图设计好后其功能是否正确性能是否优越必须通过电路模拟才能进行验证Cadence 同样提供了一个优秀的电路模拟软件Analog Artist由于Analog Artist 通过Cadence 与Hspice 的接口调用Hspice 对电路进行模拟。但是我们的虚拟机中并没有安装Hspice软件，所以我们使用Cadence自带的仿真软件进行仿真。本章将介绍电路图设计工具Composer 和电路模拟软件Analog Artist 的设置启动界面及使用方法简单的示例以及相关的辅助文件以便大家能对这两种工具有一个初步的理解。 一、Cadence平台的启动： ①右击桌面，在弹出菜单中单击open Terminal
②在弹出的终端中输入icfb&然后按回车启动Cadence ③Cadence启动过程
④Cadence启动完成后，关闭提示信息
二、设计项目的建立 ①点击Tools—Library Manager…启动设计库管理软件 ②启动设计库管理软件
③点击File—New--Library新建设计库文件 ④在弹出的菜单项中输入你的设计的库的名称，比如MyDesign，点击OK
汇编语言的编程步骤与调试方法 一、汇编源程序的建立 1. 使用工具 (1)EDIT,记事本等文本编辑软件，编辑源程序，保存为.asm文 件； (2)ASM,MASM汇编程序，对源程序进行汇编，生成.obj文件- 目标文件，以及调试用.LST-列表文件和.CRF-交叉引用表； (3)Link连接程序，对使用的目标文件和库文件进行连接，生 成.exe文件，同时调试用.map-地址映像文件； 如果源程序无语法错误，上述三步将生成可运行的.exe文件， 如果运行结果无误，则完成对汇编程序的编程，如果运行后结果存 在错误，需要进行调试。 (4)Debug调试程序，对.exe文件进行调试，修改，直到程序正 确。 图3 目标程序生成步骤图2. 编程过程 (1)用文本编辑软件，编写扩展名为.asm的源文程序文件。 (2)用汇编程序对编好的源文件进行汇编。 命令行：masm [*.asm] ↙ 如果源文件中存在语法错误，则汇编程序将指出错误类型及位置，可根据这些信息重新编辑源文件，直至无语法错误，汇编后，将生成指定名称的目标文件.obj。 使用MASM50汇编程序进行汇编，输入命令行masm或者masm *.asm后，根据提示，输入文件名，在汇编没有错误的情况下，如屏幕所示：汇编程序可生成三个文件，*.obj，*.lst和*.crf。 *.obj-目标文件，用于连接生成可执行文件； *.lst-列表文件(可选)，汇编语言汇编的机器语言与汇编语言对照表，可用于
调试； *.crf-交叉引用文件（可选），给出了用户定义的所有符号和对每个符号定义、引用的行号。 (3)目标文件的连接 命令行：link [*.obj] [*.obj] [*.lib] ↙ 连接程序，将多个目标程序及库文件，连接生成可执行的*.exe文件,同时可选择生成*.map文件。 *.map-地址映像文件，给出内存地址分配的有关信息。 下图所示屏幕，为Link连接两个目标文件，没有错误的情况下，生成*.exe 文件。 (4)执行程序 执行*.exe文件，观察程序运行结果，如果存在错误，需要进行调试。调试工具DEBUG是针对汇编语言程序设计的一种调试工具，熟练使用DEBUG有助于汇编语言程序员对于逻辑错误的调试。 二、汇编程序的调试
全国2018年10月高等教育自学考试 高级语言程序设计（一）试题 课程代码：00342 一、单项选择题（本大题共20小题，每小题1分，共20分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.下列不．正确的转义字符是( ) A. ′\\′ B. ′\″ C. ′\086′ D. ′\0′ 2.下列运算符中，优先级最高的是( ) A.［］ B.++ C.％ D.&& 3.下列标识符中，不．是C语言保留字的是( ) A. char B. while C. min D. default 4.下列数据中，不．是C语言常量的是( ) A. ′\n′ B. ″a″ C. e-2 D. 012 5.若定义了int a；char b；float c；，则表达式a*b-c的类型是( ) A. float B. int C. char D. double 6.若定义了int a，x，y；，则下列语句中不．正确的是( ) A. x=3，y=5； B. ++x； C. x=y+=x*30； D. a=y+x=30； 7.调用函数时，若实参是一个数组名，则向函数对应的形参传送的是( ) A.数组的长度 B.数组的首地址 C. 数组第一个元素的值 D. 整个数组元素的值 8.在C语言中，函数返回值的类型是由( ) A.定义的函数类型决定 B.return语句中表达式的类型决定 C.调用该函数的主调函数类型决定 D. 调用该函数时系统状态决定 9.若定义了int b［］［3］=｛1 ，2，3，4，5，6，7｝；，则b数组第一维的长度是( ) A. 2 B. 3 C. 4 D.无确定值 1
1．Allegro PCB Design CIS Allegro PCB Design CIS Allegro Designer Entry CIS集成强大的原理图设计功能，其特点主要是具有快捷的元件信息管理系统（CIS），并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息，维护元件数据的时间，从而可以提高生产率。无论是设计全新的模拟，数字，或混合信号电路，还是修改现有电路板的电路原理图，或进行层次结构电路图设计，Allegro Designer Entry CIS 提供电路设计从构思到生产所需的一切。 Allegro Designer Entry CIS是全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。 优点 1、提供快捷，直观的，具备完备功能的原理图编辑工具 2、通过层次式和变体（基于同一原理图，不同机型导出）设计提高复杂原理图的设计效率 3、具备强大功能的CIS，帮助加速设计进程，降低项目成本 4、原理图提供的自动缩放/搜索/导航功能，结合Allegro PCB Editor之间的交互探测和交互摆放，和集成的 AMS-Simulatuor帮助提供设计的可生产性 5、减少重复搜寻元件信息的时间，接收来自MRP，ERP和PLM的数据和支持关系型数据库使智能选择元件成为可能 6、通过直接访问ActiveParts和ActiveParts门户网站，提供给选择原理图设计所需要的元件和直接获取器件供应商元件数据更大的便利，ActiveParts提供了超过200万份的元器件数据 7、通过FPGA输出/输入双向数据流程自动整合可编程门阵列(FPGA)和可编程逻辑器件(PLD)，从而缩短设计时间 功能特色 全功能原理图编辑器 Allegro Designer Entry CIS，带有拼接式和层次式的原理图页面编辑器，它具有快捷、直观的原理图编辑的特点。原理图页面编辑器整合了标准的Windows用户界面，这些功能和特性是为工程师完成设计任务和发布设计设计数据而特别定制的。 1、在一个会话窗中可以查看和编辑多个项目 2、通过互联网访问最新元器件 3、对“What-if”场景使用状态标签 4、在设计中引入了高效率的电子表格式的属性编辑或者是在原理图编辑器中编辑属性和打印定义好的属性