第三章
门电路
3.1本章习题类型与解题方法
这一章的习题大致可以分为四种类型：双极型三极管工作状态的计算、集成门点路逻辑功能的分析、输入特性和输出特性的应用、OD门和OC门外接上拉电阻的计算。下列结合例题说明它们的解题方法。
一、双极型三极管工作状态的计算
在三极管开关电路中，为了使三极管工作在开关状态，必须保证输入为低点平时三极管工作在截止状态，而输入为高点平时三极管工作在饱和导通状态。(当然，非饱和和逻辑电路除外)。因此，这一类习题要求计算输入为高、低电平下三极管的工作状态，以判断电路参数的选择是否合理。
解题方法和步骤：
(1)利用戴维宁定理将输入电路(即接在三极管的基极和发射极之间的外接电路)简化
为等效的Y E与R e串联电路，如图3-1中所示。
(2)计算v I为低电平时的V E值。如V E V E>V OS，则三极管导通，表明电路参数的选择不合理。 V OS是三极管发射结的开启电压，硅管近似地取为0.7V，锗管近似地取为0.3V。 (3)计算v I为高电平时的V E值以及此时的i B，并与临界饱和基极电流I BS比较。若 i S>I BS，则三极管不饱和，说明参数设计不合理。 [例3-1] 在图3-2(a)所示三极管开关电路中，已知V CC=10V，V EE=-5V,R C=1 kΩ,R1=11 kΩ,R2=3.3 kΩ,R3=18 kΩ.三极管的电路放大系数β=30，饱和导通降压V CE(sat)=0.1V，饱和 3-1 输入电路化简后的三极管开关电路 导通内阻R CE(sat)=20Ω。输入高、低电平分别为V IH ＝3.6，V IL ＝0.3 。试计算输入为高、 低电平下三极管的工作状态，说明电路参数的设计是否合理。 解：首先利用戴维宁定理将输入电路化简。为清楚起见，把输入电路的完整形式画于图3-2（b ）中。根据戴维宁定理，等效电压源V E 等于b-e 两端开路时的电压，等效内阻R E 等于将内部电压源短路后，从b-e 两端看进去的电阻，于是得到 R R R V v v V EE I E 2 3 2 1 ++-= =- v 13.318 3.35 1 ?++v =0.845v 1—0.775V R R R R R E 3 2 32.+= = KΩ+?18 3.3183.3 =2.8KΩ 当 v 1 ＝V IL ＝0.3V 时，V E ＝（0.845?0.3—0.775）V ＝—0.52V ，故三极管截止。 当 v 1＝V IH ＝3.6V 时，V E ＝（0.845?3.6—0.775）V ＝2.27V 。此时的基极电流为 mA R v V i E BE E B 8 .27 .027.2-=-= =0.56mA ()() () mA R R V V I sat CE C sat CE CC BS 33.010 02.1301.0103 =A ??-= +-= β 而临界饱和基极电流为 可见，i B > I BS ，帮三极管饱和导通。 计算结果说明，v 1 为低电平时三极管截止，v 1 为高电平时三极管饱和导通，所以电路参数的设计是合理的。 (a) (b) 图3-2 例3-1的三极管开关电路和输入电路的等效电路 二、集成门电路逻辑功能的分析 这一类题目又分为两种情况，一种是给出了门电路输入的电压波形或逻辑状态，求输出的电压波形或逻辑状态；另一种是给出了集成门电路的内部电路结构图，求它的逻辑功能。 解题方法和步骤： （1） 对于前一种题目（即给出了门电路输入的电压波形或逻辑状态，求输出的电压波形或逻辑状态），只需按照给定门电路的逻辑功能逐一找出每一种输入状态下的输出就行了。需要注意的问题就是当输入端不是接高、低逻辑电平，而是悬空、经过电阻接地或接电源电压时，输入端逻辑状态的确定方法。 对CMOS 门电路而言，通常是不允许输入端工作在悬空状态的。输入端经过电阻接地时，与接逻辑低电平等效；经过电阻接地电源电压时，与接逻辑高电平等效。 而对TTL 电路而言，输入端的悬空状态和接逻辑高电平等效。输入端经过电阻（通常取几十千欧以内）接电源电压时，与接逻辑高电平等效。输入端经过电阻接地时，输入端的电平与电阻阻值的大小有关，当电阻阻值很小时（例如只有几十欧姆）输入端相当于接逻辑低电平；当电阻阻值大到一定程度以后，输入端电压将升高到逻辑高电平。例如在74系列门电路中，当这个电阻大于2k Ω以后，输入端电压将高于1.4V ；在74LS 系列门电路中，当这个电阻大于9K Ω以后，输入端电压将高于1.4V 。这时输入端状态与接逻 辑高电平等效。 （2）对于后一种题目（即给出了集成门电路的内部电路结构图，求它的逻辑功能），通常可以按如下步骤进行求解： ①首先将电路划分为若干个基本功能结构模块。 ②从输入到输出依次写出每个电路模块输出与输入的逻辑关系式，最后就 得到了整个电路逻辑功能的表达式。 图3-3中给出了TTL集成门电路中的几种基本的电路模块。 图3-3TTL集成门电路中的几种基本功能结构 这些基本功能电路模块有与结构、或非结构、倒相结构、电平偏移结构推拉式输出结构和OC输出结构等几种。电平偏移结构的功能在于实现电平的变换。当输入A为高电平时，二极管D导通，输出也是高电平，但输出的高电平比输入电平低一个二极管的夺降。 当输入A为低电平时，二极管工作在截止状态，这时三极管T D导通，为输出端提供一个 低内阻的对地放电通路。 图3-4是CMOS集成门电路的几种基本电路结构模块。其中包含反相结构、与非结构、或非结构、传输门结构和OD输出结构。利用几种电路模块能很方便地组成各种逻辑功能的集成电路。 图3-4CMOS集成门电路中的几种基本功能结构 【例3-2】试分析图3-5电路的逻辑功能、 解：首先将电路划分为虚线框内的六个基本功能模块：最左边的三个与结构模块、中间的两个或非结构模块和最右边的推拉式输出模块，如图中所示。 然后自左而右地逐个写出每个模块的逻辑关系式（如图中所示），最后得到 Y=(AB+(A+B)’)’=(AB+A’B’)=A B 因此，图3-5电路是异或门电路。 【例3-3】试分析图3-6电路的逻辑功能。 解：这个电路可以划分成四个反相器和一个传输门共五个功能模块。传输门的工作状态由B 和B’控制，当B＝0时传输门导通，输出等于输入的A’；当B=1时传输门截止。电路图中 间的一个反相器受B ’状态的控制，当B ＝0时（ｂ＇＝1）T 1和T 2同时截止，反相器不工 作；当B=1时（B ’＝0）T 1 和T 2 同时导通，反相器工作，输出等于A 。再经过输出端反相器反相以后得到 Y=?? ?==) 1(')0(B A B A 当当 把上式的真值表列出（表3-1）即可看到，Y=A ⊕ B. 图3-5 例3-2的电路 表3-1 图3-6电路的逻辑真值表 图3-6 例3-3的电路 三、输入特性和输出特性的应用 这里所说的输入、输出特性的应用，是指应用数字集成电路的输入电气特性和输出电气特性解决集成电路之间的互相连接、集成电路与输入端外接电路的连接以及集成电路与输出端外接负载电路的问题。 1. TTL 电路扇出系数的计算 所谓扇出系数，是指一个门电路可以同时驱动某一种门电路的最大数目。 解题方法和步骤： ①首先需要知道驱动门的低电平输出电流最大值()I OL max 和高电平输出电流最大值 () I OH max 、负载门低电平输入电流最大值 () I IL max 和高电平输入电流最大值 () I IH max 。这些参数可以从手册上查到，也可以是题目给出的。 ②计算在() I I nax OL OL ≤的条件下，驱动门能驱动负载门的数目N 1。由图3-7（a ） 可知，这时应满足 () () I I N I OL IL OL k max max 1 ||≤ = ()()| |m a x m a x I k I N IL OL ≤ 负载为或/或非门时，k 等于每个门的并联输入端数；负载为与/与非门时，k 等于1。 图3-7 计算TTL 电路扇出系数的简化电路 ③计算在() I I OH OH max ≤ 的条件下，驱动门能驱动负载门的数目N 2。由图3-7（b ） 可知，这时应满足 ()()|| m a x m a x 2 I I N I OH IH OH p ≤= ≤ N 2 () () I I IH OH p max max | | 上式中的p 是每个负载门的关联输入端个数。 ④取N N 、21 中小的一个，即为所求的扇出系数。 【例3-4】 在图3-8电路中，试计算2输入 或非门G 1能驱动多少个同样的或非门电路。已 知或非门的低电平输出电流最大值()I max OL ＝16mA ，高电平输出电流最大值()I OH max ＝-0.4 mA ，高电 平输入电流最大值() I IH max ＝40A μ ,低电平输入电 流 最大值()I IL max ＝-1.6 mA 。 图3-8 例3-4的电路 解：在保证I OL ≤ () I max OL 的条件下，设G 1可驱动负载门的个数为 N 1 ， 因为每个负载门的两个或输入端并联，故有 I OL =N 1|2()I IL max |≤() I max OL N 1 ≤ () ()56 .12162|| max max =?= I I IL OL 若 输出高电平时能驱动的负载门个数为N 2，则有 2 2 N I OH = () I IH max ≤|()I OH max | () () 504 .024.02| | max max 2 =?= ≤ I I N IH OH 综合 输出高、低电平时的驱动能力后得到N =5. 2. TTL 电路输入端串联电阻允许值的计算 由图3-9可知，当输入信号经过串联电阻R P 接到门电路的输入端时，由于TTL 电路的高电平输入电流和低电平输入电流都不等于零，所以在串联电阻R P 上要产生压降。当输入为高电平时，由图3-9（a ）可见，如果R P 数值过大，则加到门电路输入端的V A 将低于规定的() V IH min 这是不允许的。同理，当输入为低电平时，由图3-9（b ） 可见，如果R P 选得过大，则V A 将高于规定的() V IL max ，这也是不允许的。因此，需 要计算出R P 阻值的允许范围。 (a) (b) 图3-9 TTL 电路输入端串联电阻允许值的计算 解题方法和步骤： （1）计算V V IH =1时R P 的最大允许值。为保证() V V IH A min ≥，即 () () V I R V V IH i IH P IH A min min ≥- = 于是得到 R P () () I V V IH IH IH max min -≤ （3-1） 其中() ()I V V IH IH max min IH 、、的具体数值由题目给出，也可以从器件手册中查到。 () I IH max 的值在() V V IH A min ≥的范围内基本不变。如果V A 处有多个输入端并联，则 应以总的输入电流代替式（3-1）中的() I IH max 。 （2）计算V V IL I =时R P 的最大允许值。由图3-9（b ）可见，为了保证() V V IL A max ≤， R P 上的压降应小于() V V IL IL -max 。因为R P 与R 1同处于一个串联支路中，所以它们的 电阻值之比等于它们上面的压降之比，即 () () V V V V V R R IL BE CC IL IL P max 1 max 1 ---≤ R P ≤ () () V V V V V IL BE CC IL IL max 1 max ---R 1 （3-2） 式中的() V V IL IL max 、由题目给出，或从器件手册中查到。V BE 1 是T 1发射结的导通压 降，约0.7V . 如果V A 处有n 个TTL 门电路并联，则可以利用戴维宁定理将这n 个输入电路等效为 V V BE CC 1 、和一个阻值为R 1/n 电阻串联的支路，并以R 1/n 代替为（3-2）中的R 1。 （3）取式（3-1）和式（3-2）的计算结果中阻值较小的一个作为R P 最大允许值。 【例3-5】 在图3-10电路中，试求RC 滤波电路中R 的最大允许阻值是多少。已知门G 1输出的高、低电平分别为3.4V 和0.2V ，门G 2和G 3的高电平输入电流最大值() I IH max ＝ 40A μ，输入高电平最小值() V IH min ＝2V ，输入低电平最大值() V IH min ＝0..8V 。 解：当RC 电路输入为高电平V OH 1 ＝3.4V 时，由式（3-1）得到 R () () KΩ=KΩ?-= -≤ 75.804 .040.24.34max min 1 I V V IH IH OH 而当RC 电路输入为低电平V OL 1 ＝0.2V 时，由式（3-2）得到 R ≤ () () V V V V V IL BE CC IL IL max 1 max ---3 1 R ? = KΩ=KΩ? ---228.03 48 .07.052.08.0 为同时满足RC 电路输入高电平时和输入低电平时对R 取值的限制，R 的阻值不应大于0.228 。 3三极管接中电路的电路参数计算 在输入信号的高、低电平与数字集成电路要求的输入电平不同，或者输入信号不能提供数字集成电路所要求的输入电流时，就需要在输入信号与集成电路之间接入接中电路，如图3-11（a ）所示。同样，在数字集成电路输出的高、低电平不符合负载电路的要求，或者数字集成电路不能提供负载所需要的输出电流时，也需要在数字集成电路与负载之间接入接中电路，如图3-11（b ）所示。 在没有合适的接中电路芯片可以选用的情况下，可以用三极管开关电路设 (a) 当G 1输出为高电平 (b)当G 1输出为低电平 图3-10 例3-5的电路 图3-11 三极管接口电路 计成所需要的接中电路。数字集成电路可能是TTL 电路、CMOS 电路或其他类型的集成电路。负载 电路部分同样既可能是TTL 、CMOS 电路，也可能是其他类型的电路。 解题方法和步骤： 在图3-11（b ）电路中，为了保证接口电路在V v IL =1时v O 的高电平高于要求的 V OH ，在V v IH I =时三极管饱和导通（≈v O 0），无论是在分析给定接口电路时还是 设计接中电路时，电路参数的配合必须符合以下关系： ①当V v IL I =时，V V ON BE <（开启电压，硅三极管约为0.6V ），三极管截止， 且 V i R V v OH L C CC O ≥- =|| （3-3） ②当V v IH I =时，三极管饱和导通，即 ?? ? ?? += = i i i i L C B R C ββ 1 =() I i R V V BS L C sat CE CC ≥ ??? ? ? ?+-β1 （3-4） 式中I BS 为三极管的饱和基极电流，() V sat CE 是三极管的饱和压降，β是三极管的电流放 大系数。 【例3-6】 在图3-12电路中，CMOS 门电路G 1通过接口电路同时驱动TTL 与非门 G 3 2 、G 和TTL 或非门G 4和 G 5 。已知G 1输出的高、低电平分别为4.3V 和0.1V ，输 出电阻小于50Ω；G G 5 2~的高电平输入电流I IH ＝40A μ，低电平输入电流I IL ＝— 1.6mA ；三极管的电流放大系数β＝60，饱和压降() V sat CE ≤0.2V 。要求接口电路输出的高、 低电平满足≥V OH 3.4V ，V OL ≤0.2V ，试选择一组合适的R B 和R C 的阻值。 图3-12 例3-6的电路 解：当G 1输出低电平时，接中电路的输入为v I ＝V IL ＝0.1V ，故三极管截止v O 的高电平 应满足式（3-3），即 =V OH V i R V OH L C CC ≥- ||V 4.3≥ 为了保证=V OH 3.4V ，先V CC ＝5V ，而 |mA I i IH L 32.0||8||==|,于是得到 KΩ=KΩ-=-≤ 0.532 .04.35| |4 .3i V R L CC C 当G 1输出高电平时，接口电路的输入为v 1＝V IH ＝4.3V 。为保证三极管饱和导通，应 满足式（3-4），即 ≥ i B ()??? ? ? ?+-i R V V L C s a t CE CC β1 ≥-R V V B BE IH () ??? ? ? ?+-i R V V L C sat CE CC β1 （3-5） 上式中有 R B 和R C 两个待定参数，通常可以在已求出的R C 允许阻值范围内选定一个阻 值，然后代入上式求出所需要的R B 值。因为与非门的输入端并联后总的低电平输入电流并不增加，而或非门输入端并联后总的低电平输入电流按并联输入端的数目加倍，所以v O 为低电平时接中电路总的负载电流i L 等于6|I IL |。若取=R C 2KΩ，则将这些值代入式（3-5） 后得到 ?? ? ???+-≥ -6.1622.056017 .03.4R B KΩ=KΩ?+≤ 18606 .94.26.3R B 由于产品手册上给出的β值通常都是三极管工作在线性放大区时的β值，而进入饱和区以后β值迅速减小，所以应当选用比上面计算结果更小的R B 阻值。在本例中可以选 R B ＝12KΩ（或15KΩ）。 四、当OC 门和OD 门外接上接电阻阻值的计算 解题方法和步骤： OC 门和OD 门的应用电路接法可以画成图3-13所示的形式。 （1）当OC 门（或OD 门）全部截止，输出为高电平时，由图3-13（a ）可见，所有 OC 门输出三极管截止状态下的漏电流 I OH 和负载电路全部的高电平输入电流 ∑I IH 全部流过R L ，在R L 上产生压降。为保证v O 输出的高电平高于要求的V OH 值，R L 阻 值不能取得太大，据此即可求出R L 的最大允许值。由图3-13（a ）电路得到 （a ） (b) 图3-13 OC 门和OD 门应用电路的一般结构形式 ()V I I R V OH IH OH L CC m n ≥+- ()max R I I V V R L IH OH OH CC L m n = +-≥ （3-6） 上式中的m 是负载门电路高电平输入电流的数目。 （2）当OC 门（或OD 门）输出为低电平，而且只有一个OC 门导通的情况下，为了保证流经R L 的电流和负载电流所有的低电平输入电流全部流入一个导通的OC 门时，仍然不会超过允许的最大电流()I OL max ，R L 的阻值不能选得太小。据此可求出R L 的最小允许值。由图3-13（b ）电路得到 () I I R V V OL IL L OL CC m max |'|≤ +- () () R I I V V R L IL OL OL C C L m min max | '|= --≥ （3-7） 式中的V OL 是OC 门输出三极管的饱和导通压降，具体数值通常都在0.2V 上下。m’ 是负载门电路低电平输入电流的数目。负载为CMOS 门电路时，m’和m 相等。 （3）在 () R L max 与()R L min 中间选定一个标称电阻值作为R L 的阻值。 【例3-7】 在图3-14中，用OC 门G 1和G 2的并联输出驱动三极管开关电路。要求OC 门输出高电平时三极管T 饱和导通，OC 门输出低电平时三极管T 截止。 已知OC 门7403输出高电平时输出端三极管的漏电流为 ≤I OH 0.1m A ，输出为低电 平V OL ＝0.2V 时允许流入的最大负载电流为()I OL max ＝16mA 。三极管T 的电流放大系数 β＝50，集电极负载电阻 R C ＝1 ，饱和导通压降() V sat CE ＝0.1V ，饱和导通内阻 ()R s a t CE ＝20。给定V CC 1 ＝5V ，V CC 2 ＝10Ｖ。试求R L 取值的允许范围。 图3-14 例3-7的电路 解：当OC 门G 1和G 2同时截止时,v O 为高电平。因为三极管的发射结be 导通后，v o 被钳在0.7V ，所以V OH =0.7V 。这时有V 1CC 经R L 提供给三极管T 的基极 电流I B （亦即负载电路的输入电流）应当大于三极管T 的饱和基极电流I BS ，所以R L 值不能太大。根据式（3-6）得到 R L ≤ BS OH BE CC I I V V +-21= BS I +?-1.027.05 其中I BS = ) ()(2sat CE C sat CE CC R R V V +-=（10-0.1）/1?50mA ≈0.2mA,代入上式后得到 R L =2 .01.027.05+?-k Ω=10.8k Ω 当OC 门中只有一个导通时，输出为低电平V OL =0.2V 。这时三极管T 截止，负载电路的输入电流i B =0。为保证OC 门的负载电流不超过I (max)OL ，R L 值不能太小。根据式（3-7）得到 R L ≥ (max) 1OL OL CC I V V -= 16 2.05-=0.3k Ω 故应取 0.3k Ω≤R L ≤10.8k Ω 3.2 习题解答 【题3.1】 在图3.2.5所示的正逻辑与门和图3.2.6所示的正逻辑或门电路中,若改用负逻辑，试列出它们的逻辑真值表，并说明Y 和A 、B 之间是什么逻辑关系 解：将表3.2.2中的0改成1、1改成0，就得到了图3.2.5电路的负逻辑真值表，如表A3.1（a ）。这个真值表说明Y 与A 、B 之间是逻辑或的关系，即Y=A+B 。 同理，将表3.2.4中的0改成1、1改成0，就得到了图3.2.6电路的负逻辑真值表，如表A3.1（b ）。这个真值表表明Y 和A 、B 之间是与的逻辑关系，即Y=A ·B 。 【题3.2】试画出图P3.2中各个门电路输出端的电压波形。输入端A、B的电压波形如图中所示。 图P3.2 解：根据与非、或非和异或逻辑的定义、画出Y 1、Y 2 和Y 3 的波形如图A3.2所示 【题3.3】试说明能否将与非门、或非门、异或门当做反向器使用？如果可以，各输入端应如何连接？ 解：与非门、或非门和异或门都可以接成反相器使用。输入端的接法如图A3.3所示。 【题3.4】画出图P3.4所示电路在下列两种情况下的输出电压波形： 图A3.3 （1）忽略所有门电路的传输延迟时间； 。 （2）考虑每个门都有传输延迟时间t pd 输入端A、B的电压波形如图中所给出。 图P3.4 解：两种情况下的输出电压波形如图A3.4所示。 图A3.4 【题3.5】已知CMOS门电路的电源电压V DD =5V，静态电源电流I DD =2μA，输入 信号为200kHz的方波（上升时间和下降时间可忽略不计），负载电容C L =200pF，功耗电容 C pd =20pF，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。 解：静态功耗为 P S =I DD V DD =5×2×106-W=0.01mW 动态功耗为 数字实验一门电路逻辑功能与测试 实验一门电路逻辑功能及测试 一、实验目的： 1.熟悉常用集成门电路的逻辑功能及测试方法。 2. 熟悉各种门电路的管脚排列，进一步熟悉仿真软件和数字试验箱的使用。 3．学习利用与非门组成其它逻辑门电路并验证其逻辑功能。 二、实验仪器及设备 1.数字电路实验箱 2.万用表 3.集成芯片： 74LS00 2输入端四与非门 2片 74LS86 2输入端四异或门 1片 三、实验原理 1. TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。54 系列的TTL 电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。 54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。 TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。 2. 集成逻辑门有许多种，如：与门、或门、非门、与非门、或非门、与或非门、异或门等等。但其中与非门用途最广，74LS00是“TTL系列”中的与非门，是四-2输入与非门电路，即在一块集成电路内含有四个独立的与非门。每个与非门有2个输入端。 3. 利用与非门可以组成其它许多逻辑门。要实现其它逻辑门的功能，只要将该门的逻辑函数表达式化成与非-与非表达式，然后用多个与非门连接起来就可以达到目的。例如，要实现或门Y=A+B，根据摩根定律，或门的逻辑函数表 基本逻辑门电路符号1、与逻辑(AND Logic)与逻辑又叫做逻辑乘，下面通过开关的工作状况 加以说明与逻辑的运算。 从上图可以看出，当开关有一个断开时，灯泡处于灭的状况，仅当两个开关同时合上时，灯泡才会亮。于是我们可以将与逻辑的关系速记为：“有0出0,全1出1”。 图(b)列出了两个开关的所有组合，以及与灯泡状况的情况，我们用0表示开关处于断开状况，1表示开关处于合上的状况；同时灯泡的状况用0表示灭，用1表示亮。 图(c)给出了与逻辑门电路符号,该符号表示了两个输入的逻辑关系，&在英文中是AND的速写，如果开关有三个则符号的左边再加上一道线就行了。 逻辑与的关系还可以用表达式的形式表示为:F=A·B 上式在不造成误解的情况下可简写为：F=AB。 2、或逻辑(OR Logic) 上图(a)为一并联直流电路，当两只开关都处于断开时，其灯泡不会亮；当A,B两个开关中有一个或两个一起合上时，其灯泡就会亮。如开关合上的状况用1表示，开关断开的状况用0表示；灯泡的状况亮时用1表示，不亮时用0表示，则可列出图(b)所示的真值表。这种逻辑关系就是通常讲的“或逻辑”，从表中可看出，只要输入A,B两个中有一个为1，则输出为1，否则为0。所以或逻辑可速记为：“有1出1，全0出0”。 上图(c)为或逻辑门电路符号，后面通常用该符号来表示或逻辑，其方块中的“≥1”表示输入中有一个及一个以上的1，输出就为1。逻辑或的表示式为：F=A+B 3、非逻辑(NOT Logic) 非逻辑又常称为反相运算(Inverters)。下图(a)所示的电路实现的逻辑功能就是非运算的功能，从图上可以看出当开关A合上时，灯泡反而灭；当开关断开时，灯泡才会亮，故其输出F的状况与输入A的状相 反。非运算的逻辑表达式为 43121556423156实验三：基本门电路及触发器 实 验 室： 实验台号： 日 期： 2016.10.7 专业班级： 姓 名： 学 号： 一、 实验目的 1.了解TTL 门电路的原理，性能好使用方法，验证基本门电路逻辑功能。 2.掌握门电路的设计方法。 3.验证J-K 触发器的逻辑功能。 4.掌握触发器转换的设计方法。 二、实验内容 （一）验证以下门电路的逻辑关系 1. 用与非门（00）实现与门逻辑关系：F=AB 2. 异或门（86）： (二):门电路的设计(二选一) 1.用74LS00和74LS86 设计半加器. 2.用TTL 与非门设计一个三人表决电路。 A B C 三个裁判，当表决某个提案时，多数人同意提案为通过。 （1为同意，0为不同意） 要求：用74LS00和 74LS10芯片。 （三）验证JK 触发器的逻辑关系 1．J-K 触发器置位端、复位端及功能测试。 图3-1 JK 触发器(74LS112)和D 触发器(74LS74) 2、设计J-K 触发器转化成D 触发器的电路 利用与非门和J-K 触发器设计并测试逻辑功能。 B A B A B A F ⊕=+=n n n n n n n B A B A B A S ⊕=+=' n n n B A C =' A B F 三、实验原理图 图3-2与门电路 图3-3 异或门电路 图3-4半加器 四、实验结果及数据处理 1． 直接在实验原理图上标记芯片的引脚。 2． 写出实验结果。 （1）与门、异或门实验结果表（用数字万用表测量高低电平1、0的电压值。） （2）半加器实验结果 (3) 表决电路结果 =1A B F 实验序号实验题目 TTL各种门电路功能测试 实验时间实验室 1．实验元件（元件型号；引脚结构；逻辑功能；引脚名称） 1.SAC-DS4数字逻辑实验箱1个 2.数字万用表1块 3.74LS20双四输入与非门1片 4.74LS02四二输入或非门1片 5.74LS51双2-3输入与或非门1片 6.74LS86 四二输入异或门1片 7.74LS00四二输入与非门2片 （1）74LS20引脚结构及逻辑功能（2）74LS02引脚结构及逻辑功能 （3）74LS51引脚结构及逻辑功能（4）74LS86引脚结构及逻辑功能 （5）74LS00引脚结构及逻辑功能 2．实验目的 （1）熟悉TTL各种门电路的逻辑功能及测试方法。（2）熟悉万用表的使用方法。 3．实验电路原理图及接线方法描述： （1）74LS00实现与电路电路图 （2）74LS00实现或电路电路图 （3）74LS00实现或非电路电路图 （4）74LS00实现异或电路 4．实验中各种信号的选取及控制（电源为哪些电路供电；输入信号的分布位置；输出信号的指示类型；总结完成实验条件） 5．逻辑验证与真值表填写 （1）74LS00实现与电路电路图逻辑分析 逻辑运算过程分析： 1 21 Y=AB Y=Y=AB=AB 真值表： （2）74LS00实现或电路电路图 逻辑运算过程分析： 1 2 312 Y=AA=A Y=BB=B Y=Y Y=AB=A+B=A+B 真值表： 输入输出 A B 2 Y 0 0 0 0 1 0 1 0 0 1 1 1 输入输出 A B 3 Y 0 0 0 0 1 1 1 0 1 1 1 1 IGBT驱动电路参数计算详解 大功率IGBT 模块在使用中驱动器至关重要，本文介绍在特定应用条件下IGBT门极驱动性能参数的计算方法，经验公式及有关CONCEPT 驱动板的选型标准，得出的一些参数值可以作为选择一款合适IGBT驱动器的基本依据。 1 门极驱动的概念 IGBT存在门极-发射极电容Cge，门极-集电极电容Cgc，我们将IGBT的门极等效电容定义为Cg，门极驱动回路的等效电路如下图所示： 其本质是：一个脉冲电压源向RC电路进行充放电，对于这个电压源，有2个物理量我们需要关心，1.它的功率；2.它的峰值电流。 2 驱动功率的计算 驱动器是用来控制功率器件的导通和关断。为了实现此功能，驱动器对功率器件的门极进行充电以达到门极开通电压VGE_on，或者是对门极进行放电至门极关断电压 VGE_off。 门极电压的两种电平间的转换过程中，在驱动器门极驱动电阻及功率器件组成的回路中产生一定的损耗。这个参数我们称为驱动功率PDRV。驱动器必须根据其所驱动的功率器件所需的驱动功率来选择。 驱动功率可以从门极电荷量QGate，开关频率fIN，以及驱动器实际输出电压摆幅ΔVGate 计算得出： P DRV = Q Gate * f IN * ΔV Gate (Eq. 1) 备注：P DRV: 驱动器每通道输出功率；f IN: IGBT开关频率；Q Gate :IGBT门极电荷，可从规格书第一页查出，不同IGBT该数值不同；ΔV Gate:门极驱动电压摆幅，等于驱动正压+U 和负压–U 之间差值。 如果门极回路放置了一个电容CGE (辅助门极电容)，那么驱动器也需要对该电容进行充放电，如图1 所示： 实验一门电路的电特性 一、实验目的 1、在理解 CMOS 门电路的工作原理和电特性基础上，学习并掌握其电特性主要参数的测试方法。 2、在理解 TTL 门电路的工作原理和电特性基础上，学习并掌握其电特性主要参数的测试方法。 3、学习查阅集成电路芯片数据手册。 4、学习并掌握数字集成电路的正确使用方法。 二、预习任务 1. 回顾上学期的“常用电子仪器使用”以及实验中用到的测试方法。回答下列问题： （1）如何调整函数信号发生器，使其输出100Hz、0~5V的锯齿波（三角波）信号？ 答：首先调输出模式至三角波,再调节幅度调节按钮，使显示屏幅值处显示为 5Vp-p，为了保证输出的三角波是0~5V，则还需设置偏置电压，调节偏置/最小值按钮，将最小值设置为0V，这样就可以输出0~5V的三角波；按频率范围选择按钮，将屏幕上频率调为读数为100Hz。若需要输出锯齿波，则要调节占空比，以获得想要的波形。 （2）用示波器观测到如图1所示的a、b两个信号，假设此时示波器的垂直定标（灵敏度）旋钮位置分别为1V/格和2V/格，请写出它们的最高值和最低值。 答：第一幅图最高值为 2V，最低值为-2V； 第二幅图最高值为 4V，最低值为 0。 （3）电压传输特性曲线是指输出电压随输入电压变化的曲线。示波器默认的时基模式为“标准（YT）模式”显示的是电压随时间变化的波形，若要观测电压传输特性曲线，需改变示波器上哪些菜单或旋钮？ 答：为观测电压传输特性曲线，需要将两相关的信号输入示波器的两个输入端，并将模式调为Y-X模式。本次实验须将输入电压信号与输出电压信号分别作为X与Y，即可观测电压传输特性曲线。在Y-X工作模式下，示波器上显示的图样为以通道一的测量值（输入电压）为横坐标，通道二的测量值（输出电压）为 实验一门电路的功能测试 1.实验目的 （1）熟悉数字电路实验装置，能正确使用装置上的资源设计实验方案； （2）熟悉双列直插式集成电路的引脚排列及使用方法； （3）熟悉并验证典型集成门电路逻辑功能。 2.实验仪器与材料 （1）数字电路实验装置1台； （2）万用表1块 （3）双列直插集成电路芯片74LS00、74LS86、74LS125各1片，导线若干。 3.知识要点 （1）数字电路实验装置的正确使用 TPE-D6A电子技术学习机是一种数字电路实验装置，利用装置上提供的电路连线、输入激励、输出显示等资源，我们可以设计合理的实验方案，通过连接电路、输入激励信号、测试输出状态等一系列实验环节，对所设计的逻辑电路进行结果测试。该实验装置功能模块组成如图1.1所示。 图中①为集成电路芯片区，有15个IC插座及相应的管脚连接端子，其中A13是8管脚插座，A11、A12是14管脚插座，A1、A2、A3、A7、A8是16管脚插座，A4、A5是18管脚插座，A9、A14、A16、A7、A8是20管脚插座，A10、A15是24管脚插座。根据双列直插式集成电路芯片的管脚数可以选择相同管脚数的IC插座，并将集成电路芯片插入IC插座（凹口侧相对应），可以通过导线将管脚引出的接线端相连，实现电路的连接。 图中②为元件区，内有多个不同参数值的电阻、电容以及二极管、三极管、稳压管、蜂鸣器等元件可供连接电路时选择。 图中③为电位器区，内有1k、10k、22k、100k、220k阻值的电位器等元件可供连接电路时选择。 图中④为直流稳压电源区，是装置内部的直流稳压电源提供的+5V、-5V、+15V、-15V 电源输出引脚，可以为有源集成芯片提供工作电源电压。 门电路大全 CD4000 双3输入端或非门 CD4001 四2输入端或非门* CD4002 双4输入端或非门 CD4007 双互补对加反向器 CD4009 六反向缓冲／变换器 CD4011 四2输入端与非门* CD4012 双4输入端与非门 CD4023 三2输入端与非门 CD4025 三2输入端与非门 CD4030 四2输入端异或门 CD4041 四同相／反向缓冲器 CD4048 8输入端可扩展多功能门* CD4049 六反相缓冲/变换器* CD4050 六同相缓冲／变换器 CD4068 8输入端与门／与非门 CD4069 六反相器* CD4070 四2输入异或门 CD4071 四2输入端或门* CD4072 双4输入端或门 CD4073 三3输入端与门 CD4075 三3输入端或门 CD4077 四异或非门 CD4078 8输入端与非门／或门 CD4081 四2输入端与门* CD4082 双4输入端与非门 CD4085 双2路2输入端与或非门 CD4086 四2输入端可扩展与或非门 CD40104 TTL至高电平CMOS转换器 CD40106 六施密特触发器 CD40107 双2输入端与非缓冲／驱动器 CD40109 四低-高电平位移器 CD4501 三多输入门 CD4052 六反向缓冲器（三态输出）* CD4503 六同相缓冲器（三态输出） CD4504 6TTL或CMOS同级移相器 CD4506 双可扩展AIO门 CD4507 四异或门 CD4519 4位与／或选择器 CD4530 双5输入多数逻辑门 CD4572 四反向器加二输入或非门加二输入与非门 CD4599 8位可寻址锁存器* ********************************************************************** 触发器 实验设计部分： 由于1在预习时已经做过设计，故在此省略该步骤。 2、用与非门实现Y=A’B’+CD+ABC+BD. 由于Y=A’B’+CD+ABC+BDY =(（A’B’）’（CD）’（ABC）’（BD）’)’ 由此连接电路得： 测试结果为： 3、设计一个奇偶校验器，使得三输入中“1”的个数为奇数时发出报警信号。 由题意得输出为1是报警，0是不报警，逻辑真值表为： 即： Y=A’B’C+A’BC’+AB’C’+ABC =C(A⊕B)’+C’(A⊕B) =C⊕B⊕A 所以逻辑电路图为：数字实验一 门电路逻辑功能与测试
基本逻辑门电路符号
基本门电路实验报告处理
实验一TTL各种门电路功能测试
IGBT驱动电路参数计算详解
门电路
实验1门电路的功能测试
门电路大全
实验三、基本门电路设计