习题三
一、判断题
1、组合逻辑电路中有具有记忆功能的逻辑部件。 （ ）
2、组合逻辑电路设计是组合逻辑电路分析的逆过程。 （ ）
3、优先编码器的编码信号是互相排斥的，不允许有多个输入信号同时有效。 （ ）
4、10-4线BCD 码优先编码器74LS147有10个输入端。 （ ）
5、译码是编码的逆过程。 （ ）
6、74LS138的3个门控端Ｇ1、Ｇ2A 、G 2B 之间的关系为逻辑“或”。 （ ）
7、74LS138的3个门控端有一个无效时，芯片禁止译码，输出高阻。 （ ）
8、共阴型LED 数码管应选用有效输出为高电平的显示译码器来驱动。 （ ）
9、数据选择器只能传输数字信号，模拟开关只能传输模拟信号。 （ ）
10、数据选择器可实现组合逻辑函数。 （ ）
11、应用74LS138实现组合逻辑函数比74LS151电路更简洁。 （ ）
12、集成数字电路中没有专用的数据分配器，而是使用通用译码器中的变量译码器实现数据分配。 （ ）
13、 3-8线译码器74LS138可实现数据分配功能。 （ ）
14、 74LS151为8选1数据选择器，只有3个地址输入端，不能实现4变量地址数据选择功能。 （ ）
15、两个半加器可组成一个全加器。 （ ）
16、一个全加器可组成两个半加器。 （ ）
17、全加器的和S=A ⊕B 。 （ ）
18、异或门仅是半加器半加运算的一部分。 （ ）
19、竞争不一定会产生冒险。 （ ）
20、组合逻辑电路卡诺图中有相邻的卡诺图相切，就存在竞争。 （ ）
二、填空题
1. 数字电路任一时刻的稳态输出只取决于该时刻输入信号的组合，而与这些输入信号作用前电路原来的状态无关，则该数字电路称为 逻辑电路。
2. 给定组合逻辑电路，求出其相应的输入输出逻辑表达式，确定其逻辑功能的过程，称为组合逻辑电路的 。
3. 用低电平代表逻辑1，高电平代表逻辑0，这种逻辑体制称为 逻辑。
4. 用二进制代码表示数字，符号或某种信号的过程称为 。
5. 将给定的代码转换为相应的输出信号或另一种形式代码的过程称为 。
6. 编码器一般可分为 编码器和 编码器，按编码形式可分为 编码器和 编码器；按编码器编码输出位数可分为 线编码器、 线编码器和 线编码器。
7. 普通编码器输入端中， 有效。优先编码器输入端中， 有效数码。
8. 编码器74LS148输出端Y 2、 Y 1、Y 0为 码形式，111相当于 。
9. 编码器74LS148与74LS348的区别是74LS348具有 功能。
10.译码器输出有效时，74LS138是输出 电平有效；74LS238是输出 电平有效。
11.发光二极管正向压降大多在 V 之间；工作电流一般为 毫安；亮度随 增大而增强。
12.LED 数码管按内部LED 连接方式可分为共 极和共 极
13、对于共阳型LED 数码管，应选用输出 电平的显示译码管。
14、能够从多路数据中选择一路进行传输的电路称为 。
15、 2n 选1数据选择器有 为地址码，最多可以实现 个变量地址组合逻辑函数 。
16、 数据选择器可分为有 选1. 选1. 选1和 选1等多种类型。
17、 数据选择器除从多路输入应用外，还可将 数据变为 数据。
18、 能够比较两组数字电路称为 。
19、串行加法器，优点是，缺点是。
20、所谓“超前进位”，是根据加法运算前低位的状态。
21、门电路输入端的两个互补输入信号同时向的现象称为竞争。
22、逻辑函数卡诺图中有相邻的卡诺图，该逻辑函数存在竞争。
23、门电路由于竞争而产生错误输出（尖锋脉冲）的现象称为。
24、消除组合逻辑电路中的竞争冒险现象，常用和的方法。
三、选择题
1、组合逻辑电路分析方法的一般步骤有（多选）
A、逐级写出每个门电路的逻辑表达式
B、化简输出端的逻辑表达式
C、列出真值表
D、根据真值表，分析和确定电路的逻辑功能。
2、若对50个编码输入信号编码，则输出编码位数至少为个。
A．5； B.6; C.10; D.50
3、若编码器输出位数为4位，则最多可对个输出信号编码。
A.4
B.8; C16 D32
4、74LS系列译码器，2-4线译码器为；3-8线译码器为；4-16线译码器为；BCD译码器为。
A.74LS42;
B.74LS138;
C.74LS139;
D.74LS154.
5、将给定的二进制码变换为相应的（多选）功能之一者，就属于译码器。
A．另一种形式二值代码； B.显示代码； C. BCD代码 D.十进制数
6、74LS148输入输出端线为。
A.输入2，输出4；
B.输入4，输出2；
C.输入3，输出8；
D.输入8，输出3
7、74LS138输入输出端线为。
A.输入2，输出4；
B.输入4，输出2；
C.输入3，输出8；
D.输入8，输出
8、74LS138三个控制端G1、G2A和G2B的关系为。
A.与；
B.或；
C.无关；
D.不定
9、 16选1数据选择器，其地址输入端至少应有位。
A.2；
B.4；
C.8；
D.16
10、8路数据分配器，其地址输入端至少应有位。
A.2；
B.3；
C.4；
D.8
11、8选1数据选择器，其数据输入端有个。
A.2；
B.3；
C.4；
D.8
12、n选1数据选择器，最多能实现个变量地址组合逻辑函数。
A.n-1;
B.n;
C.n+1;
D.2n;
E.n2;
F.2n
13、数据选择器主要应用功能有（多选）。
A.从多路数据中选择一路输出
B.将并行数据变为串行数据；
C. 将串行数据变为并行数据；
D.实现组合逻辑函数
14、半加器有；全加器有。
A.2个输入端，2个输出端
B. 2个输入端，3个输出端
C.3个输入端，2个输出端
D.3个输入端，3个输出端；
15、全加器与半加器的区别为。
A不包含异或运算 B.加数中包含来自低位的进位 C.无进位； D.有进位
16、组合逻辑电路中，若在某种条件下形成（多选），会产生竞争现象。
A.或门电路，形成Y=A+A;
B.或非门电路，形成Y=A+A
C.与门电路，形成Y=AA D与非门电路，形成Y=AA
17、下列关于组合逻辑电路竞争冒险现象说法不正确的是。
A．对组合逻辑电路来说，竞争是不可避免的；B竞争不一定会产生冒险；
C.产生冒险必定存在竞争；
D.竞争冒险可以消除
答案：
一、1、3、4、6、7、9、11、14、15、16、17均为错的；2、5、8、10、12、13、18、19、20均为对的。
二、1、组合2、分析3、负4、编码5、译码6、普通、优先、二进制、BCD、4-2、8-3、16-4
7、只允许有一个输入信号、仅对其中一个优先等级最高的输入信号8、反、000
9、三态10、高11、1.5~2 、几~几十、电流12、阴、阳13、低
14、数据选择器15、（n+1）16、2、4、8、16 17、并行、串行18、数值比较器19、电路结构简单、由于串行逐级进位，完成整个运算所需时间较长20、直接得到本位进位信号
21、相反逻辑电平跳变22、相切23、竞争-冒险24、引入冗余项、输出端增加滤波电容
三、1.ABCD 2.B 3.C 4.C、B、D、A 5.ABC 6.D 7.C 8. A 9. B
10.B 11.D 12.C 13.ABD 14.A 、C 15.B 16.ABCD 17.A
习题四
一、判读题
1、触发器也称为半导体存储单元。（）
2、基本RS触发器可以由与非门组成，也可以由或非门组成。（）
3、有两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器状态不定。（）
4、RS触发器的条件RS=0表示不允许出现R=S=1的输入。（）
5、由与非门组成的基本RS触发器和由或非门组成的基本RS触发器的特征方程是不相同的。（）
6、由与非门组成的基本RS触发器和由或非门组成的基本RS触发器的约束条件是相同的。（）
7、钟控RS触发器也称同步RS触发器。（）
8、同步触发器存在空翻现象，而边沿型触发器和主从型触发器克服了空翻。（）
9、钟控RS触发器的触发方式是脉冲触发。（）
10、主从触发就是脉冲触发。( )
11、边沿脉冲就是脉冲触发。（）
12、触发器电路结构形式与触发方式之间有固定的对应关系。（）
13、目前，RS触发器的应用几乎已被JK触发器所取代。（）
14、JK触发器的JK端，相当RS触发器的SR端。（）
15、JK触发器具有与RS触发器相同功能，且无输出不定状态。（）
16、D触发器的特性方程为Q n+1=D,与Q n无关，所以它没有记忆功能。（）
17、D触发器Q n+1=D，输出端信号Q n+1能跟随输入端信号D变化而变化，因此D触发器具有“透明”
特性。（）
18、集成触发器中，没有专门的T触发器和T’触发器。（）
19、T触发器相当于一个可控的T’触发器。（）
20、将T触发器的T端接0，就构成T’触发器。（）
21、T’触发器每来一个CP脉冲，输出状态就翻转一次。（）
22、T触发器具有将CP脉冲二分频功能。（）
23、T’触发器具有将CP脉冲二分频功能。（）
二、填空题
1、触发器常用的分析方法主要有、、和。上述分析方法的区别是对触发器特性的不同描述，相同。
2、基本RS触发器具有条件，出现状态，影响了它的应用。
3、与非门组成的基本RS触发器的特征方程为；约束条件为。
4、或非门组成的基本RS触发器的特征方程为；约束条件为。
5、钟控RS触发器的触发方式为触发，具有特性，存在现象。
6、主从型RS触发器无空翻现象的原因是具有结构。
7、主从型JK触发器存在特性，其能力较差。
8、主从型触发器逻辑符号中表示延时输出。
9、触发器预置端Rd、Sd具有性质，即与CP脉冲，权位。
10、触发器的触发方式可有三种：触发、触发和触发。
11、触发器的触发方式是由电路的决定的。
12、凡是采用钟控RS结构的触发器，一定是触发方式；凡是采用主从RS结构的触发器，一定是触发方式；凡是采用维持-阻塞结构、传输门延迟结构的触发器，一定是触发方式。
13、触发器按逻辑功能可分为触发器、触发器、触发器、触发器和触发器。
14、触发器逻辑符号中C端的表示动态输入，即触发方式为触发。有小圆圈表示沿触发；无小圆圈表示沿触发、。
15、JK触发器与RS触发器的显著区别是无状态。
16、JK触发器，JK=11时，Q n+1 = ；JK=00时，Q n+1 = 。
17、JK触发器的特征方程是。
18、D触发器的特征方程是。
19、D锁存器具有特性，在期间，输出端跟随输入端变化而变化，因而存在现象；在
沿，锁存该时刻的D信号相应输出；在期间，保持已锁存的信号输出。
20、T触发器的特征方程是。
21、T’触发器的特征方程是。
22、D触发器，D端与连接时，构成T’触发器。
23、JK触发器，JK端接时，构成T’触发器。
24、触发器构成触发器时，对CP脉冲具有二分频功能。
25、触发器是数字电路的部件，是时序逻辑电路的单元，可组成、、、等。
三、选择题
1、不属于触发器特点的是（）
Ａ、有两个稳定状态Ｂ、可由一种状态转换到另一种状态Ｃ、具有记忆功能Ｄ、有不定输出状态２、由与非门组成的基本RS触发器输入状态不允许出现（）。
Ａ、R S=00 Ｂ、R S=01 Ｃ、R S=10 Ｄ、R S=11
3、由或非门组成的基本RS触发器输入状态不允许出现（）。
Ａ、R S=00 Ｂ、R S=01 Ｃ、R S=10 Ｄ、R S=11
4、由与非门组成的基本RS触发器输出状态不定出现在（）。
Ａ、R S=00 Ｂ、R S=11 Ｃ、R S= 00 11 Ｄ、R S=11 00
5、由或非门组成的基本RS触发器输出状态不定出现在（）。
A、R S=00 Ｂ、R S=11 Ｃ、R S= 00 11 Ｄ、R S=11 00
6、有关与非门组成和或非门组成的基本RS触发器的正确说法是（）
A、特征方程与约束条件均相同
B、特征方程与约束条件不相同
C、特征方程相同，约束条件不同
D、特征方程不同，约束条件相同
7、各种触发器的缺点（可多选）是；基本RS触发器；钟控RS触发器；主从型RS触发器；主从型JK触发器；边沿型触发器。
Ａ、存在不定状态Ｂ、翻转不受统一时钟脉冲控制Ｃ、存在“空翻”现象
Ｄ、存在一次翻转特性Ｅ、上述问题均不存在
8、在CP有效期间内，输出状态最多可改变的次数：基本RS触发器-----钟控RS触发器------；主从型RS
触发器-----；主从型JK触发器----- -边沿型触发器-------。
A.一次；
B.二次；
C.三次；
D.与CP无关
9、在CP有效期间内，主从型触发器只能变化一次。主从型RS触发器取决于---；主从型JK触发器取决---。
A.第一个输入触发有效信号
B.最后一个输入触发有效信号
C．CP上升沿时刻的输入信号 D.CP下降沿时刻的输入信号
10、欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端（多选）---------
A.J=K=1;
B.=1,K=0;
C.J=K=Q;
D.J=K=0;
E.J=Q,K=0
11、欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端（多选）-----。
A.J=K=0;
B.J=Q,K=Q;
C.J=Q,K=Q;
D.J=Q,K=0;
E.J=0,K=Q
12、欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端（多选）-----。
A. J=K=1
B.J=0,K=Q;
C.J=Q,K=1;
D.J=0,K=1;
E.J=K=0
13、欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端（多选）-----。
A. J=K=1
B.J=Q,K=Q
C.J= K=Q
D.J=Q,K=1
E.J=1,K=Q
14、为实现将JK触发器转换为D触发器，应使---------.
A.J=D,K=D B K=D,J=D C J=K=D D.J=K=D
15、具有“透明”特性的有（多选）---------
A .D触发器 B. D锁存器 C .钟控RS触发器 D .从型RS触发器 E .从型JK触发器
15、对于JK触发器，若J=K，则可完成-----触发器的逻辑功能。
A .RS B.D C.T D.T’
16、对于JK触发器，若J=K=1，则可完成-----触发器的逻辑功能。
A.RS
B.D
C.T’
D.T
17、欲使D触发器按Q n+1=Q n，应使输入D端接------。
A.0;
B.1;
C.Q;
D. Q
18、对于D触发器，欲使Q n+1=Q n，应使输入D=-------
A.D;
B.1;
C.Q;
D.Q
19、（多选）对于T触发器，若初态Q n=0,欲使次态Q n+1=1，应使输入T=-----。
A.0;
B.1;
C.Q;
D.Q
20、（多选）对于T触发器，若初态Q n =1，欲使次态Q n+1 =1，应使输入T=--------
A.0;
B.1;
C.Q;
答案
一、1、2、4、7、8、10、12、13、14、15、18、19、21、23均为对的；
3、5、6、9、11、16、17、20、22均为错的。
二、1、功能表、时序波形图、特征方程、状态转换图、侧重点、本质；2、约束、不定
3、Q n+1=S+ R Q n、R + S=1
4、Q n+1= S + R Q n 、RS=0
5、电平、透明、空翻
6、主触发器和从触发器
7、一次翻转、抗干扰
8、“”
9、强置、无关、最高
10、电平、脉冲、边沿11、结构形式12、电平、脉冲、边沿13、RS、JK、D、T、T’
14、小“”、边沿、下降、上升15、不定输出16、Q n、Q n 17、Q n+1= J Q n + K Q n 18、Q n+1=D 19、透明、CP有效、空翻、CP锁存、CP无效20、Q n+1= T Q n + TQ n=T○Q
21、Q n+1= Q n22、Q 23、1 24、T’
25、重要、基本逻辑、分频器、寄存器、计数器、顺序脉冲发生器
三、1-6、ＤＡＤＣＤC7、AB、AC、A、D、E 8、D C A A Ａ9、B A 10、BCE
11、ACDE12、BCD 13、ACDE14-18、A 、BC 、C、C、D 19-20、ＢＤ、ＡＤ
第四章组合逻辑电路 1. 解： (a)(b)是相同的电路，均为同或电路。 2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。因此，输出为“0”(低电平)时，输入状态为AB＝01或10 3. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。 4. 解：函数关系如下： AB S F+ ⊕ = + + A BS S S A B B 将具体的S值代入，求得F 3 1 2 值，填入表中。
A A F B A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111 1110 1101 01100 01011 1010 1001 1000 00111 0110 )(0101 0100 1010011 10010 10001 10000 0123
5. （1）用异或门实现，电路图如图(a)所示。 (2) 用与或门实现，电路图如图(b)所示。 6. 解因为一天24小时，所以需要5个变量。P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。真值表如表所示。 利用卡诺图化简如图(a)所示。 化简后的函数表达式为
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
第四章 习题 4.4 由两个与非门构成的基本RS 触发器的输入如图P4.4所示，画出Q 和Q 端的波形。 图 P4.4 4.5 由两个或非门构成的基本RS 触发器的输入波形如图P4.5所示，画出输出Q 和Q 的波形。 图 P4.5 4.6 图P4.6是一个防抖动输出的开关电路。当拨动开关S 时，由于开关触点接通瞬间发生振颤。 D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.6 4.7 在同步RS触发器中，若CP、S、R的电压波形如图P4.7所示。画出Q和Q端的波形。设触发器的初始状态为Q=0。 图 P4.7 4.10 主从型JK触发器输入波形如图P4.10所示，画出输出端Q和Q的波形。设触发器初始状态Q=0。
4.11 主从型JK 触发器组成图P4.11（a ）所示电路，输入波形如图P4.11（b ）所示，画出各触 发器Q 端的波形。 （a ） 解：AB J 1 ，先画出J 的波形，然后画Q.。 4.12 主从型RS 触发器的CP 、S 、R 、D R 各输入的电压波形如图P4.12所示，画出端Q 和Q 端
对应的电压波形。 图 P4.12 4.14 维持阻塞D触发器构成图P4.14所示的电路，输入波形如图P4.14（b）所示。画出各触发器Q段的波形。触发器的初态均为0。 （b） 图 P4.14
4.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。 4.20 画出图P4.20电路在图中所示CP、 R信号作用下Q1、Q2、Q3的输出电压波形，并说明 D Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。 CP 1/2 1/4 Q Q Q 频率的 、1/8 。 、 和 的频率分别是 、 1 3 2
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器
C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分）
纵联保护依据的最基本原理是什么？ 答：纵联保护包括纵联比较式保护和纵联差动保护两大类，它是利用线路两端电气量在故障与非故障时、区内故障与区外故障时的特征差异构成保护的。纵联保护的基本原理是通过通信设施将两侧的保护装置联系起来，使每一侧的保护装置不仅反应其安装点的电气量，而且哈反应线路对侧另一保护安装处的电气量。通过对线路两侧电气量的比较和判断，可以快速、可靠地区分本线路内部任意点的短路与外部短路，达到有选择、快速切除全线路短路的目的。 纵联比较式保护通过比较线路两端故障功率方向或故障距离来区分区内故障与区外故障，当线路两侧的正方向元件或距离元件都动作时，判断为区内故障，保护立即动作跳闸；当任意一侧的正方向元件或距离元件不动作时，就判断为区外故障，两侧的保护都不跳闸。 纵联差动保护通过直接比较线路两端的电流或电流相位来判断是区内故障还是区外故障，在线路两侧均选定电流参考方向由母线指向被保护线路的情况下，区外故障时线路两侧电流大小相等，相位相反，其相量和或瞬时值之和都等于零；而在区内故障时，两侧电流相位基本一致，其相量和或瞬时值之和都等于故障点的故障电流，量值很大。所以通过检测两侧的电流的相量和或瞬时值之和，就可以区分区内故障与区外故障，区内故障时无需任何延时，立即跳闸；区外故障，可靠闭锁两侧保护，使之均不动作跳闸。 4.7 图4—30所示系统，线路全部配置闭锁式方向比较纵联保护，分析在K 点短 路时各端保护方向元件的动作情况，各线路保护的工作过程及结果。 A B C D 1E ?2E ? 123456k 答：当短路发生在B —C 线路的K 处时，保护2、5的功率方向为负，闭锁信号 持续存在，线路A —B 上保护1、2被保护2的闭锁信号闭锁，线路A —B 两侧 均不跳闸；保护5的闭锁信号将C —D 线路上保护5、6闭锁，非故障线路保护 不跳闸。故障线路B —C 上保护3、4功率方向全为正，均停发闭锁信号，它们 判定有正方向故障且没有收到闭锁信号，所以会立即动作跳闸，线路B —C 被切 除。 答：根据闭锁式方向纵联保护，功率方向为负的一侧发闭锁信号，跳闸条件是本 端保护元件动作，同时无闭锁信号。1保护本端元件动作，但有闭锁信号，故不 动作；2保护本端元件不动作，收到本端闭锁信号，故不动作；3保护本端元件 动作，无闭锁信号，故动作；4保护本端元件动作，无闭锁信号，故动作；5保 护本端元件不动作，收到本端闭锁信号，故不动作；6保护本端元件动作，但有 闭锁信号，故不动作。 4.10 图4—30所示系统，线路全部配置闭锁式方向比较纵联保护，在K 点短路 时，若A —B 和B —C 线路通道同时故障，保护将会出现何种情况？靠什么保护 动作切除故障？
第四章电气主接线最全答案 4-1 对电气主接线的基本要求是什么？ 答：对电气主接线的基本要求是：可靠性、灵活性和经济性。 其中保证供电可靠是电气主接线最基本的要求。灵活性包括：操作、调度、扩建的方便性。经济性包括：节省一次投资，占地面积小，电能损耗少。 4-2 隔离开关与断路器的区别何在？对它们的操作程序应遵循哪些重要原则？ 答：断路器具有专用灭弧装置，可以开断或闭合负荷电流和开断短路电流，故用来作为接通和切断电路的控制电器。而隔离开关没有灭弧装置，其开合电流极小，只能用来做设备停用后退出工作时断开电路。 4-3 防止隔离开关误操作通常采用哪些措施？ 答：为了防止隔离开关误操作，除严格按照规章实行操作票制度外，还应在隔离开关和相应的断路器之间加装电磁闭锁和机械闭锁装置或电脑钥匙。 4-4 主母线和旁路母线各起什么作用？设置专用旁路断路器和以母联断路器或者分段断路器兼作旁路断路器，各有什么特点？检修出线断路器时，如何操作？ 答：主母线主要用来汇集电能和分配电能。旁路母线主要用与配电装置检修短路器时不致中断回路而设计的。设置旁路短路器极大的提高了可靠性。而分段短路器兼旁路短路器的连接和母联短路器兼旁路断路器的接线，可以减少设备，节省投资。当出线和短路器需要检修时，先合上旁路短路器，检查旁路母线是否完好，如果旁路母线有故障，旁路断路器在合上后会自动断开，就不能使用旁路母线。如果旁路母线完好，旁路断路器在合上就不会断开，先合上出线的旁路隔离开关，然后断开出线的断路器，再断开两侧的隔离开关，有旁路短路器代替断路器工作，便可对短路器进行检修。 4-5 发电机-变压器单元接线中，在发电机和双绕作变压器之间通常不装设断路器，有何利弊？ 答：发电机和双绕组变压器之间通常不装设断路器，避免了由于额定电流或短路电流过大，使得在选择出口断路器时，受到制造条件或价格等原因造成的困难。但是，变压器或者厂用变压器发生故障时，除了跳主变压器高压侧出口断路器外，还需跳发电机磁场开关，若磁场开关拒跳，则会出现严重的后果，而当发电机定子绕组本身发生故障时，若变压吕高压侧失灵跳闸，则造成发电机和主变压器严重损坏。并且发电机一旦故障跳闸，机组将面临厂用电中断的威胁。
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
第四章 习题与思考题 ◆◆ 习题 4-1 在图P4-1所示互补对称电路中，已知V CC 为6V ，R L 为8Ω，假设三极管的饱和管压降U CES ＝1V ， ① 试估算电路的最大输出功率P om ； ② 估算电路中直流电源消耗的功率P V 和效率η。 解：① W W R U V P L cem CC om 563.18 2)16(2)(2 2≈?-=-= 如忽略U CES ，则 W W R V P L CC om 25.28 2622 2=?=≈ ② W W R V P L CC V 865.28 6222 2≈??=≈ππ %55.54865 .2563.1≈==V om P P η 如忽略U CES ，则%53.78865.225.2≈== V om P P η 此题的意图是理解OCL 互补对称放大电路的P om 和P V 的估算方法。 ◆◆ 习题 4-2 在图P4-1所示的电路中： ① 三极管的最大功耗等于多少？ ② 流过三极管的最大集电极电流等于多少？ ③ 三极管集电极和发射极之间承受的最大电压等于多少? ④ 为了在负载上得到最大输出功率P om ，输入端应加上的正弦电压有效值大约等于多少？ 解：① W W P P om CM 45.025.22.02.0=?=> ② A A R V I L CC CM 75.08 6==> ③ V V V U CC CEO BR 12622)(=?=> ④ 因为互补对称电路中无论哪个三极管导电，电路均工作在射极跟随器状态，1≈u A ，而略小于1，故V V V U U CC cem i 24.426 22≈=≈≈。 本题的意图是了解OCL 互补对称电路中功率三极管极限参数的估算方法。
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为（）、 （）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。 5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。 三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分） B C 六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。 （6分） 七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。ROM 中的数据见表1所示。试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP信号频率之比。（16分） 表1：
第4章 集成运算放大电路 自测题 一、选择合适答案填入空内。 (1)集成运放电路采用直接耦合方式是因为( C )。 A.可获得很大的放大倍数 B.可使温漂小 C.集成工艺难于制造大容量电容 (2)通用型集成运放适用于放大( B )。 A.高频信号 B.低频信号 C.任何频率信号 (3)集成运放制造工艺使得同类半导体管的( C )。 A.指标参数准确 B.参数不受温度影响 C.参数一直性好 (4)集成运放的输入级采用差分放大电路是因为可以( A )。 A.减小温漂 B.增大放大倍数 C.提高输入电阻 (5)为增大电压放大倍数,集成运放的中间级多采用( A )。 A.共射放大电路 B.共集放大电路 C.共基放大电路 二、判断下列说法是否正确，用“√”和“×”表示判断结果。 (1)运放的输入失调电压U IO 是两输入端电位之差。( × ) (2)运放的输入失调电流I IO 是两输入端电流之差。( √ ) (3)运放的共模抑制比c d CMR A A K = 。( √ ) (4)有源负载可以增大放大电路的输出电流。( √ ) (5)在输入信号作用时，偏置电路改变了各放大管的动态电流。( × ) 三、电路如图 所示，已知β1＝β2＝β3= 100 。各管的U BE 均为 , 试求I C 2的值。 解：分析估算如下： 21 100CC BE BE R V U U I A R μ--= = 00202211B B B B I I I I ββ ββ ++= =++； 020 2( )1R B B B I I I I β βββ+=+=++ 图 22021C B B I I I β ββ β +==?+。比较上两式，得 2(2) 1002(1) C R R I I I A ββμβββ+= ?≈=+++ 四、电路如图所示。
C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】
4-2 试用外施电源法求图题4-2 所示含源单口网络VCR ，并绘出伏安特性曲线。 解：图中u 可认为是外加电压源的电压。 根据图中u 所示的参考方向。可列出 (3)(6)(5)20(9)50u i i A V A i V =Ω+Ω++=+ 4-5试设法利用置换定理求解图题4-5所示电路中的电压0u 。何处划分为好？置换时用电压源还是电流源为好？ 解：试从下图虚线处将电路划分成两部分，对网路N 1有（节点法） 111 1 9 67 (11)u u u u i ???+-=? ?+????-++=-? 整理得： 1511714u i =-
对网络2N 有 251133 u i i i =?+?= 解得3i A =，用3A 电流源置换N 1较为方便，置换后利用分流关系，可得： ()121031V 1V u +=??= 4-9 求图题4-7所示电路的输入电阻R i ，已知0.99α= 解： 施加电源t u 于输入端可列出网孔方程： 12335121(25100)100 (1) 100(100100101010)100.990(2) t i i u i i i +-=-++?+?-?= 将(2)代入(1)得135t i u R i = =Ω 4-14求图题4-10所示各电路的等效电路。 解
解： 图(a):因电压的计算与路径无关，所以 [5(1)]4(13)4ad ac cd ad ab bd u u u V V u u u V V =+=---=-=+=--=- 图(b): 流出a 点的电流(521)8a i A =++=，流入b 点多的电流(541)8b i A =+-=。所以ab 之间的等效电路为8A 的电流源，电流从b 端流出。 图(c):导线短接。 4-23 电路如图题4-15 所示，已知非线性元件A 的VCR 为2u i =。试求u ，i ，i 1.
第四章电位分析法习 题解答
第四章电位分析法 1．M1| M1n+|| M2m+| M2在上述电池的图解表示式中，规定左边的电极为( ) (1) 正极 (2) 参比电极 (3) 阴极 (4) 阳极 解：(4) 2. 下列强电解质溶液在无限稀释时的摩尔电导λ∞/S·m2·mol-1分别为： λ∞(NH4Cl)=1.499×10-2，λ∞(NaOH)=2.487×10-2，λ∞(NaCl)=1.265×10-2。所以NH3·H2O 溶液的λ∞(NH4OH) /S·m2·mol-1为( ) (1) 2.721×10-2 (2) 2.253×10-2 (3) 9.88 ×10-2 (4) 1.243×10-2 解：(1) 3．钾离子选择电极的选择性系数为，当用该电极测浓度为 1.0×10-5mol/L K+，浓度为 1.0×10-2mol/L Mg溶液时，由 Mg引起的 K+测定误差为( ) (1) 0.00018% (2) 1.34% (3) 1.8% (4) 3.6% 解：(3) 4. 利用选择性系数可以估计干扰离子带来的误差，若,干扰离子的浓度为0.1mol/L，被测离子的浓度为 0.2mol/L，其百分误差为(i、j均为一价离子)( ) (1) 2.5 (2) 5 (3) 10 (4) 20 解：(1) 5．下列说法中正确的是:
晶体膜碘离子选择电极的电位( ) (1) 随试液中银离子浓度的增高向正方向变化 (2) 随试液中碘离子浓度的增高向正方向变化 (3) 与试液中银离子的浓度无关 (4) 与试液中氰离子的浓度无关 解：(1) 6．玻璃膜钠离子选择电极对氢离子的电位选择性系数为 100，当钠电极用于测定1×10-5mol/L Na+时，要满足测定的相对误差小于 1%，则试液的 pH 应当控制在大于 ( ) (1) 3 (2) 5 (3) 7 (4) 9 解：(4) 7．离子选择电极的电位选择性系数可用于( ) (1) 估计电极的检测限 (2) 估计共存离子的干扰程度 (3) 校正方法误差 (4) 计算电极的响应斜率 解：(2) 8．在电位滴定中，以?E/?V－V（?为电位，V为滴定剂体积）作图绘制滴定曲线, 滴定终点为：( ) (1) 曲线的最大斜率（最正值）点 (2) 曲线的最小斜率（最负值）点 (3) 曲线的斜率为零时的点
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
习题4 4－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。 解：图（a ）：1F AB =；2 F A B =e ；3F AB = 真值表如下表所示： A B 1F 2F 3F 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 1 1 1 其功能为一位比较器。A>B 时，11F =；A=B 时，21F =；A
功能：一位半加器，1F 为本位和，2F 为进位。 图（c ）：1(0,3,5,6)(1,2,4,7)F M m = =∑∏ 2(0,1,2,4)(3,5,6,7)F M m ==∑∏ 真值表如下表所示： 功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。 图（d ）：1F AB =；2 F A B =e ；3F AB = 功能：为一位比较器，AB 时，3F ＝1 4－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。
解：该电路的输出逻辑函数表达式为： 100101102103F A A x A A x A A x A A x =+++ 因此该电路是一个四选一数据选择器，其真值表如下表所示： 1A 0A F 0 0 0x 0 1 1x 1 0 2x 1 1 3x 4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。
通信071~5 班 20 08 ~20 09 学年 第 学期 《数字电子技术基础》 课试卷 题号 -一- -二二 三 四 五 六 七 八 九 总成 绩 得分 、 单项选择题(每小题2分，共24 分) 1、 8421BCD 码 01101001.01110001转换为十进制数是： (c A : 78.16 B : 24.25 C : 69.71 2、 最简与或式的标准是：(c ) A :表达式中乘积项最多，且每个乘积项的变量个数最多 项的变量个数最多 C :表达式中乘积项最少，且每个乘积项的变量个数最少 项的变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去 B :消去 C :消去 ，它 能: D : 54.56 B :表达式中乘积项最少，且每个乘积 D :表达式中乘积项最多，且每个乘积 (B ) D : 消去4个表现形式不同的变量，保留相同变量 A B C F 4、已知真值表如表1所示，则其逻辑表达式为：(A ) 0 0 0 0 A : A ? B ? C 0 0 1 1 B : AB + BC 0 匕 0 1 C : AB + BC 0 1 1 0 D ABC (A+B+C ) 1 0 0 1 5、函数 F(A , B , C)=AB+BC+AC 的最小项表达式为： 1 1 A : F(A,B,C)=刀m (0, 2, 4) 1 1 0 0 B : F(A,B,C)=刀m (3, 5, 6, 7) 1 1 1 1 1个表现形式不同的变量，保留相同变量 2个表现形式不同的变量，保留相同变量 3个表现形式不同的变量，保留相同变量 (0, 2, (2, 4, 3, 6, 4) 7) (B ) C : F(A,B,C)=刀m D : F(A,B,C)=刀 m 6、 欲将一个移位寄存器中的二进制数乘以( A : 32 B : 10 32) 10需要 7、 已知74LS138译码器的输入三个使能端( E 1=1 , E 2A =E 2B =0 )时，地址码 丫 0 是：(C ) A : 11111101 n 1 n B ： 10111111 C )个移位脉冲。 D : A 2A 1A °=011,则输出 丫7 11110111 D : 11111111 8、 要实现Q A : J=0, K=0 9、 能够实现线与功能的是： A : TTL 与非门 Q , JK 触发器的J K 取值应是： B : J=0, K=1 (B ) B :集电极开路门 (D C : ) J=1 , K=0 J=1，K=1 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 行数据输出。 A : 8ms B : 4ms 11、 表2 ( A :译码器 C :三态逻辑门 1kHz ，经过 D: CMOS 逻辑门 可转换为4位并
第四章 逻辑函数及其符号简化 1． 列出下述问题的真值表，并写出逻辑表达式： (1) 有A 、B 、C 三个输入信号，如果三个输入信号中出现奇数个1时，输出信号F=1，其余情况下，输出F= 0. (2) 有A 、B 、C 三个输入信号，当三个输入信号不一致时，输出信号F=1，其余情况下，输出为0. (3) 列出输入三变量表决器的真值表. 解: ( 1 ) F=A B C+A B C +A B C +ABC F= (A+B+C) ( A +B +C ) F=A BC+A B C+AB C +ABC ,F 的值为“1”： (3) F= (A+B+C) (A+B+C ) (A+B +C) (A+B +C ) 解: (1) AB = 00或AB=11时F=1 (2) ABC110或111,或001,或011时F=1 (3) ABC = 100或101或110或111时F=1 3. 用真值表证明下列等式. (1) A+BC = (A+B) (A+C) (2) A BC+A B C+AB C = BC ABC +AC ABC +AB ABC (3) C A +C B +B A =ABC+A B C (4) AB+BC+AC=(A+B)(B+C)(A+C)
(5) ABC+A+B+C=1 证: ( 1 ) ( 2 ) ( 3 ) ( 4 ) ( 5 )
4. 直接写出下列函数的对偶式F ′及反演式F 的函数表达式. (1) F= [A B (C+D)][B C D +B (C +D)] (2) F= A BC + (A +B C ) (A+C) (3) F= AB+CD +E +D +E C +D +BC (4) F=D +B A ?B A +C 解: (1) F`= [A +B+CD]+[(B+C +D )(?B+C D]] F = [A+B +C D ]+[(B +C+D)(?B +C D ]] (2) F`= (A+C +B )]AC )C +B (?A [? F = (A +C +B )]C A +)C +B (?A [? (3) F`=)B +A (?C +D ?)B +A ( F =)B +A (?C +D ?)B +A ( 5. 若已知x+y = x+z ，问y = z 吗?为什么? 解: y 不一定等于z,因为若x=1时,若y=0,z=1,或y=1,z=0,则x+y = x+z = 1,逻辑或的特点,有一个为1则为1。 6. 若已知xy = xz ，问y = z 吗?为什么? 解: y 不一定等于z ，因为若x = 0时，不论取何值则xy = xz = 0,逻辑与的特点,有一个为0则输出为0。 7. 若已知 x+y = x+z Xy = xz 问y = z 吗? 为什么? 解: y 等于z 。因为若x = 0时，0+y = 0+z ，∴y = z ，所以xy = xz = 0，若x = 1时, x+y = x+z = 1，而xy = xz 式中y = z 要同时满足二个式子y 必须等于z 。 8.用公式法证明下列个等式 (1) A C +A B +BC+A C D =A +BC 证: 左=A BC + BC +A C D =A + BC +A C D =A (1+C D ) + BC