FPGA烧写步骤
一、前期准备：
1、要烧写的fpga程序
2、电脑以及相关软件以及下载器驱动(默认自动安装)。
3、下载工具以及连接线
二、连线方式：通过连接线连接下载器和J2接口，连接的时候注意1口对1口连接，连接错误将导致无法下载。左图中三角号对应的是1脚，连接图示下载器1脚，另一端连接J2的1脚，下载线另一端连接到笔记本的usb接口上。
注意事项图
连接后效果如下:
连接示意图
三、下载方法
连好线后，打开altera工具软件，默认在开始-所有程序菜单里，如下图
Altera打开路径图
打开工具后点击programmer选择
接着会看到如下图窗口：
下面点击图示按钮选择下载设备：
选择我们的下载设备usb-0，然后close
下一步选择Addfile添加须要烧写的jic文件
勾选图示选项后点击start开始烧写
一直等待右上角提示success就表示烧写成功，拔下线重启计算机即完成烧录。
大学物理学实验指导书 大学物理实验 力学部分 实验一长度与体积的测量 实验类型：验证 实验类别：专业主干课 实验学时：2 所属课程：大学物理
所涉及的课程和知识点：误差原理有效数字 一、实验目的 通过本实验的学习，使学生掌握测长度的几种常用仪器的使用，并会正确读数。练习作好记录和误差计算。 二、实验要求 （1）分别用游标卡尺、螺旋测微计测金属圆筒、小钢球的内外径及高度，并求体积。（2）练习多次等精度测量误差的处理方法。 三、实验仪器设备及材料 游标卡尺，螺旋测微计，金属圆柱体，小钢球，铜丝 四、实验方案 1、用游标卡尺测量并计算所给样品的体积。 2、分别用千分尺和读数显微镜测量所给金属丝的直径。 数据处理 注意：有效数字的读取和运用，自拟表格，按有关规则进行数据处理。 描述实验过程（步骤）以及安全注意事项等,设计性实验由学生自行设计实验方案。 五、考核形式 实际操作过程实验报告 六、实验报告 实验原理，实验步骤，实验数据处理，误差分析和处理。 对实验中的特殊现象、实验操作的成败、实验的关键点等内容进行整理、解释、分析总结，回答思考题，提出实验结论或提出自己的看法等。 七、思考题 1、游标卡尺测量长度时如何读数 游标本身有没有估读数 2、千分尺以毫米为单位可估读到哪一位初读数的正负如何判断 待测长度如何确定 实验二单摆 实验类型：设计 实验类别：专业主干课 实验学时：2 所属课程：大学物理 所涉及的课程和知识点：力学单摆周期公式 一、实验目的 通过本实验的学习，使学生掌握使用停表和米尺，测准单摆的周期和摆长。利用单摆周期公式求当地的重力加速度
二、实验要求 （1）测摆长为1m时的周期求g值。 （2）改变摆长，每次减少10cm，测相应周期T，作T—L图，验证单摆周期公式。 三、实验仪器设备及材料 单摆、米尺、游标卡尺、停表。 四、实验方案 利用试验台上所给的设备及材料，自己制作一个单摆，然后设计实验步骤测出单摆的周期，再根据单摆的周期公式计算当地的重力加速速。 改变摆长，讨论对实验结果的影响并分析误差产生的原因 五、考核形式 实际操作过程实验报告 六、实验报告 实验原理，实验步骤，实验数据处理，误差分析和处理。 对实验中的特殊现象、实验操作的成败、实验的关键点等内容进行整理、解释、分析总结，回答思考题，提出实验结论或提出自己的看法等。 七、思考题 1、为什么测量周期不宜直接测量摆球往返一次摆动的周期试从误差分析来说明。 2、在室内天棚上挂一单摆，摆长很长，你设法用简单的工具测出摆长不许直接测量摆长。 实验三牛顿第二定律的验证 实验类型：验证 实验类别：专业主干课 实验学时：2 所属课程：大学物理 所涉及的课程和知识点：力学牛顿第二定律摩擦 一、实验目的 通过本实验的学习，使学生掌握气垫导轨的使用，使学生通过在气垫导轨上验证牛顿第二定律，更深刻的理解牛顿第二定律的物理本质。 二、实验要求 验证当m一定时，a∝F,当F一定时，a∝1／m。 三、实验仪器设备及材料 气垫导轨，数字毫秒计，光电门，气源 四、实验方案 1、调整气垫导轨水平。 在导轨的端部小心安装好滑轮，使其转动自如，细心调整好导轨的水平。
Fresscale MCU 烧录方法 Fresscale 的MCU 常用的烧录方法有两种常用的烧录方法有两种。。一、使用CodeWarrior 编译环境建立工程后在线烧录。二、安装CodeWarrior 时自动会安装烧录软件HIWARE.EXE ，运行该烧录软件运行该烧录软件，，可在没有工程的境况下直接烧录可在没有工程的境况下直接烧录机器码机器码.S19文件文件。。 方法一的烧录步骤如下方法一的烧录步骤如下：： 步骤一步骤一：：按照图一正确连接电路按照图一正确连接电路，，转换小板的 4Pin 排序如图所示排序如图所示，，转换小板和目标板之间可根据实际情况更改连接方式板和目标板之间可根据实际情况更改连接方式。。 图一 步骤二步骤二：：PE 和电脑连接后和电脑连接后，，蓝灯亮蓝灯亮。。给目标板上电后给目标板上电后，，黄灯亮黄灯亮。。打开CodeWarrior 编译环境编译环境，，编译无误后编译无误后，，点击Debug 。 图二 负极正极 PE 转接板VCC GND RST BGND Compile Debug
步骤三步骤三：：点击Debug 后，跳出仿真页面跳出仿真页面，，等待代码烧写完成关闭仿真页面等待代码烧写完成关闭仿真页面，，程序烧录完毕程序烧录完毕。。 图三 方法二的烧录步骤方法二的烧录步骤：： 步骤一步骤一：：按方法一步骤一连接PE 并上电并上电。。 步骤二步骤二：：打开CodeWarrior 的安装文件夹的安装文件夹，，找到Prog 文件夹文件夹。。 图四
步骤三步骤三：：打开Prog 文件夹文件夹，，找到HIWARE.EXE 并双击运行 图五 步骤四步骤四：：选择Component----Set connection 。 图六
实验一霍尔效应及其应用 【预习思考题】 1．列出计算霍尔系数、载流子浓度n、电导率σ及迁移率μ的计算公式，并注明单位。 霍尔系数，载流子浓度，电导率，迁移率。 2．如已知霍尔样品的工作电流及磁感应强度B的方向，如何判断样品的导电类型？ 以根据右手螺旋定则，从工作电流旋到磁感应强度B确定的方向为正向，若测得的霍尔电压为正，则样品为P型，反之则为N型。 3．本实验为什么要用3个换向开关？ 为了在测量时消除一些霍尔效应的副效应的影响，需要在测量时改变工作电 流及磁感应强度B的方向，因此就需要2个换向开关；除了测量霍尔电压，还要测量A、C间的电位差，这是两个不同的测量位置，又需要1个换向开关。总之，一共需要3个换向开关。 【分析讨论题】 1．若磁感应强度B和霍尔器件平面不完全正交，按式（5.2-5）测出的霍尔系数比实际值大还是小？要准确测定值应怎样进行？ 若磁感应强度B和霍尔器件平面不完全正交，则测出的霍尔系数比实际值偏小。要想准确测定，就需要保证磁感应强度B和霍尔器件平面完全正交，或者设法测量出磁感应强度B和霍尔器件平面的夹角。 2．若已知霍尔器件的性能参数，采用霍尔效应法测量一个未知磁场时，测量误差有哪些来源？ 误差来源有：测量工作电流的电流表的测量误差，测量霍尔器件厚度d的长度测量仪器的测量误差，测量霍尔电压的电压表的测量误差，磁场方向与霍尔器件平面的夹角影响等。 实验二声速的测量 【预习思考题】 1. 如何调节和判断测量系统是否处于共振状态？为什么要在系统处于共振的条件下进行声速测定？ 答：缓慢调节声速测试仪信号源面板上的“信号频率”旋钮，使交流毫伏表指针指示达到最大（或晶体管电压表的示值达到最大），此时系统处于共振状态，显示共振发生的信号指示灯亮，信号源面板上频率显示窗口显示共振频率。在进行声速测定时需要测定驻波波节的位置，当发射换能器S1处于共振状态时，发射的超声波能量最大。若在这样一个最佳状态移动S1至每一个波节处，媒质压缩形变最大，则产生的声压最大，接收换能器S2接收到的声压为最大，转变成电信号，晶体管电压表会显示出最大值。由数显表头读出每一个电压最大值时的位置，即对应的波节位置。因此在系统处于共振的条件下进行声速测定，可以容易和准确地测定波节的位置，提高测量的准确度。 2. 压电陶瓷超声换能器是怎样实现机械信号和电信号之间的相互转换的？ 答：压电陶瓷超声换能器的重要组成部分是压电陶瓷环。压电陶瓷环由多晶结构的压电材料制成。这种材料在受到机械应力，发生机械形变时，会发生极化，同时在极化方向产生电场，这种特性称为压电效应。反之，如果在压电材料上加交
电路板维修的检测方法 伴随着中国迅速成为“世界工厂”，大量昂贵的先进工业自动化设备引进到中国，同时国内的装备也在不断地进步，不断地有新的国产先进自动化设备充实到“世界工厂”来。设备使用日久、操作不当、工厂环境的影响等因素都可导致某台设备甚至整条生产线“罢工”。简单故障，一般企业的设备维护人员可以解决，但复杂故障，比如控制电路板故障，由于条件、技术所限，就难以对付了。通常企业会找相关设备供应商购买新板替代，购板的高额费用（少则几千元，多则上万十几万元）以及停工待机的时间（从国外寄过来至少要半个月以上）往往令企业损失重大，深感头痛。 其实大多数工控电路板在国内都是可以维修的，您只要花费不到1/3的费用，不到1/3的时间，我们的专业维修工程师就可以帮您解决问题。 工控电路板损坏通常是某一个元件损坏，可能是某一个芯片，某一个电容，甚至一个小小的电阻，维修的过程就是找出损坏的元件加以更换。这看似简单，实则需要精深的学问、丰富的经验和必备的昂贵检测设备，特别是要快速地找到故障元件，除了经验丰富之外更加要求维修工程师有善于分析和判断的快速思维。现在的电子产品往往由于一块电路板维修板的个别配件
损坏，导致一部分或几个部分不能正常工作，影响设备的正常使用。那我们如何对电路板维修检测呢? 电路板维修现与大家分享下电路板维修检测的经验。 通常一台设备里面有许多个电路板维修，当拿到一部有故障的电路板维修的设备时，首先要根据故障现象，判断出故障的大体部位，然后通过测量，把故障的可能部位逐步缩小，最后找到故障所在。要找到故障所在必须通过检测，通常修理人员都采用测引脚电压方法来判断，但这只能判断出故障的大致部位，而且有的引脚反应不灵敏，甚至有的没有什么反应。就是在电压偏离的情况下，也包含外围元件损坏的因素，还必须将集成块内部故障与外围故障严格区别开来，因此单靠某一种方法对电路板维修是很难检测的，必须依赖综合的检测手段。 现以汇能IC在线维修测试仪检测为例，介绍其具体方法。我们都知道，集成块使用时，总有一个引脚与印制电路板上的“地”线是焊通的，在电路中称之为接地脚。由于电路板维修内部都采用直接耦合，因此，集成块的其它引脚与接地脚之间都存在着确定的直流电阻，这种确定的直流电阻称为该脚内部等效直流电阻，简称R内。当我们拿到一块新的集成块时，可通过用万用表测量各引脚的内部等效直流电阻来判断其好坏，若各
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 CPLD与FPGA的关系 早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。 CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。 CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。允许他们的设计随着系统升级或者动态重新配置而改变。一些FPGA可以让设备的一部分重新编辑而 FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点 1）采用FPGA设计ASIC电路(特定用途集成电路)，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I／O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。 可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完
1.1 静电场 实验内容 图示静电场的基本性质: 同心球壳电场及电势分布图。 实验设置 有两个均匀带电的金属同心球壳配置如图。内球壳（厚度不计）半径为R 1=5.0 cm ，带电荷 q 1 = 0.6?10-8 C ；外球壳半径R 2 = 7.5 cm ，外半径R 3 = 9.0 cm ，所带总电荷q 2 = - 2.0?10-8 C 。 实验任务 画出该同心球壳的电场及电势分布。 实验步骤及方法 基本原理：根据高斯定理推导出电场及电势的 分布公式；利用数据分析软件，如Microsoft Excel 绘制电场及电势的分布图。 在如图所示的带电体中，因内球壳带电q 1，由于静电感应，外球壳的内表面上将均匀地分布电荷-q 1；根据电荷平衡原理，外球壳的外表面上所带电荷除了原来的q2外，还因为内表面感应了-q 1而生成+q 1,所以外球壳的外表面上将均匀分布电荷q 1+q 2。 在推导电场和电势分布公式时，须根据r 的变化范围分别讨论r < R 1、R 1 < r < R 2、R 2 < r < R 3、r > R 3几种情况。 场强分布： 当r < R 1时， 001=?=???E dS E S 当R 1 < r < R 2时， ?= ???0 1 εq dS E S 2 1 0241 r q E επ= 当R 2 < r < R 3时， 00 3=?=???E dS E S 当r > R 3时， 1
2 210 40 2 141r q q E q q dS E S += ? += ??? επε 电势分布： 根据电势的定义，可以求得电势的分布。 当r < R 1时， 3 2 10210110143211414141 3 3 2 21 1R q q R q R q U dr E dr E dr E dr E dr E U R R R R R R r r ++ -=?+?+?+?=?=?????∞ ∞ επεπεπ 当R 1 < r < R 2时， 3 2 102101014321414141 3 3 2 2R q q R q r q U dr E dr E dr E dr E U R R R R r r ++ -=?+?+?=?=????∞ ∞ επεπεπ 当R 2 < r < R 3时， 3 2 10143141 3 3 R q q U dr E dr E dr E U R R r r += ?+?=?=???∞ ∞ επ 当r > R 3时， r q q U dr E dr E U r r 2 1014141 += ?=?=??∞ ∞επ 至此，可以用MS Excel 来绘制电场及电势分布图。方法如下： 打开Excel 后会有一个默认的表格出现（如下图） 在A1、A2、A3单元格内分别输入“R1=”、“R2=”、“R3=”；在B1、B2、B3单元格内分别输入R1、R2、R3的数值。
电路板测试、检验及规范 1、Acceptability，acceptance 允收性，允收 前者是指在对半成品或成品进行检验时，所应遵守的各种作业条件及成文准则。后者是指执行允收检验的过程，如Acceptance Test。 2、Acceptable Quality Level(AQL)允收品质水准 系指被验批在抽检时，认为能满足工程要求之"不良率上限"，或指百分缺点数之上限。AQL并非为保护某特别批而设，而是针对连续批品质所定的保证。 3、Air Inclusion 气泡夹杂 在板材进行液态物料涂布工程时，常会有气泡残存在涂料中，如胶片树脂中的气泡，或绿漆印膜中的气泡等，这种夹杂的气泡对板子电性或物性都很不好。 4、AOI 自动光学检验 Automatic Optical Inspection，是利用普通光线或雷射光配合计算机程序，对电路板面进行外观的视觉检验，以代替人工目检的光学设备。 5、AQL 品质允收水准
Acceptable Quality Level，在大量产品的品检项目中，抽取少量进行检验，再据以决定整批动向的品管技术。 6、ATE 自动电测设备 为保证完工的电路板其线路系统的通顺，故需在高电压(如250 V)多测点的泛用型电测母机上，采用特定接点的针盘对板子进行电测，此种泛用型的测试机谓之Automatic Testing Equipment。 7、Blister 局部性分层或起泡 在电路制程中常会发生局部板面或局部板材间之分层，或局部铜箔浮离的情形，均称为Blister。另在一般电镀过程中亦常因底材处理不洁，而发生镀层起泡的情形，尤其以镀银对象在后烘烤中最容易起泡。 8、Bow，Bowing 板弯 当板子失去其应有的平坦度(Flatness)后，以其凹面朝下放在平坦的台面上，若无法保持板角四点落在一个平面上时，则称为板弯或板翘(Warp 或Warpage)，若只能三点落在平面上时，称为板扭(Twist)。不过通常这种扭翘的情况很轻微不太明显时，一律俗称为板翘(Warpage)。
CPLD和FPGA区别 可编程逻辑器件主要包括FPGA和CPLD，FPGA是Field Programmable Gate Array缩写，CPLD是plex Promrammable Logic Device的缩写。 从可编程逻辑器件的发展历史上来讲，CPLD一般是指采用乘积相结构的基于EEPROM 的器件，所以具有非挥发的,不需要外部配置ROM,具有XX性和有限次编程次数(根据不同的结构，从100次到1万次不等)等特点，适合用在胶合逻辑(glue logic，如DSP芯片外围的译码逻辑),IO扩展，IO电平转换，FPGA芯片配置等应用场合。如Altera的MAX7000和MAX3000系列芯片，Xilinx的XC9500和CoolRunner/II系列芯片，Lattice的ispMACH4000/Z系列芯片都是CPLD器件，容量从32宏单元到512宏单元不等。 FPGA主要是指采用四输入查找表(LUT4)的基于SRAM的器件，因为SRAM是挥发的，掉电丢失数据，所以FPGA需要外部配置ROM，上电的时候，从外部的ROM把FPGA的配置数据导入到FPGA芯片内部后工作。具有SRAM的FPGA采用标准的CMOS制造工艺，可以随着最新的工艺而更新还代，给用户带来了实惠；衡量FPGA容量的一个基本指标是逻辑单元(Logic cell或者Logic element),由一个可编程得LUT4和一个可编程的DFF组成，LUT4完成组合逻辑功能， 而DFF用来实现时序功能。FPGA的容量从几千的逻辑单元到几十万的逻辑单元不等。如Altera的Cyclone/II/III和Stratix/II/III系列芯片，Xilinx Spartan3/3E/3A/3AN 和Virtex4/5系列芯片都是FPGA器件。 随着芯片技术的发展，CPLD和FPGA的概念已经模糊在一起，如Altera和Lattice 公司把小容量(小于2K左右逻辑单元)非挥发的可编程器件归到CPLD里，如Altera的MAXII 系列和Lattice的MACH XO系列芯片，把基于SRAM的FPGA和FLASH的储存单元做到一个芯片里面，以及跟传统的CPLD不一样了； 总之，我们可以简单的区分FPGA和CPLD，CPLD：小容量(<2K左右LE)的非挥发的可编程器件；其它的可编程器件都可归到FPGA。 系统的比较：
磁性物理实验 讲义 磁性物理课程组编写 电子科技大学微电子与固体电子学院 二O一二年九月
目录 一、起始磁导率温度特性测量和居里温度测试计算分析 (1) 二、电阻率测试及磁损耗响应特性分析 (3) 三、磁致伸缩系数测量与分析 (6) 四、磁化强度测量与分析 (9) 五、磁滞回线和饱和磁感应强度测量 (11) 六、磁畴结构分析表征 (12)
一、起始磁导率温度特性测量和居里温度测试计算分析 (一) 、实验目的： 了解磁性材料的起始磁导率的测量原理，学会测量材料的起始磁导率，并能够从自发磁化起源机制来分析温度和离子占位对材料起始磁导率和磁化强度的影响。 (二）、实验原理及方法： 一个被磁化的环型试样，当径向宽度比较大时，磁通将集中在内半径附近的区域分布较密，而在外半径附近处，磁通密度较小，因此，实际磁路的有效截面积要小于环型试样的实际截面。为了使环型试样的磁路计算更符合实际情况，引入有效尺寸参数。有效尺寸参数为：有效平均半径r e ，有效磁路长度l e ，有效横截面积A e ，有效体积V e 。矩形截面的环型试样及其有效尺寸参数计算公式如下。 ???? ??-=21 1 211ln r r r r r e （1） ???? ??-=21 12 11ln 2r r r r l e π （2） ???? ??-=2112 211ln r r r r h A e （3） e e e l A V = （4） 其中：r 1为环型磁芯的内半径，r 2为环型磁芯的外半径，h 为磁芯高度。 利用磁芯的有效尺寸可以提高测量的精确性，尤其是试样尺寸不能满足均匀磁化条件时，应用等效尺寸参数计算磁性参数更合乎实际结果。材料的起始磁导率（i μ）可通过对环型磁心施加线圈后测量其电感量（L ）而计算得到。计算公式如式（5）所示。 2 0i e e A N L l μμ= （5）
Amlogic软件烧录（升级）方法 升级方法共两种：1，USB烧录（升级）法；2,TF卡烧录（升级）法 方法一： USB烧录（升级）法 说明：用此法升级时，若接上了显示屏，需要加外接电源或电池，因为电脑USB供电电流可能不足；如果不接屏，不需接任何电源即可烧录升极。 第一步：打开“USB-Burning-tool-v1.6.2.0128”文件夹，双击升文件夹中的下列图标打烧录工具： （升级时双击此图标，若经常使用，最好将此图标在电脑桌面上建个快捷图标） 打开后的升级工具如下： 第二步：导入升文件 点击“文件”
点击“导入升级文件” 找到升级程序，点击“打开”加载升程序
升级程序加载后，此处会显示程序文件路径，程序加载时需要等几秒钟 第三步：连接MID与电脑 用USB数据线将电脑和平板电脑MID连接起来，成功连接后如下图所示： 连接时请注意：1，如果FLASH没有烧过程序，USB数据线连后会自动连接成功；2，如果已经正常烧录过程序，需要快速(每秒约2至3次)按“POWER”键5至7次（多按几次没有影响）；3如果程序烧到中途死掉或程序出现异常不能工作，用上述方法“2”不能成功连接时，需用先用镊子将FLASH的第30、31临时短路后，再将MID与电脑连接起来，一般3-5秒后就会成功连接，待出现成功连接的信息后，需取消30、31短路，在短路之前，最好把电池去掉（此法一般是专业维修人员才会使用）。 成功连接后，此处会显示信息，信息内容无需关心。
第四步：点击“开始”按钮开始升。 目前的用此工具升级大约需要5分3秒钟。在进入91%后，需要花较长的时间，升级完后显示100%。图标变以绿色。点此“开始”按钮 烧录完成后，此图变成绿色 注：当使用较旧的电脑升级时，有的电脑会提示“重新配置端口”，此时按下图执行操作，若执行下图操作后仍不行，则需要更换电脑。 点此处
PCB老化的概念 我们平常说的PCB老化就是在一定的条件下使电路板通电工作一定时间之后，电路板上面的一些元件参数就会发生变化，这种变化和电路板使用的时间有关，这对于一些特殊用途的电路板来说，是绝对不允许的，所以很多电路板在出厂之前就会做抗老化处理，使电路稳定后在使用。这样就可以大大的提高可靠性和安全性。 Rs410老化测试的做法 在一般的工业设备里面，工作温度一般都在-40℃~+55℃之中产生交替的变化，并且可能长时间处于工作状态，那么这样就需要对其在长时间工作下的性能和老化速度进行测试来考量电路板的整体质量。本此针对RS410的测试中采用温度交替变化，长时间通电的方式经行。 检查环境条件 检测应在下列环境条件下进行：温度：15~50℃相对湿度：45％~75％大气压力：86~106Kpa，考虑现有条件用暖风机（或者可控制温度的加热器）加热至50度以上。在密闭空间（盒子）中进行。通过密闭保温。保障盒内温度维持在50度左右。 需要准备 测试用的盒子，板卡以及并联的电源线，PIP测试线，TAG管和温度计。暖风机。（可有可控制温度加热器代替）。 老化前的要求 电路板的老也有两点要求，这两点要求分别是： 1.外观检测所有要老化的功能板需先进行目测，对于有明显缺陷的功能板，如有短路，断路，元器件安装错误，缺件等缺陷 的功能板应予以剔除。(这一部分应由质检初筛)。 2.电参数检测所有要老化的功能板还需进行电参数检测，对参数不符合要求的功能板应予以剔除。具体分为基本分，只要芯 片的输入输出导通测试，外设的导线连接有无开路，是否经过测试已经对电路板产生损害。 老化设备 1.热老化设备内工作空间的任何点应满足以下要求： 1.能保持热老化所需要的高温。 2.上电时间足够长。（测试时间定位最少72小时连续上电） 2.功能板的安装与支撑 1.功能板应以正常使用位置安装在支架上（六脚柱）。 2.功能板的支架的热传导应是低的，以使功能板与支架之间实际上是隔热的。 3.功能板的支架应是绝缘的，以确保受试功能板与支架之间不漏电。 3.电功率老化设备 1.电功率老化设备应保证提供老化功能板所需要的电压和电流，并能提供可变化的输入信号，并可随时检测每块功能伴。（间 断性通信测试，与PIP-TAG的测试） 2.电功率老化设备应保证在老化过程中不应老化设备的缘故而中途停机。 老化
学习指南 1、物理实验课的教学目的 大学物理实验教学目的与中学阶段的物理实验教学有着本质的不同。“大学物理实验”是一门独立的基础课程，它不是“大学物理学”的分支或组成部分。虽然物理实验必须以物理学的理论为基础，运用物理学的原理进行实验或研究，但是“大学物理实验”又独立于“大学物理学”，它不是以验证物理定律、加强理解物理规律为主要目的的，分散的力、热、电、磁、光实验的堆切，而是以物理实验的基本技术或基本物理量的测量方法为主线，再贯穿以现代误差理论，现代物理实验仪器设备、器件的原理、使用方法，构建成一个完整的，但又不断发展的课程体系框架。其教学目的如下： （１）掌握基本物理量的各种测量方法，学会分析测量的误差，学会基本的实验数据处理方法，能正确的表达测量结果，并对测量结果进行正确的评价（测量不确定度）。 （２）掌握物理实验的基本知识、基本技能，常用实验仪器设备、器件的原理及使用方法，并能正确运用物理学理论指导实验。 （３）培养、提高基本实验能力，并进一步培养创新能力。基本实验能力是指能顺利完成某种实验活动（科研实验或教学实验）的各种相关能力的总和，主要包括： 观察思维能力──在实验中通过观察分析实验现象，并得出正确规
律的能力。 使用仪器能力──能借助教材或仪器使用说明书掌握仪器的调整和使用方法的能力。 故障分析能力──对实验中出现的异常现象能正确找出原因并排除故障的能力。 数据处理能力──能正确记录、处理实验数据，正确分析实验误差的能力。 报告写作能力──能撰写规范、合格的实验报告的能力。 初步实验设计能力──能根据课题要求，确定实验方案和条件，合理选择实验仪器的能力。 （４）培养从事科学实验的素质。包括理论联系实际和实事求是的科学作风；严肃认真的工作态度；吃苦耐劳、勇于创新的精神；遵守操作规程，爱护公共财物的优良品德；以及团结协作、共同探索的精神。 2、大学物理实验课的基本程序 实验课与理论课不同，它的特点是同学们在教师的指导下自己动手，独立完成实验任务，通常每个实验的学习都要经历三个阶段。 （１）实验的准备 实验前必须认真阅读讲义，做好必要的预习，才能按质按量按时完成实验。同时，预习也是培养阅读能力的学习环节。预习时要写预习报告，预习报告包括以下内容：
3.5寸，红外转发网络烧写使用说明 一、安装软件 1. 双击“LMFlashProgrammer”进入安装。 2. 点击Next进入下一步 3. 选中“lAgree”，单击“Next”进入下一步
4. 在Folder一栏单击“Browse…”选择程序安装目录后，单击“Next”进入下一步 5. 单击“Next”进入下一步
6. 程序安装中 7. 安装程序完成，单击“Close”退出
二、烧写程序 1. 双击桌面“”图标打开软件 2. 选择“configuration”界面。 2.1. 在“Quick set”一栏复选框里选择“Manual configuration-see below”。 2.2. 在“Interface”一栏复选框里选择“Ethernet”。 2.3. 在“Client IP Address:”后面的框里填上你要烧写的设备的IP地址，如 192.168.0.50。 2.4. “Client MAC Address：”后面的框里填上你要烧写的设备的MAC地址，如 001205071319。 2.5. 3.5寸、红外转发的IP地址与MAC地址都可以通过 获取到。
3. 换到“program”界面 3.1 在“Select.bin file”一栏里，点“browse”选择程序路径。 3.2 单击“Program”烧写 烧写完成后设备会重起。
三、注意事项 1. 设备要与电脑在同一个网段里。 2. 网络烧写时，要用有线连接，不可使用无线连接烧写。 3. 烧写前，3.5寸最好重起一直，重起时不可出现异常现像。
CPLD/FPGA的区别 CPLD和FPGA是20世纪80年代中后期出现的，Altera公司和Xilinx公司分别推出了类似于PAL结构的扩展型CPLD(Complex Programmable Logic Device)和与标准阵列类似的FPGA(Field Programmable Gate Array)，它们都具有体系结构、逻辑单元灵活、集成度高、适用范围宽、用户可编程等特点。 利用CPLD/FPGA芯片，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发上市的时间、降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。 CPLD和FPGA都是可编程的，二者有许多相似的地方，但二者也有显著的本质区别，二者之间的区别主要在于： （1）CPLD更适合完成各种算法和组合逻辑，FPGA更适合于完成时序逻辑，例如触发器多的电路结构适合使用FPGA，而CPLD适用于触发器少而乘积项多的电路结构； （2）CPLD的内部组成结构决定了它的时序延迟是均匀和可预测的，而FPGA的组成结构决定了它的延迟是不可预测的； （3）在编程上FPGA比CPLD更具有灵活性,CPLD通过修改具有固定内连电路的逻辑功能来编程，而FPGA主要通过改变内部连线的布线来编程; （4）CPLD比FPGA使用起来更方便。CPLD的编程采用EEPROM或FLASH 技术，掉电可以保存数据和程序,所以无需另外的外部存储器芯片来存放程序和数据，使用起来简单；而FPGA内部使用的是SDRAM，掉电后会丢失编程信息，所以需要外部存储器，使用方法复杂； （5）在编程次数上，CPLD使用EEPROM或FLASH，编程次数可达1万次左右，而FPGA使用SDRAM编程，所以其编程次数为无限次；CPLD的优点是系统掉电编程信息不丢失； （6）CPLD保密性好、FPGA保密性差； （7）一般CPLD的功耗比FPGA要高，集成度越高越明显。
大学物理实验复习题 一、基础知识部分（误差与不确定度、数据处理、基本测量与方法） （一）问答题 1、什么叫测量、直接测量、间接测量？（看教材） 2、什么叫随机误差？随机误差的特点是什么？（看教材） 3、什么叫系统误差？系统误差的特点是什么？（看教材） 4、下列情况哪些是属于随机误差，哪些是属于系统误差？(从定义角度 考虑) （1）经校准的秒表的读数误差。 （2）在20℃下标定的标准电阻，在30℃下使用引起的误差。 （3）分光计实验中的偏心误差。 （4）千分尺的“零点读数不为零”引起的误差。 （5）读仪表时的视差。 （6）因为温度的随机变化所引起的米尺的伸缩，而用该米尺测长所引起的误差。 （7）水银温度计毛细管不均匀。 （8）仪表的零点不准。 5、什么叫误差、绝对误差、相对误差、视差、引用误差、回程误差、 偏差、残差、示值误差、读数误差、估读误差、标准差？（查相关资料一般了解） 6、误差的绝对值与绝对误差是否相同？未定系统误差与系统不确定度 是否相同？（从定义出发） 7、什么叫不确定度、A类不确定度、B类不确定度？（从定义出发） 8、不确定度与不准确度是否相同？（看教材一般了解） 9、什么叫准确度、正确度、精密度？（从打靶角度分析） 10、对某量只测一次，标准误差是多少？（不变） 11、如何根据系统误差和随机误差相互转化的特点来减少实验结果的误 差？（如测金属丝的平均直径和直径的平均值） 12、测量同一玻璃厚度，用不同的测量工具测出的结果如下，分析各值 是使用哪些量具测量的？其最小分度值是多少？（自做答案） （1）2.4mm (2)2.42mm (3)2.425mm 13、有一角游标尺主尺分度值为1°，主尺上11个分度与游标上12个 分度等弧长，则这个游标尺的分度值是多少？（参考游标卡尺原理）
PCB电路板测试、检验及规范 1、Acceptability，acceptance 允收性，允收 前者是指在对半成品或成品进行检验时，所应遵守的各种作业条件及成文准则。后者是指执行允收检验的过程，如Acceptance Test。 2、Acceptable Quality Level(AQL)允收品质水准 系指被验批在抽检时，认为能满足工程要求之"不良率上限"，或指百分缺点数之上限。AQL并非为保护某特别批而设，而是针对连续批品质所定的保证。 3、Air Inclusion 气泡夹杂 在板材进行液态物料涂布工程时，常会有气泡残存在涂料中，如胶片树脂中的气泡，或绿漆印膜中的气泡等，这种夹杂的气泡对板子电性或物性都很不好。 4、AOI 自动光学检验 Automatic Optical Inspection，是利用普通光线或雷射光配合计算机程序，对电路板面进行外观的视觉检验，以代替人工目检的光学设备。 5、AQL 品质允收水准 Acceptable Quality Level，在大量产品的品检项目中，抽取少量进行检验，再据以决定整批动向的品管技术。 6、ATE 自动电测设备 为保证完工的电路板其线路系统的通顺，故需在高电压(如250 V)多测点的泛用型电测母机上，采用特定接点的针盘对板子进行电测，此种泛用型的测试机谓之Automatic Testing Equipment。 7、Blister 局部性分层或起泡 在电路制程中常会发生局部板面或局部板材间之分层，或局部铜箔浮离的情形，均称为Blister。另在一般电镀过程中亦常因底材处理不洁，而发生镀层起泡的情形，尤其以镀银对象在后烘烤中最容易起泡。 8、Bow，Bowing 板弯 当板子失去其应有的平坦度(Flatness)后，以其凹面朝下放在平坦的台面上，若无法保持板角四点落在一个平面上时，则称为板弯或板翘(Warp 或Warpage)，若只能三点落在平面上时，称为板扭(Twist)。不过通常这种扭翘的情况很轻微不太明显时，一律俗称为板翘(Warpage)。 9、Break-Out 破出 是指所钻的孔已自配圆(Pad)范畴内破出形成断环情形；即孔位与待钻孔的配圆(Pad)二者之间并未对准，使得两个圆心并未落在一点上。当然钻孔及影像转移二者都有可能是对不准或破出的原因。但板子上好几千个孔，不可能每个都能对准，只要未发生"破出"，而所形成的孔环其最窄处尚未低于规格(一般是2 mil 以上)，则可允收。 10、Bridging 搭桥、桥接 指两条原本应相互隔绝的线路之间，所发生的不当短路而言。 11、Certificate证明文书 当一特定的"人员训练"或"品质试验"执行完毕，且符合某一专业标准时，特以书面文字记载以兹证明的文件，谓之Certificate。 12、Check List 检查清单 广义是指在各种操作前，为了安全考虑所应逐一检查的项目。狭义指的是在PBC 业中，客户到现场却对品质进行了解，而逐一稽查的各种项目。 13、Continuity 连通性 指电路中(Circuits)电流之流通是否顺畅的情形。另有Continuity Testing是指对各线路通电情况所进行的测试，即在各线路的两端各找出两点，分别以弹性探针与之做紧迫接触(全板以针床实施之)，然后施加指定的电压(通常为实用电压的两倍)，对其进行"连通性试验"，也就是俗称的Open/Short Testing (断短路试验)。 14、Coupon，Test Coupon 板边试样 电路板欲了解其细部品质，尤其是多层板的通孔结构，不能只靠外观检查及电性测试，还须对其结构做进一步的微切片(Microsectioning)显微检查。因此需在板边一处或多处，设置额外的"通孔及线路"图样，做为监视该片板子结构完整性(Structure
南京理工大学泰州科技学院FPGA系统设计实验报告 教材名称：FPGA系统设计与应用开发 指导教师：周莉莉 实验室：4401 学院（系）：电子电气工程学院 专业班级：10电信（1）班 姓名：周根生朱守超 学号：1002040149 1002040150 实验学期：2013-2014学年第一学期 总评成绩：教师签字： 南京理工大学泰州科技学院 FPGA系统设计实验报告
目录 实验一Max+plusII原理图设计输入 (1) 实验二简单逻辑电路设计与仿真 (6) 实验三组合逻辑电路设计（一） (11) 实验四组合逻辑电路设计（二） (16) 实验五有限状态机的设计 (26) 实验六数字频率计 (32)
南京理工大学泰州科技学院FPGA系统设计实验报告 课程： FPGA系统设计班级：10电信1班姓名：周根生朱守超学号：1002040149 1002040150 指导教师：周莉莉实验日期： 实验题目：Max+plusII原理图设计输入成绩： 一、设计任务 采用原理图设计输入法，设计一个具有四舍五入功能的电路，其输入为4位二进制数，要求输入大于或等于0101时，电路输出为高电平，小于0101时电路输出为低电平。 二、设计过程 根据设计要求列出四舍五入的真值表，如图1.1所示。 图1.1 四舍五入真值表 由图1.1可得化简的表达式为OUT=A+BD+BC,由逻辑表达式可知，要设计的电路图有四个输入端（A,B,C,D）和一个输出端OUT,整个电路由两个2输入端的与门和一个3输入的或门组成。 启动MAX+plusII，新建Graphic Editor file文件，后缀为.gdf。在编辑界面空白处双击左键，出现输入元件对话框如图1.2所示，在Symbol Name栏中直接输入元件的符号名OK，输入端（input）,输出端（output）,连接电路如图1.3所示。
测试项目的品质要求和判定标准 序号内容一般控制标准 1 棕化剥离强度试验剥离强度≧3ib/in 2 切片试验1．依客户要求；2．依制作流程单要求 3 镀铜厚度1．依客户要求；2．依制作流程单要求 4 补线焊锡,电阻变化率无脱落及分离,电阻变化率≦20% 5 绿油溶解测试白布无沾防焊漆颜色，防焊油不被刮起 6 绿油耐酸碱试验文字,绿油无脱落或分层(不包括UV文字) 7 绿油硬度测试硬度>6H铅笔 8 绿油附着力测试无脱落及分离 9 热应力试验(浸锡) 无爆板和孔破 10 （無鉛）焊锡性试验95%以上良好沾锡，其余只可出现针孔、缩锡 11 （有鉛）焊锡性试验95%以上良好沾锡，其余只可出现针孔、缩锡 序 号 内容控制标准1 2 离子污染试验 ≦4.5μg.Nacl/sq.in(棕化板), ≦3.0μg.Nacl/sq.in (成型、喷锡) 成品出货按客户要求 1 3 阻抗测试 1.依客户要求；2.依制作流程单要求1 4 Tg测试Tg≧130℃，△Tg≦3℃ 1 5 锡铅成份测试依客户要求 1 6 蚀刻因子测试≧2.0 1 7 化金/文字附着力测试无脱落及分离 1 8 孔拉力测试≧2000ib/in2 1线拉力测试≧7ib/in
9 2 高压绝缘测试无击穿现象 2 1 喷锡（镀金、化金、化银） 厚度测试 依客户要求 操作过程及操作要求： 一、棕化剥离强度试验： 1.1 测试目的：确定棕化之抗剥离强度 1.2 仪器用品：1OZ铜箔、基板、拉力测试机、刀片 1.3 试验方法: 1.3.1 取一张适当面积的基板，将两面铜箔蚀刻掉。 1.3.2 取一张相当大小之1OZ铜箔，固定在基板上。 1.3.3 将以上之样品按棕化→压合流程作业,压合迭合PP时，铜箔棕化面与PP接触。 1.3.4 压合后剪下适合样品,用刀片割板面铜箔为两并行线,长约10cm，宽≧3.8mm。 1.3.5 按拉力测试机操作规范测试铜箔之剥离强度。 1.4 计算： 1.5 取样方法及频率：取试验板1PCS／line／周 二、切片测试： 2.1 测试目的：压合一介电层厚度； 钻孔一测试孔壁之粗糙度； 电镀一精确掌握镀铜厚度； 防焊－绿油厚度； 2.2 仪器用品：砂纸，研磨机，金相显微镜，抛光液，微蚀液 2.3 试验方法：2.3试验方法： 2.3.1 选择试样用冲床在适当位置冲出切片。 2.3.2 将切片垂直固定于模型中。 2.3.3 按比例调和树脂与硬化剂并倒入模型中，令其自然硬化。 2.3.4 以砂纸依次由小目数粗磨至大目数细磨至接近孔中心位置 2.3.5 以抛光液抛光。 2.3.6 微蚀铜面。 2.3.7 以金相显微镜观察并记录之。 2.4 取样方法及频率：
CPLD/FPGA 设计实验报告 实验名称： 组合电路设计基础 实验目的： 掌握Quartus II 软件的基本使用方法，完成基本组合电路设计 学生姓名： 学号： 实验内容： 实验一 半加器 一、 创建工程 工程名称：add_half 顶层实体文件名：add_half 器件：EPM7032SLC44-10 二、 创建文件 创建Block Diagram/Schematic 文件，实现一个半加器功能电路。 三、 编译工程 报告中下列数据是多少 total macrocells:2 total pins:8 装 订 线
四、仿真电路 1、创建VWF文件 2、设定“End Time”为20us 3、在VWF文件中添加Node OR Bus 4、编辑波形 5、仿真 6、画出仿真结果 实验二全加器 一、创建工程 工程名称：add_all 顶层实体文件名：add_all 器件：EPM7032SLC44-10 二、创建文件 创建Block Diagram/Schematic文件，实现一个全加器功能电路。
三、编译工程 报告中下列数据是多少 total macrocells:2 total pins:9 四、仿真电路 1.创建VWF文件 2.设定“End Time”为20us 3.在VWF文件中添加Node OR Bus 4.编辑波形 5.仿真 6.画出仿真结果 实验三模十计数器 一、创建工程 工程名称：count10 顶层实体文件名：count10 器件：EP1C3T100C8 二、创建文件 创建Block Diagram/Schematic文件，实现一个模十计数器功能电路。