第8章存储器
【8-1】填空
1．按构成材料的不同，存储器可分为磁芯和半导体存储器两种。磁芯存储器利用
来存储数据；而半导体存储器利用来存储数据。两者相比，前者一般容量较；而后者具有速度的特点。
2．半导体存储器按功能分有和两种。
3．ROM主要由和两部分组成。按照工作方式的不同进行分类，ROM可分为、和三种。
4．某EPROM有8条数据线，13条地址线，则存储容量为。
5．DRAM 速度SRAM，集成度SRAM。
6．DRAM是RAM，工作时（需要，不需要）刷新电路；SRAM是RAM，工作时（需要，不需要）刷新电路。
7. FIFO的中文含义是。
解：
1．正负剩磁，器件的开关状态，大，快。
2．ROM，RAM。
3．地址译码器，存储矩阵，固定内容的ROM 、PROM，EPROM三种。
4．213×8。
5．低于，高于。
6．动态，需要；静态，不需要。
7．先进先出数据存储器。
【8-2】图8.2是16×4位ROM，A3A2A1A0为地址输入，D3D2D1D0为数据输出，试分别写出D3、D2、D1和D0的逻辑表达式。
A
A
A
A
3 2 1 0
图8.2
解：
??
?????
?
?∑=?=∑==)m(0,5,9,133
12,15)m(3,6,9,12100D A A D D A D
【8-3】用16×4位ROM 做成两个两位二进制数相乘（A 1A 0×B 1B 0）的运算器，列出真值
表，画出存储矩阵的阵列图。 解：
图8.3
【8-4】由一个三位二进制加法计数器和一个ROM 构成的电路如图8.4(a)所示 1．写出输出F 1、F 2和F 3的表达式；
2．画出CP 作用下F 1、F 2和F 3的波形（计数器的初态为”0“）
F 1F 2F 3
CP
(a) (b)
图8.4
解：
1． ????
????=??+?+??=?+?+?=0
13012012012201212011Q Q F Q Q Q Q Q Q Q Q Q F Q Q Q Q Q Q Q F
2．
CP F1F2F3
图8.4（b ）
【8-5】用ROM 实现全加器。
解：
0m 1m 2m 3m 4m 5m 6m 7m
图8.5
第9章 可编程逻辑器件及Verilog 语言
【9-1】简述CPLD 与FPGA 的结构特点？ 解：
CPLD 采用了与或逻辑阵列加上输出逻辑单元的结构形式；而FPGA 的电路结构由若干独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。CPLD 属于粗粒结构，FPGA 属于细粒结构。CPLD 是基于乘积项的可编程结构，而在FPGA 中，其基本逻辑单元LE 是由可编程的查找表（LUT ，Look-Up Table ）构成的， LUT 本质上就是一个RAM 。
【9-2】简述手工设计与PLD 设计的流程？ 解：
答：手工设计：第一步，设计电路，画出逻辑图；第二步，选择逻辑元器件。第三步，进行正确的连线。
PLD的设计流程：首先根据设计要求写出相应的逻辑表达式，画出设计草图，接着在计算机上利用PLD软件通过原理图输入方式或硬件描述语言（HDL）输入方式输入逻辑设计描述，经计算机仿真验证后，下载到PLD器件中，最后再通过外部实际输入输出对设计进行验证。
【9-3】用PLD器件实现的电路仿真结果如图9.4所示，请指出电路的功能。
(a)
(b)
(c)
图9.4
解：
图P9.4 (a)为二选一数据选择器，图P9.4 (b) 边沿型D触发器，图P9.4 (c)为电平触发D触发器。
【9-4】Verilog语言程序清单如下，写出电路的逻辑功能，并通过QuartusII进行仿真。module count(out,data,load,reset,clk);
output[7:0] out;
input[7:0] data;
input load,clk,reset;
reg[7:0] out;
always @(posedge clk)
begin
if (!reset) out = 8'h00;
else if (load) out = data;
else out = out - 1;
end
endmodule
解：
同步清零减法计数器
【9-5】Verilog语言程序清单如下，写出电路的逻辑功能表，并通过QuartusII进行仿真。module yima(A,EN,Y);
output [7:0] Y;
input [2:0] A;
input EN;
reg[7:0] Y;
wire [3:0] temp={A,EN};
always
case (temp)
4'b0001 : Y=8'b00000001;
4'b1001 : Y=8'b00000010;
4'b0101 : Y=8'b00000100;
4'b1101 : Y=8'b00001000;
4'b0011 : Y=8'b00010000;
4'b1011 : Y=8'b00100000;
4'b0111 : Y=8'b01000000;
4'b1111 : Y=8'b10000000;
default : Y=8'b11111111;
endcase
endmodule
解：
3输入8输出译码器。仿真波形图见P9.5(a)，仿真电路图见P9.5(b)。
(a)仿真波形图
(b) 仿真电路图
图9.5
【9-6】Verilog语言程序清单如下，写出电路的逻辑功能表，并通过QuartusII进行仿真。module bianma(Y,A);
output [2:0] A;
input [7:0] Y;
reg [2:0] A;
wire [7:0] temp=Y;
always
case (temp)
8'b00000001: A=3'b000;
8'b00000010: A=3'b100;
8'b00000100: A=3'b010;
8'b00001000: A=3'b110;
8'b00010000: A=3'b001;
8'b00100000: A=3'b101;
8'b01000000: A=3'b011;
8'b10000000: A=3'b111;
default A=3'b000;
endcase
endmodule
解：
8输入3输出编码器。仿真波形图见P9.6(a)，仿真电路图见P9.6(b)。
（a）仿真波形图
(b) 仿真电路图
图P9.6
【9-7】用V erilog 写出60进制计数器的程序，并进行仿真
第10章 脉冲产生及变换电路
【10-1】试计算图10.1中单稳态触发器74LS122的暂稳态时间，R ext =10k Ω、C ext =100nF 。
图10.1
解：
根据图中所给参数，暂稳态时间t w
t w =0.7R ext C ext =0.7?10?103?100?10-9=0.7ms
【10-2】图10.2（a ）是由555定时器构成的单稳态触发电路。 1.简要说明其工作原理； 2.计算暂稳态维持时间t w
3.
画出在图10.2（b
）所示输入u i 作用下的u C 和u O 的波形。
4.若u i 的低电平维持时间为15ms ，要求暂稳态维持时间t w 不变，应采取什么措施？
+5V
F
μo
(a) （b ）
u t (ms)
(ms)(ms)
u u
图10.2
解：
1、工作原理（略）；
2、暂稳态维持时间t w =1.1RC=10ms ；
3、u c 和u o 的波形如下图：
u o
u c
t t t
u i (ms)
(ms)(ms)5 10 25 30 45 50
3.33V
4若u i 的低电平维持时间为15m s ，要求暂稳态维持时间t w 不变，可加入微分电路
【10-3】图10.3（a ）为由555定时器和D 触发器构成的电路，请问：
1．555定时器构成的是那种脉冲电路？
2．在图10.3（b ）中画出u c 、u 01、u 02的波形； 3．计算u 01和u 02的频率。
0.1 F t
u c
u u u μ
（a ） （b ）
图10.3
解：
1、555定时器构成多谐振荡器
2、u c, u o 1, u o 2的波形
u c u o 1u o 2
t t t 1.67V
3.33V
3、u o 1的频率f 1=
1
074501316..
H z ??≈ u o 2的频率f 2=158H z
【10-4】由555定时器构成的电路如图10.4 (a)所示，其中CC 5V V =、S 4V U =。回答下列问题：
1. 说明由555定时器构成的电路名称。
2. 如果输入信号u i 如图10.4 (b)所示，画出电路输出u o 的波形。
V CC
u o
1
2
34
5678555
u i
-
+S
u u o
(a)
(b)
图10.4
解：
1. 该电路为555定时器构成的施密特触发器。………………………..................…(3分)
2. 由电路图可知，电路的阈值电压为
TH1s 4V U U ==
TH 2s 1
2V 2
U U ==
在给定输入u i 信号条件下，电路输出u o 的波形如图10.4(b)所示。…………......…(3分)
u u o
图10.4(b)
【10-5】由555定时器构成的施密特触发器如图10.5（a ）所示。
1．在图（b ）中画出该电路的电压传输特性曲线；
2．如果输入u i 为图（c ）的波形；所示信号，对应画出输出u O 的波形； 3．为使电路能识别出u i 中的第二个尖峰，应采取什么措施？
4．在555定时器的哪个管脚能得到与3脚一样的信号，如何接法？
+6V
o
5
（a ）
i (V)
u o
(V)
t
u u
（b ） （c ）
图10.5
+6V
u O
5
u I
I u /O u O u I u t
(c)
(a)
(b)
V
//V
/
图10.5(b)
解：
1．见图10.5(b)所示。 2. 见图10.5(c)所示。
3. 为使电路能识别出u I 中的第二个尖峰，应使5脚接3V 左右控制电压，降低阈值。
4. 7脚，在 7脚与电源间接上拉电阻。
【10-6】 由555定时器构成的电子门铃电路如图10.6所示，按下开关S 使门铃Y 鸣响，且抬手后持续一段时间。
1. 计算门铃鸣响频率；
2. 在电源电压V CC 不变的条件下，要使门铃的鸣响时间延长，可改变电路中哪个元件的参数？
3. 电路中电容C 2和C 3具有什么作用？
0.1μR R V CC
图10.6
解：
1. 已知555定时器构成多谐振荡器，门铃振荡频率为
121
11 1.01kHz 0.7(2)f T R R C =
=≈+ 2. R 3和C 4构成放电回路，使两个参数增大，可延长放电时间常数34R C τ≈。 3. 电容C 2具有滤波作用，抑制电源中的高频干扰； 电容C 3具有“通交流、阻断直流”作用。
【10-7】 图10.7为由两个555定时器接成的延时报警器，当开关S 断开后，经过一定的延迟时间t d 后扬声器开始发出声音。如果在迟延时间内闭合开关，扬声器停止发声。在图中给定的参数下，计算延迟时间t d 和扬声器发出声音的频率。
S
0.01μF
图10.7
解：
延迟时间d 1.111s t RC ==
扬声器发出声音的频率
122
1110k Hz 0.7(2)f T R R C =
≈=+
第11章 数模与模数转换器
【11-1】填空
1．8位D/A 转换器当输入数字量只有最高位为高电平时输出电压为5V,若只有最低位为高电平，则输出电压为 。若输入为10001000，则输出电压为 。
2．A/D 转换的一般步骤包括 、 、 和 。
3．已知被转换信号的上限频率为10kH Z ，则A/D 转换器的采样频率应高于 。完成一次转换所用时间应小于 。
4．衡量A/D 转换器性能的两个主要指标是 和 。 5．就逐次逼近型和双积分型两种A/D 转换器而言， 抗干扰能力强； 转换速度快。 解：
1． 40mV ， 5.32V 。
2． 采样 ，保持 ，量化 ， 编码 。 3． 20kHz ， μs 50。 4． 精度 ， 速度 。
5． 双积分型， 逐次逼近型。
【11-2】对于一个8位D/A转换器，若最小输出电压增量为0.02V，试问当输入代码为01001101时，输出电压u o为多少伏？若其分辨率用百分数表示是多少？
解：
输出电压U o=1.54V；分辨率为1/（28-1）。
【11-3】图11.3为一个由四位二进制加法计数器，D/A转换器，电压比较器和控制门组成的数字式峰值采样电路。若被检测信号为一个三角波，试说明该电路的工作原理（测量前R端加负脉冲，使计数器清零）。若要使电路正常工作，对输出信号有何限制？
在d
O u i
图11.3
解：
首先将二进制计数器清零，使u O=0。加上输入信号（U i>0)，比较器A输出高电平，打开与门G，计数器开始计数，u O增加。同时u I亦增加，若u I>u O，继续计数，反之停止计数。但只要u O未达到输入信号的峰值，就会增加，只有当u O=u Imax时，才会关闭与门G，使之得以保持。
【11-4】双积分型A/D转换器如图11.4所示，请简述其工作原理并回答下列问题：1．若被检测电压U I(max)=2V，要求能分辨的最小电压为0.1mV，则二进制计数器的容量应大于多少？需用多少位二进制计数器？
2．若时钟频率f CP=200kHz，则采样时间T1=?
3．若f CP=200kHz，U I U -V 0 N-1 图11.4 解： 1. 若被检测电压U Imax =2V ，要求能分辨的最小电压为0.1mV ，则二进制计数器的容量应大于20000；需用15位二进制计数器。 2. 若时钟频率f CP =200kHz ，则采样时间T 1=215×5μs =16 3.8ms 3. 1 2V 5V T RC ?= RC =409.5ms 【11-5】有一个逐次逼近型8位A/D 转换器，若时钟频率为250kH Z 。 1．完成一次转换需要多长时间？ 2．有一个A/D 转换器，电压砝码与输入电压u i 逐次比较的波形如图11.5所示，则A/D 转换器的输出为多少？ 5V t 图11.5 解： 1．完成一次转换需要36μs 。 2．A/D 转换器的输出为01001111。 【11-6】双积分型A/D 转换器如图11.6所示。试问： 1．若被检测信号的最大值为V 2(max)I =u ，要能分辨出输入电压的变化小于等于 2mV ，则应选择多少位的A/D 转换器？ 2．已知时钟脉冲CP 的频率为32kHz ，若要求采样时间T 1＝31ms ，则计数器应预置的初值为多少？ 3． 若输入电压大于参考电压，即||||REF I V u ，则转换过程中会出现什么现象？ 图11.6 解： 1．10位。 3. 积分器输出过零时，计数器超过最大值，产生溢出现象。 【11-7】 试分析图11.7所示电路的工作原理，存储器中存储的信息见表11.7，画出输出电压U o 的波形。 图11.7 解： o 11.7 EPROM 2716存储内容 CP u O -0.625V -1.25V -1.875V -2.5V 图11.7（b） 第12章实用数字电路设计 【12-1】设计一个温度测量及显示电路，温度传感器不限热敏电阻，写出设计报告。 【12-2】利用所学电子技术基础知识设计一个有实际应用背景的电子电路，写出设计报告。 数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分 填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分） Q 1 CP Q 1 Q 0 &&D 1D 0第一组： 计算题 一、（本题20分） 试写出图示逻辑电路的逻辑表达式，并化为最简与或式。 解：C B A B A F ++=C B A B A F ++= 二、（本题25分） 时序逻辑电路如图所示，已知初始状态Q 1Q 0＝00。 （1）试写出各触发器的驱动方程； （2）列出状态转换顺序表； （3）说明电路的功能； 解：（1）100Q Q D =，101Q Q D =； （2）00→10→01 （3）三进制移位计数器 三、（本题30分） 由集成定时器555组成的电路如图所示，已知：R 1＝R 2＝10 k Ω，C ＝5μF 。 （1）说明电路的功能； （2）计算电路的周期和频率。 解：（1）多谐振荡器电路 （2）T 1＝7s ， T 2＝3.5s 四、（本题25分） 用二进制计算器74LS161和8选1数据选择器连接的电路如图所示， （1）试列出74LS161的状态表； （2）指出是几进制计数器； （3）写出输出Z 的序列。 "1" 解： （1）状态表如图所示 （2）十进制计数器 （3）输出Z 的序列是0010001100 C R R CC u o 第二组： 计算题 一、（本题20分） 逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。 B 二、（本题25分） 试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。 试：（1）写出表决电路的真值表； （2）写出表决电路的逻辑表达式并化简； （3）画出用与非门设计的逻辑电路图。 解： （1）真值表 1)三极管截止的条件是UBE ≤0V 。三极管饱和导 通的条件是IB≥IBS 。三极管饱和导通的IBS是 IBS≥(VCC-UCES)/βRc 。 2)门电路输出为高电平时的负载为拉电流负载,输出为低电平时的负载为灌电流负载。 3)晶体三极管作为电子开关时,其工作状态必须为饱和状态或截止状态。 4) 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、 2.7V、0.5V 。74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。 5)OC门称为集电极开路门门,多个OC门输出端并联到一起可实现线与功能。 6) CMOS 门电路的输入电流始终为零。 7) CMOS 门电路的闲置输入端不能悬空,对于与门应当接到高电平,对于或门应当接到低电平。 1-2 选择题 1)以下电路中常用于总线应用的有 abc 。 A.TSL门 B.OC门 C.漏极开路门 D.CMOS与非门 2)TTL与非门带同类门的个数为N,其低电平输入电流为1.5mA,高电平输入电流为10uA,最大灌电流为15mA,最大拉电流为400uA,选择正确答案N最大为 B 。 A.N=5 B.N=10 C.N=20 D.N=40 3)CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。 A.微功耗 B.高速度 C.高抗干扰能力 D.电源范围宽 4)三极管作为开关使用时,要提高开关速度,可 D 。 A.降低饱和深度 B.增加饱和深度 C.采用有源泄放回路 D.采用抗饱和三极管 5)对于TTL与非门闲置输入端的处理,可以 ABD 。 A.接电源 B.通过电阻3kΩ接电源 C.接地 D.与有用输入端并联 6)以下电路中可以实现“线与”功能的有 CD 。 A.与非门 B.三态输出门 C.集电极开路门 D.漏极开路门 7)三态门输出高阻状态时, ABD 是正确的说法。 A.用电压表测量指针不动 B.相当于悬空 C.电压不高不低 D.测量电阻指针不动 8)已知发光二极管的正向压降UD = 1.7V,参考工作电流ID = 10mA,某TTL 门输出的高低电平分别为UOH = 3.6V,UOL = 0.3V,允许的灌电流和拉电流分别为IOL = 15mA,IOH = 4mA。则电阻R应选择 D 。 A.100 Ω ； 数字电子技术基础试题 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。【 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 （ C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 " 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 . A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、B、C、D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 \ A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 . 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线……………………… D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表； 数 电 复 习 题 选择题： 1．下列四个数中，与十进制数（163）10不相等的是（ D ） A 、(A3)16 B 、（10100011）2 C 、（000101100011）8421BCD D 、（203）8 2．N 个变量可以构成多少个最小项（ C ） A 、N B 、2N C 、2N D 、2N -1 3．下列功能不是二极管的常用功能的是（ C ） A 、检波 B 、开关 C 、放大 D 、整流 4．.将十进制数10)18(转换成八进制数是 （ B ） A 、20 B 、22 C 、21 D 、23 5．译码器的输入地址线为4根，那么输出线为多少根（ C ） A 、8 B 、12 C 、16 D 、20 6．能把正弦信号转换成矩形脉冲信号的电路是（D ） A 、多谐振荡器 B 、D/A 转换器 C 、JK 触发器 D 、施密特触发器 7．三变量函数()BC A C B A F +=,,的最小项表示中不含下列哪项 （ A ） A 、m2 B 、 m5 C 、m3 D 、 m7 8．用PROM 来实现组合逻辑电路，他的可编程阵列是（ B ） A 、与阵列 B 、或阵列 C 、与阵列和或阵列都可以 D 、以上说法都不对 9．A/D 转换器中，转换速度最高的为( A )转换 A 、并联比较型 B 、逐次逼近型 C 、双积分型 D 、计数型 10．关于PAL 器件与或阵列说法正确的是 （ A ） A 、 只有与阵列可编程 B 、 都是可编程的 C 、 只有或阵列可编程 D 、 都是不可编程的 11. 当三态门输出高阻状态时，输出电阻为 （ A ） A 、无穷大 B 、约100欧姆 C 、无穷小 D 、约10欧姆 12为使采样输出信号不失真地代表输入模拟信号，采样频率 f s 和 输入模 数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。 一、 时序逻辑电路与组合逻辑电路不同， 其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输 出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。 四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程 和输出方程，画出电路的状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 输出方程 状态方程 状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕? 数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．1是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 三．化简逻辑函数（14） 1．用公式法化简- -+++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑=m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画 出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Q n +=- +1，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作 波形，并求出振荡频率。（15） 数字电子技术基础试题（一） 填空题: （每空1数字电子技术基础试题（一） 一、分，共10分） 1．(30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为12 条、数据线为 8 条。 二、选择题：(选择一个正确的答案填入括号内，每题3分，共30分) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） B、D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、D、双积分A/D转换器 7．某电路的输入波形u I 和输出波形u O 如下图所示，则该电路为（C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。 数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1 图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ） 一、选择题 1．一位十六进制数可以用C位二进制数来表示。 A.１ B.２ C.４ D. 16 2．十进制数25用8421BCD码表示为 B 。 A.10 101 B.0010 0101 C.100101 D.10101 3．以下表达式中符合逻辑运算法则的是D。 A.C·C=C2 B.1+1=10 C.0<1 D.A+1=1 4. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n 5.F=A B+BD+CDE+A D= A。 A.D A+ B.D B )( + D.) A+ A+ + D B (D A) D (+ C.) B )( B (D 6.逻辑函数F=) ⊕ = A。 A⊕ (B A A.B B.A C.B A⊕ A⊕ D.B 7．A+BC= C 。 A .A+ B B.A+ C C.（A+B）（A+C） D.B+C 8．在何种输入情况下，“与非”运算的结果是逻辑0。 D A．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是1 9．在何种输入情况下，“或非”运算的结果是逻辑0。BCD A．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为1 10. N个触发器可以构成能寄存B位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 11．一个触发器可记录一位二进制代码，它有C个稳态。 A.0 B.1 C.2 D.3 12．存储8位二进制信息要D个触发器。 A.2 B.3 C.4 D.8 13．对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= A。 A.0 B.1 C.Q D.Q 14．对于D触发器，欲使Q n+1=Q n，应使输入D=C。 A.0 B.1 C.Q D.Q 15．对于J K触发器，若J=K，则可完成 C触发器的逻辑功能。 A.R S B.D C.T D.Tˊ 16．为实现将J K触发器转换为D触发器，应使 A 。 A.J=D,K=D B.K=D,J=D C.J=K=D D.J=K=D 17.边沿式D触发器是一种 C 稳态电路。 A.无 B.单 C.双 D.多 18.多谐振荡器可产生B。 A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 19.石英晶体多谐振荡器的突出是优点C。 A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边 沿陡峭 20．用555定时器组成施密特触发器，当输入控制端C O外接10V电压时，回差电压为B。 A.3.33V B.5V C.6.66V D.10V 21．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.50 22.一个16选一的数据选择器，其地址输入（选择控制输入）端有C 个。 A.1 B.2 C.4 D.16 23．函数C + =，当变量的取值为ACD 时，将出现冒险现象。 F+ A AB C B A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=0 第一章数字逻辑基础 第一节重点与难点 一、重点： 1.数制 2.编码 (1) 二—十进制码（BCD码） 在这种编码中，用四位二进制数表示十进制数中的0~9十个数码。常用的编码有8421BCD码、5421BCD码和余3码。 8421BCD码是由四位二进制数0000到1111十六种组合中前十种组合，即0000~1001来代表十进制数0~9十个数码，每位二进制码具有固定的权值8、4、2、1，称有权码。 余3码是由8421BCD码加3（0011）得来，是一种无权码。 (2)格雷码 格雷码是一种常见的无权码。这种码的特点是相邻的两个码组之间仅有一位不同，因而其可靠性较高，广泛应用于计数和数字系统的输入、输出等场合。 3.逻辑代数基础 (1)逻辑代数的基本公式与基本规则 逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。 逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。 (2)逻辑问题的描述 逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用。 (3)图形法化简逻辑函数 图形法比较适合于具有三、四变量的逻辑函数的简化。 二、难点： 1.给定逻辑函数，将逻辑函数化为最简 用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法—并项法、消项法、消元法及配项法对逻辑函数进行化简。 用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。 2.卡诺图的灵活应用 卡诺图除用于简化函数外，还可以用来检验化简结果是否最简、判断函数间的关系、求函数的反函数和逻辑运算等。 3.电路的设计 在工程实际中，往往给出逻辑命题，如何正确分析命题，设计出逻辑电路呢？通常的步骤如下： 数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 题1.1 完成下面的数值转换： （1）将二进制数转换成等效的十进制数、八进制数、十六进制数。 ①（0011101）2②（11011.110）2③（110110111）2 解：①（0011101）2 =1×24+ 1×23+ 1×22+ 1×20=(29)10 （0011101）2 =(0 011 101)2= (35)8 （0011101）2 =(0001 1101)2= (1D)16 ②(27.75)10，(33.6)8，(1B.C)16； ③(439)10，(667)8，(1B7)16； （2）将十进制数转换成等效的二进制数（小数点后取4位）、八进制数及十六进制数。①（89） ②（1800）10③（23.45）10 10 解得到：①(1011001)2，(131)8，(59)16； ②(11100001000) 2，(3410) 8，(708) 16 ③(10111.0111) 2，(27.31) 8，(17.7) 16； （3）求出下列各式的值。①（54.2）16=（）10 ②（127）8=（）16 ③（3AB6）16=（）4解①(84.125)10；②(57)16；③(3222312)4； 题1.2 写出5位自然二进制码和格雷码。 题1.3 用余3码表示下列各数 ①（8）10 ②（7）10 ③（3）10 解（1）1011；（2）1010；（3）0110 题1.4 直接写出下面函数的对偶函数和反函数。 ()()Y AB C D E C '=++ ()()Y AB A C C D E ''=+++ (())Y A B C D E '''=++++ ()Y A B C A B C '''=++ 解 (1)(())(())(2)()(())()(())(3)(())(())(4)D D D D Y A B C D E C Y A B C D E C Y A B A C C D E Y A B AC C D E Y A BC DE Y A B C D E Y ABC A B C Y A B C A B C '''''''=+++=+++''''''''=+++=+++''''''''''=='''''''=+++=+++，，，， 题1.5 证明下面的恒等式相等 ()()()()()()()()AB C B ABC A BC ABC AB B A B A B BC AD A B B D A C C D A C B D B D AB BC ''+=++''++=++=++++'''+++=+ 1、(AB+C)B=AB+BC=AB ( C+C')+ ( A+A')BC =ABC +ABC'+ABC + A'BC= ABC+ABC'+ A'BC 2、AB'+B+A'B=A+B+A'B=A+B+B=A+B 3、左=BC+AD ， 对偶式为(B+C)(A+D)=AB+AC+BD+CD 右=(A+B)(B+D) (A+C)(C+D)，对偶式为： AB+AC+BD+CD 对偶式相等，推得左=右。 4、(A+C')(B+D)(B+D')= (A+C')(B+BD+BD')= (A+C')B=AB+BC' 题1.7 在下列各个逻辑函数中，当变量A 、B 、C 为哪些取值组合时，函数Y 的值为1。 Y AB BC A C '=++ Y AB A B C A B ABC '''''=+++ Y AB A B C A B ABC '''''=+++ ()Y AB BC A B '=++ Y=AB+BC+A'C = AB(C+C')+BC (A+A')+A'C(B+B') =m7+m6+m1+m3 使以上四个最小项为1时，Y 为1. 即：111；110；011；001 （2）000,001,011,100 （3）100,101,000,011,010,111 （4）110,111,010 题1.8 列出下面各函数的真值表 《数字电子技术》习题 一. 单项选择题： 1．十进制数128的8421BCD码是（）。 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与或表达式 3. 已知函数的反演式为 ，其原函数为（）。 A． B． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的：（A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器 C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为 I OL(max)=10mA，输出高电平时最大输出电流为 I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： __________________________________________________________ _____; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5. 组合逻辑电路是指电路的输出仅由当前的_____________决定。 6. 5个地址输入端译码器，其译码输出信号最多应有 _____________个。 7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做 _____________。 8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。 9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8. 基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 数字电子技术基础知识总结引导语：数字电子技术基础知识有哪些呢？接下来是小编为你带来收集整理的文章，欢迎阅读！ 处理模拟信号的电子电路。“模拟”二字主要指电压(或电流)对于真实信号成比例的再现。 其主要特点是： 1、函数的取值为无限多个; 2、当图像信息和声音信息改变时，信号的波形也改变，即模拟信号待传播的信息包含在它的波形之中(信息变化规律直接反映在模拟信号的幅度、频率和相位的变化上)。 3.初级模拟电路主要解决两个大的方面：1放大、2信号源。 4、模拟信号具有连续性。 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。 其主要特点是： 1、同时具有算术运算和逻辑运算功能 数字电路是以二进制逻辑代数为数学基础，使用二进制数字信号，既能进行算术运算又能方便地进行逻辑运算(与、或、非、判断、比较、处理等)，因此极其适合于运算、比较、存储、传输、控制、决策等应用。 2、实现简单，系统可靠 以二进制作为基础的数字逻辑电路，可靠性较强。电源电压的小的波动对其没有影响，温度和工艺偏差对其工作的可靠性影响也比模拟电路小得多。 3、集成度高，功能实现容易 集成度高，体积小，功耗低是数字电路突出的优点之一。电路的设计、维修、维护灵活方便，随着集成电路技术的高速发展，数字逻辑电路的集成度越来越高，集成电路块的功能随着小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)的发展也从元件级、器件级、部件级、板卡级上升到系统级。电路的设计组成只需采用一些标准的集成电路块单元连接而成。对于非标准的特殊电路还可以使用可编程序逻辑阵列电路，通过编程的方法实现任意的逻辑功能。 模拟电路是处理模拟信号的电路;数字电路是处理数字信号的电路。 模拟信号是关于时间的函数，是一个连续变化的量，数字信号则是离散的量。因为所有的电子系统都是要以具体的电子器件，电子线路为载体的，在一个信号处理中，信号的采集，信号的恢复都是模拟信号，只有中间部分信号的处理是数字处理。具体的说模拟电路主要处理模拟信号，不随时间变化，时间域和值域上均连续的信号，如语音信号。而数 数字电子技术基础期末考试试卷 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 =F 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度T ，振荡频率f 和占空比q 。 图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 …… …… … … …… …密 … … …… … … … … 封 …… … … … … … … … … 装 … … … … … … … 订 … … … … … … … … … 线 … … … … … … … … … 学院 专业 （班级） 姓名 学号 …… … … … … 线 … 6．触发器电路就输入信号的波形如图3所示，试分别写出D触发器的Q和Q1的表达式，并画出其波形。 图 D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 A B C F 一、时序逻辑电路与组合逻辑电路不同，其电路由 组合逻辑电路 和 存储电路（触发器） 两部分组成。 二、描述同步时序电路有三组方程，分别是 驱动方程 、状态方程 和 输出方程 。 三、时序逻辑电路根据触发器的动作特点不同可分为 同步时序逻辑电路 和 异步时序逻辑电 路 两大类。 四、试分析图T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的 状态转换图和时序图。 解：驱动方程： 00110 1J K J K Q ==== 状态方程： 10011 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程：10Y Q Q = 状态图：功能：同步三进制计数器 五、试用触发器和门电路设计一个同步五进制计数器。 解：采用3个D 触发器，用状态000到100构成五进制计数器。 （1）状态转换图 （2）状态真值表 （3）求状态方程 （4）驱动方程 （5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。 解：触发器的驱动方程 20010210 102 11J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程 120 01 1010112210 n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=??????? 输出方程 2Y Q = 状态转换图如图A7.1所示 所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。 解：驱动方程 01J X Q =⊕01 K =10 J X Q =⊕11 K =数字电子技术基础试题及答案(一)
数字电子技术基础答案
数电习题答案
数字电子技术基础习题及答案..
数字电子技术基础试题及答案 (1)
数电复习题(含答案)分解
数字电子技术基础习题及答案
数电习题及答案
数字电子技术基础习题与答案
数字电子技术基础期末考试试卷及答案1[1]
数字电子技术基础试卷及答案套
数电习题(含答案)
数字电子技术基础第三版第一章答案
数字电子技术基础试卷及答案
数电课后习题及答案
数字电子技术基础习题及答案
数字电子技术基础知识总结
数字电子技术基础试题及答案(一)
数电习题及答案
相关主题
文本预览