2010 - 2011学年第 2 学期《DSP芯片的原理与开发应用》
题目：DSP硬件开发平台设计
班级：
学号：
姓名：
指导教师：
成绩：
基于DSP E1－16XS的硬件开发平台设计
引言
嵌入式系统硬件的核心是各种类型的嵌入式处理器,目前全世界嵌入式处理器的品种已经超过1000多种,流行体系结构有30多个系列,嵌入式处理器一般可以分为嵌入式微处理器、嵌入式微控制器、嵌入式DSP处理器和嵌入式片上系统。
与标准微处理器相比,嵌入式微处理器只保留了和嵌入式应用有关的功能,并且为了满足嵌入式应用的特殊要求,在工作温度、抗电磁干扰、可靠性等方面都做了各种增强。
DSP嵌入式系统是DSP系统嵌入到应用电子系统中的一种通用系统,这种系统既具有DSP器件在数据处理方面的优势,又具有应用目标所需要的技术特征,在许多嵌入式应用领域,既需要在数据处理方面具有独特的优势的DSP,也需要在智能控制方面技高一筹的微处理器（MCU）;因此,将DSP与MCU融合在一起的双核平台,将成为DSP技术发展的一种新潮流。德国Hyperstone公司是真正把DSP 成功嵌入32位微处理器的厂商之一,尤其是它的E1－XS系列更是这方面的佼佼者。
1 E1－16XS微处理器结构概述
Hyperstone RISC/DSP架构框图如图1所示,Hyperstone内核是专为RISC和DSP功能的集成而设计的,但它不是两个不同内核在单个芯片上的简单组合,而是一个集成的内核和指令集。这一全集成的内核基于单处理器模式,带有单指令流。RISC和DSP单元间简单且高效的通信由1个96路的32位内部存储器实现,每个时钟周期内可以执行3条指令的操作,所以在100MHz的频率下可以达到300 MOPS这样优秀的性能。
Hyperstone E1－16XS是一款0.25μm CMOS工艺的微处理器,它结合了高性能的RISC微处理器和DSP处理器,利用简洁高效的指令,使嵌入式DSP处理器的实时性得以充分的发挥。该处理器主要具有如下的特点：
1、32位RISC/DSP处理器ALU、DSP单元和Load/Store单元并行处理,内部
集成硬件乘法器。
2、16根数据线,22根地址线,4个外部存储体（Memory Bank）选择信号。
3、4GB内存地址空间,I/O空间和存储空间分开寻址,存储器和DSP连接无需附加逻辑电路。
4、片内集成16KB RAM和片上指令高速缓存。
5、具有全面的DRAM和DMA控制器,所有的总线时序可编程。
6、片上PLL、CPU总高频率可达到180MHz。
7、中断服务程序可在7个时钟周期内启动。除内部中断外,还有7个外部中断可用。
8、3个可编程I/O引脚除了可配置成输入输出外,还可以配置成外部中断输入使用。
9、32位定时器和看门狗定时器,用户可利用hyRTK内核访问154个独立的"虚拟"定时器,仅需很少的处理开销。
2 嵌入式系统硬件设计
2.1 系统硬件结构
系统硬件结构如图2所示。
电源电路：输入5V,经过DC－DC变换,分别给微处理器提供2.5V和3.3V的电压。
晶振电路：16MHz有源晶体振荡器经过倍频,分别为Hyperstone内核/系统提供128/64MHz的时钟频率。
复位电路：可选用简单的RC复位电路,考虑到系统复位的可靠性和掉电监控,建议使用专门的复位IC,例如MAX706。
微处理器：即E1－16XS,是系统的工作和控制中心。
Flash：可存放Boot监控程序、嵌入式操作系统、用户应用程序或其他在系统掉电后需要保存的数据。
SDRAM：系统代码运行和数据变量存储的空间。
JTAG接口：通过该接口可对系统进行在线调试和程序下载。
I/O扩展接口：引出数据总线、地址总线和必需的I/O控制总线,便于用户根据自身的特定需求,扩展外围电路;DSP可以通过该扩展总线对其他板卡进行控
制,或者其他板卡可以通过该接口对开发板进行操作。
2.2 系统主要硬件单元电路设计
不同的DSP处理器在与DRAM、Flash连接时通常会有些差异,所以下面着重分析存储器接口电路的工作原理和设计方法。
（1）Flash接口电路
由于Flash存储器具有低功耗、大容量,可整片或分扇区快速烧写、擦除、掉电后信息不丢失等特点,在各种嵌入式系统中得到广泛应用。
本系统中,Flash存储器采用Hynix的HY29LV160。他是16位数据宽度,存储容量为16Mb（2MB）,可以在2.7－3.6V电压范围内进行读、编程（烧写）和擦除操作。
在大多数系统中,选用1片16位的Flash存储器芯片（单片容量有1MB、2MB、4MB、8MB等）构建16位的Flash存储系统已经足够。在此采用1片HY29LV160构建16位的Flash存储器系统,图3为16位模式Flash与处理器E1－16XS的基本接法。
Flash存储器在系统中通常用于存放程序代码,系统上电或复位后从此获取
指令并开始执行。因此,应将存有程序代码的Flash存储器配置到Bank3,即将E1－16XS的CS3接至HY29LV160的片选端CE。输出使能端OE接E1－16XS的OE;写使能端WE接E1－16XS的WE1,模式选择BYTE上拉,使HY29LV160工作在16位数据模式。RY/BY（就绪/忙）指示HY29LV160编程或擦除操作的工作状态。
HY29LV160地址总线A[19－0]与E1－16XS的地址总线A[20－1]相连;16位数据总线D[15－0]与E1－16XS的16位数据总线D[15－0相连,此时应将E1－16XS 的BOOTB置为0,即选择外部Flash为16位工作方式。
（2）DRAM接口电路
与Flash存储器相比较,动态随机存储器DRAM虽然不具有掉电保持数据的特性,但其存取速度大大高于Flash存储器,在系统中主要用作程序的运行空间。
E1－16XS内部的DRAM控制器支持DRAM的各种形式,例如Fast－Page Mode、EDO 和SDRAM,都可以直接和处理器无缝连接。存储器存取的总线时序刷新控制等可由总线控制寄存器（BCR）设定,这里以目前嵌入式系统设计中常用的SDRAM说明电路的具体连接。
系统中SDRAM选用IS42S16100－7T。它的存储容量为2Banks×512K×16位（2MB）,工作电压为（3.3±0.3）V,16位数据宽度,如果用户需要运行嵌入式操作系统以及各种相对较复杂的功能,可以考虑增加SDRAM的容量,E1－16XS最大支持128MB。
图4为IS42S16100－7T SDRAM存储器和E1－16XS的连接框图,将该SDRAM
配置到系统存储器的Bank0,即将E1－16XS的DP0（SDRAM选择信号）接至
IS42S16100的CS端,表1可以清晰地反应出E1－16XS和IS42S16100的连接情况。
（3）I/O扩展
由于DSP本身的I/O口相对比较少,在很多应用场合下,需要进行I/O扩展,E1－16XS内部I/O总线控制寄存器提供了6位作为芯片选择用,有就是可以连接64个周边器件;另外还有3位作为I/O器件内部寄存器地址寻址用,9位用来设定读写访问的总线时序设置,例如地址建立时间和保持时间等,这样可以降低对外设的访问速度,适应低速外设的要求,一般对外设I/O的访问连接如图5所示。
图5中,IORD和IOWR为I/O访问时的读控制信号和写控制信号,分别连接到I/O 设计的读和写控制端;I/O设备的中断输出信号INT连接到DSP的中断输入信号INTn。E1－16XS提供了最多7个外部中断输入可供连接。
3 PCB板设计要点
设计好电路图后,就可以设计PCB板了,在系统中,E1－16XS的片内工作频率可以达到150MHz以上,系统总线频率也接近100MHz,因此,在PCB设计过程中,应该遵循高频电路设计的基本原则。首先应注意电源的质量与分配,其次要注意信号线和时钟线的分布。
（1）电源质量与分配
在设计PCB板时,给各个单元电路提供高质量的电源,会使系统的稳定性大幅度提高。一般应在电源进入印刷电路板的位置和靠近各器件的电源引脚处加上几十～几百μf的电容,以滤除电源噪声,还要注意在器件的电源和地之间加上
0.01μF－0.1μF左右的电容,用来滤除元器件工作时产生的高频噪声,由于双
面PCB板电源采用电源总线的方式,受到电路板面积的限制,一般存在较大的直流电阻,所以为了提高系统的稳定性,通常采用多层板,一般专门拿出两层,作为电源层和地层,而不在其上布信号线。低阻抗的电源层也可以像地层一样作为高频信号的返回通路,可以有效地降低噪声。
（2）同类型信号线的分布
在设计PCB时,对于处理器的输入输出信号中的数据线、地址线等相同类型的线应该成组、平行分布、并保持它们之间的长短差异不要太大,采用这种方式布线的既可以减少干扰,增加系统的稳定性,还可以简化布线,使PCB板的外观美观。
（3）时钟信号线的分布
较高频的时钟信号是电路板的关键信号,频率越高的时钟其布线要求也越高,布线时应使时钟源到负载的联线尽量短,线应尽量宽,不同时钟之间,时钟与其他信号之间避免平行走线。信号负载较多时,在一个驱动器上不要驱动其他时钟信号,保持时钟信号的质量良好。
结语
该精简开发板具有最小化的功能,用户仅仅需要在Flash里预先烧写Boot监控程序,就可以进行应用程序的调试和下载,该开发板具有良好的扩展性,通过
I/O扩展接口为户的硬件扩展提供了很多的便利。用户可以在不更改Boot监控程序的前提下对该精简开发板进行硬件功能（串口、USB、可编程器件等）的扩充。
DSP主控板硬件设计 1 课题来源及钻研的目的和意义 产品研制、出产、使用过程中，先进的检测技术和检修装备是检测产品机能参数及缩短研制时间的有益保障。因而测试装备是全部产品生命周期内不可或缺的症结部份。依据被测对象需要丈量的参数和功能，测试装备在主节制器的节制下完成对产品的测试，可以提高产品的测试效力和测试结果的准确性。纵观测试装备的发展历程可以发现，测试装备均由一个节制器加之外围电路并辅以必定的通信方式组成，节制器是全部测试装备“神经中枢”，节制外围模块的运行。目前能作为主节制器使用的有单片机、嵌入式微处理器和DSP（Digital Signal Processor，数字信号处理器）等。前两者尽管在某些领域也得到很大的发展，但因为设计的起点不同，抉择了其本身的局限性，即不能用于高速数字信号运算，而这偏偏是DSP的优势所在[1]。在测试装备领域，难免要进行大量数字信号的处理，因而在选择主节制器时应有选择性的选用DSP而不是单片机或嵌入式处理器[2]。 在测控台中扮演另外一首要角色确当数FPGA。FPGA（Field Programmable Gate Array）是现场可编程门阵列的简称，是可编程逻辑器件（PLD）问世以来的第四代产品。自八十年代中期出生以来，因为其速度快、集成度高及用户定义逻辑功能而备受泛博电子工程师的青睐。用户可以利用散布在CLB周围的可编程互连资源以串连、并联或混合方式把相应的CLB连接起来，实现更繁杂的逻辑功能。因为FPGA的现场可编程性及高密度性，所以电路设计的大部份工作都是在计算机上完成，使得产品的开发周期缩短，风险投资减小。而且FPGA 的功能完整由用户设计的配置程序所抉择，在不扭转其外部接口的情况下可以很利便地扭转其电路的逻辑功能。
第六章Matlab/Dsp builder硬件模块设计 Matlab是国内强大的数学分析工具，广泛用于科学计算和工程计算，还可以进行复杂的数字信号处理系统的建模、参数估计及性能分析。Simulink是Matlab的一个组成部分，用于图形化建模仿真。DSP Builder是Altera公司推出的一个面向DSP开发的系统级工具，它构架在多个软件工具之上，并把系统级（算法级建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来放在Matlab/Simulink平台上，而将QuartrsⅡ作为底层设计工具置于后台，从而最大程度地发挥了这三种工具的优势。DSP Builder作为Simulink中的一个工具箱，使得用FPGA设计DSP系统完全可以通过Simulink的图形化界面进行，只要简单地进行DSP Builder工具箱中的模块调用即可。Matlab/DSP Builder尤其适用于一些在Quartus Ⅱ上不方便完成或不能完成的设计项目（如涉及算法类及模拟信号处理与生产方面的系统处理）。DSP Builder还可以自动完成大部分的设计过程和仿真，直到把设计文件下载到FPGA 中。 DSP Builder提供了Quartus? II软件和MATLAB/Simulink工具之间的接口。其具有如下特性： 1.用于连接Mathwork的MATLAB（信号处理工具箱和滤波器设计工具箱），Simulink环境和Altera? 的Quartus II设计软件环境。 2.支持Altera 的DSP核，这些核均可以从Altera的网站上下载（例如：FIR Compiler、Reed-Solomon Compiler等等）。 3.可以利用Altera的DSP开发板来快速的实现设计的原型。 4.支持SignalTap? II逻辑分析仪（一种嵌入式的信号分析仪，它可以探测到DSP开发板上Altera器件内部的信号，并把数据引入到MATLAB的工作区以便于进行可视化的分析）。 5.包括了用户可以创建的定制的逻辑，用于配合SOPC Builder和Nios? II嵌入式处理器设计。 6.包括了PLL块，用于多时钟设计。 7.包括了状态机块。 8.针对DSP系统的算法和实现，支持统一的表示方法。 9.根据MATLAB和Simulink的测试矢量，可以自动生成VHDL测试激励或Quartus II 矢量文件（.vec）。 10.自动调用VHDL综合器和Quartus II编译器。 11.仿真可以设定为比特或周期精度。 12.提供多种的定点运算和逻辑操作，用于配合使用Simulink 软件。 13.支持多种Altera 的器件： Stratix、Stratix II 和 Stratix GX 器件； Cyclone 和 Cyclone II 器件； APEXII、APEX 20KC 和 APEX 20KE 器件； Mercury器件； ACEX? 1K 器件； FLEX? 10K 和 FLEX 6000 器件。 利用Matlab和DSP Builder进行模块设计也是SOPC技术的一个组成部分。这是由于利用Matlab/DSP Builder/QuartrsⅡ可完成纯硬件的DSP算法模型及实现，从而构成嵌入式系统外围接口的协处理模块，再进一步构成软件程序中的精简指令，DSP模块或其他功能模块可以成为单片FPGA电路系统中的一个组成部分，而且通过Matlab/DSP Builder，可以直接为Nios嵌入式处理器设计各类加速器，并以指令的形式加入到Nios的指令系统，从而成为
学号1049721203024 成绩 课程作业 DSP技术 题目：基于DSP2812定时器产生方波 学院（系）：信息工程学院 专业班级：电子与通信工程124班 学生姓名：毛大龙 指导教师：孟哲 硬件□软件□ ppt□ 2012年 1 月 8 日
基于DSP2812定时器产生方波硬件设计 1.系统硬件设计内容 本次设计所设计的定时器（信号发生器）是采用TI公司生产的DSP芯片TMS320VC2812和D/A转换芯片TLC7528组成，产生稳定的方波。 我们主要是利用了数字信号处理器以及数模转换器两个部分，其中DSP芯片 TMS320VC2812是系统的核心处理器（控制器），TLC7528芯片是一个模数转换器，主要通过c2812芯片产生的时钟信号作为模数转换器的使能信号，TLC7528被驱动后，将系统产生的数字信号进行转化（数模转换），输出连续的模拟信号，即产生一定占空比的方波（初次我们设定的PWM波占空比为10%，产生的波形频率为1KHZ）最后通过示波器把模拟波形输出到示波器上，整个系统设计简单，清晰易懂。 2.系统设计思想 本系统是以TMS320VC2812这个DSP芯片为核心，通过DSP芯片进行控制和处理，从而产生稳定的方波（PWM)波形，通过D/A转换芯片实现把数字信号转换为模拟信号。整个硬件系统所要做的就是正确连接DSP芯片和D/A转换芯片，确保芯片正常工作，得到稳定的输出波形结果。 系统整体设计方案框图如下： 图1—1 系统整体硬件设计方案 3.系统硬件电路设计原理及框图 3.1系统硬件电路设计原理 整个硬件电路设计主要由中心处理器和模数转换器构成，其核心部分就是
5 DSP控制及硬件电路的设计 5.1 DSP控制 目前市面上流行的主控制器包括：51单片机系列、DSP系列和FPGA。在这中间：虽然51单片机有着成本低廉，体积小的优势；但因其计算能力弱，和外设较少的缺陷，无法满足本系统的需要。FPGA又称现场可编程门阵列，其时序脉冲准确，运算速度快，在需要进行大量重复运算的工程项目中得到了广泛应用。但FPGA以并行运算为主，并需要使用硬件描述语言（verilog 或VHDL）来实现电路设计，相比较单片机有很大不同，这造成开发难度较大，门槛较高。DSP是近几年得到快速发展的控制器，其外设丰富，运算速度快，能满足实时性要求较高的工业现场；尤其适用于控制算法复杂，计算量大的工程项目。 综合以上分析，本文矿用光伏供电系统选择DSP芯片 TMS320LF2407作为最终的控制芯片。TMS320LF2407芯片集成度高，运算速度快，外设丰富，价格适中，作为本设计的控制器，拥有其他芯片所不具备的优势。 5.1.1 TMS320LF2407的技术参数 （1）TMS320LF2407供电电压为3.3V，供电电压低，通态损耗小。最高工作频率40MHZ，指令周期短，指令周期为25ns，能够满足较大载波频率时的计算需求，具备实时控制能力。 （2）TMS320LF2407拥有丰富的存储器资源：包括32K字
程序闪存空间, 1.5K字的数据/程序随机存储器,544字的双口随 机存储器和2k字的单口RAM。除此之外，TMS320LF2407片内还集成有64K数据存储器空间以及64K程序存储器空间; 其I/O 寻址空间达64K，能有效满足使用需要; TMS320LF2407可用于扩展的外部存储器达到192K字。 （3）TMS320LF2407拥有两个事件管理器模块EV A和EVB。每个事件管理器模块上均集成有以下资源：两个16位通用定时器（通过倍频器可以达到很高的工作频率）和8个16位PWM 波生成通道; 为检测上升下降脉冲，片上集成有3个捕获单元。每个模块还可实现以下功能: 可编程的PWM死区控制功能，防止上下桥臂同接收触发信号，同时导通; 输出A、B、C三相对称和非对称触发信号;当接受低电平外部中断信号时，关闭PWM 通道片内光电编码器接口电路，停止发出触发信号; A/D转换功能。 （4）拥有10位模数转换器，最小转换时间为375ns,A/D转换器拥有独立和级连两种工作方式，使用事件管理器EV A、EVB 来实现触发。 （5）拥有16位串行外设接口模块（SPI），和串行通讯接口模块（SCI） （6）拥有5个外部中断资源，除复位中断外，还拥有两个电机驱动保护中断，和两个可屏蔽中断。 （7）除高性能模式外，电源管理还包括低功耗模式，在运算
目录 摘要...................................................... I 第1章绪论 ..................................................................... 错误!未定义书签。第2章总体设计 (1) 2.1系统要实现的功能 (1) 2.2系统的设计流程 (2) 1.2原理框图 (2) 第3章DSP最小系统电路设计.................................... 错误!未定义书签。 3.1电源电路设计 (2) 3.2复位电路设计 (3) 3.3时钟电路设计 (3) 3.4JTAG接口电路设计..................... 错误!未定义书签。 3.5DSP的串行接口电路设计 (4) 3.6存储器FLASH扩展设计 (4) 第4章软件设计 (5) 4.1仿真工作原理及测试步骤 (9) 4.2测试程序 (9) 4.3测试的注意事项 (10) 总结 ................................................................................... 错误!未定义书签。致谢 . (8) 参考文献 (8) 第1章绪论 DSP 有两种涵义，一种是Digital Signal Processing，指的是数字信号处理技术；一种是Digital Signal Processor，指的是数字信号处理器。两者是不可分割的，前者是理论上的技术，要通过后者变成实际产品，两者结合起来才成为解决某一实际问题和实现某一方案的手段。数字信号处理器是目前IT 领域中发展极为迅速的一类微处理器，其功能强大，应用范围相当广泛，能够完成实时的数字信号处理任务。DSP 的性能几乎决定了电子产品的性能。在人们生活当中，DSP可谓无处不在，例如手机，电视机，数码相机，MP3等等都有DSP的存在。DSP 已经成为通信、计算机和消费类电子产品等领域的基础器件。因此，只有理论的学习是不够的，设计一个DSP
D S P最小系统电路设计 G E GROUP system office room 【GEIHUA16H-GEIHUA GEIHUA8Q8-
目录 摘要....................................................... I 第1章绪论 (1) 第2章总体设计 (2) 2.1系统要实现的功能 (2) 2.2系统的设计流程 (2) 1.2原理框图 (3) 第3章DSP最小系统电路设计 (4) 3.1电源电路设计 (4) 3.2复位电路设计 (5) 3.3时钟电路设计 (5) 3.4JTAG接口电路设计 (6) 3.5DSP的串行接口电路设计 (6) 3.6存储器FLASH扩展设计 (7) 第4章软件设计 (8) 4.1仿真工作原理及测试步骤 (9) 4.2测试程序 (9) 4.3测试的注意事项 (10) 总结 (11) 致谢 (12) 参考文献 (13) 第1章绪论 DSP 有两种涵义，一种是Digital Signal Processing，指的是数字信号处理技术；一种是Digital Signal Processor，指的是数字信号处理器。两者是不可分 割的，前者是理论上的技术，要通过后者变成实际产品，两者结合起来才成为解决某一实际问题和实现某一方案的手段。数字信号处理器是目前 IT 领域中发展极为 迅速的一类微处理器，其功能强大，应用范围相当广泛，能够完成实时的数字信号
处理任务。DSP的性能几乎决定了电子产品的性能。在人们生活当中，DSP可谓无处不在，例如手机，电视机，数码相机，MP3等等都有DSP的存在。DSP 已经成为通信、计算机和消费类电子产品等领域的基础器件。因此，只有理论的学习是不够的，设计一个DSP最小系统，掌握这门重要技术，才能更深刻地理解和掌握DSP，为今后进行高精度、高性能的电子设计打下基础。 DSP芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。 DSP 系统以DSP芯片为基础，具有以下优点。 1．高速性 DSP 系统的运行速度较高，最新的DSP运行速度高达1000MIPS以上。 2．编程方便 可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。 3．稳定性好 DSP 系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。 4．可重复性好 数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。 5．集成方便 DSP 系统中的数字部件有高度的规范性，便于大规模集成。 6．性价比高 常用的DSP价格在5美元以下。 第2章总体设计 2.1系统要实现的功能 DSP 最小系统的设计是本次设计的主要任务，课题以TMS320C5402为核心器件，并利用外存储器对最小系统电路进行扩展。在介绍TMS320C5402基本
2010 - 2011学年第 2 学期《DSP芯片的原理与开发应用》 题目：DSP硬件开发平台设计 班级： 学号： 姓名： 指导教师： 成绩：
基于DSP E1－16XS的硬件开发平台设计 引言 嵌入式系统硬件的核心是各种类型的嵌入式处理器,目前全世界嵌入式处理器的品种已经超过1000多种,流行体系结构有30多个系列,嵌入式处理器一般可以分为嵌入式微处理器、嵌入式微控制器、嵌入式DSP处理器和嵌入式片上系统。 与标准微处理器相比,嵌入式微处理器只保留了和嵌入式应用有关的功能,并且为了满足嵌入式应用的特殊要求,在工作温度、抗电磁干扰、可靠性等方面都做了各种增强。 DSP嵌入式系统是DSP系统嵌入到应用电子系统中的一种通用系统,这种系统既具有DSP器件在数据处理方面的优势,又具有应用目标所需要的技术特征,在许多嵌入式应用领域,既需要在数据处理方面具有独特的优势的DSP,也需要在智能控制方面技高一筹的微处理器（MCU）;因此,将DSP与MCU融合在一起的双核平台,将成为DSP技术发展的一种新潮流。德国Hyperstone公司是真正把DSP 成功嵌入32位微处理器的厂商之一,尤其是它的E1－XS系列更是这方面的佼佼者。 1 E1－16XS微处理器结构概述 Hyperstone RISC/DSP架构框图如图1所示,Hyperstone内核是专为RISC和DSP功能的集成而设计的,但它不是两个不同内核在单个芯片上的简单组合,而是一个集成的内核和指令集。这一全集成的内核基于单处理器模式,带有单指令流。RISC和DSP单元间简单且高效的通信由1个96路的32位内部存储器实现,每个时钟周期内可以执行3条指令的操作,所以在100MHz的频率下可以达到300 MOPS这样优秀的性能。 Hyperstone E1－16XS是一款0.25μm CMOS工艺的微处理器,它结合了高性能的RISC微处理器和DSP处理器,利用简洁高效的指令,使嵌入式DSP处理器的实时性得以充分的发挥。该处理器主要具有如下的特点： 1、32位RISC/DSP处理器ALU、DSP单元和Load/Store单元并行处理,内部
DSP主控板硬件设计 1 课题来源及研究的目的和意义 产品研制、生产、使用过程中，先进的检测技术和检验设备是检测产品性能参数及缩短研制时间的有利保障。因此测试设备是整个产品生命周期内不可或缺的关键部分。根据被测对象需要测量的参数和功能，测试设备在主控制器的控制下完成对产品的测试，可以提高产品的测试效率和测试结果的准确性。纵观测试设备的发展历程可以发现，测试设备均由一个控制器加上外围电路并辅以一定的通讯方式组成，控制器是整个测试设备“神经中枢”，控制外围模块的运行。目前能作为主控制器使用的有单片机、嵌入式微处理器以及DSP 等。前两者虽然在某些领域也得到很大的发展，但由于设计的出发点不同，决定了其自身的局限性，即不能用于高速数字信号运算，而这恰恰是DSP的优势所在。在测试设备领域，难免要进行大量数字信号的处理，因此在选择主控制器时应有选择性的选用DSP而不是单片机或嵌入式处理器。 在测控台中扮演另一重要角色的当数FPGA。FPGA是现场可编程门阵列的简称，是可编程逻辑器件问世以来的第四代产品。自八十年代中期诞生以来，由于其速度快、集成度高及用户定义逻辑功能而备受广大电子工程师的青睐。用户可以利用分布在CLB周围的可编程互连资源以串联、并联或混
合方式把相应的CLB连接起来，实现更复杂的逻辑功能。由于FPGA的现场可编程性及高密度性，所以电路设计的大部分工作都是在计算机上完成，使得产品的开发周期缩短，风险投资减小。而且FPGA的功能完全由用户设计的配置程序所决定，在不改变其外部接口的情况下可以很方便地改变其电路的逻辑功能。 基于以上分析，并且考虑到测试设备的通用性及可扩展性，选用DSP和FPGA组合设计出最小系统板，以此作为测试设备的控制器必将大大缩短测试设备的研制周期，所以该课题具有较高的应用价值和实际意义。 2 国内外在该方向的研究现状及分析 2.1 DSP+FPGA系统特点综述 随着数字信号处理器(DSP)和现场可编程门列阵器件的发展，采用DSP+FPGA的硬件系统显示出其优越性，整愈来愈得到人们的重视。通用的DSP优点是通过编程可以应用到广泛的产品中，并且主流的DSP产品已经可以满足许多要求。但是传统的DSP采用冯—诺依曼结构或某种类型扩展。此结构本质上是串行的，因此遇到需处理的数据量大，但是对运算结构相对比较简单的底层信号处理算法来说显不出优点，适合采用FPGA硬件实现。这样，采用DSP+FPGA的数字硬件系统就可以把二者优点结合一起，兼顾速度和灵活性既满足底层信号处理要求，又满足高层信号处理要求。
时钟电路选择原则 1,系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片; 2,单一时钟信号时,选择晶体时钟电路; 3,多个同频时钟信号时,选择晶振; 4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性; 5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路; 6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路 ******************************************************************************* ********************* 未用的输入／输出引脚的处理 1,未用的输入引脚不能悬空不接,而应将它们上拉活下拉为固定的电平 1)关键的控制输入引脚,如Ready、Hold等,应固定接为适当的状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态 2)无连接（NC）和保留（RSV）引脚,NC 引脚：除非特殊说明,这些引脚悬空不接,RSV引脚：应根据数据手册具体决定接还是不接 3)非关键的输入引脚,将它们上拉或下拉为固定的电平,以降低功耗 2,未用的输出引脚可以悬空不接 3,未用的I/O引脚:如果确省状态为输入引脚,则作为非关键的输入引脚处理,上拉或下拉为固定的电平;如果确省状态为输出引脚,则可以悬空不接 ******************************************************************************* ********************** 为什么要片内RAM大的DSP效率高？ 目前DSP发展的片内存储器RAM越来越大,要设计高效的DSP系统,就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比,有以下优点：1)片内RAM的速度较快,可以保证DSP无等待运行。2)对于C2000/C3x/C5000系列,部分片内存储器可以在一个指令周期内访问两次,使得指令可以更加高效。3)片内RAM运行稳定,不受外部的干扰影响,也不会干扰外部。4)DSP片内多总线,在访问片内RAM时,不会影响其它总线的访问,效率较高如何编写DSP外部的Flash？ DSP的外部Flash编写方法： 1.通过编程器编写：将OUT文件通过HEX转换程序转换为编程器可以接受的格式,再由编程器编写。 2.通过DSP软件编写：您需要根据Flash的说明,编写Flash的编写程序,将应用程序和编写Flash的程序分别load到RAM中,运行编写程序编写。 ******************************************************************************* ********************** DSP外接存储器的控制方式 对于一般的存储器具有RD、WR和CS等控制信号,许多DSP（C3x、C5000）都没有控制信号直接连接存储器,一般采用的方式如下： 1.CS有地址线和PS、DS或STRB译码产生; 2./RD=/STRB+/R/W; 3./WR=/STRB+R/W。
- -- DSP最小系统电路设计 第1章绪论 DSP 有两种涵义，一种是Digital Signal Processing，指的是数字信号处理技术；一种是Digital Signal Processor，指的是数字信号处理器。两者是不可分割的，前者是理论上的技术，要通过后者变成实际产品，两者结合起来才成为解决某一实际问题和实现某一方案的手段。数字信号处理器是目前IT 领域中发展极为迅速的一类微处理器，其功能强大，应用范围相当广泛，能够完成实时的数字信号处理任务。DSP的性能几乎决定了电子产品的性能。在人们生活当中，DSP可谓无处不在，例如手机，电视机，数码相机，MP3等等都有DSP的存在。DSP 已经成为通信、计算机和消费类电子产品等领域的基础器件。因此，只有理论的学习是不够的，设计一个DSP最小系统，掌握这门重要技术，才能更深刻地理解和掌握DSP，为今后进行高精度、高性能的电子设计打下基础。 DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的CPU还快10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。 DSP 系统以DSP 芯片为基础，具有以下优点。 1．高速性 DSP 系统的运行速度较高，最新的DSP运行速度高达1000MIPS 以上。 2．编程方便 可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。 3．稳定性好 DSP 系统以数字处理为基础，受环境温度及噪声的影响比较小，可靠性高。 4．可重复性好 数字系统的性能基本上不受元器件参数性能的影响，便于测试、调试和大规模生产。 5．集成方便 DSP 系统中的数字部件有高度的规范性，便于大规模集成。 6．性价比高 常用的DSP价格在5美元以下。
绪论 DSP(数字信号处理器)是在模拟信号变换成数字信号以后进行高速实时信号处理的专用处理器，其处理速度比最快的CPU还快10～50倍。DSP具有可编程特性、运算速度快及接口灵活的特点，使得它在电子产品的研制中发挥着越来越大的作用。采用DSP器件来实现数字信号处理系统已经成为当今社会的发展趋势。 在DSP领域，美国TI(德州仪器)公司生产的TMS320家族DSP芯片以其独特的哈佛结构、硬件密集型方案以及灵活的指令系统，成为数字信号处理器产业中的领先者。其C5000系列是16位定点、速度为40M1PS～200MIPS、可编程、低功耗和高新能的DSP，在有线和无线通信、IP电话、便携式信息系统、手机、助听器等领域得到了广泛应用。 最小系统模块是使得DSP芯片能够工作的最精简模块。如何以最短的开发周期．开发出适于自己应用的高性能低成本的DSP最小系统模块，是进行DSP系统开发的第一步。最小系统模块设计包括硬件设计和软件设计。 本次设计是对TI公司生产的16位定点DSP芯片——TMS320VC5402进行最小系统模块硬件设计，它可以很方便地与外围模块组合成不同功能的应用系统。
1 DSP简介 1.1 DSP 的应用领域 在近 20 多年时间里，DSP 芯片的应用已经从军事、航空航天领域扩大到信号处理、通信、雷达、消费等许多领域。主要应用有信号处理、通信、语音、图形、图像、军事、仪器仪表、自动控制、医疗、家用电器等。 DSP 主要应用市场为3C 领域，占整个市场需求的 90%。数字蜂窝电话是 DSP 最为重要的应用领域之一。由于 DSP 具有强大的计算能力，使得移动通信的蜂窝电话重新崛起，并创造了一批诸如 GSM、CDMA 等全数字蜂窝电话网。在Modem 器件中，DSP 更是成效卓著，不仅大幅度提高了传输速率，且具有接收动态图像能力。另外，可编程多媒体 DSP 是 PC 领域的主流产品。以XDSL Modem为代表的高速通信技术与MPEG 图像技术相结合，使得高品位的音频和视频形式的计算机数据有可能实现实时交换。目前的硬盘空间相当大，这主要得益于CDSP（可定制 DSP）的巨大作用。预计在今后的 PC 机中，一个 DSP 即可完成全部所需的多媒体处理功能。DSP 也是消费类电子产品中的关键器件。由于 DSP的广泛应用，数字音响设备的更新换代周期变得非常短暂。用于图像处理的 DSP，一种用于 JPEG 标准的静态图像数据处理；另一种用于动态图像数据处理。 1.2 DSP的特点 DSP 芯片是模拟信号变换成数字信号以后进行高速实时处理的专用微处理器，其处理速度比最快的 CPU 还快 10-50 倍，具有处理速度高、功能强、性能价格比好以及速度功耗比高等特点，被广泛应用于具有实时处理要求的场合。 DSP 系统以 DSP 芯片为基础，具有以下优点。 1．高速性，DSP运行速度高达1000MIPS以上 2．编程方便，可编程DSP可使设计人员在开发过程中灵活方便的对软件进行修改和升级。
DSP课程设计 计算机与信息工程学院 通信工程产业班 李盛 一、基本DSP硬件系统设计 硬件任务设计概述 要求： 1、基本DSP硬件系统以TMS320C54x系列为核心处理器，包括最小系统、存 储器扩展、显示器、键盘、AD、DA等电路模块； 2、硬件设计画出主要芯片及电路模块之间的连接即可，重点考查电路模块方 案设计与系统地址分配； 3、设计方案以电路示意图为主，辅以必要的文字说明。 总体方案设计 本次硬件电路大体如下 TMS320C54x 模块电路原理图设计 1，电源模块 C54X数字信号处理器电源包括内核电源和外部接口电源，其外部接口电
源为3.3V，内部则根据型号不同而采用了不同的电压。由于C54X处理器大多应用于低功耗场合，因此电源电路的设计需要注意电源的转换效率和电路的复杂程度，而高效率的DC-DC转换电路就十分适合这种应用。 TPS54110能够提供1.5A的连续电流输出，其输出电压可调，低电压输出范围覆盖0.9~3.3V,能够较好地满足C54X处理器的供电要求，具体内容如下图： 2，时钟电路模块 任何工作都按时间顺序。用于产生时间的电路就是时钟电路。实时时钟电路DS1302是一种具有涓细电流充电能力的电路，主要特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并且可以关闭充电功能。采用普通32.768KHz晶振。 3，JTAG仿真模块 JTAG仿真器 4，复位电路模块 在系统上电过程中，如果电源电压还没有不稳定，这时DSP进入工作状态可能造成不可预知的后果，甚至造成硬件的损坏，因此有必要在系统中加入上电复位电路，上电复位电路的作用可以保证上电可靠，并在需要时实现手工复位。 5，数码管电路模块 一共12个引脚，8个段选。从上面左边第一排开始，按顺时针顺序依次往下遍历所有引脚。 6，SRAM:IS61LV6416模块 如图，电路SRAM中的借口与DSP芯片借口相连接构成电路系统。 硬件设计结果与分析 利用protel分别完成了电源电路，时钟电路，复位电路等外设电路的绘制，完成了最小系统的schematic原理图，并生成了PCB图，PCB板及3D效果图。 电路原理图
实验项目5、CCS程序设计与DSP硬件实验 一、实验目的 （1）掌握CCS环境下程序编辑、编译、运行、下载、调试的过程。 （2）掌握DSP处理器的汇编、C语言程序设计方法。 （3）掌握DSP的硬件访问。 二、实验原理及知识点 第一部分 DSP实验箱简介与CCS 第二部分 CCS 软件安装 第三部分 TDS510USB仿真器安装与CCS设置测试 三、实验内容及步骤 一、实验原理和方法 开发TMS320C6xxx 应用系统一般需要以下几个调试工具来完成： 1.软件集成开发环境（CCS）：完成程序编译、目标文件产生、下载，进行程序和硬件的联合仿真调试。 2.仿真器：实现硬件仿真调试时与硬件系统的通信、控制和读取硬件系统的状态和数据。 CCS 通过工程来管理文件，一般包括以下几种文件： 1) 源程序文件：C 语言或汇编语言文件（*.c 或*.asm），所编写的代码都写在各个源文件中；包含了所有要实现功能的代码，是工程的核心。 2) 头文件（*.h）：主要定义了芯片内部寄存器结构、中断服务程序等内容。 3) 链接命令文件（*.cmd）：分配RAM空间，用来将下载到RAM中的程序进行调试，是因为DSP编译器编译结果是未定位的，DSP也没有相应系统来执行代码，DSP系统的配置需求也不尽相同，因此需要定义代码的存储位置。 4) 库文件（*.lib,*.obj）：包含了寄存器的地址和对应标示符的定义，还包含标准C/C++运行支持的库函数。 二．汇编语言DSP程序设计实验 （一）实验原理与方法 1.汇编语言程序在执行时直接从用户指定入口开始。 2.由于CCS的代码链接器默认支持C 语言，在编制汇编语言程序时，需要设置链接参数，选择非自动初始化，注明汇编程序的入口地址。 （二）实验步骤与内容 1.运行 CCS Setup 连接实验箱与PC机，打开电源给实验箱供电，点击setup code composer studio v3.3,运行CCS Setup，设置CCS，就是建立CCS与用户的目标板或软仿真器之间的通信。
DSP系统的设计过程 总的来说，DSP系统的设计还没有非常好的正规设计方法。 DSP系统设计一般方法 第一步明确任务 必须根据应用系统的目标确定系统的性能指标、信号处理的要求，通常可用数据流程图、数学运算序列、正式的符号或自然语言来描述。 第二步算法仿真 一般来说，为了实现系统的最终目标，需要对输入的信号进行适当的处理，而处理方法的不同会导致不同的系统性能，要得到最佳的系统性能，就必须在这一步确定最佳的处理方法，即数字信号处理的算法（Algorithm），因此这一步也称算法模拟阶段。例如，语音压缩编码算法就是要在确定的压缩比条件下，获得最佳的合成语音。算法模拟所用的输入数据是实际信号经采集而获得的，通常以计算机文件的形式存储为数据文件。如语音压缩编码算法模拟时所用的语音信号就是实际采集而获得并存储为计算机文件形式的语音数据文件。有些算法模拟时所用的输入数据并不一定要是实际采集的信号数据，只要能够验证算法的可行性，输入假设的数据也是可以的。 第三步设计实时DSP系统 实时DSP系统的设计包括硬件设计和软件设计两个方面。硬件设计首先要根据系统运
算量的大小、对运算精度的要求、系统成本限制以及体积、功耗等要求选择合适的DSP芯片。然后设计DSP芯片的外围电路及其他电路。软件设计和编程主要根据系统要求和所选的DSP芯片编写相应的DSP汇编程序，若系统运算量不大且有高级语言编译器支持，也可用高级语言（如C语言）编程。由于现有的高级语言编译器的效率还比不上手工编写汇编语言的效率，因此在实际应用系统中常常采用高级语言和汇编语言的混合编程方法，即在算法运算量大的地方，用手工编写的方法编写汇编语言，而运算量不大的地方则采用高级语言。采用这种方法，既可缩短软件开发的周期，提高程序的可读性和可移植性，又能满足系统实时运算的要求。 DSP硬件和软件设计完成后，就需要进行硬件和软件的调试。软件的调试一般借助于DSP开发工具，如软件模拟器、DSP开发系统或仿真器等。调试DSP算法时一般采用比较实时结果与模拟结果的方法，如果实时程序和模拟程序的输入相同，则两者的输出应该一致。应用系统的其他软件可以根据实际情况进行调试。硬件调试一般采用硬件仿真器进行调试，如果没有相应的硬件仿真器，且硬件系统不是十分复杂，也可以借助于一般的工具进行调试。系统的软件和硬件分别调试完成后，就可以将软件脱离开发系统而直接在应用系统上运行。当然，DSP系统的开发，特别是软件开发是一个需要反复进行的过程，虽然通过算法模拟基本上可以知道实时系统的性能，但实际上模拟环境不可能做到与实时系统环境完全一致，而且将模拟算法移植到实时系统时必须考虑算法是否能够实时运行的问题。如果算法运算量太大不能在硬件上实时运行，则必须重新修改或简化算法。
5 DSP 控制及硬件电路的设计 5.1 DSP 控制 目前市面上流行的主控制器包括：51单片机系列、DSP 系列和FPGA 。在这中间：虽然51单片机有着成本低廉，体积小的优势；但因其计算能力弱，和外设较少的缺陷，无法满足本系统的需要。FPGA 又称现场可编程门阵列，其时序脉冲准确，运算速度快，在需要进行大量重复运算的工程项目中得到了广泛应用。但FPGA 以并行运算为主，并需要使用硬件描述语言（verilog 或VHDL ）来实现电路设计，相比较单片机有很大不同，这造成开发难度较大，门槛较高。DSP 是近几年得到快速发展的控制器，其外设丰富，运算速度快，能满足实时性要求较高的工业现场；尤其适用于控制算法复杂，计算量大的工程项目。 综合以上分析，本文矿用光伏供电系统选择DSP 芯片 TMS320LF2407作为最终的控制芯片。TMS320LF2407芯片集成度高，运算速度快，外设丰富，价格适中，作为本设计的控制器，拥有其他芯片所不具备的优势。 5.1.1 TMS320LF2407的技术参数 （1）TMS320LF2407供电电压为3.3V ，供电电压低，通态损耗小。最高工作频率40MHZ ，指令周期短，指令周期为25ns ，能够满足较大载波频率时的计算需求，具备实时控制能力。 （2）TMS320LF2407拥有丰富的存储器资源：包括32K 字 程序闪存空间, 1.5K字的数据/程序随机存储器,544字的双口随机存储器和2k 字的单口RAM 。除此之外，TMS320LF2407片内还集成有64K 数据存储器空间以及 64K 程序存储器空间; 其I/O寻址空间达64K ，能有效满足使用需要; TMS320LF2407可用于扩展的外部存储器达到192K 字。
绪论 一个完整的DSP系统通常是由DSP芯片和其他相应的外围器件构成。DSP硬件系统主要包括电源电路、复位电路、时钟电路等。DSP的时钟电路用来为TMS320C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过晶振或外部的时钟驱动。以下我们将着重讨论DSP 硬件系统的基本设计中时钟电路的设计。 关键字TMS320C54x 时钟产生器软件可编程PLL
精品文档 目录 绪论................................................................................................. I 第一章时钟产生器. (1) 第二章软件可编程PLL (2) 第一节软件配置PLL介绍 (2) 一时钟模式介绍 (2) 二时钟模式设置 (2) 第二节程序 (6) 一倍频模式向倍频模式的切换 (6) 二倍频模式向分频模式的切换 (7) 三分频模式向倍频模式的切换 (8) 四分频模式向分频模式的切换 (9) 第三章心得体会 (10) 第四章参考文献 (11)
TMS320C54X X1X2\CLKIN 4 1 3 2 Vdd TSM320C54X X1X2\CLKIN C1C2 晶体 外部晶振
第二章软件可编程PLL 第一节软件配置PLL介绍 软件可编程PLL的特点是有高度的灵活性，它包括一个用来提供各种时钟乘数因子的时钟标定位、直接开放和禁止PLL的功能和一个PLL 锁存定时器，该锁存定时器可以延迟期间PLL时钟模式的切换直到所存操作完成为止。 一时钟模式介绍 带有内部的软件可编程PLL的期间可以设置为下面两种时钟模式：PLL模式：输入时钟（CLKIN）乘以31个可能的因子中的一个因子，这些因子取值范围为0.25~15，他们可以通过PLL电路获取。 DIV（分频器）模式：输入时钟（CLKIN）处以2或4.当用DIV模式时，所有的模拟部分，包括PLL电路，都被禁止以使功耗降到最小。 二时钟模式设置 复位操作之后，时钟操作模式立即由3个外部引脚CLKMD1，CLKMD2,CLKMD3的直来确定。3个CLKMD引脚所对应的模式如表1所示，复位之后，软件可编程PLL可以被变成设置为所需的模式。下列时钟模式引脚作何可以在复位时开放PLL：C5402中是CLKMD（3-1）=000b 110b.当这些时钟模式引脚被组合式，内部的PLL锁相定时器不再激活，因此，系统必须延迟释放复位以保证PLL锁存时间的延迟得以满足。
DSP硬件设计的一些注意事项 数字信号处理芯片（DSP 具有高性能的CPU（时钟性能超过100MHZ 和高速先进外围设备，通过CMOSh理技术，DSP芯片的功耗越来越低。这些巨大的进步增加了DSP电路板设计的复杂性，并 且同简单的数字电路设计相比较，面临更多相似的问题。 以下是DSP硬件设计的一些注意事项，谨供参考。 时钟电路选择原则 1,系统中要求多个不同频率的时钟信号时，首选可编程时钟芯片。 2,单一时钟信号时，选择晶体时钟电路。 3,多个同频时钟信号时，选择晶振。 4,尽量使用DSP片内的PLL，降低片外时钟频率，提高系统的
稳定性。 5,C6OO0 C5510 C5409A C5416 C5420 C5421 和C5441 等DSP片内无振荡电路，不能用晶体时钟电路。 6,VC5401 VC5402 VC5409和F281x 等DSP时钟信号的电平为1.8V，建议采用晶体时钟电路 未用的输入/输出引脚的处理 1,未用的输入引脚不能悬空不接，而应将它们上拉活下拉为固定的电平 1）关键的控制输入引脚，女口Ready、Hold等，应固定接为适当的状态，Ready引脚应固定接为有效状态，Hold引脚应固定接为无效状态 2）无连接（NQ和保留（RSV引脚，NC引脚：除非特殊说明，这些引脚悬空不接，RSV引脚：应根据数据手册具体决定接还是不接 3）非关键的输入引脚，将它们上拉或下拉为固定的电平，以降
低功耗 2,未用的输出引脚可以悬空不接 3,未用的I/O引脚：如果确省状态为输入引脚，则作为非关键 的输入引脚处理，上拉或下拉为固定的电平。如果确省状态为输出 引脚，则可以悬空不接 为什么要片内RAM大的DSP效率高？ 目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP 系统，就应该选择片内RAM较大的DSP片内RAM同片外存储器相 比，有以下优点： 1）片内RAM的速度较快，可以保证DSP无等待运行。 2）对于C2000/C3X/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。 3）片内RAM运行稳定，不受外部的干扰影响，也不会干扰外 4)DSP片内多总线，在访问片内RAM时，不会影响其它总线的访
黑龙江大学本科生毕业论文（设计）开题报告 电子工程学院电子信息科学与技术报告 日期I 年3月14日论文（设计）题目基于DSP的简易数字存储示波器的硬件设计 指导教师 论文（设计）起止时间年12月20日至年6月6日（共15周） 一、论文（设计）研究背景与意义 示波器是应用领域最为广阔的测量仪器。利用示波器可以直接观测和真实显示被测信号，通过信号波形的显示，可以测出其电压、频率和相位等参数。由于示波器种类繁多、功能全面，被广泛应用于电子和电气测量领域。 普通模拟示波器只能观察周期性信号，而且不能对信号进行存储和处理。随着数字集成电路和高性能微处理技术的发展，出现了数字存储示波器（DSO），同模 拟示波器相比，数字示波器有很多优点，并开始逐步取代模拟示波器。因此在这里我们提出一种采用TMS320F28016 型DSP控制，由一些数字集成芯片和LCD 构成的数字存储示波器的设计方案。 二、论文（设计）的主要内容 数字示波器结构框图 DSP应用系统是以数字信号处理为基础的，具有数字信号处理的全部优点。本论文设计了基于DSP的数字示波器，充分利用DSP的高速处理、存储能力和控制功能。系统结构灵活，采用模块化设计，易于维护和扩展。 本系统设计的重点主要是模拟信号的采样预处理，数字信号的存储，信号的处理和系统的控制四个方面。主要包括前向通道电路的设计，数据采集与存储电路的设计，控制系统的设计。
三、论文(设计)的工作方案及进度安排 工作方案：根据DSP的原理设计结构框图，由结构框图选择电路所需的电子元件并画出电路原理图，根据原理图制作电路板，最后进行电路调试。 2008年12月20日---2009 年3月14日 查阅文献资料，毕业设计开题，撰写论文初稿。 2009年3月15日---2009年4月11日 完成资料查阅，掌握相应原理和专业知识。 2009年4月12日一2009年5月5日 设计电路结构，学习Protel 99SE并使用Protel 99SE绘制电路原理图，再做出PCB 板并安装 调试电路。 2009年5月6日一2009年5月20日