数电第5章习题解答张克农版

5章课后习题解答

5.1 一同步时序电路如图题5.1所示，设各触发器的起始状态均为0态。 (1) 作出电路的状态转换表； (2) 画出电路的状态图；

(3) 画出CP 作用下各Q 的波形图； (4) 说明电路的逻辑功能。

[解] (1) 状态转换表见表解 5.1。 (2) 状态转换图如图解5.1(1)。 (3) 波形图见图解5.1(2)。

(4) 由状态转换图可看出该电路为同步8进制加法计数器。

5.2 由JK FF 构成的电路如图题5.2所示。 (1) 若Q 2Q 1Q 0作为码组输出，该电路实现何种功能?

(2) 若仅由Q 2输出，它又为何种功能?

[解] (1) 由图可见，电路由三个主从JK 触发器构成。各触发器的J ，K 均固定接1，且为异步连接，故均实现T ＇触发器功能，即二进制计数，故三个触发器一起构成8进制计数。当Q 2Q 1Q 0作为码组输出时，该电路实现异步8进制计数功能。

(2) 若仅由Q 2端输出，则它实现8分频功能。

图题

5.1

图题5.2

000

001

010 011 111

110

101

100

Q Q Q 012

CP

Q 0Q 1Q 2

(1) (2)

图解 5.1

CP 210 n n n Q Q Q +1+1+1210 n n n Q Q Q 0 1 2 3 4 5 6 7

0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0

5.3 试分析图题5.3所示电路的逻辑功能。

[解] (1) 驱动程式和时钟方程

02

n

J Q =，01K =；0CP CP = 111

J K ==；01CP Q =

210

n n

J Q Q =，21K =；2CP CP = (2) 将驱动方程代入特性方程得状态方程

0+1000020 ()n n n n n

Q J Q K Q Q Q CP =+=

+1111 ()n n Q Q CP =

+12210 ()n n n n Q Q Q Q CP =

(3) 根据状态方程列出状态转换真值表

(4) 作状态转换图

(5) 逻辑功能：由状态转换图可见该电路为异步5进制计数器。

5.4试求图题5.4所示时序电路的状态转换真值表和状态转换图，并分别说明X = 0及X = 1时电路的逻辑功能。

[解] (1) 写驱动方程和输出方程 0J X =， n 01K X Q = n 10J XQ =， n 10K Q = n 1Y Q = (2) 求状态方程

100000010n n n n n n Q J Q K Q X Q X Q Q +=+=+ 1111111010n n n n n n n Q J Q K Q X Q Q Q Q +=+=+

图题5.4

000011

110010

Q

Q Q 0

1

2

110图解5.3

表解5.3

210

n n n Q Q Q

+111

210n n n Q Q Q ++

CP 2 CP 1 CP 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

0 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 0

↓ ↓ ↓

↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓

001

图题5.3

(3) 画次态卡诺图求状态转换真值表

(4) 作状态转换图如图解5.4(2)所示。

(5) 功能：当X =0时，实现返回初态；当X =1时，实现三进制计数功能。

5.5 试分析图题5.5所示的异步时序电路。要求： (1) 画出M = 1，N = 0时的状态图； (2) 画出M = 0，N = 1时的状态图； (3) 说明该电路的逻辑功能。

[解] (1) 见图解5.5(1)。

图解5.5（1） 图解5.5（2）

(2) 见图解5.5(2)。

（3）电路的逻辑功能：可逆的八进制计数器，M 、N 分别为加、减法运算控制端。 5.6. 已知图题5.6是一个串行奇校验器。开始时，首先由D R 信号使触发器置“0”。此后，由X 串行地输入要校验的

n 位二进制数。当输入完毕后，便可根据触发器的状态确定该n 位二进制数中“1”的个数是否为奇数。试举例说明其工作原理，并画出波形图。

图题5.5

N M

CP Q 2

Q 1

1 图题5.6

11n Q +00011110X 10

n n

Q Q 0111

1

000

010n Q +00011110X 1

n n

Q Q 011

1

1

0000

0Y

00011110X

10

n n

Q Q 0111

1000

1

图解 5.4(1)

00

01

10

001/00/0

1/01/1

0/1

1/1

0/10/0

图解 5.4(2)

表解5.4

X 10n n Q Q

0 1 00 01 10 11

00/0 01/0 00/0 11/0 10/1 11/1 00/1 00/1 1/1 0/1 11

[解] 写出电路的状态方程为，n n Q X Q

⊕=+1

。由于电路的初始状态为0，由状态方程

可知，当输入X 中有奇数个“1”时，输出Q 为1。波形图略。

5.7 已知图题5.7是一个二进制序列检测器，它能根据输出Z 的值判别输入X 是否为所需的二进制序列。该二进制序列在CP 脉冲同步下输入触发器D 1 D 2 D 3 D 4的。设其初态为1001，并假定Z =0为识别标志，试确定该检测器所能检测的二进制序列。

5.8用JK 触发器设计一串行序列检测器，当检测到110序列时，电路输出为1。 [解] (1) 画原始状态转换图 ① 确定原始状态数及其意义

输入序列X ：0 1 1 0 0 输出相应Y ：0 0 0 1 0 状 态：S 0 S 1 S 2 S 3 S 0 ② 画原始状态图如图解5.8(1)所示。

(2) 状态化简，简化状态图如图解5.8(2)所示。 (3) 状态编码，选择FF

取S 0=00，S 1=01，S 2=11（按相邻原则选择码组）；选JKFF ，n =2。

(4) 列出状态转换表如表解5.8所示。 (5) 求状态方程和输出方程 作次态卡诺图如图解5.8(3)。

由次态卡诺图求得

+11101n n n n Q X Q Q XQ =+

图题5.7

11n Q +00011110X

10

n n

Q Q 01×1

1

000

010n Q +00011110X

1

n n

Q Q 011

1

1

000Y

00011110X

10

n n

Q Q 011000

×

××

××

图解 5.8(3)

S 0S 1

S 2

S 3

1/00/0

1/0

1/00/10/1

0/0CP CT T CT P

Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD CO 741601CP

Q 0Q 1Q 2Q 3

CP

CT T

CT P

Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR LD

CO

74160Q 4Q 5

Q 6Q 7CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD CO 74160Q 0Q 1Q 2Q 3

CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

Q 4Q 5Q 6Q 7

S 0

S 1

1/00/01/00/1

0/0

S 20/1图解5.8(2)

) 表解5.8

X

10n n Q Q 0 1

00 01 11 00/0 01/0 00/0 11/0 00/1 11/0

1/0

1/0

+1000n n n Q X Q XQ =+ 1n Z XQ =

(6) 求驱动方程

对比状态方程与特性方程可得 10n J XQ =，1K X = 0J X =，0K X = (7) 画逻辑图

5.9分析图题5.9所示电路，说明当开关A 、B 、C 均断开时，电路的逻辑功能；当A 、B 、C 分别闭合时，电路为何种功能?

[解] (1) 当开关A 、B 、C 均断开时，由于非门输入端对地所接电阻R

(2) 当A 闭合时，由于D 3R Q =，因而当Q 3 =1，即计数器状态为1000时，复位到0，重新开始计数。故执行8进制加法计数器功能；同理，B ，C 分别闭合时电路为4进制和2进制加法计数器。

5.10 用JK 触发器设计图题5.10所示功能的逻辑电路。

[解] (1) 由图可知电路可按五状态时序电路设计。设状态分别为： S 0 = 000，S 1 = 001，S 2 = 010，S 3= 011，S 4 = 100。

(2) 根据状态分配的结果可以列出状态转换真值表如表解5.10。

图题5.9

图题5.10

Z

X

“1J

C1 1K 1J C1 1K

Q 00

CP

Q 1

图解5.8(4)

&

1

1

表解5.10

210n

n n Q Q Q

+111210n n n Q Q Q ++

Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0

0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1

0 0 0 1 0

(3) 画次态卡诺图求状态方程和输出方程

12210n n n n Q Q Q Q +=，111010n n n n n Q Q Q Q Q +=+，1020n n n Q Q Q +=，2n

Z Q =

(4) 求驱动方程

将状态方程与JK 触发器的特性方程比较得

210n n

J Q Q =，21K =

10n J Q =，10n

K Q =

02n J Q =，01K = (5) 检查电路的自启动能力

由次态卡诺图可见，当电路进入无效状态时，其相应的状态转移为：101→ 010，110→ 010，111→ 000，因此，该电路能够自启动。

(6) 画电路图

根据驱动方程和输出方程画逻辑电路图如图解 5.10所示。 5.11 用JK 触发器设计图题5.11所示两相脉冲发生电路。

[解] 由图可见，电路的循环状态为00→ 10→ 11→ 01→ 00，因此可按同步计数器设计，用两个JK FF 实现。

(1) 作次态卡诺图求状态方程和输出方程 +111010n n n n n Q Q Q Q Q =+，+101010n n n n n Q Q Q Q Q =+

21n Z Q =，10n Z Q =

(2) 求驱动方程

将状态方程与JK 触发器的特性方程对比，

图题5.11

11n Q +00011110011×010

010n Q +000111101

n n

Q Q 010

1

10

×

××

×10

n n

Q Q 00011110010×000

1×

×1

n n

Q Q n+1

2

Q n

2Q n 2

Q n

2Q ×00011110Z 10n n

Q Q 01

00

1

××

n 2Q ×1J C11K

1J

C11K

1J

C11K 1

CP

Q

Q Q 1

Z

图解 5.10

1J C11K

1J C11K

1

Z 2

图解 5.11(2)

1

1n Q +011

n

Q

01

101

n Q

1

0n Q +011

n Q

01

1

001

0n

Q 2

Z 011

n Q

01

1

001

0n

Q 1

Z 011

n Q

01

1

010

0n

Q 图解 5.11(1)

可得

10

n

J Q =，10

n K Q = 01n J Q =，01n K Q =

(3) 画逻辑电路图

5.12一个同步时序电路如图题5.12所示。设触发器的初态Q 1 = Q 0 = 0。 (1) 画出Q 0 、Q 1和F 相对于CP 的波形； (2) 从F 与CP 的关系看，该电路实现何种功能？

[解] （1） 1）写方程式

① 驱动方程：0110 n n

D Q D Q ==

② 复位方程：D10R Q =

③ 输出方程：0n F CP Q =+

2）求状态方程

+1001n n Q D Q == +110D10 ()n n

Q Q R Q ==

3）求状态转换表，如表5.12所示。

4）画0Q 、1Q 和F 相对于CP 的波形，如图解5.12所示。

从F 与CP 的关系可以看出该电路实现三分频功能。

5. 13 用双向移位寄存器74194构成6位扭环计数器。

[解] 要构成6位扭环计数器，需两块74194级联，如图解5.13所示。

图题5.12

CP Q 0Q 1Q 2Q 3D SR D SL

CP

CR M 1

M 074194

D 0D 1D 2D 3

Q 0Q 1Q 2Q 3

D SR D SL

CP

CR M 1

M 074194

D 0D 1D 2D 3

CR

1图解 5.13

Q 0 Q 1 Q 2 Q 3

Q 4 Q 5

CP Q 0Q 1F

图解5.12

表5.12

10

n n Q Q +1+1

10

n n Q Q 0 0

0 1 1 0 1 1 0 1 1 1 0 0 0 0

5.14 利用移位寄存器74194及必要的电路设计产生表题5.14所示脉冲序列的电路。

[解] (1) 作次态译码真值表

即按表题5.14给出的态序表，决定前一状态变化到后一状态时，移入的数据是0还是1以及是左移还是右移，按此设置D SR 及D SL 的状态和功能控制信号M 1、M 0 的状态。如表解5.14所示。

(2) 化简D SR 、D SL 、M 1、M 0 SR 1313n n n n D Q Q Q Q ==+；SL 1D = 10

3

2

3

3

2

3

n

n n n n n n n M Q Q Q Q Q Q Q Q =+= 01M M = (3) 画逻辑电路图

5.15 用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。

[解] 74LS293为异步2-8-16进制集成计数器，需要两片级联实现60进制计数器。 方法一：全局反馈清零

(1) N = 60，S n = [60]D =[00111100]B (2) 101025432F R R Q Q Q Q Q ==∏= (3) 画电路连接图

图解 5.14(2)

M

00011110×11

1

01××0

101

×

00

011110

××

×n

n

Q Q

n n

Q Q 图解5.14(1)

01234567

图解 5.15(1)

方法二：局部反馈清零 (1) 2160610N N N ==?=? 20110n S =，n11010S = (2) 12010221F R R Q Q Q ==∏= 11010231F R R Q Q Q ==∏= (3) 画电路连接图

5.16 图题5.16为由74LS290构成的计数电路，分析它们各为几进制计数器。

[解] (1) CP → CP 1，仅Q 3Q 2Q 1作输出，反馈连线S n = 011，故为3进制计数器。 (2) CP → CP 1，S n = 100，故为4进制计数器。

(3) CP → CP 0，Q 0 → CP 1，Q 3Q 2Q 1Q 0输出均有效，S n = 1001，故为9进制计数器。 (4) CP → CP 0，Q 0 → CP 1，S n = 1000，故为8进制计数器。

5.16A (1) 试用计数器74LS161及必要的门电路实现13进制及100进制计数器； (2) 试用计数器74LS160实现(1)中的计数器。 [解] (1) ①用反馈清零法实现13进制计数器

13N = 1101

n S =

1320F CR Q Q Q Q ==∏=

图题5.16

74293

CP 0CP 1

R 01

R 02

Q 0Q 1Q 2Q 3

74293

CP 0CP 1

R 01

R 02

Q 0Q 1Q 2Q 3

0123

4567

图解 5.15(2)

CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74161

11

＆

图解 5.16A(1)

逻辑图见图解5.16A (1)。

②用全局反馈清零法实现

100进制计数器

100N =

B []01100100n S N ==

1

652F CR Q Q Q Q ==∏=

逻辑图见图解5.16A (2)。 (2) ①13进制计数器

13N = 00010011n S =

1410F CR Q Q Q Q ==∏= 逻辑图见图解5.16A (3)。

②100进制计数器

因为74160是10进制计数器，所以无需反馈而自然实现100进制计数器。逻辑图见图

解 5.16A(4)。

5.17 用计数器74193构成8分频电路，在连线图中标出输出端。

[解] 74193为同步可逆16进制集成计数器。要得到8分频，只需从 Q 2输出即可。

5.18 计数器74LS293构成电路如图题5.18所示，试分析其逻辑功能。

图题5.18

CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74161

1CP

CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74161

1

＆

01234567

图解 5.16A(2)

CP CT T

CT P

Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

1CP

CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

1

01234567

＆

1

图解5.16A(3)

7.13(g)

图解 5.16A(4)

CR LD D 0 D 1D 2D 3 CP U CP D 74193Q 0 Q 1Q 2Q 3

BO CO

CP

1图解 5.17

[解] 电路为全局反馈，且复位信号为异步操作。故可直接读反馈连线的反馈态：

7654321010001000n S Q Q Q Q Q Q Q Q ==。所以，电路为136进制计数器。

5.19 计数器74LS290构成电路如图题5.19所示，试分析该电路的逻辑功能。

[解] 由图可知，电路为全局反馈，根据反馈连接可得反馈态 65432101000010n S Q Q Q Q Q Q Q ==

由于74290为十进制计数器，S n 应按8421 BCD 码考虑。所以，该电路为异步42进制BCD 码加法计数器。

5.20 计数器74161构成电路如图题5.20所示，试说明其逻辑功能。

[解] 由图可知，74161(1) 的CO 输出控制着74161(2) 的CT P 和CT T ，而74161(2) 的输出CO 又作为反馈控制预置信号，又CO = Q 3Q 2Q 1Q 0CT T ，因此，两片计数器的满状态和预置状态即为计数器的结束和初始状态。故

-10B B (1)(11111111)1(00111100)196n N S S =+-=+-= 所以，该电路为同步196进制计数器。

5.21 试分析图题5.21所示用计数器74163构成电路的逻辑功能。

[解] 74163

为同步式16进制集成加法计数器。

电路为同步级联，通过CR 执行全局反馈清零，因74163的CR 为同步操作方式，直接读连线可得电路的S n-1状态，故：

图题5.20

图题5.19

图题5.21

11[01001000]173n B N S -=+=+= 所以，该电路为同步73进制加法计数器。

5.22 计数器74193构成电路如图题5.22所示，试分析该电路的逻辑功能。

[解] 74193为异步可逆16进制计数器。图中CP 送入CP D ，CP U = 1

配合，又LD BO =

，O 3

2101000S D D D D ==，可知电路在CP 脉冲作用下执行减法计数。经过8次脉冲将计数器中的预置数1000减到0000，BO 输出低电平，使0LD =，又立即置入1000态。因此，8个CP 脉冲一个计数循环。该电路为同步8进制减法计数器。

5.23指出图题5.23电路中W 、X 、Y 和Z 点的频率。

[解] (1) 10位环形计数器为10分频，所以W 16KHz f =； (2) 4位二进制计数器为为16分频，所以X 1KHz f =； (3) 模25行波计数器为25分频，所以Y 40Hz f =； (4) 4位扭环计数器为8分频，所以Z 5Hz f =。

5.24 设图5.5.4中各寄存器起始数据为[I]=1011，[II]=1000，[III]=0111，将图题5.24中的信号加在寄存器I 、II 、III 的使能输入端。试决定在t 1、t 2、t 3和t 4时刻，各寄存器的内容。

[解] t 1时刻，寄存器II 的数据1000送到总线，寄存器III 接收，[I]=1011，[II]=1000，[III]=1000；t 2时刻，寄存器III 的数据1000送到总线，无数据接收，各寄存器数据不变；t 3时刻，无数据传送，各寄存器数据不变；t 4时刻，寄存器I 的数据1011送到总线，寄存器II 、III 接收，[I]=1011，[II]= [III]=1011。

5.25时序电路如图题5.25所示，其中R A 、R B 和R S 均为8位移位寄存器，其余电路分

图题5.23

图题5.24

图题5.22

别为全加器和D触发器，要求：

(1) 说明电路的逻辑功能；

(2) 若电路工作前先清零，且两组数码A＝10001000，B＝00001110，8个CP脉冲后，R A、R B和R S中的内容为何？

(3) 再来8个CP脉冲，R S中的内容如何？

图题5.25

[解] (1) ①可将电路划分为三个功能块

Ⅰ、Ⅲ中都是8位移位寄存器；Ⅱ中全加器和D触发器。

②分析各功能块电路的逻辑功能

功能块Ⅰ：在移位脉冲CP作用下逐位将A、B两组数据分别移入R A、R B，8个CP脉冲过后，可将A、B两组8位二进制数据存入移位寄存器。

功能块Ⅱ：由移位寄存器R A和R B提供的加数和被加数的最低位先输入全加器的A i和B i，经过全加器相加后产生和输出S0和进位输出C0。来一个CP脉冲后，一方面将R A和R B中的次低位数送入A i和B i输入，并将最低位相加之和移入R S中，另一方面又将最低位相加产生的进位通过D FF输入全加器的CI端，和次低位加数被加数一起决定相加之和及进位输出，再来CP时又重复前述过程。这样，经过8个CP后，A、B两组数通过移位寄存器R A、R B逐位送入全加器相加。全加器和D触发器实现两数串行加法运算。

功能块Ⅲ：移位寄存器R S保存8位全加和。

③分析总体逻辑功能

电路总体实现两组8位二进制数串行加法功能。

(2) 8个CP脉冲过后，[R A]＝A＝10001000，[R B]＝B＝00001110，[R S]＝00000000。

(3) [R S]＝A＋B＝10010110

5.26 图题5.26中，74154是4-16线译码器。试画出CP及S0、S1、S2、S3、S4、S5、S6和S7各输出端的波形图。

[解] 由图可见，74194构成扭环形计数器，CP 到来前先清零。因此，

74194从0000开始，在1001M M =方式控制信号及CP 脉冲作用下，执行右移操作，由于SR 3D Q =，可得计数态序表如表解5.26所示；74194输出作为4/16线译码器的输出，译码器输出低有效，经非门后S 0~ S 7高有效，波形图见图解5.26所示。

5.27 试用计数器74290设计一个5421编码的六进制计数器。

[解] 当74290的CP 1接CP 脉冲，而将CP 0接Q 2时，电路执行5421 BCD 码。5421编码如表解7.23所示。

具体设计如下 (1)6N =，1001n S = (2)010230F R R Q Q ==

(3) 画逻辑图如图解5.27所示。

图题5.26

CP 0123 Q Q Q Q 0 1 2 3 4 5 6 7 8

0000 1000 1100 1110 111 1 011 1 001 1 000 1 0000

CP 12345678910

S 0S 1S 2S 3S 4S 5S 6S 7

图解5.26

CP

3210 Q Q Q Q

0 1 2 3 4 5 6 7 8 9 0000 000 1 0010 001 1 0100 1000 100 1 1010 101 1 1100

图解 5.27

Q 3Q 0Q 1Q 2

R 9(1)R 9(2)R 0(1)R 0(2) CP 1

CP 0 74290 Q 0Q 1Q 2Q 3

CP

5.28电路如图题5.28所示 （1）画出电路的状态图； （2）说明电路的逻辑功能。

[解] (1) 由图可见，当计数器状态为0101时，

0102201R R Q Q ==，复位条件满足，计数器复位到

0000，完成一次计数循环。状态转换图见图解5.28。

(2) 由状态图可见，该电路为异步五进制加法计数器。

5.29 电路如图题5.29所示，要求

(1) 列出电路的状态迁移关系(设初始状态为0110)； (2) 写出F 的输出序列。

[解] (1) 电路由移位寄存器74194和多选一MUX 构成。由于74194中右移数据输入

SR 3D Q =，且工作方式控制信号1001M M =，构成了环形计数器；而8选1MUX 的地址输

入210210A A A Q Q Q =，7521D D D ===，4300D D D ===，613D D Q ==，因此，根据74194的输出态序和MUX 的选择功能就能得出F 的输出序列。电路的状态迁移关系见表解5.29所示。

(2) 由表可见，F 的输出序列为0010。

5.30 图题5.30所示为某非接触式转速表的逻辑框图，其由A~H 八部分构成。转动体每转动一周，传感器发出一信号如图题5.30中所示。

(1) 根据输入输出波形图，说明B 框中应为何种电路? (2) 试用集成定时器(可附加JKFF)设计C 框中电路；

(3) 若已知测速范围为0~9999，E 、G 框中各需集成器件若干?

图题 5.28

图题5.29

0000

0001

0010

0101

0100

0011

图解5.28

CP 0123Q Q Q Q

210 A A A D i F 0

1 2 3 4 5 6 7 8

0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 0 1 1 0

1 0 0 0 0 1 0 1 1 1 1 0 1 0 0 0 0 1 0 1 1 1 1 0

D 6 D 4 D 1 D 3 D 6 D 4 D 1 D 3 D 6

0 0 1 0 0 0 1 0 0

(4) E 框中的计数器应为何种进制的计数器?试设计之?

(5) 若G 框中采用74LS47，H 框中应为共阴还是共阳显示器?当译码器输入代码为0110和1001时，显示的字形为何?

[解] (1) 图中输入为缓变信号，输出为矩形波，所以，B 框中应为施密特触发器。 (2) 略

(3) E ，G 框中各需集成器件4块；

(4) 因后续电路H 中的显示部分为人们能直接读取的十进制0~9，译码部分必为BCD 七段显示译码器，要求E 框中的计数器应为10进制计数器。

具体设计可采用任一种集成计数器，直接选用10进制集成计数器实现时，电路最简单。此处采用74160实现。逻辑图如图解 5.30所示。

(5) 因7447为输出低有效的译码器，所以，H 框中应为共阳显示器，当译码器输入代码为0110和1001时，显示字形分别为6和9。

图题5.30

Q 0 Q 1 Q 2 Q 3

Q 4 Q 5 Q 6 Q 7 Q 12Q 13Q 14Q 15 CP CT T

CT P

Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

1Q 0Q 1Q 2Q 3CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

Q 4Q 5Q 6Q 7CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

Q 8Q 9Q 10Q 11CP CT T

CT P Q 0Q 1Q 2Q 3

D 0D 1D 2D 3CR

LD

CO 74160

Q 13Q 14Q 15

Q 8 Q 9 Q 10 Q 11 图解5.30

数电题库(自我整理)

十四、综合练习(设计题，易，10分) [题目] 在三个输入信号中，A的优先权最高，B次之，C最低，、它们的输出分别为，Y A、Y B、Y C，要求同一时间内只有一个信号输出。如有两个及两个以上的信号同时输入时，则只有优先权最高的有输出，试设计一个能实现此要求的逻辑电路。 [参考答案] （1）列真值表： 对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。 对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。 （2）由真值表写出各输出的逻辑表达式

八、数模与模数转换器(单项选择题，易，1分) [题目] 下列A/D转换器速度最慢的是（）。 A．逐次逼近型A/D转换器B．双积分型A/D转换器C．并行比较型A/D转换器 [参考答案] B 九脉冲产生与整形电路(填空题，易，1分) [题目] 数字电路按照是否有记忆功能通常可分为两类：（）、（）。 [参考答案] 组合逻辑电路时序逻辑电路 七、脉冲产生与整形电路(判断题，易，1分) [题目] 施密特触发器有两个稳态。（） [参考答案] 对 六、时序逻辑电路(填空题，易，1.5分) [题目] 消除竟争冒险的方法有（）、（）、（）等。 [参考答案] 修改逻辑设计接入滤波电容加选通脉冲 二、逻辑代数基础(解答题，易，30分) [题目] 用卡诺图化简下列函数，并写出最简与或表达式 (1)F(A.B.C.D)= + (2)F(A.B.C)=AC+ (3)F(A.B.C.D)= (0，2，3，7) (4)F(A.B.C.D)= (1，2，4，6，10，12，13，14)

(5)F(A.B.C.D)= (0，1，4，5，6，7，9，10，13，14，15) (6)F(A.B.C.D)= (0，2，4，7，8，10，12，13) (7)F(A.B.C.D)= (1，3，4，7，13，14)+ (2，5，12，15) (8)F(A.B.C.D)= (0，1，12，13，14)+ (6，7，15) (9)F(A.B.C.D)= (0，1，4，7，9，10，13)+ (2，5，8，12，15) (10)F(A.B.C.D)= (0，2，7，13，15)且 [参考答案] 卡诺图如下

数电试题库试卷

1 ?将二进制数化为等值的十进制和十六进制： (1100101) 2=( 101 )10 =( 65 )16 2?写出下列二进制数的原码和补码： (-1011) 2=( 11011 )原=( 10101 )补 3?输出低电平有效的3线-8线译码器的输入为110时,其8个输出端 Y7 ~ Y0的电平依次为 10111111 _____________________ 。 4?写出J、K触发器的特性方程： _Q* JQ KQ __________________________ ; 5. TTL集电极开路门必须外接—上拉电阻 ________ 能正常工作。 1 .余3码10001000对应的8421码为(A )。 A. 01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数F (A' B ')( B C ')( A' C )为0的逻辑变量组合为(D ) A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3 .标准或-与式是由(C )构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D.或项相与4. 由或非门构成的基本R S触发器，则其输入端 R、S应满足的约束条件为(B )。 A . R+S= 0 B . RS= 0 C . R+S= 1 D .RS=1 5. —个8选一数据选择器的地址输入端有(C )个。 A. 1 B.2 C.3 D.8 6. RAM勺地址线为16条，字长为32,则此RAM勺容量为(D )。 A . 16X 32 位 B. 16K X 32 位 C. 32K X 32 位 D.64K X 32 位 7. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为(D )。 A. JK=00 B. JK=01 C. JK=10 D. JK=11

数电试题库(新)

第一、二章数制转换及逻辑代数 一、完成下列数制转换 （11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD； 二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。 三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。 六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）

数电填空题

1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式 为 ()()A B A B ++ 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。 6．逻辑函数的两种标准形式分别为 7．将2004个“1”异或起来得到的结果是 0 8．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器 9．8位D/A 转换器当输入数字量10000000为5v 。若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。 10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。 11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。 12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。 14．将2004个“1”异或起来得到的结果是 0 。 15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。 17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。 Y AB C =+)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i

数字电路试题及答案

枣庄学院2011 ——2012 学年度第一学期 《数字电路》考试试卷（B卷） （考试时间：150分钟考试方式：开卷） 班级：姓名：学号： 考试内容 1．判断题正确的在括号内记“√”，错误的记“X”（共10分，每题1分） 1）“0”的补码只有一种形式。（） 2）卡诺图中，两个相邻的最小项至少有一个变量互反。（） 3）用或非门可以实现3种基本的逻辑运算。（） 4）三极管饱和越深，关断时间越短。（） 5）在数字电路中，逻辑功能相同的TTL门和CMOS门芯片可以互相替代使用。 （） 6）多个三态门电路的输出可以直接并接，实现逻辑与。（） 7）时钟触发器仅当有时钟脉冲作用时，输入信号才能对触发器的状态产生影响。 （） 8）采用奇偶校验电路可以发现代码传送过程中的所有错误。（） 9）时序图、状态转换图和状态转换表都可以用来描述同一个时序逻辑电路的逻辑功能，它们之间可以相互转换。（） 10）一个存在无效状态的同步时序电路是否具有自启动功能，取决于确定激励函数时对无效状态的处理。（） 二．选择题（从下列各题的备选答案中选出1个或多个正确答案，将其填在括号中。共10分） 1．不能将减法运算转换为加法运算。（）A．原码 B．反码 C．补码 2．小数“0”的反码可以写为。（）A．...0 B．...0 C．...1 D． (1) 3.逻辑函数F=A B和G=A⊙B满足关系。（）

A ．F=G B ．F ’＝G C ．F ’＝G D ．F ＝G ⊕1 4．要使JK 触发器在时钟脉冲作用下，实现输出n n Q Q =+1，则输入端信号应为 。 （ ） A ．J ＝K ＝0 B ．J ＝K ＝1 C ．J ＝1，K ＝0 D ．J ＝0，K ＝1 5．设计一个同步10进制计数器，需要 触发器。 （ ） A ．3个 B ．4个 C ．5个 D ．10个 三．两逻辑函数BCD A D C BC CD B D C A AB F ++++=)(1，D C D B A F ⊕⊕=2，求两者的关系。（10分） 四．用与非门－与非门电路实现逻辑函数C B B A F ⊕+⊕=。（10分） 五．已知：TTL 与非门的I OL ＝15mA ，I OH ＝400μA ，V OH ＝，V OL =；发光二极管正向

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1

数字电子技术基础期末考试试卷及答案

数字电子技术基础期末考试试卷及答案 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】

数字电子技术基础试题（一） 一、填空题 : （每空1分，共10分） 1． 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。 A、或非门 B、与非门 C、异或门 D、OC门

3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。 A、通过大电阻接地（>Ω） B、悬空 C、通过小电阻接地（<1KΩ） B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（A ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（C ）。

最新数电试题库试卷1

1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101 )10 =( 65 )16 2．写出下列二进制数的原码和补码： (-1011)2=( 11011 )原=( 10101 )补 Y的电平依次为3．输出低电平有效的3线– 8线译码器的输入为110时,其8个输出端0 7~Y 10111111 。 *； 4．写出J、K触发器的特性方程：Q Q+ = Q K J 5. TTL集电极开路门必须外接__上拉电阻______才能正常工作。 1．余3码10001000对应的8421码为（A ）。 A．01010101 B.10000101 C.10111011 D.11101011 2.使逻辑函数) B A B =为0的逻辑变量组合为( D ) C + + F+ (C A ' ' )( ' ' )( A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=110 3．标准或-与式是由（ C ）构成的逻辑表达式。 A．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由或非门构成的基本R、Ｓ触发器，则其输入端R、S应满足的约束条件为（B）。 Ａ. R+S=０Ｂ. RS=０Ｃ. R+S=１Ｄ.RS=１ 5．一个8选一数据选择器的地址输入端有（C ）个。 A.1 B.2 C.3 D.8 6．RAM的地址线为16条，字长为32，则此RAM的容量为（ D ）。 A．16×32 位 B. 16K×32位 C. 32K×32位 D.64K×32位 7．要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。 A．JK=00 B. JK=01 C. JK=10 D. JK=11 8. 用８个触发器可以记忆（ D ）种不同状态． A．8 B．16 C．128 D．256 9. 多谐振荡器可以产生下列哪种波形( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 10．输出在每个时钟周期翻转一次的触发器是（ A ）。

清华大学数字电路汇总题库

清华大学数字电路题库 一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 2.下列几种TTL电路中，输出端可实现线与功能的电路是（）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。 A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ）

B、 D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 B、 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（）。 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 B、D、10位D/A转换器 9、已知逻辑函数与其相等的函数为（）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A +

(完整版)数电题库填空题整理复习

考点 一 进制转换 1、（11101001）2=（ 233 ）10=（ E9 ）16 2、二进制码11100001表示的十进制数为 （ 225 ） ，相应的8421BCD 码为 （001000100101 ）。 3．（406）10= （ 010*********）8421BCD 十进制数(75)10的8421BCD 编码是 01110101 。 4．(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。 5、(1001.0110)B=( 9.6 )H 6．（01101001）2=（ 105 ）10=（ 69 ）16 7、十六进制数（7E.5C ）16等值的二进制数为（01111110.01011100）2,等值的八 进制数为（176.270）8 8（37）10=（100101）2=（ 25 ）16 9.(B4)16 ，（178）10， (10110000)2中最大数为(B4)16，最小数为_(10110000)2 10将十进制数287转换成二进制数是100011111；十六进制数是11F 。、 11位十六进制数转化为二进制数有_20_位 12十进制数238转换成二进制数是_11101110_；十六进制数是_ EE _。 13．(33)10=( 21 )16=( 100001 )2 14. 将十进制数45转换成十六进制为 (2D)16 。 15二进制数A=1011010，B=10111，则A-B= 1000011 。 16十进制数228转换成二进制数是＿(11100100)2＿；十六进制数是＿(E4)16 ＿. 考点2 触发器的种类及特征方程 重点 1．根据触发器功能的不同，可将触发器分成四种，分别是 RS 触发器、 JK 触发器、 T 触发器和 D 触发器。对于上升沿触发的D 触发器，它的 次态仅取决于CP__上升_沿到达时___D___的状态。 2、D 触发器的特征方程为（ n n D Q =+1 ） ，JK 触发器的特征方程为 （n n n Q K Q J Q +=+1 ），T 触发器的特征方程为 RS 触发器的特性方程为Q n+1=n Q R S R S ?+；约束方程为_RS=0__。 若将D 触发器转换成T 触发器，则应令D= T Q n ⊕ 3、对边沿JK 触发器，若现态为0时，若要次态为1有K= 0 ，J= 1和 K= 1 ，J= 1 两种方法。 3．对边沿JK 触发器，若现态为1时，若要次态为1有K= 0 ，J= 1 和K= 0 ，

数字电子技术数电试题库试卷5

广东海洋大学 —— 学年第 学期 《数字电子技术基础》课程试题 课程号： √ 考试 √ A 卷 √ 闭卷 一、填空题（每空1分，共20分）： 1．石英晶体多谐振荡器的振荡频率为： 。 2．（46）10=（ ）2=（ ）16=（ ）8421BCD 码 3．图（1）为8线-3线优先编码器，优先权最高的是 ，当同时输入'5I 、'3I 时，输出'0'1'2Y Y Y = 。 4．用CMOS 门电路驱动TTL 门电路必须考虑 问题。 5．一个双输入端的TTL 与非门和一个双输入端的CMOS 与非门，它们的输入端均是一端接高电平，另一端通过一个10k Ω的电阻接地，则TTL 与非门输出为 ，CMOS 与非门输出为 。 6．（+35）10的反码为 ；（-35）10的补码为 。（用8位二进制表示） 7．Y=))(('C A B A ++：在 条件下，可能存在 型冒险。 8．对n 个变量来说，最小项共有 个；所有的最小项之和恒为 。 9．A+1 = 。 班级： 姓 名： 学号： 试题共 7 页 加白纸 1 张 密 封 线 GDOU-B-11-302

10．已知施密特触发器的电压传输特性曲线如图（2）所示： 图（1）图（2） 则该施密特触发器的U T+= 、U T-= 、ΔU T= ； 是（同相还是反相）施密特触发器。 二、判断题（对的打√，错的打×；每小题1分，共10分）： （）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（）2、单稳态触发器的输出脉宽是指暂稳态的持续时间，它由外加触发脉冲决定。（）3、门电路的噪声容限越小，抗干扰能力越强。 （）4、共阴接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。 （）5、双积分ADC具有抗干扰能力强、稳定性好，但转换速度慢的特点。 （）6、寻址容量为8K×4的RAM需要10根地址线。 （）7、格雷码具有任何相邻码只有一位码元不同的特性。 （）8、转换精度和转换速度是衡量ADC和DAC性能优劣的主要标志。 （）9、若逐次逼近型ADC的输出为8位，设时钟脉冲频率为1MHz，则完成一次转换操作需要10us。 （）10、存放CMOS电路的容器可以是任意材料制成的。 1．组合逻辑电路输入端信号同时向相反方向变化时，其输出端（）。 2

【免费下载】数字电子技术数电试题库试卷1

广东海洋大学 -- 学年第 学期 《数字电子技术基础》课程试题■考试■A 卷■闭卷课程号： 16632205□考查□B 卷□开卷题 号一二三四五六七八九十总分阅卷教师 各题分数1025 153020100实得分数一．填空题。(每题2分，共10分) 1．将二进制数化为等值的十进制和十六进制： (1100101)2=( 101)10 =(65)162．写出下列二进制数的原码和补码： (-1011)2=( 10001011)原=( 11110101)补3．输出低电平有效的3线 – 8线译码器的输入为110时,其8个输出端的电平依次为 1011111 。 07~Y Y 4．写出J 、K 触发器的特性方程： ；5. TTL 集电极开路门必须外接__电源和上拉电阻______才能正常工作。二．单项选择题。（1～15每题1分，16～20每题2分，共25分）1．余3码10001000对应的8421码为（ B ）。A ．01010101 B.10000101 C.10111011 D.111010112.使逻辑函数为0的逻辑变量组合为( D ) )')(')(''(C A C B B A F +++= A. ABC=000 B. ABC=010 C. ABC=011 D. ABC=1103．标准或-与式是由（ B ）构成的逻辑表达式。 A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 班级： 姓名： 学号： 试题共 10 页 加白纸 1 张密 封 线习题到试卷连备进；对于布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。度内来中资料

数电试题题库(试题4)(含答案)

学院 班级 姓名 学号 ……………密……………封……………线……………密……………封……………线………………… ——学院电子信息工程学院《数字电路与数字逻辑》试题库 试题4(含答案) （考试形式：闭卷，考试时间：120分钟） 题号 一 二 三 四 五 六 七 总分 复核人 得分 评卷人 一、 填空题（每空1分，共20分） 1、数制转换:(57.625)10=( 111001.101 )2=( 71.5 )8=( 39.A )16。 2、(-1101)2的原码为 11101 , 反码为 10010 ,补码为 10011 。 3、已知x 的补码为11111001,则x=( -111 )2。 4、CMOS 门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有“或”逻辑端口的CMOS 门多余的输入端应接 低 电平；即CMOS 门的闲置输入端不允许 悬空 。 5、动态MOS 存储单元是利用电容C 上存储的电压存储信息的，为了不丢失信息，必须不断 刷新 。 6、存储器的两大主要技术指标是 存储容量 和 存取速度 。 7、JK 触发器的特性方程为 Q *=JQ ′+K ′Q , T 触发器的特性方程为 Q * =TQ ′+T ′Q 。 8、若构成一个六进制计数器，至少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。 9、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为 自启动 能 力。 10、用n 位二进制译码器和或门或者与非门 ,可以产生任何形式输入变量数不大于 n 的组合逻辑函数。 二、 单项选择题（每小题2分，共20分）（答案填在答题框中） 题号 1 2 3 4 5 6 7 8 9 10 选项 B A C B A D D A C D 1、某逻辑函数D C AB Y '+=，它的反函数为( )。 (A) ))((D C B A '++ (B) ))((D C B A +''+' (C) D C B A '+'' (D) D C B A ''+'' 2、某逻辑函数D C A Y '+=，它的对偶式为( )。 (A) A(C+D ′) (B) A ′(C ′+D ′) (C) A ′(C+D ′) (D) A (C ′+D) 3、A+BC=( )。 (A) A+B (B) A+C (C) (A+B)(A+C) (D) B+C 4、CMOS 电路的电源电压范围较大，约在（ ）。 (A) -5V ～+5V (B) 3～18V (C) 5-15V (D) +5V 5、要构成容量为4K×8的RAM ，需要（ ）片容量为256×4的RAM 。 (A) 32 (B) 8 (C)4 (D) 2 6、2 1 4位(四位半)A/D 转换器输出数字量范围:0000~19999,共20000级,其分辨率相当二 进制( )位A/D 转换器。 (A) 8 (B) 10 (C) 12 (D) 14 7、有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，当输入数字量为1101时，输出电压为（ ）。 (A)4V (B)6.25V (C)9.375V (D)8.667V 8、要实现Q *=Q, JK 触发器的J 、K 取值应为( )。 (A) J=0,K=0 (B) J=0,K=1 (C) J=1,K=0 (D) J=1,K=1 9、当8线-3线优先编码器74HC148的输入端70~I I ''按顺序输入11011101时，输出02~Y Y ''为（ ） 。 (A)101 (B)010 (C)001 (D)110 10、改变555定时电路的电压控制端CO 的电压值，可改变（ ）。 (A) 555定时电路的高、低输出电平 (B) 开关放电管的开关电平 (C) 置“0”端R ′的电平值 (D) 比较器的阈值电压

数字电子技术试卷试的题目答案详解汇总情况

数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是（与运算、或运算、非运算） 2、逻辑代数中三个基本运算规则 （代入规则、反演规则、对偶规则） 3、逻辑函数的化简有 公式法 ， 卡诺图 两种方法。 4、A+B+C= A ’B ’C ’ 。 5、TTL 与非门的u I ≤U OFF 时，与非门 关闭 ，输出 高电平 ，u I ≥ U ON 时，与非门 导通 ，输出 低电平 。 6、组合逻辑电路没有 记忆 功能。 7、竞争冒险的判断方法 代数方法 ， 卡诺图法 。 8、触发器它2 稳态,主从RS 触发器的特性方程Q ’’=S+RQ ’ SR=0 ， 主从JK 触发器的特性方Q ’’=JQ ’+K ’Q ，D 触发器的特性方程 Q ’’=D 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ C ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ C ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A （A) 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ A ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ A ）

A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器的特性方程是CP上升沿有效。 6、下列说法正确的是（ C ） A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移位寄存器。 C、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是（ A ） A、异步计数器的计数脉冲只加到部分触发器上 B、异步计数器的计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是（A ） A、施密特触发器的回差电压ΔU=U T+-U T- B、施密特触发器的回差电压越大，电路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是（ C ） A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态 C、多谐振荡器有两个暂稳态 10、下列说法正确的是（ A ） A、555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平 C、555定时器没有清零端 三、判断题（每题1分，共10分） 1、A+AB=A+B （错） 2、当输入9个信号时，需要3位的二进制代码输出。（错） 3、单稳态触发器它有一个稳态和一个暂稳态。（对） 4、施密特触发器有两个稳态。（对） 5、多谐振荡器有两个稳态。（错） 6、D/A转换器是将模拟量转换成数字量。（错） 7、A/D转换器是将数字量转换成模拟量。（错） 8、主从JK触发器在CP=1期间，存在一次性变化。（对） 9、主从RS触发器在CP=1期间，R、S之间不存在约束。（错） 10、所有的触发器都存在空翻现象。（错）

2019秋季数字电子技术题库电路题库

、单选（87 分） 1、数字电路中使用的是（A） A 、 二进制 B 、 八进制 C 、 十进制 D 、±7X1^ 2、维持阻塞型D触发器的状态由CP （A）时D的状态决定。A 、 上升沿 B 、 下降沿 C 、 商电平 D 、 低电平 3、二极管或门的两输入信号AB=（A）时，输出为低电平。A 、0 B 、1 C 、10 D 、11 4、如果触发器的次态仅取决于CP （A）时输入信号的状态，就可以克服空 翻。 A 、 上（下）沿 B 、 高电平 C 、 低电平 D 、 无塚定 5、欲在一串幅度称的脉;中信号中，剔除幅度不够大的脉;中，可用（A）电 路。 A 、 施密特鹼器 B 、 単稳态触发器C 、多谐振荡器

D、集成时器 6、改变（A）值，不会改变555 构成的多谐振荡器电路的振荡频率。 A、电隣CC B、电阻R1 C、电阻R2 D、电容C 7、把数字輙换成为相应甌星 的（A）. A、数-模转换 B、DAC C、A/D 转换器 D、ADC 8、n 位DAC 最大的输出电压 uOmax%（ A ）UD. A、 （2n-1） B、2n C、2n+1 D、（2n + 1） 9、DAC 单位量化电压的大1 涪于Dn 为（）时，DAC输出的樹以电压 值。 A、1 B、n C、2n-1 D、2n 10 、 用不同数制的数字来表示2004 ,最少的是（A）. A、

C、八进制 D、 11、如果把触发器的啊入濶妾到 F ,该触发器掘换成（）触发器。 A、 D B、T C、RS D、「 正确答室:A 12、组合电路设计的结果一1￡^^到（）. A、逻辑电路图 B、电路的逻辑功能 C、电路的真值表 D、逻辑函数式 正确答室:A 13、程序控制中，常用（）电路作定时器。 A、计数器 13、程序控制中，常用（）电路作定时器. A、计数器 B、I:嚴器 C、译码器 D、编码器正确答室:A

数电练习题

数电练习题 一、填空题 1、一个四位二进制递增计数器的初始状态为0000，经过 12个计数脉冲后，该计数器的状态为 。 2、已知某函数)D C B (B A F ++=，该函数的反函数 F = ，该函数的对偶函数F D = 。 3、（-39）10=（ ）原码=（ ）补码。（用8位表示） 4、（23.625）10=（ ）2=（ ）16 5、对160个符号进行二进制编码，则至少需要 位二进制数。 6、电路如下图所示，Q n+1=Q n 的电路是 。 二、选择题 1．要使JK 触发器在时钟作用下的次态与现态保持不变，JK 端取值应为（ ）。 A ．JK=00 B. JK=01 C. JK=10 D. JK=11 2. 下面4个逻辑表达式中，（ ）是同或门的表达式。 A ． A B B A F += B ． B A B A F += C ． B A B A F += D ． B A F = 三、化简下列函数，写出最简与或表达式。 (1) (2)) (5,7,13,15 0,14)(0,2,6,8,1 D)C,B,(A,F 2∑∑+ = d m 四、举重比赛中有三个裁判：主裁判A 、副裁判B 和C ，各人面前有一键钮，当三个裁判，或一个主裁判和一个副裁判同时按下键钮时，显示“试举成功”的灯就亮，试用与非门来设计能实现此功能的逻辑电路。 CP CP Q Q ( a )( b ) U?A 74LS112A C11K 1J U?A 74LS112A 1 . .. .. .1D C1 U?B 74F741D C1U?B 74F74 CP CP Q Q Q Q ( c ) ( d ) ... . .

数电试题题库(试题2)(含答案)

学院 班级 姓名 学号 …………………密……………封……………线……………密……………封……………线………………… ——学院电子信息工程学院《数字电路与数字逻辑》试题库 试题2(含答案) （考试形式：闭卷，考试时间：120分钟） 题号 一 二 三 四 五 六 七 总分 复核人 得分 评卷人 一、 填空题（每空1分，共20分） 1、数制转换:(39)10= ( 100111 )2=( 47 )8=( 27 )16。 2、已知带符号数X 的8位二进制原码为10011100 ,则X 的反码为 11100011 , 补码为 11100100 , X 的值为( -28 )10。 3、若各门电路的输入均为A 和B ，且A=1，B=0。则或门的输出为__1___，与非门的输出为__ 1___，同或门的输出为 0 __。 4、如果对17个符号进行二进制编码，则至少要 5 位二进制数码。 5、TTL 器件输入脚悬空相当于输入（ 高 ）电平。 6、N 个触发器最多可以组成 2N 进制的计数器。 7、一个4K ×8位的ROM 有 12 根地址线，有 8 根数据读出线。 8、SR 触发器的特性方程为 Q *=S+R ′Q ,约束条件为 SR=0 。 9、四位环形计数器的有效状态有 4 个, 无效状态有 12 个。 10、不仅考虑两个__本位____相加，而且还考虑来自__低位进位____相加的运算电路，称为 全加器。 二、 单项选择题（每小题2分，共20分）（答案填在答题框中） 题号 1 2 3 4 5 6 7 8 9 10 选项 A B D C A D D C A B 1、在不影响逻辑功能的情况下，CMOS 与非门的多余输入端可( )。 (A) 通过电阻接电源 (B) 接低电平 (C) 通过电阻接地 (D) 悬空 2、某逻辑函数Y=(A+B ’)’+C ，它的反函数Y ′应是( )。 (A) (A ’+B)’+C ’ (B) (A ’B)’C ’ (C) (A ’B)C ’ (D) (A ’B)’+C ’ 3、某逻辑函数Y=A(B+C ′)′，它的对偶式Y D 为( )。 (A) A ′+(B ′C)′ (B) A+(BC ′) (C) A ′+(BC ′) (D) A+(BC ′)′ 4、以下电路中，具有脉冲鉴幅能力的电路是( )。 (A) JK 触发器 (B) 多谐振荡器 (C) 施密特触发器 (D) 单稳态触发器 5、74HC138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=100时，输出Y 7′Y 6′Y 5′Y 4′Y 3′Y 2′Y 1′Y 0′应为( )。 (A) 11101111 (B) 11111011 (C) 10000000 (D) 000000100 6、函数Y(A,B,C)=AB+B ′C 的最小项表达式为( )。 (A) Y(A,B,C)=∑m （0,2,3,5） (B) Y(A,B,C)=∑m （0,2,6,7） (C) Y(A,B,C)=∑m （1,2,6,7） (D) Y(A,B,C)=∑m （1,5,6,7） 7、四选一数据选择器的输出表达式Y=D 0(A 1′A 0′)+ D 1(A 1′A 0)+ D 2(A 1A 0′)+ D 3(A 1A 0),若用该数据选择器实现Y=D 3,则A 1A 0的取值为( )。 (A) A 1A 0=00 (B) A 1A 0=01 (C) A 1A 0=10 (D) A 1A 0=11 8、有一个4位的D/A 转换器，设它的满刻度输出电压为10V ，则1LSB 产生的输出电压增量为（ ）。 (A) 5V (B) 2.5V (C) 0.667V (D) 0.0667V 9、要实现Q *=Q ′, JK 触发器的J 、K 取值应为( )。 (A) J=1,K=1 (B) J=0,K=1 (C) J=1,K=0 (D) J=0,K=0 10、随机存取存储器具有( )功能。 (A) 无读/写 (B) 读/写 (C) 只读 (D) 只写

数电试题库试卷16

广东海洋大学 20 —— 20 学年第 学期 《数字电子技术基础》课程试题 课程号： 16632205 √ 考试 √ A 卷 √ 闭卷 一、填空题（每空1分，共24分）： 1．RS 触发器的特性方程为： ；约束条件为： 。 2．对n 个变量来说，最小项共有 个；任意两个最小项之积为 。 3．（75）10=（ ）2=（ ）16=（ ）8421BCD 码 4．一个8位D/A 转换器的转换比例系数k 为0.12V ，当输入代码为00110010时，输出电压为 。 5．A ⊕（A ⊕B ）= 。 6．图（1）为8线-3线优先编码器，优先权最高的是 ，当同时输入4I 、2I 时，输出012Y Y Y = 。 7．已知施密特触发器的电压传输特性曲线如图（2）所示： 图（1） 图（2） 班级： 姓 名： 学 号： 试题共 7 页 加白纸 1 张 密 封 线 GDOU-B-11-302

则该施密特触发器的U T+= 、U T-= 、ΔU T = ； 是 （同相还是反相）施密特触发器。 8．若逐次逼近型ADC 的输出为8位，设时钟脉冲频率为1MHz ，则完成一次A/D 转换需要的时间为 。 9．七段译码器的输入端有 个、输出端有 个；若使共阴的数码管显示“2”，则七段译码器的输入值为 ，输出值为 。 10．如图（3）所示各门电路均为74系列TTL 电路，分别指出电路的输出状态（高电平、低电平或高阻态）： 图（3） Y 1 = 、Y 2 = 、Y 3 = 、Y 4 = 。 二、判断题（对的打√，错的打×；每小题1分，共10分）： （ ）1、普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。 （ ）2、单稳态触发器的输出脉宽由外加触发脉冲决定。 （ ）3、格雷码具有任何相邻码只有一位码元不同的特性。 1 U U Y 2 Y 1 U U Y 4 U IL Y 3