当前位置：文档之家› 数电练习题

数电练习题

某台计算机系统的内存储器设置有20位的地址线，16位的并行输入/输出端，试计算它的最大存储容量？（基本题，第1节）

答：它的最大存储容量为：220

×16位=1M ×16位

存储器的扩展

自测练习

2.4.1.

存储器的扩展有（）和（）两种方法。

2.4.2. 如果用2K ×16位的存储器构成16K ×32位的存储器，需要（）片。（a ） 4 （b ） 8 （c ） 16

2.4.

3. 用4片256×4位的存储器可构成容量为（）位的存储器。

2.4.4. 若将4片6116 RAM 扩展成容量为4K ×16位的存储器，需要（）根地址

线。

（a ） 10 （b ） 11 （c ） 12 （d ）13

2.4.5. 将多片1K ×4位的存储器扩展成8K ×4位的存储器是进行（）扩展；若

扩展成1K ×16位的存储器是进行（）扩展。 2.4.6. 4256?的存储器有（）根数据线，（）根地址线，若该存储器的起

始地址为００Ｈ，则最高地址为（），欲将该存储器扩展为81?K 的存储系统，需要4256?的存储器（）个。

答案：

1．字扩展，位扩展 2．C

3．256×16/1K ×4 4．C

5．字，位

6．4，8，FF ，8

自测练习

存储器中可以保存的最小数据单位是（）。（a ）位（b ）字节（c ）字

2 指出下列存储器各有多少个存储单元？多少根地址线和数据线？

2.1.1 2K ×8位（）（） 2.1.2 256×2位（）（） 2.1.3 1M ×4位（）（）

3． ROM 是（）存储器。

（a ）非易失性（b ）易失性

（c ）读/写（d ）以字节组织的 4．数据通过（）存储在存储器中。

（a ）读操作（b ）启动操作（c ）写操作（d ）寻址操作

5．RAM 给定地址中存储的数据在（）情况下会丢失。（a ）电源关闭（b ）数据从该地址读出（c ）在该地址写入数据（d ）答案（a ）和（c ）

6．具有256个地址的存储器有（）地址线。

（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（）。

（a）２５６×１位（b）２５６×８位

（c）１Ｋ×４位（d）２Ｋ×１位

答案：

1． a

2．（a）2048×8，11

（b）512，8

（c）1024×1024×4，20

3．a

4．c

5．d

6．c

7．b

1．4位寄存器需要（）个触发器组成。

2．图6-1中，在CP（）时刻，输入数据被存储在寄存器中，其存储时间为（）。3．在图6-4中，右移操作表示数据从（）（FF0，FF3）移向（FF0，FF3）。

SHIFT LOAD为（）电平时，寄存器执行并行数据输入操作；4．在图6-7中，当/

5．74LS194的5种工作模式分别为（）。

6．74LS194中，清零操作为（）（同步，异步）方式，它与控制信号S1、S1（）（有关，无关）。

7．74LS194中，需要（）个脉冲可并行输入4位数据。

8．74LS194使用（）（上边沿，下边沿）触发。

9．为了将一个字节数据串行移位到移位寄存器中，必须要（）个时钟脉冲。

10．一组数据10110101串行移位（首先输入最右边的位）到一个8位并行输出移位寄存器中，其初始状态为11100100，在两个时钟脉冲之后，该寄存器中的数据为：

（a）01011110 （b）10110101 （c）01111001 （d）00101101

1．4

2．上升沿，1个CP周期

3．FF0，FF3

4．低

5．异步清零，右移，左移，保持，并行置数

6．异步，无关

7．1

8．上边沿

9．8

10．（c）01111001

自测练习（6.2）

1．为了构成64进制计数器，需要（）个触发器。

2．2n 进制计数器也称为（）位二进制计数器。 3．1位二进制计数器的电路为（）。

4．使用4个触发器进行级联而构成二进制计数器时，可以对从0到（）的二进制数进行计数。

5．如题5图中，（）为4进制加法计数器；（）为4进制减法计数器。

题5图（a ）

题5图（b ）

6．一个模7的计数器有（）个计数状态，它所需要的最小触发器个数为（）。 7．计数器的模是（）。

（a ）触发器的个数（b ）计数状态的最大可能个数（b ）实际计数状态的个数 8．4位二进制计数器的最大模是（）。

（a ）16 （b ）32 （c ）4 （d ）8

9．模13计数器的开始计数状态为0000，则它的最后计数状态是（）。

1．6 2．n

3．触发器 4．15 5．（a ），（b ） 6．7，3 7．（c ） 8．（b ） 9．1100

Q 0 Q 1 CP

自测练习

1．为实现D 触发器转换成T 触发器，题1图所示的虚线框内应是（）。

（a ）与非门

（b ）异或门（c ）同或门

（d ）或非门

2．JK 触发器构成T 触发器的逻辑电路为（）。

3．JK 触发器构成T ＇触发器的逻辑电路为（）。

答案：1．c 2．

3．

5.3 JK 触发器

自测练习

1．主从JK 触发器是在（）采样，在（）输出。

2．JK 触发器在（）时可以直接置1，在（）时可以直接清0。 3．JK 触发器处于翻转时输入信号的条件是（）（a ） J=0，K=0 （b ）J=0，K=1 （c ） J=1，K=0 （d ）J=1，K=1

4．J=K=1时，边沿JK 触发器的时钟输入频率为120Hz 。Q 输出为（）。（a ）保持为高电平（b ）保持为低电平（c ）频率为60Hz 波形（d ）频率为240Hz 波形

5．JK 触发器在CP 作用下，要使Q n+1=Q n ，则输入信号必为（）。（a ） J=K=0 （b ）J= Q n ，K=0 （c ） J= Q n ，K= Q n （d ）J=0，K=1

6．下列触发器中，没有约束条件的是（）。（a ）基本RS 触发器（b ）主从JK 触发器（c ）钟控RS 触发器（d ）边沿D 触发器 7．JK 触发器的四种同步工作模式分别为（）。

8．某JK 触发器工作时，输出状态始终保持为1，则可能的原因有（）。

（a ）无时钟脉冲输入（b ）异步置1端始终有效（c ）J=K=0 （d ）J=1，K=0

9．集成JK 触发器74LS76内含（）个触发器，（）（有，没有）异步清0端和异步置1端。时钟脉冲为（）（上升沿，下降沿）触发。 10．题10图中，已知时钟脉冲CP 和输入信号J 、K 的波形，则边沿JK 触发器的输出波形（）（正确，错误）。

Q Q 题1图

T 1 CP

J K

0 1

1 1

0 0

答案：1．上升沿，下降沿2．S d=0、R d=1，S d=1、R d=0

3．d 4．c

5．a 6．b，d

7．保持，置1，置0，翻转8．b,d

9．2，有，下降沿10．正确

RS触发器

自测练习

1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。

（a）置位（b）复位（c）不变

2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。

（a）保持（b）复位（c）置位

3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。

（a）Q=0，Q=1 （b）Q=1，Q=0

（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定

4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。

（a）Q=0，Q=1 （b）Q=1，Q=0

（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定

5．基本RS触发器74LS279的输入信号是（）有效。

（a）低电平（b）高电平

6．触发器引入时钟脉冲的目的是（）。

（a）改变输出状态

（b）改变输出状态的时刻受时钟脉冲的控制。

7．与非门构成的基本RS触发器的约束条件是（）。

（a）S+R=0 （b）S+R=1

（c）SR=0 （d）SR=1

8．钟控RS触发器的约束条件是（）。

（a）S+R=0 （b）S+R=1

（c）SR=0 （d）SR=1

9．RS 触发器74LS279中有两个触发器具有两个S 输入端，它们的逻辑关系是（）。

（a ）或（b ）与（c ）与非（d ）异或 10．触发器的输出状态是指（）。

（a ） Q （b ） Q

答案：1．c 2．c 3．e 4．e 5．A 6．b 7．b 8．c 9．b

10．a

5.2 D 触发器

自测练习

1．要使电平触发D 触发器置1，必须使D=（）、CP=（）。 2．要使边沿触发D 触发器直接置1，只要使S D ＝（）、R D ＝（）即可。 3．对于电平触发的D 触发器或D 锁存器，（）情况下Q 输出总是等于D 输入。 4．对于边沿触发的D 触发器，下面（）是正确的。

（a ）输出状态的改变发生在时钟脉冲的边沿（b ）要进入的状态取决于D 输入（c ）输出跟随每一个时钟脉冲的输入（d ）（a ）（b ）和（c ） 5．“空翻”是指（）。

（a ）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转（b ）输出的状态取决于输入信号

（c ）输出的状态取决于时钟和控制输入信号（d ）总是使输出改变状态

6．对于74LS74，D 输入端的数据在时钟脉冲的（）（上升，下降）边沿被传输到（）（, Q Q ）。

7．要用边沿触发的D 触发器构成一个二分频电路，将频率为100Hz 的脉冲信号转换为50Hz 的脉冲信号，其电路连接形式为（）。

答案：1．1，1 2．0，1 3．CP=1 4．a

5．a 6．上升,Q 7．

4.23、试用

1）∑=)7,

4,2,1(C)B,(A,F 1m

解：（1）

4、17试用74LS138译码器和最少的与非门实现逻辑函数

1）∑=

)7,6,2,0(C)B,(A,F 1m

2）F 2(A,B,C)=A ⊙B ⊙C 解：（1）

（2）F 2(A,B,C)=A ⊙B ⊙C ∑=+++=⊕+⊕=)

7,4,2,1()()(m C B A C B A ABC C B A C B A C B A

4、16用74LS138译码器构成如习题4.16图所示电路，写出输出F 的逻辑表达式，列出真值表并说明电路功能。

习题4.16图

解：(1)由题可得逻辑函数表达式为：

∑=)7,421(),,(，，m C B A F

（2）列出真值表如下：

电路的逻辑功能为：奇偶判别电路。

习题

4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。

习题4.1图

解：B A B A B A B A B A F ⊕=+=+= 该电路实现异或门的功能

4.2分析图所示电路，写出输出函数F 。

A =1 =1 =1

习题4.2图解：[]B A B B

B A F ⊕=⊕⊕⊕=)(

4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．

图

解：B A B A B A AB B AB A AB B AB A F ⊕

=?=???=???=

4.4由与非门构成的某表决电路如图所示。其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。

（1）试分析电路，说明决议通过的情况有几种。（2）分析A 、B 、C 、D 四个人中，谁的权利最大。

解：（1）ABD BC CD ABD BC CD L ++=??= （2）

(3)4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。

10L F B A

习题

4.5图

（1）011011)(S S B S A S S B S A L ⊕⊕+⊕=⊕⊕?⊕=

解：(2)

4.6

习题4.6图

解：（1）ABC C B A F )(++=

(2)

电路逻辑功能为：“判输入ABC 是否相同”电路。

4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。

习题4.7图解：（1）根据波形图得到真值表：

(2)由真值表得到逻辑表达式为

C AB BC A C B A F ++=

4.8、设∑=

)14,12,10,9,8,4,2(),,,(m D C B A F ，要求用最简单的方法，实现的电路最简单。

1）用与非门实现。 2）用或非门实现。 3) 用与或非门实现。解：（1）将逻辑函数化成最简与或式并转换成最简与非式。

B A D

C B

D A D C B C B A D C B D A D C B C B A D C B D A D C

B F ???=+++=+++=

根据最简与非式画出用与非门实现的最简逻辑电路：电路略。

C B A

(2 ）由上述卡偌图还可得到最简或与表达式：

B C B A C B A D C D B C B A C B A D C F +++++++++=++++++=))()()((

即可用或非门实现。

（3）由上步可继续做变换：

BD BC A C B A CD F +++=

根据最简与或非式画出用与或非门实现的最简逻辑电路。（图略）

4.9、设计一个由三个输入端、一个输出端组成的判奇电路，其逻辑功能为：当奇数个输入信号为高电平时，输出为高电平，否则为低电平。要求画出真值表和电路图。解：（1）根据题意，设输入逻辑变量为A 、B 、C ，输出逻辑变量为F ，列出真值表为：

（2）由真值表得到逻辑函数表达式为：

C B A ABC C B A C B A C B A F ⊕⊕=+++=

(3)画出逻辑电路图

4.10、试设计一个8421BCD 码的检码电路。要求当输入量DCBA ≤4，或≥8时，电路输出L 为高电平，否则为低电平。用与非门设计该电路。解：（1）根据题意列出真值表为：

B A =1 =1

C F

（2)15,14,13,12,11,10()9,8,4,3,2,1,0()(0123m m D D D D L ∑+∑=

(3)将输出逻辑函数表达式化简并转换为与非与非式为：

0120120123)(D D D D D D D D D D L ?=+=

(4)画出逻辑电路图

4.11、一个组合逻辑电路有两个功能选择输入信号C 1、C 0，A 、B 作为其两个输入变量，F 为电路的输出。当C 1C 0取不同组合时，电路实现如下功能：

1．C 1C 0=00时，F=A 2．C 1C 0=01时，F= A ⊕B 3．C 1C 0=10时，F=AB 4．C 1C 0=11时，F=A+B

试用门电路设计符合上述要求的逻辑电路。解：（1）根据题意，列出真值表

(2)由真值表列出逻辑函数表达式为：

B A

C AB C B A C A C C m B A C C F 0100101)15,14,13,11,6,5,3,2(),,,(+++=∑=

(3)根据逻辑函数表达式画出逻辑电路图。

D L

4.12、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，并选用合适的集成电路来实现。解：（1）根据题意，列出真值表

由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、绿三个批示灯的状态，“1”表示亮，“0”表示灭。

(2)由真值表列出逻辑函数表达式为：

∑=)6,5,3,0(),,(m C B A R ∑=)4,2,1,0(),,(m C B A Y 7),,(m C B A G =

(3)根据逻辑函数表达式,选用译码器和与非门实现，画出逻辑电路图。

4.1组合逻辑电路的分析

自测练习

1.组合逻辑电路的输出仅仅只与该时刻的（输入）有关，而与（电路原来所处的状态）无关。

2．下图中的两个电路中，图（ a ）电路是组合逻辑电路。

3．如果与门的输入是A 、B ，与门的输出逻辑表达式是（ AB ）。 4．下表所示真值表表示的逻辑功能是（ 1位加法器）（1位加法器、1位减法器）。 5．一组合逻辑电路如用两级或非门构成，则其逻辑表达式应写成（c ）：

（a ）与-或式（b ）非-与式（c ）或-非式（d ）或-与式

6．下图所示的输出逻辑函数表达式F 1=( AB+C )，F 2=（ BC AB + ）。

4.2组合逻辑电路的设计

自测练习

1．若用74LS00实现函数Ｆ＝AB ，A 、B 分别接74LS00的4、5脚，则输出F 应接到74LS00的（ 6 ）脚。

2．74LS54芯片处于工作状态，如果其1、2、12、13脚分别接逻辑变量A 、B 、C 、D ，当3~5脚，9~11脚都接逻辑0时，输出为（ CD AB + ）；而当3~5脚，9~11脚都接逻辑1时，输出又为（ 0 ）。 3．若要实现函数Ｆ＝（Ａ＋Ｅ）（Ｂ＋Ｄ），则用哪种芯片的数量最少（ b ） (a) 74LS00 (b) 74LS02 (c) 74HC58 (d) 74HC54

4．实现逻辑函数AC AB F +=可以用一个( 与或 )门；或者用( 三 )个与非门；或者用( 三 )个或非门。

5．下面真值表所对应的输出逻辑函数表达式为F=（

∑)7,5,3,2(m ）

。 6．如果用74LS00实现图4-5所示的逻辑电路图，则相应的接线图为（ A 、B 接1、2脚 , 3、4脚短接，C 接5脚，A 、B 接9、10脚，8脚接12脚，6脚接13脚，F 接11脚）。 7．如果用74LS02实现图4-10所示的逻辑电路图，则相应的接线图为（A 、B 接2、3脚 ,

1、5脚短接，C接6脚，D接8、9脚，10脚接12脚，4脚接11脚，F接13脚）。8．如果用74HC58实现图4-12所示的逻辑电路图，则相应的接线图为（A、B、C、D接

2、

3、

4、5脚，F接6脚）。

9．如果用74HC54实现图4-14所示的逻辑电路图，则相应的接线图为（A接1、3脚B接9、12脚，C接2、10脚，D接4、13脚，5、11脚接逻辑1，F接6脚）。

4.3编码器

自测练习

1．二进制编码器有8个输入端，应该有（3 ）个输出端。

2．三位二进制优先编码器74LS148的输入2，4，13引脚上加入有效输入信号，则输出代码为（000 ）。

3．二-十进制编码器有（4 ）个输出端。

4．二－十进制优先编码器74LS147的输入端第3、12、13引脚为逻辑低电平，则输出第6脚为逻辑（低）电平，第7脚为逻辑（低）电平，第9脚为逻辑（高）电平，第14脚为逻辑（高）电平。

5．74LS148输入端中无有效信号时，其输出CS为（1 ），EO为（0 ）。

6．74LS148输出端代码以（反码）（原码，反码）形式出现。

7．74LS147输入端为（低）电平有效，输出端以（反码）（原码，反码）形式出现。

8．图4-24是用两片74LS148接成的一个16－4线优先编码器，输入信号EI为输入使能端，输出信号EO为（输出使能端），CS为（输出标志位）。

4.4译码器

自测练习

1．（编码器）（译码器、编码器）的特点是在任一时刻只有一个输入有效。

2．（译码器）（译码器、编码器）的特点是在任一时刻只有一个输出有效。

3．二进制译码器有n个输入端，（2n）个输出端。且对应于输入代码的每一种状态，输出中有（一）个为1（或为0），其余全为0（或为1）。

4．由于二-十进制译码器有（四）根输入线，（十）根输出线，所以又称为（四）线-（十）线译码器。

5．对于二进制译码器，其输出为（输入变量组成）的全部最小项。

6．74LS138要进行正常译码，必须满足G1=（1 ），G2A=（0 ），G2B=（0 ）。7．当74LS138的输入端G1=1 ，G2A=0，G2B=0，A2A1A0=101时，它的输出端（Y5）（Y0~Y7）为0。

8．74LS138有（八）个输出端，输出（低）电平有效。

9．74LS42有（十）个输出端，输出（低）电平有效。

10．74LS47可驱动共（阳）极数码管，74LS48可驱动共（阴）极数码管。11．当74LS48的输入端LT=1，RBI=1，BI/RBO=1，DCBA=0110时，输出端abcdefg=(0 0 1 1 1 1

1 )；当BI/RBO=0，而其它输入端不变时，输出端abcdefg=(0000000 )。

12．图4-34是将3-8译码器74LS138扩大为4-16译码器。其输入信号A 、B 、C 、D 中（ D ）为最高位。

13．如果用译码器74LS138实现F ABC ABC ABC =++，还需要一个（ 3 ）（2，3）输入端的与非门，其输入端信号分别由74LS138的输出端（Y 0、Y 5、Y 7 ）（Y 0~Y 7）产生。

4.5数据选择器与数据分配器

自测练习

1．仅用数据选择器（例如8选1 MUX 、4选1 MUX ）无法实现的逻辑功能是：（a ）

(a)数据并/串变换；(b)数据选择；(c) 产生逻辑函数。

2．一个十六选一数据选择器，其地址输入端有（c ）个。 (a)16 (b)2 (c)4 (d)8

3．设A 1、A 0为四选一数据选择器的地址输入端，D 3、D 2、D 1、D 0为数据输入端，Y 为输出端，则输出Y 与A 1、A 0及D i 之间的逻辑表达式为( a )。

(a). 301201101001D A A D A A D A A D A A +++ (b). 301201101001D A A D A A D A A D A A +++ (c). 301201101001D A A D A A D A A D A A +++ (d) 301201101001D A A D A A D A A D A A +++

4．参看图4-43，如果74LS151的G=0，A 2A 1A 0=011，则Y =（0 ），如此时输入端D 0~D 7均为1，则Y =（ 1 ）。

5．参看图4-43，如果74LS151的G=1，则Y=（ 0 ）。此时输出与输入（无关）（有关，无关）。

6．参看题6图，如果变量A 、B 取值为11，输出Y 为（ 1 ）；变量A 、B 取值为00，输出Y 为（ 0 ）。

7．参看题7图，输出Y 的逻辑表达式为（ AB B A C B A Y ++= ）。

4.6加法器

自测练习

1．半加器有（ 2 ）个输入端，（ 2 ）个输出端；全加器有（ 3 ）个输入端，（ 2 ）个输出端。

2．两个四位二进制数1001和1011分别输入到四位加法器的输入端，并且其低位的进位输入信号为1，则该加法器的输出和值为（ 0101 ）。

3．串行进位的加法器与并行进位的加法器相比，运算速度（慢）（快，慢）。

4．试用74LS283构成8位二进制加法器，其连接图为（两片级联，低位片的9脚接高位片的7脚）。

5．使用两个半加器和一个（或）门可以构成一个全加器。

6．设全减器的被减数、减数和低位来的借位数分别为A 、B 、C ，则其差输出表达式为（ ∑)7,4,2,1(m ）

，借位输出表达式为（ ∑)7,3,2,1(m ）。

4.7比较器

自测练习

1．将二进制数A=1011和B=1010作为74LS85的输入，则其三个数据输出端F (A ＞B )为

（ 1 ），F (A

2．74LS85不进行级联时，其三个级联输入端I A ＞B ，I A

3．参看图4-58，将二进制数A=11001011和B=11010100作为8位数值比较器的输入时，4位数值比较器C 0的的三个数据输出端分别为（F(A ＞B )为 1 ，F (A

4.8码组转换电路

自测练习

1．需要（ 4 ）位才能将一个十进制数字编码为BCD 码。

2．将8421BCD 码10000101转换为二进制码为（1010101 ）。 3．将（1010）2转换为格雷码是（1111 ）。

4．将格雷码（0100）G 转换为二进制数是（ 0111 ）。 5．将8位二进制码转换为格雷码，需要（ 7）个异或门构成。

1、=⊕0A A , =⊕1A A 。

2、JK 触发器的特性方程为： n n n Q K Q J Q +=+1 。

3、单稳态触发器中,两个状态一个为稳态态，另一个为暂稳态态.多谐振荡器两个状态都为稳态＿＿＿＿＿态，施密特触发器两个状态都为暂稳态态.

4、组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。

5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。

6、一个四选一数据选择器，其地址输入端有两个个。一、化简题（15分每小题5分）

用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈

1） Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +

2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L 二、画图题(10分每题5分)

据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、

2、

2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）

三、设计题(28分)

1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）

2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。（8分）

答案: 一、填空题（22分每空2分）

1、A ，A

2、n n n Q K Q J Q +=+1

3、稳态，暂稳态，暂稳态，稳态

4、输入，电路原先状态

5、0.1V

6、两

二、化简题（15分每小题5分）

1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +

2) AC AD B A d m D C B A L ++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(

三、画图题(10分每题5分) 1、 2、

四、分析题(17分) 1、（6分）B A L ⊕= 2、（11分）五进制计数器

五、设计题(28分) 1、（20分）

1）根据题意，列出真值表

由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正

数电题库(自我整理)

十四、综合练习(设计题，易，10分) [题目] 在三个输入信号中，A的优先权最高，B次之，C最低，、它们的输出分别为，Y A、Y B、Y C，要求同一时间内只有一个信号输出。如有两个及两个以上的信号同时输入时，则只有优先权最高的有输出，试设计一个能实现此要求的逻辑电路。 [参考答案] （1）列真值表：对于输入，设有信号为逻辑“1”；没信号为逻辑“0”。对于输出，设允许通过为逻辑“1”；不设允许通过为逻辑“0”。（2）由真值表写出各输出的逻辑表达式

八、数模与模数转换器(单项选择题，易，1分) [题目] 下列A/D转换器速度最慢的是（）。 A．逐次逼近型A/D转换器B．双积分型A/D转换器C．并行比较型A/D转换器 [参考答案] B 九脉冲产生与整形电路(填空题，易，1分) [题目] 数字电路按照是否有记忆功能通常可分为两类：（）、（）。 [参考答案] 组合逻辑电路时序逻辑电路七、脉冲产生与整形电路(判断题，易，1分) [题目] 施密特触发器有两个稳态。（） [参考答案] 对六、时序逻辑电路(填空题，易，1.5分) [题目] 消除竟争冒险的方法有（）、（）、（）等。 [参考答案] 修改逻辑设计接入滤波电容加选通脉冲二、逻辑代数基础(解答题，易，30分) [题目] 用卡诺图化简下列函数，并写出最简与或表达式 (1)F(A.B.C.D)= + (2)F(A.B.C)=AC+ (3)F(A.B.C.D)= (0，2，3，7) (4)F(A.B.C.D)= (1，2，4，6，10，12，13，14)

(5)F(A.B.C.D)= (0，1，4，5，6，7，9，10，13，14，15) (6)F(A.B.C.D)= (0，2，4，7，8，10，12，13) (7)F(A.B.C.D)= (1，3，4，7，13，14)+ (2，5，12，15) (8)F(A.B.C.D)= (0，1，12，13，14)+ (6，7，15) (9)F(A.B.C.D)= (0，1，4，7，9，10，13)+ (2，5，8，12，15) (10)F(A.B.C.D)= (0，2，7，13，15)且 [参考答案] 卡诺图如下

数字电子技术基础试题及答案(一)

数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器的Q 和Q1的表达式，并画出其波形。图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；

⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求：（1）列出该电路F(A,B,C)的真值表和表达式；（2ABCF 2求：（1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解：（1）化简该函数为最简与或式：解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分分分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分分分分

填对卡诺图圈对卡诺图-----------2分由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分（2）画出用两级与非门实现的最简与或式电路图：则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6．方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）

数电--数电习题答案

第1章习题答案 1-1．按照集成度分类，试分析以下集成器件属于哪种集成度器件：（1）触发器；（2）中央处理器；（3）大型存储器；（4）单片计算机；（5）多功能专用集成电路；（6）计数器；（7）可编程逻辑器件。解：（1）小规模；（2）大规模；（3）超大规模；（4）超大规模；（5）甚大规模；（6）中规模；（7）甚大规模。 1-2．将下列十进制数转换为二进制数、八进制数和十六进制数。（1）45（2）78（3）25.125 （4）34.25 （5）65 （6）126 解：（1）(45)10=(101101)2=(55)8=(2D)16（2） (78)10=(1111000)2=(170)8=(78)16（3） (25.125)10=(11001.001)2=(170.1)8=(78.2)16（4） (34.25)10=(100010.01)2=(42.2)8=(22.4)16（5） (65)10=(1100101)2=(145)8=(65)16（6） (126)10=(1111110)2=(176)8=(7E)16 1-3．将下列十六进制数转换为二进制数和十进制数。解：（1）(49)16=(1001001)2=(73)10（2）(68)16=(1101000)2=(104)10（3）(22.125)16=(1100101)2=(145)10（4）

(54.25)16=(1010100.00100101)2=(84.14453125)10（5）(35)16=(110101)2=(53)10（6）(124)16=(100100100)2=(292)10 1-4．将下列八进制数转换为二进制数和十进制数。解：（1）(27)8=(010111)2=(23)10（2）(56)8=(101110)2=(46)10（3）(12.34)8=(1010.011100)2=(10.4375)10（4）(74.25)8=(111100.010101)2=(84.328125)10（5）(35)8=(11101)2=(29)10（6）(124)8=(1010100)2=(84)10 1-5．将下列二进制数转换为十六进制数、八进制和十进制数。解：（1）(1110001)2=(71)16=(161)8=(113)10（2）(10101.001)2=(15.2)16=(25.1)8=(21.125)10（3）(10111.1101)2=(17.D)16=(27.64)8=(23.8125)10（4）(10001)2=(11)16=(21)8=(17)10（5）(1010101)2=(55)16=(125)8=(85)10 1-6．试求出下列8421BCD码对应的十进制数。解：（1）(111001)8421BCD=(39)10（2）(1001.0010)8421BCD=(9.2)10（3）(10111.1000)8421BCD=(17.8)10（4）(100001)8421BCD=(21)10（5）(1010101.00100111)8421BCD=(55.27)10 1-7．试求出下列5421BCD码对应的十进制数。解：（1）(111001)5421BCD=(36)10（2）(1000.0011)5421BCD=(5.3)10（3）(10100.1100)5421BCD=(14.9)10（4）

数字电路期末复习题

. 第一套一、选择题（本大题共10道小题，每小题2分，共20分。） 1. 用编码器对16个信号进行编码，其输出二进制代码的位数是( ) A.2位 B.3位 C.4位 D.16位 2. 逻辑函数F=(A+B)(B+C )的对偶式F ′=( ) A.B A +B C B.AB+B C C. B A +C D.AB+B C 3.一个8选一数据选择器的地址输入端有_______个。( ) A.1 B.2 C.3 D.4 4.同步时序电路和异步时序电路比较，其差异在于后者( ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 5. 如下图所示电路中，只有______不能实现Q n+1 =n Q 。( ) 6.下列各函数等式中无冒险现象的函数式有（） A.F= F=C B +AC+A B+BC+A B +C A B.F=C A +BC+A B C.F=A C +BC+A B +A B D.C B +AC+A B 7.JK 触发器在CP 作用下，若状态必须发生翻转，则应使（） A.J=K=0 B.J=K=1 C.J=O ，K=1 D.J=1，K=0 8. 下列电路中，不属于组合逻辑电路的是( ) A.编码器 B.全加器 C.寄存器 D.译码器 9. 可以用来实现并/串转换和串/并转换的器件是( ) A.计数器 B.全加器 C.移位寄存器 D.存储器 10. 自动产生矩形波脉冲信号为( ) A.施密特触发器 B.单稳态触发器 C.T 触发器 D.多谐振荡器

1. 八进制数(34.2 ) 8的等值二进制数为；十进制数98 的8421BCD 码为。 2. 二极管内含PN结，PN结在导电性能上的最大特点是_______________。 3.函数 ) (D C A AB A Y+ + + = ，其反函数为，对偶式为。 4.常见的脉冲产生电路有，常见的脉冲整形电路有。 5. A/D转换器的主要参数有，。 6. 四位环型计数器和扭环形计数器，初始状态是1000，经过5个时钟脉冲后，状态分别为和。 7. 对于JK触发器的两个输入端，当输入信号相反时构成触发器，当输入信号相同时构成触发器。 8. 时序逻辑电路的输出不仅和____ ___有关，而且还与___ ________有关。 9. TTL或非门多余输入端应．三态门的输出除了有高、低电平外，还有一种输出状态叫态 10. D触发器的特征方程为，JK触发器的特征方程为。三、作图题（本大题共2道小题，每小题6分，共12分。） 1、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1） 2、试说明如下图所示的用555 定时器构成的电路功能，求出U T+、U T-和ΔU T，得分阅卷人

数电试题库(新)

第一、二章数制转换及逻辑代数一、完成下列数制转换（11001）2=（）10；（32）10=（）2；（110101.01）2=（）10 （132.6）10=（）8421BCD；二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。 1、Y=错误！未找到引用源。+CD 2、Y=错误！未找到引用源。C 3、Y=错误！未找到引用源。D 4、Y= A错误！未找到引用源。B 5、Y=A+错误！未找到引用源。 6、Y=ABC+错误！未找到引用源。错误！未找到引用源。三、用公式法化简为最简与或式: 1、Y=错误！未找到引用源。C+错误！未找到引用源。A 2、Y=错误！未找到引用源。错误！未找到引用源。C+错误！未找到引用源。BC+A 错误！未找到引用源。C+ABC 3、Y=错误！未找到引用源。(A+B) 4、Y=A错误！未找到引用源。(C+D)+D+错误！未找到引用源。 5、C B C B B A B A Y+ + + = 四、证明利用公式法证明下列等式 1、错误！未找到引用源。错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。+BC+错误！未找到引用源。错误！未找到引用源。错误！未找到引用源。=错误！未找到引用源。+ BC 2、AB+BCD+错误！未找到引用源。C+错误！未找到引用源。C=AB+C 3、A错误！未找到引用源。+BD+CBE+错误！未找到引用源。A错误！未找到引用源。+D 4、AB+错误！未找到引用源。错误！未找到引用源。+ A错误！未找到引用源。+错误！未找到引用源。B=错误！未找到引用源。) 5、AB(C+D)+D+错误！未找到引用源。(A+B)(错误！未找到引用源。+错误！未找到引用源。)=A+B错误！未找到引用源。+D 五、用卡诺图化简函数为最简与-或表达式 1、Y（A，B，C，D）=错误！未找到引用源。B+错误！未找到引用源。C+错误！未找到引用源。错误！未找到引用源。+AD 2、Y（A，B，C，D）=错误！未找到引用源。错误！未找到引用源。C+AD+错误！未找到引用源。（B+C）+A错误！未找到引用源。+错误！未找到引用源。错误！未找到引用源。 3、Y（A，B，C，D）=错误！未找到引用源。 4、Y（A，B，C，D）=错误！未找到引用源。六、选择题 1. 在N进制中，字符N的取值范围为：（） A．0 ~ N B．1 ~ N C．1 ~ N -1 D．0 ~ N-1 3. 二进制数1110111.11转换成十进制数是（） A．119. 125 B．119. 3 C．119 . 375 D．119.75 4、数字信号的特点是（） A．在时间上和幅值上都是连续的。B．在时间上是离散的，在幅值上是连续的。 C．在时间上是连续的，在幅值上是离散的。D．在时间上和幅值上都是不连续的。 5、下列各门电路符号中，不属于基本门电路的是（）

数字电子技术试卷和答案

数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是与，或和非。 4．三态门的工作状态是 0 ， 1 ，高阻。 5．描述触发器逻辑功能的方法有真值表，逻辑图，逻辑表达式，卡诺图，波形图。 6．施密特触发器的主要应用是波形的整形。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为。 8．实现A/D 转换的主要方法有，，。二．判断题（10） 1．BCD 码即8421码（错） 2.八位二进制数可以表示256种不同状态。（对） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。（） 4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。（对） 5．计数器可作分频器。（对）三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，，（84210107653),,,(，化为最简与或表达式。四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15）解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15)

数电期末练习题

第一章数制与码制一、单项选择题： 1. 十进制数32转换为二进制数为（C）A、1000 B、10000 C、100000 D、1000000 2. 二进制数转换为十六进制数为（D ）A、FE1H B、FC2H C、7D1H D、7E1H 3. 十进制数36转换为8421BCD码为（C）A、00100100 B、00110100 C、00110110 D、 4. 一位十六进制数可以用（C ）位二进制数来表示。A、１B、２C、４D、16 5. 十进制数25用8421BCD码表示为（B ）。A、10 101 B、0010 0101 C、100101 D、10101 6．十进制数35转换为8421BCD码为（B ）A、00100100 B、00110101 C、00100011 D、00110110 7．三位二进制数码可以表示的状态是（ D ）。A、2 B、4 C、6 D、8 8．十进制数25转换为二进制数为（ D ）。A、110001 B、10111 C、10011 D、11001 9．BCD代码为（）表示的数为(594)10，则该BCD代码为（）。 A、8421BCD码 B、余3 BCD码 C、5421BCD码 D、2421BCD码（C） 10．与二进制数00100011相应的十进制数是( B )。A、35 B、19 C、23 D、67 11. 是8421BCD码的是（ B ）。A、1010B、0101 C、1100 D、1101 12. 二进制数1101转换为十进制数为（D ）A、10 B、11 C、12D、13 13. 比较数的大小，最大数为（ C ）A、(1 B、(51)10C、(34)16 =(52) 10 D、(43)8 14．把二进制数转换成十进制数为（A ）A、150 B、96 C、82 D、159 15. 将十六进制数4FB转换为二进制数等于( C ) A、0B B、0B C、0 D、 16. 将数转换为十六进制数为（ A ）A、 B 、C、 D 2 17. 将十进制数130转换为对应的八进制数：( ) A、202 B、82 C、120 D、230 18. 二进制整数最低位的权是（c ）A、0 B、2 C、02D、4 19. n位二进制整数，最高位的权是（）A、n2B、1n2-C、1n2+D、2n2+ 20. 下列四个数中最大的数是( ) A、(AF)16 B、(0010)8421BCD C、()2 D、(198)10 21. 将代码()8421BCD转换成二进制数为（b） A、(01000011)2 B、(01010011)2 C、()2 D、(0001)2 22. 十进制数4用8421BCD码表示为：（）A、100 B、0100 C、0011 D、11 23. 下列不同进位制中最大的是（） A、（76）8 B、（1100101）2 C、（76）10 D、（76）16 24. 用8421码表示的十进制数45，可以写成（） A、45 B、[101101]BCD C、[01000101]BCD D、[101101]2 25. 下列属于8421BCD码的是（）A、1011B、1111C、0111D、1100 26. 下列不属于8421BCD码的是（）A、0101B、1000C、0111D、1100 27. 下列四个数中最大的数是( )

数电填空题

1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为 B9 。 2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。 3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B ++ 。 4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。 5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01μF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。 6．逻辑函数的两种标准形式分别为 7．将2004个“1”异或起来得到的结果是 0 8．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器 9．8位D/A 转换器当输入数字量10000000为5v 。若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。 10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。 11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。 12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。 14．将2004个“1”异或起来得到的结果是 0 。 15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。 17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。 Y AB C =+)6,4,0()(,)7,5,3,2,1()(=∏===∑i M ABC Y i m ABC Y i i

数电习题及答案

1、3线–8线译码器分析【习题】分析图P4–5所示电路，写出F1、F2、F3的函数表达式。图P4–5 （1）3线–8线译码器特性： Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A Y m A A A 0021044210 1121055210 2221066210 3321077210 ==== ==== ==== ====（2）利用3线–8线译码器特性写函数表达式： CBA D A B C D A B C D m m m m m m Y Y Y F + ? + ? ? ? = + + = ? ? = ? ? = 7 4 1 7 4 1 7 4 1 1 2、3线–8线译码器设计【例4–9】用译码器实现一组多输出函数 F AB BC AC F AB BC ABC F AC BC AC 1 2 3 =++ =++ =++ ? ? ? ? ? （1）将输出函数写成最小项表达式，并进行变换： 7 5 4 1 7 5 4 1 7 5 4 1 1 ) ( ) ( ) ( Y Y Y Y m m m m m m m m ABC C B A C B A C B A C B B A C B A A C C B A AC C B B A F ? ? ? = ? ? ? = + + + = + + + = + + + + + = + + = （2）画实现电路：

3、触发器电路状态转移方程【习题】（1）A Q A AQ J n n =+=11 B Q B BQ K n n =+=11 ][][111111↓?+=+=+CP BQ Q A Q K Q J Q n n n n n （2）n Q A D 2⊕= ][][22212↑?+=⊕==+CP Q A Q A Q A D Q n n n n 4、小规模时序逻辑电路分析【例6–1】参见教材。

《数字电路》期末模拟试题及答案 (2)(2020年整理).doc

数字电子电路模拟试题-2 一、填空题（共30分） 1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿； NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。 2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。 3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。 4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。 5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。 6. 下图所示电路中，Y 1 ＝＿＿＿＿＿＿； 7. Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。二、选择题(共 20分) 1. 当晶体三极管＿＿＿＿时处于饱和状态。 A. 发射结和集电结均处于反向偏置 B. 发射结正向偏置，集电结反向偏置 C. 发射结和集电结均处于正向偏置 2. 在下列三个逻辑函数表达式中，＿＿＿＿是最小项表达式。 A ． B A B A )B ,A (Y += B. C B C B A BC A ) C ,B ,A (Y ++=

C. C AB ABC B C A C B A )D ,C ,B ,A (Y +++??= 3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿ A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿ A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题 5．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为＿＿＿ A ． Q n+1 ＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+ 三、化简下列逻辑函数，写出最简与或表达式：（共20分） 1． BC A C B A C B B A Y 1+?++= 2． Y 2＝Σm （0，1，8，9，10，11） 3． Y 3见如下卡诺图

(完整版)数电试题及答案

通信 071~5 班 20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷一、单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1

精选-数电试卷和答案

电子线路分析与实践2期末复习辅导 2010年10月练习题一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时，外加反向电压时。 6．晶体三极管作开关应用时一般工作在输出特性曲线的饱和区和截止区。 7．TTL 三态门的输出有三种状态：高电平、低电平和状态。 8. 集电极开路门的英文缩写为 OC 门，工作时必须外加和。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较。 10．输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与当前输入状态有关，而且与输出的原始状态有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为和。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过采样、保持、量化和编码四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括分辨率和转换误差。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为量化。 23．CPLD 的含义是。二、选择题 1. 十进制数85转换为二进制数为（） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（） A ．16)34( B ．（65）8 C ． 10 )57(

数电习题及答案

一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。四、试分析图 T7.5时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。解：驱动方程： 00110 1J K J K Q ==== 状态方程： 1001 1 10 10n n Q Q Q Q Q Q Q ++==+ 输出方程： 10Y Q Q = 状态图：功能：同步三进制计数器

五、试用触发器和门电路设计一个同步五进制计数器。解：采用3个D触发器，用状态000到100构成五进制计数器。（1）状态转换图（2）状态真值表（3）求状态方程

（4）驱动方程（5）逻辑图（略） [题7.1] 分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。解：触发器的驱动方程 2 0010210 10 21 1 J Q K J Q J Q Q K Q K ====???? ? ? ==??? 触发器的状态方程

1 20 0 1 10 101 1 2 210 n n n Q Q Q Q Q Q Q Q Q Q Q Q + + + = =+ = ? ?? ? ? ?? 输出方程 2 Y Q = 状态转换图如图A7.1所示所以该电路的功能是：能自启动的五进制加法计数器。 [题7.3] 试分析图P7.3时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。解：驱动方程输出方程状态方程状态转换图如图 A7.3所示 01 J X Q =⊕01 K= 10 J X Q =⊕ 1 1 K= 10 () Z X Q Q =⊕? 1 0000010 () n Q J Q K Q X Q Q +=+=⊕ 1 1111101 () n Q J Q K Q X Q Q +=+=⊕?

数电期末复习题

练习一、填空 (101)10＝( )2 (5A、E)16＝( )10 (3128)10＝( )8421BCD 二、用卡诺图化简 F1(A,B,C,D)=Σm(5,6,8,10)+Σd(0,1,2,13,14,15) 三、选择 1、A、B、C是三个开关，每个开关有两个状态0和1，F为电灯，亮时为逻辑1，灭时为逻辑0；开关中出现1的个数为奇数时灯亮。若在三个不同的地方控制同一个电灯的灭亮，逻辑函数F的表达式应为。 A. ABC B. A+B+C C. A⊕B⊕C D.A⊙B⊙C 2、逻辑函数F= = 。 A.B B.A C. D. 3、求一个逻辑函数F的反函数，可将F中的。 A.变量不变 B.原变量换成反变量反变量换成原变量 C.常数0换成1 1换成0 D.·换成+ +换成· 4、在种输入情况下，“与非”运算的结果是逻辑0。 A．全部输入是1 B. 仅一输入是0 C. 全部输入是0 D. 任一输入是0 5、用四选一数据选择器实现函数Y=，应使。 A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0 C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=0 四、分析下图为8选1数据选择器，写出输出F的表达式，化简F，说出电路功能，并用与非门画出电路。 D0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 ST

Y MUX F 1 1 1 1 C B A 五、设计 1、有三位裁判员（A，B，C，其中C为主裁判），进行举重成绩判别，当主裁判和至少有一位副裁判认定成绩有效，该运动员的举重成绩才有效。要求设计逻辑电路，用4选1数据选择器实现。 2、某工厂有三条生产线，耗电分别为1号线10kW，2号线20kW，3号线30kW，生产线的电力由两台发电机提供，其中1号机20kW，2号机40kW。试设计一个供电控制电路，根据生产线的开工情况启动发电机，使电力负荷达到最佳配置。要求用译码器实现。

数电练习试题(有答案)

2010年10月一、填空题 1.(11011)2 =（________）10 码的1000相当于十进制的数值。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的_________互换，_________互换，_________互换，就得到F的反函数F。 5．二极管的单向导电性是外加正向电压时，外加反向电压时。6．晶体三极管作开关应用时一般工作在输出特性曲线的区和区。7．TTL三态门的输出有三种状态：高电平、低电平和状态。 8. 集电极开路门的英文缩写为门，工作时必须外加和。9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较。10．输出n位代码的二进制编码器，一般有__________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与有关，而且与有关。 13．与非门构成的基本RS 锁存器的特征方程是，约束条件是。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为和。15．JK触发器当J=K=________时，触发器Q n+1=Q n。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T____________。 17．A/D转换需要经过、、和四个步骤。 18．根据D/A转换器分辨率计算方法，4位D/A转换器的分辨率为。19．DAC的转换精度包括和。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s和输入模拟信号的最高频率f i max的关系是。 21．在A/D转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称。22．在A/D转换中，用二进制码表示指定离散电平的过程称为。23．CPLD的含义是。 24．MAX+PLUSⅡ中用于仿真文件的编辑器是。 25．MAX+PLUSⅡ中采用图形编辑器设计时的后缀名为。 26．在MAX+PLUSⅡ集成环境下，为图形文件产生一个元件符号的主要用途是。27．VHDL语言中，定义设计的输入输出端口。 28．是VHDL语言的标准库，包含了VHDL语言中的标准包集合。29．VHDL语言程序中，关键字实体的英文是。 30．VHDL语言程序中，关键字结构体的英文是。 31．VHDL语言程序保存时的文件名必须与相同。 32．F<=(A AND B)OR(NOT A AND NOT B)运算的结果是。 33．VHDL语言中，逻辑操作符“NXOR”的功能是。二、选择题 1. 十进制数85转换为二进制数为（） A．1001011 B．1010011 C．1100101 D．1010101 2. 二进制数11011转换为十进制数为（） A．32 B．27 C．64 D．128

文档之家

数电练习题

数电题库(自我整理)

数字电子技术基础试题及答案(一)

数电--数电习题答案

数字电路期末复习题

数电试题库(新)

数字电子技术试卷和答案

数电期末练习题

数电填空题

数电习题及答案

《数字电路》期末模拟试题及答案 (2)(2020年整理).doc

(完整版)数电试题及答案

精选-数电试卷和答案

数电习题及答案

数电期末复习题

最新数电试题库试卷1

数电练习试题(有答案)

最新数电复习资料(含答案)期末考试