当前位置:文档之家› Sopc课程设计(论文)-数字钟

Sopc课程设计(论文)-数字钟

Sopc课程设计(论文)-数字钟
Sopc课程设计(论文)-数字钟

赣南师院

物理与电子信息学院SOPC技术课程设计报告书

专业班级:09电信本

学生姓名:黄红平

学号:090802012

指导教师:管立新老师

设计时间:2011.12.29

摘要

本课题设计为24小时制的多功能数字钟,具有时钟时间设置、闹钟时间设置、闹钟开、闹钟关等功能,数字显示小时、分钟、秒,闹钟就绪灯,蜂鸣器。

在设计中采用EDA自动化设计技术。以计算机为基本平台,以硬件描述语言为系统逻辑描述表达方式,以EDA工具作为开发环境,以大规模可编程逻辑器件为设计载体,以专用集成电路ASIC为目标器件,以电子系统设计为应用方向的电子产品自动化设计过程。这样的设计方法,大大的缩短了设计的周期,降低了设计成本。设计出来的数字钟具有功能多、体积小、功耗低的特点。在论文中主要涉及的内容有:

1、介绍Verilog HDL语言。

2、介绍在QuartusII软件上对数字钟的设计。

3、介绍系统仿真结果和硬件验证与分析。

4、对整个设计系统进行总结。

关键词: 电子设计自动化 Verilog HDL 可编程逻辑器件

目录

摘要............................................................................. 错误!未定义书签。

第1章绪论 (3)

第2章数字钟Verilog HDL的设计 (3)

2.1设计方案及工作原理 (4)

2.1.1数字钟设计原理 (4)

2.1.2 数字钟功能 (4)

2.2 数字钟钟控定时器的基本组成 (5)

2.2.1 D触发器的设计 (5)

2.2.2数据选择器的设计 (6)

2.2.3 计数器的设计 (6)

2.2.4 数据分配器 (9)

2.2.5译码器 (10)

2.2.6分频器 (10)

2.2.7闹时器 (10)

2.2.8 报时器 (12)

2.3 数字钟原理图 (14)

第3章软件调试 (14)

结论.......................................................................................................... 错误!未定义书签。参考文献. (17)

附录 (18)

第1章绪论

数字钟是一种实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性,具有更长的使用寿命,已得到广泛的使用。数字钟的设计方法有许多种,例如可用中小规模集成电路组成电子钟,也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟,还可以利用单片机来实现电子钟等等。这些方法都各有其特点,其中利用单片机实现的电子钟具有编程灵活,以便于功能的扩展。

第2章 数字钟Verilog HDL 的设计

2.1设计方案及工作原理

2.1.1数字钟设计原理

数字钟的示意如下图所示。它由石英晶体振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。

数字钟示意图如上图所示

2.1.2 数字钟功能

1) 具有正确的时、分、秒计时功能。

2) 计时结果要用数码管分别显示进、分、秒的十位和个位。

3) 有校时功能。当S 键按下时,分计数器以秒脉冲的速度递增,并按60min 循环,即

计数到期59min 后再回到00。当工A 键按下时,时计数器以秒脉冲的速度递增,并按24h 循环,即计数到23h 后再回00。

4) 利用扬声器整点报时。当计时到达59分59秒时开始报时,在59分50秒、52秒、

产生闹铃

和报时音 校时

时、分、

时间 显示

54秒、56秒、58秒时鸣叫,鸣叫声频为500hz ;到达59分60秒时为最后一声整点报时,频率为1khz 。

2.2 数字钟钟控定时器的基本组成

数字钟钟控定时器由:计数器、D 触发器、数据选择器、数据分配器、译码器、报

时器、闹时器组、分频器和一个或非门这九大模块构成。计数器主要分为24进制计数器和60进制计数器,24进制计数器对数字钟的小时位计行计数,60进制对数字钟的分和秒进行计数。D 触发器主要是用在对数字进行校准时的按键消抖作用,以免在校时的时候产生抖动信号。数据分配器的作用是在动态译码时选择输出数据。译码器对输出信号进行译码在数码管上显示出来,让大家数字钟的表示直观。报时电路是使时钟在整点有报时功能而设计的。闹时器是对时钟进行比较产生闹时电信号的电路。

2.2.1 D 触发器的设计

在本设计中运用到了3个D 触发器,它主要是用在对数字进行校准时的按键消抖作用,以免在校时的时候产生抖动信号。

在电路中用到了D 触发器74LS74,74LS74的管脚图如图3-1。

图3-1 74LS74管脚图

触发器,它是由门电路构成的逻辑电路,它的输出具有两个稳定的物理状态(高电平和低电平),所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本RS 触发器触、JK 触发器、D 触发器和T 触发器。

D 2 Q 5

Q

6

CLK 3

4

1

PRE

CL R

A

74LS74

这几种触发器都有集成电路产品。其中应用最广泛的当数JK触发器和D触发器。不过,深刻理解RS触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上,JK触发器和D触发器是RS触发器的改进型,其中JK触发器保留了两个数据输入端,而D触发器只保留了一个数据输入端。D触发器有边沿D触发器和高电平D触发器。74LS74为一个电平D触发器。

2.2.2数据选择器的设计

在多路数据传送过程中,能够根据需要将其中任意一路选出来的电路,叫做数据选择器,也称多路选择器或多路开关。数据选择器(MUX)的逻辑功能是在地址选择信号的控制下,从多路数据中选择一路数据作为输出信号。

通过QuartusII软件进行编译后,仿真结果如图3-2所示,

图3-2 2选一数据选择器仿真结果

打包后成元器件如图3-3所示;

图3-3 2选一数据选择器

2.2.3 计数器的设计

计数器是一种计算输入脉冲的时序逻辑网络,被计数的输入信号就是时序网络的时钟脉冲,它不仅可以计数而且还可以用来完成其他特定的逻辑功能,如测量、定时控制、数字运算等等。

数字钟的计数电路是用两个六十进制计数电路和“24进制”计数电路实现的。数

字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时,反馈门不起作用,只有当进位脉冲到来时,反馈信号将计数电路清零,实现相应模的循环计数。以六十进制为例,当计数器从00,01,02,……,59计数时,反馈门不起作用,只有当第60个秒脉冲到来时,反馈信号随即将计数电路清零,实现模为60的循环计数。

下面是用Verilog HDL语言编写的24进制、60进制计数器的程序代码:

1)24进制计数器程序代码;

module count24(ten,one,clk);

output[3:0] ten,one;

input clk;

reg[3:0] ten,one;

always @(posedge clk)

begin

if(ten[3:0]==2&&one[3:0]==3)

begin

ten[3:0]<=0;

one[3:0]<=0;

end

else if(one[3:0]==9)

begin

one[3:0]<=0;

ten[3:0]<=ten[3:0]+1;

end

else

one[3:0]<=one[3:0]+1;

end

endmodule

通过QuartusII软件进行编译后,仿真结果如图3-4所示,

图3-4 24进制计数器仿真结果

打包后成元器件如图3-5所示;

图3-5 24进制计数器

2)60进制计数器程序代码;

module count60(cout,ten,one,clk);

output[3:0] ten,one;

output cout;

input clk;

reg[3:0] ten,one;

always @(posedge clk)

begin

if(one[3:0]==9)

begin

one[3:0]<=0;

if(ten[3:0]==5)

ten[3:0]<=0;

else

ten[3:0]<=ten[3:0]+1;

end

else

one[3:0]<=one[3:0]+1;

end

assign cout=(ten[3:0]==0&&one[3:0]==0)?1:0;

endmodule

通过QuartusII软件进行编译后,仿真结果如图3-6所示;

图3-6 60进制计数器仿真结果

打包后成元器件如图3-7所示;

图3-7 60进制计数器

2.2.4 数据分配器

能够将1个输入数据,根据需要传送到m个输出端的任何一个输出端的电路,叫做数据分配器,又称为多路分配器,其逻辑功能正好与数据选择器相反。电路结构:由与门组成的阵列。分类:1路-4路数据分配器(如74LS139)、1路-8路数据分配器(74LS138)等。由于译码器和数据分配器的功能非常接近,所以译码器一个很重要的应用就是构成数据分配器。也正因为如此,市场上没有集成数据分配器产品,只有集成译码器产品。

通过QuartusII软件进行编译后,仿真结果如图3-8所示;

图3-8 数据分配器仿真结果

打包后成元器件如图3-9所示;

图3-9 数据分配器

2.2.5译码器

译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数字分配,存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48,用74LS48把输入的8421BCD码ABCD译成七段输出a-g,再由七段数码管显示相应的数。

通过QuartusII软件进行编译后,仿真结果如图3-11所示;

图3-11 译码器仿真结果

2.2.6分频器

分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中,分频器的功能主要有两个:一是产生标准脉冲信号;二是功能扩展电路所需的信号,如仿电台用的1KHz的高频信号和500Hz的低频信号等.可以组成二分频电路和四分频电路和十六分频器。

打包后成元器件如图3-12所示;

图3-12 2分频、4分频、16分频分频器

2.2.7闹时器

数字钟在指定的时刻发出信号,或驱动音响电路“闹时”;或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制,都要求时间准确,即信号的开始时刻与持

续时间必须满足规定的要求。在这里将举例来说明它的工作原理。要求上午7时59分发出闹时信号,持续1分钟。设计如下:

7时59分对应数字钟的时时个位计数器的状态为32101()0111H Q Q Q Q =,分十位计数器的状态为32102()0101M Q Q Q Q =,分个位计数器的状态为32101()1001M Q Q Q Q =,若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路,就可以使音响电路正好在7点59分响,持续1分钟后(即8点)停响。所以闹时控制信号Z 的表达式为

011S Q =2101202301()()()H M M Z Q Q Q Q Q Q Q M ?=??

式中,M 为上午的信号输出,要求M=1。 如果用与非门实现的逻辑表达式为:

210122301()(0)()H M M Z Q Q Q M Q Q Q Q =???

在电路图中用到了4输入二与非门74LS20,集电极开路的2输入四与非门74LS03,因OC 门的输出端可以进行“线与”,使用时在它们的输出端与电源+5V 端之间应接一电阻RL 。RL 的值由下式决定:

min max CC OH L OH IH V V R nI mI -=

+ max

min CC OL L OL IL

V V R I mI -=-

max OL V =0.4V,IL I =0.4mA,min OL V =2.4V,IH I =50uA,OL I =8mA,OH I =100Ua;m 为负载门输

入端总个数。

取RL=3.3K Ω。如果控制1KHz 高音和驱动音响电路的两极与非门也采用OC 门,则RL 的值应该重新计算。

由电路图可以看见,上午7点59分,音响电路的晶体管导通,则扬声器发出1KHz 的声音。持续1分钟到8点整晶体管因为输入端为“0”而截止,电路停闹。 闹时器程序代码;

module nsdl(out,m1,m2,h1,h2,tenh,oneh,tenm,onem,clk1k,cin);

output out;

input[3:0] m1,m2,h1,h2,tenh,tenm,oneh,onem; input cin, clk1k;

reg out;

always @(m1 or m2 or h1 or h2 or tenh or tenm or oneh or onem or cin) begin

if(cin) out<=0; else if(cin==0) begin

if(tenh==h1&&oneh==h2&&tenm==m1&&onem==m2) out<=clk1k; else out<=0; end end

endmodule

打包后成元器件如图3-13所示;

图3-13 闹时器

2.2.8 报时器

(一)功能要求

报时的功能要求是:每当数字钟计时快要到正点时,通常按照4低音1高音的顺序发出间断声响,以最后一声高音结束的时刻为正点时刻。 (二)该电路的工作原理

电路图的工作原理举例来说明;例如设4声低音(约500Hz )分别 在59分51秒、53秒、55秒及57秒,最后一声高音(约1000Hz )发生在59秒,它们的持续时间为1秒。只有当分十进位的220211M M Q Q =,分个位的310111M M Q Q =,秒十位的220211S S Q Q =及秒个位的011S Q =时,音响电路才能工作。 (三)对该电路中使用的元件的介绍

因为在该电路中所用的元件主要是74LS00、74LS04及74LS20这些元件在前面的

电路中已经介绍.这里就不再介绍它了

报时器程序代码;

module baoshi(tenm,onem,tens,ones,q500,q1k,a,b);

input a,b;

input [3:0]tenm,onem,tens,ones;

output q500,q1k;

reg q500,q1k;

always @(tenm or onem or tens or ones)

begin

if ({tenm,onem}==8'h59&&{tens,ones}==8'h50||{tenm,onem}==8'h59&&{tens,ones}==8'h52|| {tenm,onem}==8'h59&&{tens,ones}==8'h54||{tenm,onem}==8'h59&&{tens,ones}==8'h56|| {tenm,onem}==8'h59&&{tens,ones}==8'h58)

q500<=a;

else q500<=0;

end

always @(tenm or onem or tens or ones)

begin

if ((tenm[3:0]==0000&&onem[3:0]==0000)&&(tens[3:0]==0000&&ones[3:0]==0000))

q1k<=b;

else q1k<=0;

end

endmodule

打包后成元器件如图3-14所示;

图3-14 报时器

2.3 数字钟原理图将各模块组合一起构成如图3-15所示:

第3章软件调试

软件调试的过程据功能的增加分为几步:

首先,根据原来的100进制显示程序的基础上编写成时分秒六位显示的主程序。该程序将时分秒分成个位和十位分别计算,所以将60进制和24进制变成10进制、6进制和2进制。又因为如果时十位为2的话,不能大于3,所以在分十位向时个位进位时得判断时十位是否为2,在组员的帮助下经过不断试验和修改终于完成。过程比较顺利。

该电子钟使用一个键来调时,利用长按来选择所要调的位,用短暂按下来对位进行加1,前提是时钟暂停,这个功能也是通过长按来实现的。选位是从秒个位到时十位依次选取,但到时十位以后就回不到秒个位了,就是不会循环。所以就得对选的位进行检查,如果到了时十位再按取位键就重新赋给秒个位地址。这样就可以循环选位了。但在后来的测试中又有了新的问题,如果该位到了9,对一个位进行加1调整就会显示乱码。时分秒的十位都会调到9!

对于这个问题费看一些周折。起先构思再加一个减一的键,但不但没有解决这个乱码问题而且减到了0一下很可能也会出现乱码。所以就转而寻求程序解决。调时的时候让它也像正常运行的时候进位?没见过这样的。继而决定在进行加1调时的时候检测该位是否到10或6或3。所以就产生了所谓的调时比较子程序,就是在调时的时候将该位跟10或6或3比较。最后,调试的时候却总是出现这样的情况:所调的位超过了9或5或2就变成乱码。比原来进步的地方就是时分秒的十位不用超过9就变成乱码。这说明虽然还没成功,但还是有前展的。就继续调试。

结论

我们对《SOPC课程设计》这门课的学习主要是理论学习和实验实践两个部分。通过对其理论知识的学习,我对硬件描述语言有了初步的认识,学会利用硬件描述语言完成相应功能系统的设计。在实验中,我们可以通过自己的实际操作,找出问题,改正错误,提出改进之法,大胆创新,使自己的能力在实践中成长起来。经过这几周的实验,我基本了解了实验设计过程。虽然有些实验很简单,但是他们体现了EDA设计的大概流程。通过这么多次的试验我将一些在课堂上了解了的知识的运用到了实验中,经过实验课之后,我对于VHDL语言的理解更加深刻了,本来有些不理解的理论知识,都能通过实验得到一定解答。在实验的过程中,有时遇到难题的时候,我们上网或去图书馆查找资料,或者向老师和同学们讨论,在这个过程中我学习到了一些我们在课堂上学不到的知识。通过这次课程设计使我更加深刻的懂得了理论与实际相结合的重要性!只有理论知识无法实现相关的设计和实际操作,当把所学的理论知识与实践相结合起来,从理论中得出结论,这样才能把所学的理论知识更加巩固至掌握住,才能提高自己的实际动手能力和独立思考能力。

参考文献

[1] 李东生.电子设计自动化与IC设计.北京:高等教育出版社,2004

[2] 蔡明生.电子设计.北京:高等教育出版社,2004

[3] 齐洪喜,陆颖.VHDL电路设计使用教程.北京:清华大学出版社,2004

[4] 雷伏容.VHDL电路设计.北京:清华大学出版社,2006

[5] 黄仁欣.EDA技术实用教程.北京:清华大学出版社,2006

[6] 路而红.电子设计自动化应用技术.北京:高等教育出版社,2004

[7] 陈有卿.实用555时基电路300例.北京:中国电力出版社,2004

[8] 晶体管技术编辑部.电子技术——原理.制作.实验.北京:科学出版社,2005

[9] 张亦华,延明.数字电路EDA入门——VHDL程序实例集.北京:北京邮电大学出版社,2003

[10] 王延才,赵德申.电子技术实训.北京:高等教育出版社,2003

附录

下面是用Verilog HDL语言编写的2选一数据选择器的程序代码:module mux2(out,a,b,sel);

output out;

input a,b,sel;

reg out;

always @(a or b or sel)

begin

if(sel==1)

out=a;

else out=b;

end

endmodule

下面是用Verilog HDL语言编写的24进制、60进制计数器的程序代码:1)24进制计数器程序代码;

module count24(ten,one,clk);

output[3:0] ten,one;

input clk;

reg[3:0] ten,one;

always @(posedge clk)

begin

if(ten[3:0]==2&&one[3:0]==3)

begin

ten[3:0]<=0;

one[3:0]<=0;

end

else if(one[3:0]==9)

begin

one[3:0]<=0;

ten[3:0]<=ten[3:0]+1;

end

else

one[3:0]<=one[3:0]+1;

end

endmodule

2)60进制计数器程序代码;

module count60(cout,ten,one,clk);

output[3:0] ten,one;

output cout;

input clk;

reg[3:0] ten,one;

always @(posedge clk)

begin

if(one[3:0]==9)

begin

one[3:0]<=0;

if(ten[3:0]==5)

ten[3:0]<=0;

else

ten[3:0]<=ten[3:0]+1;

end

else

one[3:0]<=one[3:0]+1;

end

assign cout=(ten[3:0]==0&&one[3:0]==0)?1:0; endmodule

数据分配器程序代码:

module x(q,L,hten,hone,mten,mone,sten,sone,clk); output[3:0] q;

output[5:0] L;

input [3:0] hten,hone,mten,mone,sten,sone;

input clk;

reg[3:0] q,rel;

always @(posedge clk)

begin

if(rel[3:0]==5) rel[3:0]<=0;

else

rel[3:0]<=rel[3:0]+1;

end

always @(rel )

begin

if(rel[3:0]==0) begin q[3:0]<=sone[3:0]; L[5:0]<=6'b111110;end else if(rel[3:0]==1) begin q[3:0]<=sten[3:0];L[5:0]<=6'b111101;end else if(rel[3:0]==2) begin q[3:0]<=mone[3:0];L[5:0]<=6'b111011;end else if(rel[3:0]==3) begin q[3:0]<=mten[3:0]; L[5:0]<=6'b110111;end else if(rel[3:0]==4) begin q[3:0]<=hone[3:0]; L[5:0]<=6'b101111;end else begin q[3:0]<=hten[3:0];L[5:0]<=6'b011111;end

end

endmodule

译码器程序代码;

module yima308(out,in);

output[7:0] out;

input[3:0] in;

reg[7:0] out;

always @(in)

begin

case(in)

4'd0:out=8'b00000010;

4'd1:out=8'b10011110;

4'd2:out=8'b00100100;

4'd3:out=8'b00001100;

4'd4:out=8'b10011000;

4'd5:out=8'b01001000;

4'd6:out=8'b01000000;

4'd7:out=8'b00011110;

4'd8:out=8'b00000000;

4'd9:out=8'b00001000;

(最新版)基于51单片机汇编语言的数字钟课程设计报告含有闹钟万毕业论文

单片微型计算机课程设计报告 多功能电子数字钟 姓 名 学

教师 许伟敏 电气二班 林卫

目录 一:概述 (1) 二:设计基本原理简介 (2) 三:设计要求及说明 (3) 四:整体设计方案 (4) 系统硬件电路设计 4 系统软件总流程设计模块划分及分析5 6 五:单模块流程设计 (8) 各模块设计概述、流程图模块源程序集合及注释8 13 六:单模块软件测试 (23) 七:系统检测调试 (24) 硬件电路调试 软件部分烧写调试 八:系统优化及拓展 (26) 九:心得体会 (28)

单片微型计算机课程设计 一、概述 基于汇编语言的电子数字钟概述 课程设计题目:电子数字钟 应用知识简介: ● 51 单片机 单片机又称单片微控制器,它不是完成某一个逻辑功能 的芯片,而是把一个计算机系统集成到一个芯片上。作为嵌 入式系统控制核心的单片机具有其体积小、功能全、性价比高等诸多优点。51 系列单片机是国内目前应用最广泛的单片机之一,随着嵌入式系统、片上系统等概念的提出和普遍接受及应用,51 系列单片机的发展又进入了一个新的阶段。在今后很长一段时间内51 系列单片机仍将占据嵌入式系统产品的中低端市场。 ●汇编语言 汇编语言是一种面向机器的计算机低级编程语言,通常是为特定的计算机或系列计算机专门设计的。汇编语言保持了机器语言的优点,具有直接和简捷的特点,其代码具有效率高实时性强等优点。但是对于复杂的运算或大型程序,用汇编语言编写将非常耗时。汇编语言可以与高级语言配合使用,应用十分广泛。 ● ISP ISP(In-System Programming)在系统可编程, 是当今流行的单片机编程模式,指电路板上的空白元器 件可以编程写入最终用户代码,而不需要从电路板上取 下元器件。已经编程的器件也可以用ISP方式擦除或再 编程。本次课程设计便使用ISP方式,直接将编写好的 程序下载到连接好的单片机中进行调试。 选题 系统功能分析 硬件电路设计 整体流程设计 及模块划分 模块流程设计 模块编 码测试 系统合成调 试编译 下载调试(含硬件电路调试及软件烧写调试) 验收 完成总结报告课程设计流程图↑ 选题目的及设计思想简介: 课程设计是一次难得的对所学的知识进行实践的机会,我希望通过课程设计独立设计一个简单的系统从而达到强化课本知识并灵活运用的目的。电子数字钟是日常生活钟随处可见的简单系统。对电子数字钟的设计比较容易联系实际并进行拓展,在设计中我将力求尽可能跳出课本的样板,从现实生活中寻找设计原型和设计思路,争取有所突破。 如图所示便是我本次课程设计流程图,设计的整个过程运用自顶向下分析、自底向上实现的

数字钟课程设计

摘要 本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发蜂鸣器实现报时。 数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出;用控制电路和调节开关对LED显示的时间进行调节,以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等,构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路,可以实现:计时、显示,时、分校时,整点报时等功能。 关键字:数字时钟,振荡器,计数器,报时电路 目录 1 绪论错误!未定义书签。 课题描述错误!未定义书签。 设计任务与要求错误!未定义书签。 基本工作原理及框图错误!未定义书签。 2 相关元器件及各部分电路设计错误!未定义书签。 相关主要元器件清单错误!未定义书签。 六十进制“秒”计数器设计错误!未定义书签。 六十进制“分”计数器设计错误!未定义书签。 二十四进制计数器设计错误!未定义书签。 秒脉冲电路设计错误!未定义书签。 整点报时电路设计错误!未定义书签。 3 总体电路图错误!未定义书签。

SOPC课程设计实验报告--基于 NIOS 的 μCOS-II 实验

FPGA-CPLD原理及应用课程设计报告题目:基于NIOS的μC/OS-II实验 学院:信息与电子工程学院 专业:电子科学与技术 学号: 姓名: 指导老师: 时间:2013-7-15~2013-7-20

一、摘要 本实验项目使用Quartus II、SOPC Builder和Nios II EDS从零开始构建一个能够在DE2-115实验平台上运行的μC/OS-II操作系统的Nios II系统。初学者可以借此范例熟悉Quartus II、SOPC Builder、Nios II EDS的使用,并且了解基于FPGA的嵌入式系统开发流程。 关键词:SOPC Builder Nios II DE2Nios II EDS 二、设计要求 从零开始建立一个基于Nios II的μC/OS-II应用实验系统(也可以认为是一个Nios II+μC/OS-II的应用框架)具有以下一些作用。 (1)读者可以借助SOPC Builder工具自行对Nios II软核处理器进行配置。 (2)很多范例都是纯硬件的VHDL代码,需要自行从零开始建立Nios II 系统,不能够直接使用Altera公司已经建立好的Nios II系统。 (3)DE2-115并非Altera公司原创的开发板,而是友晶科技ODM的电路板,很多外围设备都与Altera提供的电路板不一样,所以很多Altera手册中范例都无法执行,必须要有自己从硬件到软件建立系统的能力,将来才有办法将Altera 提供的范例移植到DE2-115上执行并做到最佳化。 三、设计内容” 1、SOPC Builder硬件建立 SOPC Builder是在Quartus II里的SOPC Builder进行的,先建立工程在SOPC Builder里添加硬件,包括CPU,PLL,onchip_memory,SSRAM,SDRAM Tristate Bridge,Flash,JTAG UART,UART,Timer System ID 2、Quartus II硬件处理 硬件会自动建立一个顶层模块,通过建一个原理图来对对应的硬件进行输入输出的添加,再锁定引脚,编译工程,硬件下载。 3、Nios II DE2嵌入软件编写 在Nios II里建立工程,选择相应的模块,编写需要嵌入的软件,添加缺少的头文件对应的宏定义,编译工程,进行软件下载,在观察结果。 四、设计步骤 1、打开Quartus II新建工程

基于EWB软件的数字时钟设计

基于EWB软件的数字时钟设计 一、引言 数字钟是指利用电子线路构成的计时器。数字钟应能达到的基础功能为计时并显示时、分、秒,同时还能进行时间调整;可增加附加功能如下:整点报时、闹钟、年月日功能等。本文介绍、记录了基于EWB设计所需功能数字钟电路的方案及过程。从设计思路到芯片选择,通过软件仿真,一步步调试、完善。本数字钟具有基础功能,调试运行成功。 二、设计要求 ●设计秒、分、时及计数器级联; ●校时、整点报时(从50秒开始绿灯闪烁提示,整点时红灯闪); ●闹钟功能; ●年、月、日设计。 三、设计方案 四、基本原理及具体设计 (一)、数字钟系统构成 1、数字钟的构成:计数器、显示器 2、数字钟的时、分、秒实际上就是由一个24进制计数器(00-23),两个60 进制计数器(00-59)级联构成。设计数字钟实际上就是计数器的级联。

3、60进制计数器的设计 4、24进制计数器的设计 5、计数器的级联设计 (二)、芯片选型 由于24进制、60进制计数器均由集成计数器级联构成,且都包含有基本的十进制计数器,从设计简便考虑,芯片选择同步十进制计数器74160。(三)、计数器电路 计数器级联时的时钟构成方式采用同步时钟。如下图: 六十进制 二十四进制

级联 由于非门会使CLK信号翻转,从而导致了分或者时是从一开始计数的,所以应将与非门拆成与门与非门,然后从与门直接接到下一级的CLK。 (四)、校时电路 校时电路是通过一个单刀双掷开关实现的。开关的一边是正常的进位电路,即将与门与下一级的CLK直接相连,最为下一级的进位,开关的另外一边的接出入的CLK信号,可以通过CLK信号直接对分、时进行校对。具体电路图如下:

数字钟课程设计(万能模板)

单片机课程设计实验报告课设名称:电子时钟 1.1 设计背景 随着科学技术的发展和电子技术产业结构调整,单片机开始迅速发展,由于家用电器逐渐普及,市场对于智能时钟控制系统的需求也越来越大。近些年,人们对数字钟的要求也越来越高,传统的时钟已不能满足人们的需求。多功能数字钟不管在性能还是在样式上都发生了质的变化,有电子闹钟、数字闹钟等等。由单片机作为数字钟的核心控制器,可以通过它的时钟信号进行计时实现计时功能,将其时间数据经单片机输出,利用显示器显示出来 1.2 课程设计目的 通过《单片机原理与应用》课程设计,使学生掌握单片机及其扩展系统设计的方法和设计原则及相应的硬件调试的方法。进一步加深单片机及其扩展系统设计和应用的理解 1.3 设计要求 1、主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成 3、译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码,通过六位LED七段显示器显示出来 二、总体方案设计 2.1 电路的总体原理框图 根据以上的电子时钟的设计要求可以分为以下的几个硬件电路模块:单片机模块、数码显示模块与按键模块,模块之间的关系图如下面得方框电路图1所示 单片机 晶振 数码管显示 时间调整器 2.5 总体方案介绍 2.5.1 计时方案 利用STC89C52单片机内部的定时/计数器进行中断时,配合软件延时实现时、分、秒的计时。该方案节省硬件成本,且能使读者在定时/计数器的使用、中断及程序设计方面得到锻炼与提高,对单片机的指令系统能有更深入的了解,从而对学好单片机技术这门课程起到一定的作用。 2.5.2 控制方案

毕业设计论文-数字钟设计

数字钟设计 院系电子信息工程学院专业电子信息工程班级 1 姓名马梦珂

摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,已得到广泛的使用。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。 数字钟就是由电子电路构成的计时器,是一个将“时”,“分”,“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应该该有校时功能和报时,整体清零等附加功能。主电路系统由秒信号发生器,时、分、秒计时器,译码器及显示器,校时电路,整体清零电路,整点报时电路组成。秒信号发生器是整个系统的时基信号,它直接决定计时系统的精度,一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,发出一个“时脉冲”信号,该信号将被送到“时计数器”,“时计数器”采用24进制计时器,可实现一天24小时的累计, 本课题利用了单片机的数码管和定时器相关知识,采用AT89C51单片机子控制核心,结合LED数码管实现时分秒的显示。硬件电路设计主要包括中央处理单元电路,键盘扫描电路。软件程序则采用VC语言实现。本设计实现了显示时间、调整时间等功能,达到了设计的目的和要求。并在Proteus软件上进行了仿真和调试。 关键词:计时器,计数,译码,校时,数字时钟,单片机,仿真调试

目录 摘要 ............................................................................................................... I 目录 ............................................................................................................ III 1 引言 ............................................................................ 错误!未定义书签。 1.1 研究背景及意义 (1) 1.2 国内外研究现状 (1) 2 硬件设计 (1) 2.1 元件组成 (1) 2.2 电路组成...................................................................... 错误!未定义书签。 3 软件设计 (4) 3.1 电路原理图设计 (6) 3.2 源程序 (7) 4 系统调试与实验 (11) 5 总结 (12) 参考文献 (12)

SOPC技术课程设计报告书.

赣南师院 物理与电子信息学院SOPC技术课程设计报告书 专业班级:09电信本 学生姓名:胡雯莹 学号:090802054 指导教师:管立新 设计时间:2011.12.30

基于SOPC技术实现数字闹钟 一、课题简介 SOPC技术是美国Altrea公司于2000年最早提出的,并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC,与ASIC的SOC解决方案相比,SOPC系统及其开发技术具有更多的特色,构成SOPC的方案有多种途径,我们主要用到的是:基于FPGA嵌入IP硬核的SOPC 系统 1.基于FPGA嵌入IP硬核的SOPC系统 即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM 的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能,但为了使系统更为灵活完备,功能更为强大,对更多任务的完成具有更好的适应性,通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外,还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗,而降低系统的可靠性。但是如果将ARM或其他知识产权核,以硬核方式植入FPGA中,利用FPGA中的可编程逻辑资源和IP软核,直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块,就能很好地解决这些问题。 2.基于FPGA嵌入IP软核的SOPC系统 这种SOPC系统是指在FPGA中植入软核处理器,如:NIOS II核等。用户可以根据设计的要求,利用相应的EDA工具,对NIOS II及其外围设备进行构建,使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。 二、数字闹钟的工作原理及设计过程 1、工作原理

EWB数字钟实验报告

EWB数字钟实验报告 一、利用EWB设计用于秒计数和分计数的60进制(00-59)计数器,用于时计数的24进 制(00-23)计数器和用于星期计数的7进制(1-7)计数器。 1.60进制计数器 电路截图 工作原理:选用两片74160芯片,左边一片为显示个位,右边一片为显示十位。当两片芯片同时计数到“60”时,转换为二进制为0110,000。控制CLR’端置0。 2.24进制计数器 电路截图

工作原理:选用两片74160芯片,左边一片为显示个位,右边一片为显示十位。当两片芯片同时计数到“24”时,转换为二进制为0010,0100。控制CLR’端置0。 3.7进制计数器 电路截图 工作原理:选用一片74160,当计数器数字为“7”即二进制为0111时,控制LOAD’端。LED显示1~7。. 二、.利用EWB设计具有秒、分、时、星期显示功能的基本数字钟。 电路截图

工作原理:本数字钟由一个七进制计数器、一个二十四进制计数器、两个六十进制计数器构成。七进制计数器显示星期、二十四进制计数器显示小时、两个六十进制计数器分别显示分和秒。秒进位分的原理是:当秒走到“59”时,控制分控计数器的时钟端,输入一个脉冲信号,即分显示一个脉冲。分进位小时同理。小时向星期进位的原理是:当小时走到“23”时,控制星期计数器的时钟端,输入一个脉冲信号,即星期显示一个脉冲。 三、利用EWB设计具有秒、分、时、星期显示功能,能够对分和时进行校准,具有整点报时功能的改进型数字钟。 电路截图(分、时校准电路) 工作原理:分别用两个开关控制两个计数器的时钟端,一端正常接上秒计数器的发出的信号脉冲,为正常工作状态,另一端接秒的时钟信号发生源。当需要调时时,按下开关,即计数器的时钟端接秒计数器的发出的信号脉冲,当走到要调到时间再次按下开关,即恢复到正常工作状态。 电路截图(整点报时功能)

数字电子钟课程设计实验报告

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计任务书2016/2017 学年第一学期 学生姓名:张涛学号: 李子鹏学号: 课程设计题目:数字电子钟的设计 起迄日期:2017年1月4日~2017年7月10日 课程设计地点:科学楼 指导教师:姚爱琴 2017年月日 课程设计任务书

中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计开题报告2016/2017 学年第一学期 题目:数字电子钟的设计 学生姓名:张涛学号: 李子鹏学号:

指导教师:姚爱琴 2017 年 1 月 6 日 中北大学 信息与通信工程学院 通信工程专业 《电子线路及系统》课程设计说明书2016/2017 学年第二学期 题目:数字电子钟的设计 学生姓名:张涛学号: 李子鹏学号: 指导教师:姚爱琴 2017 年月日

目录 1 引言 (6) 2 数字电子钟设计方案 (6) 2.1 数字计时器的设计思想 (6) 2.2数字电路设计及元器件参数选择 (6) 2.2.2 时、分、秒计数器 (7) 2.2.3 计数显示电路 (8) 2.2.5 整点报时电路 (10) 2.2.6 总体电路 (10) 2.3 安装与调试 (11) 2.3.1 数字电子钟PCB图 (11) 3 设计单元原理说明 (11) 3.1 555定时器原理 (12) 3.2 计数器原理 (12) 3.3 译码和数码显示电路原理 (12) 3.4 校时电路原理 (12) 4 心得与体会 (12) 1 引言 数字钟是一种用数字电子技术实现时,分,秒计时的装置,具有较高的准确性和直观性等各方面的优势,而得到广泛的应用。此次设计数字电子钟是为了了解数字钟的原理,在设计数字电子钟的过程中,用数字电子技术的理论和制作实践相结合,进一步加深数字电子技术课程知识的理解和应用,同时学会使用Multisim电子设计软件。 2数字电子钟设计方案 2.1 数字计时器的设计思想 要想构成数字钟,首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高,因此,需要进行分频,使得高频脉冲信号变成适合于计时的低频脉冲信号,即“秒脉冲信号”(频率为1Hz)。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是:60秒=1分,60分=1小时,24小时=1天,就需要分别设计60进制,24进制计数器,并发出驱动信号。各计数器输出信号经译码器、驱动器到数字显示器,是“时”、“分”、“秒”得以数字显示出来。 值得注意的是:任何记时装置都有误差,因此应考虑校准时间电路。校时电路一般

基于单片机的电子钟设计方案毕业论文。。.doc

基于单片机的电子时钟设计 摘要 20 世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越快。 现代生活的人们越来越重视起了时间观念,可以说是时间和金钱划上了等号。对于那些对时间把握非常严格和准确的人或事来说,时间的不准确会带来非常大的麻烦,所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。数码管显示的时间简单明了而且读数快、时间准确显示到秒。而机械式的依赖于晶体震荡器,可能会导致误差。 数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、稳定度远远超过老式机械钟。在这次设计中,我们采用LED数码管显示时、分、秒,以24 小时计时方式,根据数码管动态显示原理来进行显示,用 12MHz的晶振产生振荡脉冲,定时 器计数。在此次设计中,电路具有显示时间的其本功能,还可以实现对时间的调整。数字 钟是其小巧,价格低廉,走时精度高,使用方便,功能多,便于集成化而受广大消费的喜爱,因此得到了广泛的使用。 关键字:数字电子钟单片机 数字电子钟的背景 20世纪末,电子技术获得了飞速的发展,在其推动下,现代电子产品几乎渗透了社会的各 个领域,有力地推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产 品性能进一步提高,产品更新换代的节奏也越来越快。时间对人们来说总是那么宝贵,工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情,当事情不是很重要的时候,这种遗忘无伤大雅。但是,一旦重要事情,一时的耽误可能酿成大祸。 目前,单片机正朝着高性能和多品种方向发展趋势将是进一步向着 CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路内装化等几个方面发展。下面是单片机的主要发 展趋势。单片机应用的重要意义还在于,它从根本上改变了传统的控制系统设计思想和设计方 法。从前必须由模拟电路或数字电路实现的大部分功能,现在已能用单片机通过软件方法

数字电子技术课程设计,数字钟的设计

武汉理工大学《数字电子技术》课程设计说明书 目录 1绪论-----------------------------------------------------------------------------------------1 2设计方案概述-------------------------------------------------------------------------2 2.1系统设计思路与总体方案---------------------------------------------------------------2 2.2总体工作过程------------------------------------------------------------------------------2 2.3各功能块的划分和组成------------------------------------------------------------------3 3单元电路设计与分析--------------------------------------------------------------3 3.1秒信号的发生电路------------------------------------------------------------------------3 3.2时、分、秒计数电路---------------------------------------------------------------------4 3.2.1秒部分-----------------------------------------------------------------------------------5 3.2.2分部分-----------------------------------------------------------------------------------5 3.2.3时部分-----------------------------------------------------------------------------------6 3.3校正时、分电路---------------------------------------------------------------------------7 3.3.1校分电路--------------------------------------------------------------------------------7 3.3.2校时电路--------------------------------------------------------------------------------8 3.4整点报时电路------------------------------------------------------------------------------8 3.5闹钟功能电路------------------------------------------------------------------------------9 5电路的调试与仿真-----------------------------------------------------------------9 4总体电路原理图---------------------------------------------------------------------11 6元器件清单-----------------------------------------------------------------------------12 7设计体会及心得---------------------------------------------------------------------12 参考文献------------------------------------------------------------------------------------14

技术课程设计基于SOPC技术实现数字闹钟

赣南师院 物理与电子信息学院 SOPC技术课程设计报告书 专业班级:09电信本 学生姓名:胡雯莹 学号:090802054 指导教师:管立新 设计时间:2011.12.30 基于SOPC技术实现数字闹钟 一、课题简介 SOPC技术是美国Altrea公司于2000年最早提出的,并同时推出了相应的开发软件Quartus II。SOPC是基于FPGA解决方案的SOC,与ASIC的SOC解决方案相比,SOPC系统及其开发技术具有更多的特色,构成SOPC的方案有多种途径,我们主要用到的是:基于FPGA嵌入IP硬核的SOPC 系统 1.基于FPGA嵌入IP硬核的SOPC系统 即在FPGA中预先植入嵌入式系统处理器。目前最为常用的嵌入式系统大多采用了含有ARM

的32位知识产权处理器核的器件。尽管由这些器件构成的嵌入式系统有很强的功能,但为了使系统更为灵活完备,功能更为强大,对更多任务的完成具有更好的适应性,通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。如除配置常规的SRAM、DRAM、Flash外,还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。这样会增加整个系统的体积、功耗,而降低系统的可靠性。但是如果将ARM或其他知识产权核,以硬核方式植入FPGA中,利用FPGA中的可编程逻辑资源和IP软核,直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块,就能很好地解决这些问题。 2.基于FPGA嵌入IP软核的SOPC系统 这种SOPC系统是指在FPGA中植入软核处理器,如:NIOS II核等。用户可以根据设计的要求,利用相应的EDA工具,对NIOS II及其外围设备进行构建,使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。 二、数字闹钟的工作原理及设计过程 1、工作原理 数字闹钟组成结构 数字闹钟一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成。 1.1 振荡器 振荡器是数字电子钟的核心,其作用是产生一个频率标准,即时间标准信号,然后再由分频器生成秒脉冲,所以,振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度,为产生稳定的时间标准信号,一般采用石英晶体振荡器。从数字电子钟的精度考虑,振荡频率越高记数精度越高。

EWB仿真设计

基于EWB的数字电路仿真和设计 ――编码器和译码器部分 前言 在当今电子设计领域,EWB设计和仿真是一个十分重要的设计环节。在众多的设计和仿真软件中,EWB以其强大的仿真设计应用功能,在各高校电信类专业电子电路的仿真和设计中得到了较广泛的应用。EWB及其相关库包的应用对提高学生的仿真设计能力,更新设计理念有较大的好处。 EWB最突出的特点是用户界面友好,各类器件和集成芯片丰富,尤其是其直观的虚拟仪表是EWB的一大特色。EWB包含的虚拟仪表有:示波器,万用表,函数发生器,波特图图示仪,失真度分析仪,频谱分析仪,逻辑分析仪,网络分析仪等。而通常一个普通实验室是无法完全提供这些设备的。这些仪器的使用使仿真分析的操作更符合平时实验的习惯。 本次毕业设计主要是应用EWB软件来进行设计和仿真编码器以及译码器的工作原理、基本应用电路等,并硬件实验调试通过,通过仿真和硬件实验进行结果分析对比。

1 EWB的简介 EWB是一种电子电路计算机仿真软件,它被称为电子设计工作平 台或虚拟电子实验室,英文全称为Electronics Workbench。EWB是 加拿大Interactive Image Technologies公司与1988年开发的,自 发布以来,已经有35个国家、10种语言的人在使用。EWB以SPICE3F5 为软件核心,增强了其在数字及模拟混合信号方面的仿真功能。 1.1 EWB的软件界面简介 1. EWB的主窗口 图1

2.元件库栏 图2 2.信号源库 图3 3.基本器件库 图4 5.二极管库 指示 图5

6.仪器库 图6 1.2 EWB的基本操作方法 1.Electronics Workbench 基本操作方法介绍 其他操作方法相对简单,下面就常用的仪器举例说明: 1)数字多用表 数字多用表的量程可以自动调整。下图是其图标和面板。 其电压、 图7 电流档的内阻,电阻档的电流和分贝档的标准电压值都可以任意设置。从打开的面板上选Setting 按钮可以设置其参数。 2)示波器 示波器为双踪模拟式,其图标和面板如下图所示。

南京理工大学毕业论文模板

南京理工大学 毕业设计(论文)开题报告 学生姓名:学号: 专业: 设计(论文)题目: 指导教师: 年月日

毕业设计(论文)开题报告 1.结合毕业设计(论文)课题情况,根据所查阅的文献资料,每人撰写2000字左右的文献综述: 文献综述 时间对人们来说可说是越来越宝贵,在快节奏的生活中,人们往往忘记了时间,一旦遇到重要的事情而忘记了时间,这将会带来很大的损失。 时钟的数字化给人们带来了极大的方便。其广泛用于个人家庭、车站、码头、办公室等公共场所,已成为人们日常生活中不可少的必需品。与传统机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,节省了电能。 在众多时钟设计可选方案中,可以利用中小规模集成电路设计,可以利用专用的时钟芯片设计,也可以利用单片机进行设计,各有特点。其中,单片机凭借其体积小、重量轻、抗干扰能力强,以及灵活性、可靠性好和其很高的性价比这些优点已经渗入到人们工作和生活的各个角落,有力地推动了各行业的技术改造和产品的更新换代,前景广阔。而且数字钟又具备单片机最小系统的基本组成,对于我们了解单片机也有很大的帮助。 20世纪末,电子技术获得了飞速的发展,在其推动下,现在电子产品几乎渗透了社会的各个领域,有力的推动了社会生产力的发展和社会信息化程度的提高,同时也使现代电子产品性能进一步提高,产品更新换代的节奏也越来越快。随着现在社会的快速发展,国内外已有多种数字钟设计成果。其中使用单片机设计的数字钟功能强大,界面友好,更好的满足了人们对它的智能化要求。 利用VHDL硬件描述语言设计的多功能数字钟的思路和技巧。在MAX+PLUSII开发环境中编译和仿真了所设计的程序,并在可编程逻辑器件上下载验证。 (《基于VHDL的多功能数字钟的设计》樊永宁等工矿自动化 2006年 03期) 采用低成本数字集成电路LM8569及配套的LED(发光二极管)显示器组成的家用数字钟,采用双电源供电,具有电路简单、价格低廉、精确度高、性能可靠、功能多以及适用性强等特点。(《用LM8569制作数字钟》樊永宁等工矿自动化 2006年03期) 以AT89C51 为中心控制单元,采用汇编语言编程,设计一个用6位数码管显示时、分、秒的时钟。该时钟可实现时间显示、时间调整、闹钟设置、整点报时和省电等多种功能,具有制作简单、调整方便、稳定性好、便于扩展等特点。经实践制作、调试,证明设计可靠、方案可行。 (《基于AT89C2051的多功能时钟设计》刘文霞等《现代电子技术》2008 年第18 期总第281期)

数字钟课程设计实验报告

《电子技术课程设计报告》 教学院:电气与电子信息工程学院 专业班级: xx级电子信息工程(x)班 学号: xxxxxxxxxxxx 学生:坏水 指导教师: xxxxxxxxxxxx 时间: 2011.10.10~10.23 地点:电子技术实验室

课程设计成绩评定表

电子技术课程设计任务书 2011~2012学年第一学期 学生:坏水专业班级: xx电信本x班 指导教师: xxxxxxxxx 工作部门:电气与电子信息工程学院 一、课程设计题目:多功能数字钟电路的设计/直流稳压电源的设计 二、课程设计容(含技术指标): ①拟定多功能数字钟和直流稳压电源的组成框图,要求实现电路的基本功能, 使用的器件少,成本低; ②画出数字钟和直流稳压电源的主体电路逻辑图; ③测试多功能数字钟的逻辑功能,同时满足基本功能与扩展功能的要求; ④设计并安装各单元电路,要求布线整齐、美观,便于级联与调试; 三、进度安排 四、基本要求 1.基本功能:要求设计出+5V的直流稳压电源。数字钟要求以数字形式显示时、分、秒的时间。小时计数器的计时要求为“12翻1”,要求具有手动校时功能。

2.扩展功能:定时控制,其时间自定;仿广播电台正点报时,自动报整点时数或触摸报整点时数(主要体现在理论知识上进行电路设计)。 (一)实训题目:直流稳压电源和多功能数字钟。 (二)实训目的: 1、巩固和加深学生对模拟电子技术,数字逻辑电路等课程基本知识的理解,综 合运用课程中所学到的理论知识去独立完成一个实际课题。 2、根据课程需要,通过查阅手册和文献资料,培养学生独立分析和解决实际问 题的能力。 3、通过电路方案的分析、论证和比较,设计计算和选用元气件,通过电路组装, 调试和检测环节,掌握电路的分析方法和设计方法。 4、熟用常用电子元气件的类型和特性,并掌握合理选用原则。 5、掌握电路图、PCB图的设计方法,学会电路的安装与调试。 6、掌握常用仪器、仪表的正确使用方法,学会电路整机指标的测试方法。(三)实训要求 1、数字钟的功能要求:准确计时,以数字形式显示时、分、秒的时间,小时时 要求为“12翻1”,分和秒的计时要求为60进位,要有校正时间电路。 2、直流稳压电源的功能要求:输入220V交流电压,输出+5V直流电压。 一、整体方案原理框图 1、直流稳压电源 直流稳压电源主要包括4个部分,电源变压器,整流电路,滤波器,稳压电路。 2、数字钟 设计框图

期末sopc课题设计之 电梯

一.设计目的 本课程的授课对象是电子信息工程专业本科生,是电子类专业的一门重要的实践课程,是理论与实践相结合的重要环节。本课程作为《SOPC技术与应用》的后续实践课程,有助于增强学生对SOPC技术的理解,掌握SOPC设计方法及调试能力,为今后从事现代电路设计与调试工作打下扎实的基础。 二.设计内容 我这次实验设计的题目是:电梯控制器设计 设计一个三层楼自动电梯控制器,电梯内有三个输入按钮响应用户的上下楼层请求,并有七段数码管显示电梯当前所在楼层位置;在每层电梯入口处设有请求按钮开关,指示用户的上或下的请求。由LED灯显示电梯的上下运动情况和关门信息。电梯工作过程共有6种状态:等待、上升、下降、开门、关门和停止状态。一般情况下,电梯工作起始点是第一层,起始状态是等待状态,启动条件是收到上升请求。电梯每上升或下降一层的时间假定为5秒,可通过7段数码管显示电梯的运行时间。 控制电路应能记忆所有楼层请求信号,并按方向优先控制规则依次响应:运行过程中先响应最早的请求,再响应后续的请求。如果无请求则停留当前层。如果有两个同时请求信号,则判断请求信号离当前层的距离,距离近的请求先响应,再响应较远的请求。每个请求信号保留至执行后清除。 输入输出界面: 输入:8个开关SW 输出:2位7段码,4个LEDG灯 8个开关SW从右到左为:SW0~SW7;功能在不同模式下定义不同: SW0:复位电梯工作状态,即楼层设置为1楼,而且状态为等待; SW1:1楼电梯入口处请求“上”的按钮; SW2,SW3:2楼电梯入口处请求“上”和“下”的按钮; SW4:3楼电梯入口处请求“下”的按钮; SW5~SW7:分部是电梯内部的输入按钮“1”,“2”和“3”。 2位7段码分别是HEX0和HEX1。 HEX0:表示当前电梯所在的楼层; HEX1:表示电梯上升的时间(假设电梯上升1层所用的时间为5秒)。

数字钟EWB

时分秒计数器、校时电路、报时电路以及闹铃电路。 图1 数字钟原理框图 2.对于各个部分而言 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲,所以要设置标准时间源。 数字钟计时周期是24,因此必须设置24计数器,秒、分、时由七段数码管显示。 为使数字钟走时与标准时间一致,校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。 3.各独立功能部件的设计 振荡器 振荡器是计时器的核心,其作用是产生一个标准频率的脉冲信号。振荡频率的精度和稳定度决定了数字钟的质量。图2采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ,周期T=1/fS=1ms。 附555定时器的功能表 输入输出 阀值输入(v11)触发输入(v12)复位(RD)输出(VO)发电管T ×× 0 0 导通 <2/3VCC <1/3VCC 1 1 截止 >2/3VCC >1/3VCC 1 0 导通 <2/3VCC >1/3VCC 1 不变不变 图2 (2)秒计时器(60进制)

获得秒脉冲信号后,可根据60秒为一分,60分为一小时,24时为一个 计数周期的计数规则,分别确定秒,分,时的计数器。由于秒和分的显示都为60进制,因此他们可有两级十进制计数器组成,其中秒和分的个位为十进数器,十位为六进制计数器,可利用两片74160集成电路来实现。74160和74161一样,具有相同的逻辑符号,引脚图和功能表,各引脚图的功能和用法也相同。所不同的仅在于74160是十进制,而74161是十六进制。 用6片74160构成秒计时器、分计时器、时计时器。 芯片1、2构成秒计时器,74160为10进制,因为秒的十位为六进制,所以要改变进制就要进行改造,芯片2的QD Qc QB QA当输出为0110时,与非门输出为0,清零端使芯片清零。芯片3、4构成分计时器,原理和秒计时器一样。 芯片5、6构成时计时器,由于时为24进制,所以,当芯片5的QB为1并且芯片6的Qc 为1时此时应让芯片强制清零。所以连接一个与非门,在这个条件成立时,与非门的输出将使芯片强制清零 (3)时间校对电路

数字钟课程设计

摘要本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号,然后去触发蜂鸣器实现报时。 数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出;用控制电路和调节开关对LED显示的时间进行调节,以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等,构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路,可以实现:计时、显示,时、分校时,整点报时等功能。 关键字:数字时钟,振荡器,计数器,报时电路

目录 1 绪论 0 1.1课题描述 0 1.2设计任务与要求 0 1.3基本工作原理及框图 (1) 2 相关元器件及各部分电路设计 (2) 2.1相关主要元器件清单 (2) 2.2 六十进制“秒”计数器设计 (3) 2.3 六十进制“分”计数器设计 (4) 2.4 二十四进制计数器设计 (4) 2.5 秒脉冲电路设计 (5) 2.6整点报时电路设计 (6) 3 总体电路图 (7) 总结 (8)

基于单片机的数字钟的设计毕业论文

基于单片机的数字钟的设计毕业论文

永城职业学院 毕业论文 论文题目:基于单片机的数字钟的设计 专业:机电一体化 班级:机电134 学号:2013124025 学生姓名:孙洋洋 指导教师:李梦瑶 2015年10月 16 日

目录 1、设计总体方案 (3) 1.1电子钟的工作原理 (3) 2、主要器件介绍及功能实现 (4) 2.1 AT89C52单片机 (4) 2.2 1602LCD液晶显示 (7) 2.3 计时功能的实现 (9) 2.3.1定时方法 (9) 2.3.2 定时/计数器的定时和计数功能 (10) 3、硬件电路 (10) 3.1上电复位电路 (10) 3.2时钟系统 (11) 3.3按键电路 (11) 3.4电子时钟原理图 (12) 3.5 硬件调试 (12) 4、软件设计 (13) 4.1 程序流程图 (13) 4.1.1编辑软件(Keil uVision2) (14) 4.2生成代码文件 (14) 4.3 软件调试 (15) 4.3.1程序的仿真Proteue ISIS软件: (15) 4.3.2 具体步骤: (16) 5.结论 (17) 6.参考文献 (18)

摘要 该文主要论述如何使用89S51型号的单片机来设计一个数字电子时钟。 该设计是利用单片机原理,以AT89S51芯片为主要控制器。通过用Keil C51软件编程仿真,再通过protues软件进行硬件仿真,设计制作一个多功能数字电子时钟的硬件电路。其中通过单片机扩展的1602LCD显示器用来显示秒、分、时计数单元中的值。整个设计过程包括两大部分:软件部分和硬件部分。以单片机AT89S51芯片为核心,加上一定的外围电路、1602LCD显示器和键盘控制器组成。 该电子时钟系统主要由时钟模块、液晶显示模块以及键盘控制模块。液晶显示模块能够准确显示时间(显示格式为时:分:秒(24小时制)),键盘控制模块可方便进行时间调整,时钟模块主要控制时间的显示由二十四进制电路与六十进制电路组成。电路的设计以硬件和软件为指导思想,通过软件编程来实现模拟电路的设计。 用单片机AT89S51为主要功能模块,采用1602LCD输出显示时间,用按钮做开关,软件计时、调试,辅助必要的电路,实现高效、准确的数字电子时钟系统。该数字电子时钟具有电路简单明了,系统稳定性高等优势,,成本低,维护方便、调试简便、具有广泛的市场前景。 关键词:单片机、AT89S5芯片、1602LCD、动态扫描

相关主题
相关文档 最新文档