现场可编程门阵列应用
．ＦＰＧＡＡｐｐｌｉｃａｔｉｏｎｓ
《电气自动化｝２００７年第２９卷第２期
基于此，运用自顶向
下的设计方法，完成上述
ＦＰＧＡ的结构和功能描
述。图３是本系统的
Ｖｅｒｉｌｏｇ文件结构，其中
ＦＰＧＡ．ｖ是顶层模块，实
现３个一级子模块的相
互连接。ＡＤＣＣｔｒｌ．ｖ控制
ＡＤＣ的ＡＤ转换时序，将
４路模拟信号的实时转
换结果存储到ＳＲＡＭｌ
中。ＲＡＭ２ｉｆ．ｖ控制实现
采集数据在ＳＲＡＭ２、图７ＳＲＡＭ２向ＩｎＷｒＲＡＭ传送数据的仿真波形
ＳＲＡＭｌ和内部ＩｎｔｅｒＲＡＭ之间的可靠传输。ＤＳＰｉｆＣｔｒｌ．ｖ实
现ＤＳＰ对ＦＰＧＡ的读写访问。
３．２ＡＤＣＣｔｒｌ设计
在ＦＰＧＡ内部，ＡＤＣＣｔｒｌ．ｖ模块及其周围模块连接如
图４所示。
ＤＳＰ通过ＤＳＰｉｆＣｔｒｌ模块来设置ＡＤＣ的采样频率，该
采样频率通过ＡＤＦｒｅＣｌａｓｓ［７：０］传递给ＡＤＣＣｔｄ模块。ＡＤ．
ＣＣｔＨ模块根据这个采样频率来控制ＡＤＣ的启动转换信
号ｎＣＮＶＳＴ，从而实现采样频率的可调。同时ＡＤＣＣｔｒｌ通过
控制ＡＤＡ０和ＡＤＡｎＢ两个信号来选择ＩｎＡｌ、ＩｎＡ２、ＩｎＢｌ和
ＩｎＢ２中的一路模拟信号进行ＡＤ转换。通过对信号ＡＤ．
Ｂｕｓｙ和ＡＤｎＥＯＣ的检测，ＦＰＧＡ可以判断ＡＤ转换是否结
束，进而控制ＳＲＡＭｌ的左端口实现转换结果的可靠存储。
图５所示的就是ＡＤＣＣｔｒｌ的时序示意图。其中ＡＤＳｔａｇｅ、
ＷＲ＿ＲＡＭｌ和ＣｈａｎＮｏ都是ＡＤＣＣｔｒｌ的内部信号。ＡＤＳｔａｔｅ
控制每一次ＡＤＣ转换的时间长度，ＣｈａｎＮｏ表明当前正在
对那一路ＡＤ信号进行控制。ＷＲ＿ＲＡＭｌ是对ＳＲＡＭｌ进行写操作的信号。整个４路信号的控制过程循环往复，从而实现了４路模拟信号的实时采集、转换与存储。
当ＡＤＣＣｔｒｌ检测到启动传递信号ＳｔａｒｔＴｒ的上升沿后，便采用流水线的传递方式在每个时钟的上升沿从ＳＲＡＭｌ的左端口读出数据，并通过ＲＡＭ２ｉｆ模块传送到ＳＲＡＭ２的右端口上去。
３．３ＲＡＭ２ｉｆ的实现
围８ＤＳＰＭＣＵｉｆＣｔｒｌ的端口及其与其它模块的连接图９ＦＰＧＡ与ＤＳＰ的读写接口仿真波形
图６所展示的是ＲＡＭ２ｉＬｖ模块的输入输出端口及相关外设、ＦＰＧＡ内部其它模块的连接。
ＲＡＭ２ｉｆ根据ＡＤＣＣｔｄ模块发送的同步信号ＲＡＭ２Ｓｙｎｃ把数据ＴｒａｎｓＤａｔａ【１５：Ｏ】通过ＳＲＡＭ２的右端口存入ＳＲＡＭ２中。当４路信号共８１９２个数据全部传送到ＳＲＡＭ２后，ＤＳＰｉｆＣｔｒｌ通过检测状态信号ｉｎＤＡｔｒａｎｓ对ＤＳＰ产生一个中断。ＤＳＰ的相应中断服务程序便通过ＳＲＡＭ２的左端口把传送到ＳＲＡＭ２中的数据读进ＤＳＰ进行处理。
当ＤＳＰ处理完数据后又把处理结果存人ＳＲＡＭ２中，并通过设置ＳｔａｒｔＤＡ、ＳｔａｒｔＭＣＵ来启动ＲＡＭ２ｉｆ把结果数据传送到ＩｎｔｅｒＲＡＭ中。其传送过程时序如图７所示。其中ＴｒａｎｓＣｈａｎ表示的是当前要传输的数据是第几路数据，ＯｆｆｓｅｔＡｄｄｒ表示的是当前要传输的数据是第ＴｒａｎｓＣｈａｎ路数据中的第几个数据。ＲＡＭ２ＲＡｄｄｒ根据ＴｒａｎｓＣｈａｎ和ＯｆｆｓｅｔＡｄｄｒ计算出该数据在ＳＲＡＭ２中的实际地址并进行读取。
ＥｌｅｃｔｒｉｃａＡｕｔｏｍａｔｉｏｎ５
１
《电气自动化）２００７年第２９卷第２期现场可编程门阵列应用
．ＦＰＧＡＡｐｐｌｉｃａｔｉｏｎｓ
３．４ＤＳＰｉｆＣｔｒｌ的实现
图８所展示的是ＤＳＰｉｆＣｔｒｌ．ｖ模块的输入
输出端口及其与其它外设和ＦＰＧＡ内部其它
模块的连接。ＤＳＰｉｆＣｔｒｔ通过检测ＤＳＰ的片选、
读写信号可以实现ＤＳＰ对ＦＰＧＡ的访问。
图９是ＤＳＰ对ＦＰＧＡ进行读写操作的仿
真波形。从图中可见，ＤＳＰ先对地址偏移量为
ＯｘＯＢ的寄存器写入ＯｘＯＡ，于是ＦＰＧＡ内部的
寄存器ＲＧｌｌ＝ｄｓｐ的内容变为０ｘＯＡ。然后ＤＳＰ
又对该寄存器进行读操作，于是ＦＰＧＡ与ＤＳＰ
的接口数据线ＤＳＰ＿Ｄａｔａ变为０ｘＯＡ。
通过上述各主要模块的协调工作，整个
系统能够实时的控制数据的采集、存储和传
输。
４系统调试
根据上述设计、仿真，进行系统调试。输
入信号的数据采集与Ａ／Ｄ转换的实际测试
波形如图１０所示。
图１０（ａ）中信号１是启动ＡＤ转换信号
ｎＣＮＶＳＴ（低有效），信号２是ＡＤ工作信号
Ｂｕｓｙ（高有效）。如图所示，ＡＤ转换按一定周
期进行。
图１０（ｂ）中信号１是ＡＤ工作信号Ｂｕｓｙ
（高有效），信号２是ＡＤ转换结束信号ｎＥＯＣ
（低有效）。由于每次启动ＡＤＣ芯片进行ＡＤ转
换可以完成２路信号，因此（ｂ）中的信号２——ｍＥＯｃ在信号１——Ｂｕｓｙ为“高”时两次为“高”。从中可见，每次ＡＤＣ转换需要１．６仙ｓ。整个实际转换过程与图５中的工作时序分析相符，从而在ＦＰＧＡ的控制下准确、稳定地实现了输入信号的不问断实时采集。
图１１所示数据的实时传输过程。图１１（ａ）中信号２是鉴相信号，即为数据由ＳＲＡＭｌ向ＳＲＡＭ２传输的启动信号；信号１（高有效）表示数据传输所需的时间。如图所示，每次由ＳＲＡＭｌ向ＳＲＡＭ２传输２０４８★４个数据的传输时间为２２０斗ｓ。
图１１（ｂ）中信号１是由ＳＲＡＭ２向ＩｎｔｒＲＡＭ传输的启动信号；信号２（高有效）表示数据传输所需的时间。如图所示每次由ＳＲＡＭ２向ＩｎｔｅｒＲＡＭ传输１０２４女４个数据的传输时间为１１０¨ｓ。
由于鉴相信号的最高频率为ｌｋＨｚ，因此要求由ＳＲＡＭｌ向ＳＲＡＭ２传输过程和ＤｓＰ处理数据的过程必须在１ｍｓ内完成。
通过整个系统的联合调试，证明本实时数据采集系统的设计实现方案能够满足系统实时性的要求，系统运行稳定可靠。
５结语?怡）
（ａ）
图１０ＡＤ转换波形
（ｂ）
图１１实时数据传输波形
文中针对生产现场对旋转机械测试系统的实际要求，利用ＦＰＧＡ集成开发软件Ｑｕａｒｔｕｓｌｌ和Ｖｅｒｉｌｏｇ硬件描述语言，采用自顶向下的设计方法，设计实现了实时数据采集系统。在设计中，运用流水线机制，实现了数据的快速搬运和存储；通过严格的同步设计，实现了系统数据处理器ＤＳＰ对ＦＰＧＡ的读写操作。硬件仿真与实际调试结果表明，该实时数据采集系统性能稳定、响应快速，完全满足实时性要求且能够长期稳定的工作，从而为采集测试数据的进一步处理奠定了可靠的技术基础。
参考文献
［１】夏宇闻．复杂数字电路与系统的ＶｅｒｉｌｏｇＨＤＬ设计技术［Ｍ】．北京：北京航空航天大学出版社，１９９９年３月
【２】ＪＢｈａｓｋｅｒ．ＶｅｒｉｌｏｇＨＤＬ硬件描述语言［Ｍ】．北京：机械工业出版社，２００２年１月
［３】任爱锋，初秀琴，常存，孙肖子．基于ＦＰＧＡ的嵌入式系统设计［Ｍ］．西安：西安电子科技大学出版社，２００４年ｌＯ月
［作者简介】冯涛（１９８０一），男，硕士研究生，研究方向为检测与过程控制。
（上接第４８页）
的采样信号与设定值比较，－如果测试时间没有到，则继续进行测试，如果测试时间已到，则显示结果；若测试值大于设定值，则报警显示，若测试值小于设定值则显示结束。在该过程中还可以中断测试并显示结果。
该检测装置的程序流程图如图（２）所示。
４结束语
通过对交流泄漏电流测量的特点，介绍了采用有效值测量的方法，使用ＡＴｍｅｇａ８单片机和可编程的ＡＤ７７０５，使该检测装置有
５２ＥｌｅｃｔｒｉｃａＩＡｕｔｏｍａｔｉｏｎ了很大的变化。在结构上，不需要额外扩展存储器，不需要放大电路，使整个系统结构简化；在软件设计方面，很适合Ｃ语言编程，编写的程序很方便下载，软件调试也方便；在测试精度上也有提高；在省电性，稳定性，抗干扰性及灵活性方面都比５１系列单片机完善。实验证明该方案是可行的，具有实用价值。
参考文献
［１】黄颍玲，吴立安．泄漏电流的概念与测量．安全与电磁兼容，１９９８（３）［２］ＤａｔａｓｈｅｅｔｏｆＡＤ７７０５＿６．ＡｎａｌｏｇＤｅｖｉｃｅｓＩｎｃ．，１９９８
【３】ＤａｔａｓｈｅｅｔｏｆＡｔＭｅｇａ８．Ａｔｍｅｌ
Ｃｏｒｐｏｒａｔｉｏｎ，２００２
基于FPGA的数据采集系统的研究与实现
作者：冯涛， 綦慧， Feng Tao， Qing Hui
作者单位：北京工业大学电子信息与控制工程学院,北京,100022
刊名：
电气自动化
英文刊名：ELECTRICAL AUTOMATION
年，卷(期)：2007,29(2)
参考文献(3条)
1.任爱锋;初秀琴;常存;孙肖子基于FPGA的嵌入式系统设计 2004
2.J Bhasker Verilog HDL硬件描述语言 2002
3.夏宇闻复杂数字电路与系统的VerilogHDL设计技术 1999
本文链接：https://www.doczj.com/doc/7617148334.html,/Periodical_dqzdh200702018.aspx