莆田学院期末考试试卷 （A ）卷
2013 — 2014 学年第 二 学期
课程名称： 数字电子技术 适用年级/专业：12/计算机、计教、电信、通信、测控 试卷类别 开卷（ ） 闭卷（√） 学历层次 本科 考试用时 120分钟
《考生注意：答案要全部抄到答题纸上，做在试卷上不给分》．．．．．．．．．．．．．．．．．．．．．．．．．．．
一、填空题（每空2分，共20分）
1.若用二进制代码对48个字符进行编码，则至少需要 ① 位二进制数。
2.2n 选1数据选择器，它有 ① 位地址码。
3.把JK 触发器转换为T ’触发器的方法是 ① 。
4.集成计数器的级联方式有 ① 和 ② 两种方式。
5.驱动共阴极七段数码管的译码器的输出电平为 ① 有效。
6.利用 ① 法和 ② 法可以改变集成计数器的计数长度。
7.具有两个稳定状态并能接收、保持和输出数据输入端的信号的电路叫 ① 。 8.74LS163的清零端是同步清零，则下图构成 ① 进制计数器。
二、单项选择题（每小题2分，共20分）
1. 将二进制1101.11转换为十六进制数为______。
A ．15.3
B ．12.E
C ．D.C
D ．21.3 2. 逻辑函数)(AB A F ⊕=，欲使1=F ，则AB 取值为______。
A ．00
B ．01
C ．10
D ．11
3. 组合逻辑电路______。
A.一定是用逻辑门构成的
B.一定不是用逻辑门构成的
C.一定是用集成逻辑门构成的
D. A 与C 均可
4. 已知2 个与非门构成的基本RS 触发器，则其输入端的约束条件为______。
A. 1=+D D S R
B. 0=+D D S R
C. 1=D D S R
D. 0=D D S R
5. N 个触发器可以构成最大计数长度（进制数）为______的计数器。
A.N
B.N 2
C.2N
D.2N 6. 同步计数器和异步计数器比较，同步计数器的显著优点是______。
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP 控制 7. 若将D 触发器的D 端连在Q 端上，经100个脉冲后，它的次态Q （t+100）=0，则现态Q （t ）应为______。
A ．0 B. 1 C. 与原状态无关
8. 若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是______。
A ．异或 B. 同或 C. 或非 D. 与非
9. 利用2个3线-8线译码器和一个非门，可以扩展得到1个______译码器。
A ．2-4
B ．4-16
C ．3-8
D ．无法确定
10．用二进制异步计数器从0做加法，计到十进制数178，则最少需要______个触发器。
A ．2
B ．6
C ．7
D ．8
E ．10
三、化简下列函数为最简函数（每小题5分，共15分）
1．用代数法化简：
2．用卡诺图法化简：∑∑+=)14,10,8,7()12,6,4,3,2,0(),,,(d m D C B A F 3．用卡诺图法化简：D BC D C B D AB C B A CD B A Y +?+++= 四、分析与设计：（其中第4小题15分，其他每小题10分，共45分）
1．某逻辑电路输入A 、B 、C 及输出Y 的波形如图所示，试列出真值表，写出输出逻辑表达式，并用门电路实现。
2．分析下图所示时序电路的逻辑功能，设各触发器110==K K ，初始状态为Q = 0，试写出：
（1）状态方程；
（2）列出状态转换表，并画出电路的状态转换图。
3．用十六进制集成计数器74LS161设计一个5进制计数器。
1 1
4．试用一片集成8选1数据选择器CT74LS151和必要的门电路设计一个函数发生器电路，其功能如下表所示。
电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题中文A卷（120分钟）考试形式：闭卷考试日期2007年7月日课程成绩构成：平时20 分，期中20 分，实验0 分，期末60 分 一、填空题（每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（1）电平或者输入信号连接端上。 2、DAC的功能是将（数字）输入成正比地转换成模拟输出。 512 EPROM可存储一个（9 ）输入4输出的真值表。 3、4 4、74X163的RCO输出有效条件是：仅当使能信号（ENT）有效，并且计数器的状态是15。 5、已知二进制原码为( 001101) 2 , 问对应的8-bit的补码为( 00001101)2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（B）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C)只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（D）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（D）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’
电子线路分析与实践2期末复习辅导 2010年10月 练习题 一、填空题 1.(11011)2 =（________）10 2.8421BCD 码的1000相当于十进制的数值 。 3．格雷码特点是任意两个相邻的代码中有_______位二进制数位不同。 4．逻辑函数的反演规则指出，对于任意一个函数F ，如果将式中所有的_________互换，_________互换，_________互换，就得到F 的反函数F 。 5．二极管的单向导电性是外加正向电压时 ，外加反向电压时 。 6．晶体三极管作开关应用时一般工作在输出特性曲线的 饱和 区和 截止 区。 7．TTL 三态门的输出有三种状态：高电平、低电平和 状态。 8. 集 电极开路门的英文缩写为 OC 门，工作时必须外加 和 。 9．一个2线－4线译码器，其输入端的数目与输出端数目相比较，后者较 。 10． 输出n 位代码的二进制编码器，一般有 __________个输入信号端。 11．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。 12．时序逻辑电路的输出不仅与 当前输入状态 有关，而且与 输出的原始状态 有关。 13．与非门构成的基本RS 锁存器的特征方程是 S+ n Q R ，约束条件是 。 14．时序逻辑电路中，按照触发器的状态是否同时发生变化可分为 和 。 15．JK 触发器当J =K =________时，触发器Q n+1=Q n 。 16．用555定时器构成的多谐振荡器，若充放电回路中有电阻、电容，则该多谐振荡器形成的脉冲周期T ___0．7(R1+2R2)C ____。 17．A/D 转换需要经过 采样 、 保持 、 量化 和 编码 四个步骤。 18．根据D/A 转换器分辨率计算方法，4位D/A 转换器的分辨率为 6.7% 。 19．DAC 的转换精度包括 分辨率 和 转换误差 。 20．为使采样输出信号不失真地代表输入模拟信号，采样频率f s 和输入模拟信号的最高频率f i max 的关系是 。 21．在A/D 转换时，将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采样。 22．在A/D 转换中，用二进制码表示指定离散电平的过程称为 量化 。 23．CPLD 的含义是 。 二、选择题 1. 十进制数85转换为二进制数为（ ） A ．1001011 B ．1010011 C ．1100101 D ．1010101 2. 二进制数11011转换为十进制数为（ ） A ．32 B ．27 C ．64 D ．128 4. 8421BCD 码110011．001表示十进制为（ ） A ．33.2 B ．51.0125 C ．63.2 D ．51.2 5．在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10 )57(
标准答案及评分标准 课程名称：数字电路 适用专业（班级）： 课程归属：理工学科部 是否可携带（填写计算器、词典等）：计算器 开卷、闭卷：闭卷 学科部主任： 出卷人： ―――――――――――――――――――――――――――――――――― 一．选择题（每小题2分，共20分） 1．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 2．若输入变量A 、B 全为1时，输出F=1，则其输入与输出的关系是 【 B 】 A.异或 B.同或 C.或非 D.与或 3．在下列逻辑电路中，不是组合逻辑电路的是 【 D 】 A. 译码器 B. 加法器 C. 编码器 D.寄存器 4．一个8选一的数据选择器，其地址输入（选择控制输入）端的个数是 【 C 】 A.4 B.2 C.3 D.16 5．最小项ABCD 的逻辑相邻最小项是 【 A 】 A. ABCD B. ABCD C. ABCD D. ABCD 6．同步计数器和异步计数器比较，同步计数器的最显著优点是 【 A 】 A .工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7．一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【 C 】 A ．4:6 B.1:10 C.4:10 D.2:4 8．组合逻辑电路通常由【 】组合而成。 【 B 】 A.触发器 B.门电路 C.计数器 D.锁存器 9．8线—3线优先编码器的输入为I0—I7 ，当优先级别最高的I7有效时，其输出0 12Y Y Y ??的值是 【 C 】 A.111 B.010 C.000 D.101 10．逻辑表达式A +B C = 【 C 】 A.A+B B. A+C C.（A+B ）（A+C ） D.B+C
武汉大学2014—2015学年度第二学期 《数字电子技术基础》试卷（A） 学号姓名院（系）分数 一、填空题，每空1分(共20分) 1.逻辑函数有多种表达方式，其中的四种为()，()，()和()。 2、(25.7)10=()2=()16。 3、可以实现线与功能的逻辑门电路包括()，()和()。 4、JK触发器若J=K，则可实现()触发器的功能；若J=K，则可实现()触发 器的功能。 5、5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个CP后环形计 数器的并行输出为()，扭环计数器的并行输出为()。 6、128K×16的只读存储器，其寻址地址线数目是()根，字长是()位，字数是 ()，总容量是()。 7、可以实现更大规模逻辑电路的可编程器件主要包括()和()。 8、设四位D/A转换器的满刻度输出电压30V，则输入数字量是1011时的输出模拟 电压为()V。 二、单项选择填空，每空2分(共20分) 1、编码(11111100.11010100)2421对应的十进制数为()。 A．97.64B．86.54C．96.74D．85.74 2、逻辑函数F=A B C ?+且BC=0的卡诺图中，最小项和无关项个数分别为()个。 A．4,2B．3,2C．3,3D．2,4 3、下列说法正确的共有()个。 (1)按制造门电路晶体管的不同，门电路可分为MOS型和双极型； (2)TTL电路相对CMOS电路的特点是速度快，但功耗大； (3)CMOS电路的静态功耗很小，主要是动态功耗； (4)TTL器件驱动CMOS器件主要需要校验灌电流是否满足要求； A．1B．2C．3D．4 4、已知题2.4图中的门电路是74系列的TTL门电路，则电路的输出电平是()。 A．高电平B．高阻C．低电平D．无法判断 5、要将方波脉冲的周期扩展10倍，可采用()。 A．10级施密特触发器B．10位二进制计数器 C．十进制计数器D．10位D/A转换器 第1页共4页6、用4片4K×16的RAM构成4K×16的存储器，扩展后地址空间最高的一片4K×16
- 1 - 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1=；Y 2 ＝ ；Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿ c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
诚信应考,考试作弊将带来严重后果！ 华南理工大学期末考试 《数字电子技术》试卷A 注意事项：1. 考前请将密封线内填写清楚； 2. 所有答案请直接答在试卷上(或答题纸上)； 3．考试形式: 闭卷； 。 题号一二三四总分 得分 评卷人 一. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案 10 题号 123456789 答案 1 A.10000000 B. 000100101000 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与 或表达式 3. 已知函数的反演式为，其 原函数为（）。 A． B ． C． D． 4．对于TTL数字集成电路来说，下列说法那个是错误的： （A）电源电压极性不得接反，其额定值为5V； （B）不使用的输入端接1； （C）输入端可串接电阻，但电阻值不应太大； （D）OC门输出端可以并接。 5．欲将正弦信号转换成与之频率相同的脉冲信号，应用 A.T，触发器 B.施密特触发器
C.A/D转换器 D.移位寄存器 6．下列A/D转换器中转换速度最快的是（）。 A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型 7. 一个含有32768个存储单元的ROM，有8个数据输出端，其地址输入端有（）个。 A. 10 B. 11 C. 12 D. 8 8.如图1-2，在TTL门组成的电路中，与非门的输入电流为I iL≤–1mA?I iH≤20μA。G1输出低电平时输出电流的最大值为I OL(max)=10mA，输出高电平时最大输 出电流为I OH(max)=–0.4mA 。门G1的扇出系数是（）。 A. 1 B. 4 C. 5 D. 10 9.十数制数2006.375转换为二进制数是： A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.011 10. TTL或非门多余输入端的处理是: A. 悬空 B. 接高电平 C. 接低电平 D.接”1” 二.填空题(每小题2分，共20分) 1.CMOS传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将______________。 2. 写出四种逻辑函数的表示方法： _______________________________________________________________; 3.逻辑电路中,高电平用1表示,低电平用0表示,则称为___逻辑; 4. 把JK触发器改成T触发器的方法是_____________。 5.组合逻辑电路是指电路的输出仅由当前的_____________决定。 6.5个地址输入端译码器，其译码输出信号最多应有_____________个。 7.输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做_____________。8．一片ROM有10根地址线，8根数据输出线，ROM共有________个存储单元。9．N个触发器组成的计数器最多可以组成_____________进制的计数器。 8.基本RS触发器的约束条件是_____________。 三．电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从Di顺序输入到移位寄存器,试问: (1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? (2) 该电路的逻辑功能?（12分）
数电试题及答案
通信071~5 班20 08 ~20 09 学年第二学期《数字电子技术基础》课试卷试卷类型： A 卷 题号一二三四五六七八九 总 成 绩 得 分 一、单项选择题（每小题2分，共24分） 1、8421BCD码01101001.01110001转换为十进制数是：（ c ） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ）
A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量表1 D：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则 其逻辑表达式为：（ A ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达 式为：（ B ） A ：F(A,B,C)=∑m （0，2， 4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器 中的二进制数乘以（32）10需要 （ C ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端 （E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011， A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
《数字电子技术》模拟题一 一、单项选择题（2×10分） 1．下列等式成立的是（ ） A 、 A ⊕1=A B 、 A ⊙0=A C 、A+AB=A D 、A+AB=B 2．函数F=(A+B+C+D)(A+B+C+D)(A+C+D)的标准与或表达式是（ ） A 、F=∑m(1,3,4,7,12) B 、F=∑m(0,4,7,12) C 、F=∑m(0,4,7,5,6,8,9,10,12,13,14,15) D 、F=∑m(1,2,3,5,6,8,9,10,11,13,14,15) 3．属于时序逻辑电路的是（ ）。 A 、寄存器 B 、ROM C 、加法器 D 、编码器 4．同步时序电路和异步时序电路比较，其差异在于后者（ ） A 、没有触发器 B 、没有统一的时钟脉冲控制 C 、没有稳定状态 D 、输出只与内部状态有关，与输入无关 5．将容量为256×4的RAM 扩展成1K ×8的RAM ，需（ ）片256×4的RAM 。 A 、 16 B 、2 C 、4 D 、8 6．在下图所示电路中，能完成01=+n Q 逻辑功能的电路有（ ） 。 A 、 B 、 C 、 D 、 7．函数F=A C+AB+B C ，无冒险的组合为（ ）。 A 、 B=C=1 B 、 A=0，B=0 C 、 A=1，C=0 D 、 B=C=O 8．存储器RAM 在运行时具有（ ）。 A 、读功能 B 、写功能 C 、读/写功能 D 、 无读/写功能 9．触发器的状态转换图如下，则它是： （ ） A 、T 触发器 B 、RS 触发器 C 、JK 触发器 D 、D 触发器 10．将三角波变换为矩形波，需选用 （ ） A 、多谐振荡器 B 、施密特触发器 C 、双稳态触发器 D 、单稳态触发器 二、判断题（1×10分） （ ）1、在二进制与十六进制的转换中，有下列关系： （1001110111110001）B =（9DF1）H （ ）2、8421码和8421BCD 码都是四位二进制代码。 （ ）3、二进制数1001和二进制代码1001都表示十进制数9。 （ ）4、TTL 与非门输入采用多发射极三极管，其目的是提高电路的开关速度。 （ ）5、OC 与非门的输出端可以并联运行，实现“线与”关系，即L=L 1+L 2 （ ）6、CMOS 门电路中输入端悬空作逻辑0使用。 （ ）7、数字电路中最基本的运算电路是加法器。 （ ）8、要改变触发器的状态，必须有CP 脉冲的配合。
北京交通大学考试试题（期中） 课程名称：数字电子技术（A）学年学期：2014-2015学年第一学期 课程编号：14L126Q 开课学院：电信学院出题教师： 学生姓名：学号：任课教师： 学生学院：班级： 一、概念题（每空3分，共30分） 1. 一组合逻辑电路输入信号的变化顺序有以下三种情况，当顺序为时，将可能出现竞争冒险。 （A）00→01→11→10；（B）00→11→10→01；（C）00→01→00→10。 2. TTL与非门的灌电流负载发生在输出电平情况下，负载电流越大，则输出电平越。 3．CMOS门电路与TTL门电路相比最大的优点是。 （A）传输速度快；（B）功耗低；（C）功能全；（D）价格低。 4．能实现线与功能的门电路有；能实现总线连接方式的门电路有。 （A）与非门；（B）异或门；（C）三态门；（D）OC门。 5．图1所示电路的逻辑表达F= 。
F 图1 图2 6．图2所示电路的逻辑功能是 。 7．如图所示逻辑电路的表达式F = 。 8．如图所示逻辑电路的表达式F = 。 A 0A 1 二、分析题（共30分） 1．分析图示集成逻辑门电路功能。（10分）
2．分析图示电路的逻辑功能。图中74HC85是比较器，74CH283是加法器。（10分） 3 2 1 3．试分析图示逻辑电路的逻辑功能。（10分）
（a ） S Q （b ） X CP Y 三、设计题（共40分） 1．分别用3—8译码器和2—4数据选择器及适当的门电路，实现下面的逻辑表达式。（10分）（10分） BC AC AB F ++= 2．如图（a ）所示电路，当其输入信号如图（b ）所示，画出S 和Q 的波形。（10分）
XX大学信息院《数字电子技术基础》 期终考试试题（110分钟）(第一套) 一、填空题：（每空1分，共15分） 1．逻辑函数Y AB C =+的两种标准形式分别为 （）、（）。 2．将2004个“1”异或起来得到的结果是（）。 3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。 4．8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。 6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。 7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。 二、根据要求作题：（共15分） 1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门” 来实现。 2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、 B、C的P、Q波形。
三、分析图3所示电路：（10分） 1）试写出8选1数据选择器的输出函数式； 2）画出A2、A1、A0从000~111连续变化时，Y的波形图； 3）说明电路的逻辑功能。 四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。（15分） 五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。（8分）
通信 071~5 班 20 08 ~20 09 学年 第 二 学期 《数字电子技术基 础》 课试卷 试卷类型： A 卷 一、 单项选择题（每小题2分，共24分） 1、8421BCD 码01101001.01110001转换为十进制数是：（ ） A ：78.16 B ：24.25 C ：69.71 D ：54.56 2、最简与或式的标准是：（ ） A ：表达式中乘积项最多，且每个乘积项的变量个数最多 B ：表达式中乘积项最少，且每个乘积项的变量个数最多 C ：表达式中乘积项最少，且每个乘积项的变量个数最少 D ：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（ ） A ：消去1个表现形式不同的变量，保留相同变量 B ：消去2个表现形式不同的变量，保留相同变量 C ：消去3个表现形式不同的变量，保留相同变量 表1 D ：消去4个表现形式不同的变量，保留相同变量 4、已知真值表如表1所示，则其逻辑表达式为：（ ） A ：A ⊕B ⊕C B ：AB + BC C ：AB + BC D ：ABC （A+B+C ） 5、函数F(A ，B ，C)=AB+BC+AC 的最小项表达式为：（ ） A ：F(A,B,C)=∑m （0，2，4） B ：F(A,B,C)=∑m （3，5，6，7） C ：F(A,B,C)=∑m （0，2，3，4） D ：F(A,B,C)=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ ）个移位脉冲。 A ：32 B ： 10 C ：5 D ： 6 7、已知74LS138译码器的输入三个使能端（E 1=1，E 2A =E 2B =0）时，地址码A 2A 1A 0=011，则输出Y 7 ～Y 0是：（ ） A ：11111101 B ：10111111 C ：11110111 D ：11111111 8、要实现n 1n Q Q =+，JK 触发器的J 、K 取值应是：（ ） A ：J=0，K=0 B ：J=0，K=1 C ：J=1，K=0 D ：J=1，K=1
通信071?5 班 20 08?20 09 学年第二学期 《数字电子技术基础》 课试卷试卷 类型：A ■卷 单项选择题(每小题2分，共24 分) 1、 8421BCD 码01101001.01110001转换为十进制数是： A : 78.16 B : 24.25 C : 2、 最简与或式的标准是： (c ) A:表达式中乘积项最多，且每个乘积项的变量个数最多 变量个数最多 C:表达式中乘积项最少，且每个乘积项的变量个数最少 变量个数最多 3、 用逻辑函数卡诺图化简中，四个相邻项可合并为一项 A :消去1个表现形式不同的变量，保留相同变量 B:消去2个表现形式不同的变量，保留相同变量 C :消去3个表现形式不同的变量，保留相同 D:消去4个表现形式不同的变量，保留相同变量 4、 已知真值表如表 1所示，则其逻辑表达式为： A: A ? B ? C B: AB + BC C: AB + BC D: ABC (A+B+C ) 5、 函数 F(A ， A: F(A,B,C)= B: F(A,B,C)= C: F(A,B,C)= D: F(A,B,C)= B ，C)=AB+BC+AC 的最小项表达式为: E m E m E m E m (0， (3， (0， (2， 2, 5, 2, 4, 4) 6， 3， 6， 7) 4) 7) 6、 欲将一个移位寄存器中的二进制数乘以( A: 32 B : 10 7、 已知74LS138译码器的输入三个使能端( E 1=1， 是：(C ) A :::: (c 69.71 ，它能: 变量 32) 10需要 n 1 n = Q ，JK 触发器的J 、K 取值应是: B: J=0， K=1 (B ) B :集电极开路门 D : 54.56 B :表达式中乘积项最少，且每个乘积项的 D:表达式中乘积项最多，且每个乘积项的 (B ) (B ) ( C : _ E 2A =E 2B = 0 ) )个移位脉冲。 D : 6 _ _ A 2A 1A O =011，则输岀 丫厂?丫0 时，地址码 8、 要实现Q =Q A: J=0， K=0 9、 能够实现线与功能的是： A: TTL 与非门 10、 个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 输岀。 A : 8ms B : 4ms 11、 表2所列真值表的逻辑功能所表示的逻辑器件是： A B C D (D ) C: J=1， K=0 D : J=1， K=1 C :三态逻辑门 1kHz ，经过 D : CMOS 逻辑门 B )可转换为4位并行数据 译码器 选择器 优先 编码器 比 较器 输入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 12、 A: B: C: D: 图1所示为2个4位二进制数相加的串 11000 11001 10111 10101 接全力X 器逻辑电路图X 运算后 的 0 0 0 0 0 0 0 1 0 0 0 0 0 X 1 0 0 图 31 0 0 (A )
天津理工大学考试试卷 2013～2014学年度第一学期 《高频电子线路》 期末考试 答案 课程代码： 0562010 试卷编号： 5-A 命题日期： 2013 年 11 月 5 日 答题时限： 120 分钟 考试形式：闭卷笔试 得分统计表： 大题号 总分 一 二 三 四 五 一、单项选择题（从4个备选答案中选择最适合的一项，每小题1分，共10分） 得分 1. 下图所示抽头式并联谐振回路中，接入系数为p ，则把电容C1折合到LC 回路两端后的值为 A 。 A 12C p B 11 2C p C 1pC D 11C p 2. 某丙类高频功率放大器原工作于在欠压状态，现欲调整使它工作在临界状态，可采用办法 B 。 A CC V 增加、 bm V 减小、 p R 减小
B C C V 减小、bm V 增加、p R 增加 C CC V 减小、 bm V 减小、p R 减小 D CC V 增加、 bm V 增加、 p R 增加 3. 给一个振荡器附加AFC 系统，是为了 D 。 A 尽量保持输出电平恒定； B 使振荡器的输出与参考信号完全同步（同频同相）； C 使振荡器输出的频率与参考信号频率相等，但初相位相对于参考信号初相位有一定的剩余误差； D 使振荡频率比不加时稳定。 4. 为了保证调幅波的包络能够较好地反映调制信号， C 。 A 集电极被调功率放大器和基极被调功率放大器都应工作在欠压状态 B 它们都应工作在过压状态 C 集电极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 D 基极被调功率放大器应工作在过压状态，另一个则应工作在欠压状态 5. 下面属于非线性元件特性的是 C 。 A 只有直流电阻，且阻值随静态工作点的改变而改变 B 只有动态电阻，且阻值随静态工作点的改变而改变 C 具有频率变换的作用 D 满足叠加原理 6. 某一调谐放大器，假设输入信号的频率为2MHz 、5MHz 、10MHz ，12MHz ，当谐振回路的谐振频率为10MHz 时，频率为 C 的信号在输出信号中最强。 A 2MHz B 5MHz C 10MHz D 12MHz 7. 若调制信号的频率范围为n F F -1时，用来进行标准调幅，则形成已调波的带宽为 A 。 A n F 2 B ()12F F n - C 12F D ()n f F m 12+ 8. 多级单调谐回路谐振放大器与单级单调谐回路放大器比较，叙述正确的是 C 。
课程编号：ELC06011 北京理工大学2010-2011学年第二学期 2009级数字电子技术基础B 期末试题A 卷 注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。 班级 学号 姓名 成绩 一、（20分）填空 1．在如下门电路中，哪些输出端能够直接互连 bcde 。若输出端不能互连，为什么？ 输出都呈现低阻抗，如果相连，如果一个门工作在高电平， 一个门工作在低电平，会使两个门内部形成过电流而损坏器件67 a ） 普通TTL 门电路；b ）普通CMOS 门电路；c ）OC 门；d ）三态输出门； e ）OD 门。 2．一个4位D/A 转换器的分辨率为 1/15 1/（2^n-1） ，若参考电压V REF = 6V ，当输入码为0110时，输出电压为 6/16*(8*0+4*1+2*1+1*0)=2 V 。 3．存储容量为2K ×8位的随机存储器，地址线为 11（2的几次方就是十几根） 根，数据线为 8 根；若用1K ×4位的RAM 来实现上述存储容量，需要 4 片。 4．A/D 转换器一般需要经过采样、保持、 量化 、 编码 4个过程。 5．单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。 6．施密特触发器有 2 个稳定状态，单稳态触发器有 1 个稳定状态，多谐振荡器 0 个稳定状态。 7．ROM 设计的组合逻辑电路如图T1所示，写出逻辑函数0Y 和1Y 的表达式。 0Y = ∑(m1,m2,m6) ，1Y = ∑(m0,m1,m5) 。
A B 0Y 1 Y C 图T1 二、（10分） 将下列各式化简为最简与或式，方法不限。 1．CD D AC ABC C A F 1+++ = 2．CD B BCD A C B A D C AB F 2+++=，约束条件： 答案略 三、（10分） 已知图T3中（a ） （b ）（c ）为TTL 门电路，（d ）（e ）为CMOS 门电路，分别写出各电路的输出状态（0或1或高阻）或输出表达式。 V 1 Y A B C D 2 V 3 Y V 0 （a ） 高电平 VL 代表低电平（b ）cmos ，ABCD （c ）高阻 4 Y A B 1 5 Y IH V （d ） CMOS 高阻 （e ）高电平 图T3 四、（10分）
C. 000 D. 1 0 1 A. A+B B. A+C C. (A+B ) (A+C ) D. B+C 标准答案及评分标准 适用专业（班级）： 是否可携带（填写计算器、词典等）：计算器 学科部主任： 一 ?选择题（每小题2分，共20分） 1?一位8421BCD 码译码器的数据输入线与译码输出线的组合是 【C 】 A. 4:6 B.1:10 C.4:10 D.2:4 2 ?若输入变量 A 、B 全为1时，输出F=1，则其输入与输出的关系是 【B 】 A.异或 B. 同或 C. 或非 D. 与或 3?在下列逻辑电路中，不是组合逻辑电路的是 【D 】 A.译码器 B. 加法器 C. 编码器 D. 寄存器 6 ?同步计数器和异步计数器比较，同步计数器的最显著优点是 A 工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP 控制 7?—位8421BCD 码译码器的数据输入线与译码输出线的组合是 A. 4:6 B.1:10 C.4:10 D.2:4 8 ?组合逻辑电路通常由【 】组合而成。 A.触发器 B.门电路 C.计数器 D.锁存器 A. 1 11 B. 010 10.逻辑表达式 A+BC= 课程名称：数字电路 课程归属：理工学科部 开卷、闭卷：闭卷 出卷人： 4 . 一个8选一的数据选择器，其地址输入 （选择控制输入）端的个数是 A. 4 B. 2 C. 3 5?最小项ABCD 的逻辑相邻最小项是 D. 1 6 【A 】 A. ABCD B . ABCD C. ABCD D. ABCD 9.8线一3线优先编码器的输入为 I0 —17，当优先级别最高的 I7有效时，其输出 的值是 【C 】
一．选择题 1十进制数3.625的二进制数和8421BCD 码分别为（D ） A 、11.11和11.001 B 、11.101和11.101 C 、11.01和11.011000100101 D 、11.101和0011.011000100101 2、逻辑函数F1、F2、F3的卡诺图如图所示，他们之间的逻辑关系是（B ） A 、F3=F 1·F2 B 、F3=F1+F2 C 、F2=F1·F3 D 、F2=F1+F3 00 01 11 10 0 1 1 1 1 1 F1 F2 F3 3 、和TTL 电路相比，CMOS 电路最突出的有点在于（C ） A 、可靠性高 B 、抗干扰能力强 C 、功耗低 D 、速度快 4、用1K ×4的DRAM 设计4K ×8位的存储器的系统需要的芯片数和地址线的根数是（C ） A 、16片 10根 B 、8片 10根 C 、8片 12根 D 、16片 12根 5、在图2中用555定时器组成的施密特触发电路中，它的回差电压等于（A ） A 、2V B 、3V C 、 4V D 、5V 图2 图3 6、为将D 触发器转换为T 触发器，图3所示电路的虚线框内应是（D ） A 、或非门 B 、与非门 C 、异或门 D 、同或门 7、在下列逻辑部件中，不属于组合逻辑部件的是（A ） A ．寄存器 B 、编码器 C 、全加器 D 、译码器 8、某10位D/A 转换器，当输入为D=010*******B 时，输出电压为1.6V 。当输入D=1000010000B 时，输出电压为（B ） A 、3.15V B 、3.30V C 、3.60V D 、都不是 二．填空题 1、逻辑函数F=A ·（B+C ）·1的反函数F =_____0+?+C B A ___________ 2、四选一数据选择器，AB 为地址信号，D 0=D 3=1，D 1=C ，D 2=c ，当AB=10时，输出F=__C__ 3、将模拟信号转化为数字信号，需要采用A/D 转换器。实现A/D 转换一般要经过采样、保持、量化和编码等4个过程。 00 01 11 10 0 1 1 1 1 00 01 11 10 0 1 1 1 1 1 1
电子技术基础数字部分期末试卷 姓名 学号 成绩 一、填空题（每空1分，共15分） 1、组合电路没有 记忆 功能，因此，它是由 门电路 组成。 2、将BCD 码翻译成十个对应输出信号的电路称为二十进制译码器，它有 4 个 输入端， 10 输出端。 3、 下图所示电路中，()C B A Y 1⊕=；B A Y 2+=；=+=? +?=B A B A AB A AB B Y 3。 4、二进制数A=1011010；B=10111，则A-B=n Q R S +（1000011）20RS =。 5、判断图1.5电路, b 是组合电路的框图, a 是时序电路的框图。从中可以看 出，时序电路与组合电路相比，在电路结构上的特点是 时序电路有记忆元件，由存储电路构成，组合电路无记忆元件，由门电路构成。 6、一个逻辑函数除了用函数式、真值表和逻辑图之外，还有二种表示方法，它们是 卡诺 图， 波形图。 二、选择题（每题3分，共15分） A 1 B Y 2 A B C Y 1 A B Y 3
1、以下式子中不正确的是（ C ） a ．1?A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝1 2、下列说法不正确的是（ C ） a ．集电极开路的门称为OC 门 b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平） c ．OC 门输出端直接连接可以实现正逻辑的线或运算 d 利用三态门电路可实现双向传输 3、电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ B ） a ．“110” b ．“100” c ．“010” d ．“000” 4、以下错误的是（ B ） a ．数字比较器可以比较数字大小 b ．实现两个一位二进制数相加的电路叫全加器 c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d ．编码器可分为普通全加器和优先编码器 5、下列描述不正确的是（ B ） a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便 b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。 c ．将移位寄存器首尾相连可构成环形计数器 d ．上面描述至少有一个不正确 三、证明或化简下列函数（每小题5分，共15分） 1、证明 C AC C AB C B A =++ 证明：
注意事项：1.答案一律做在答题卷上； 2.请写上系别、班级、学号和姓名。 一、填空题（每空1分，共10分） 1．（61. 5)10 == ( )16 = ( )5421BCD ； 2．已知某8位二进制DAC ，输入的数字量D 为无符号二进制数。当D ＝（01001100）2时，输出的模拟电压V A =1.48V ，当D ＝（10011000）2时的输出的模拟电压V A 为（ ）V ； 3．D 触发器的次态方程是（ ）； 4．已知某74ls00为2输入4与非门，I OL =22mA ，I OH =2mA ， I IL =2mA ， I IH =40μA ，则其低电平输出的扇出系数N OL =（ ），其高电平输出的扇出系数N OH =（ ）； 5．函数F=A()B C +的最小项表达式为F=（ ），最大项表达式为（ ） 6．某SRAM 芯片有11条地址线和8条数据线，则其存储容量为 bit ； 7．=⊕1A （ ） 二、单选题（每题2分，共20分） 1．下面4个逻辑表达式中，可以实现同或运算的表达式是（ ） A A B B A F += B B A B A F += C B A B A F += D B A F = 2．下列逻辑函数中，与（A+B ）(A+C)等价的是（ ） A F=AB B F=A+B C F=A+BC D F= B+C 3．图示TTL 门电路中，F=A 的逻辑功能图为（ ） 4. 当三态门输出高阻状态时,输出电阻可认为是（ ） 电子科技大学中山学院考试试题卷 课程名称: 数字逻辑设计基础与应用 试卷类型： A 卷 2013—2014学年度第 二 学期 考试方式： 闭卷 拟题人： 审 题 人： 系别： 班 级： 学号： 姓 名：
数字电路考试试卷 一、填空 1．在三变量逻辑函数中，有m 5m 6= ，ΠM （0,1,2,3,4,5,6,7）= 。 2．十进制数78的二进制数是 ，八进制数是 ；十六进制数是 。 3．有一个六位D/A 转换器，设满刻度输出为6.3伏，当输入数字量为101001时，输出模拟电压为 。 ４．ＲＯＭ地址为Ａ０～Ａ７７，输出为Ｙ０～Ｙ３，则ＲＯＭ容量为 。 二．用卡诺图法化简下列函数为最简与或式。 1．F(A,B,C,D)=∑m(3,5,8,9,10,12)+∑d(0,1,2,13) 2．F(A,B,C,D)=（A+B+C+D ）（A+B+C+D ）（A+B+C+D ）（B+C ） 三．某组合电路有3个输入逻辑变量A 、B 、C 和一个控制变量M 。当M=1 时，A 、B 、C 中有偶数个1，电路输出为1；当M=0时，A 、B 、C 中 有奇数个1，电路输出为1。 1．请列出真值表，写出输出函数的最简与或逻辑表达式； 2．用3-8译码器74LS138实现该电路。 四． 已知JK 触发器构成的电路如图所示，设Q 0,Q 1,Q 2初态为0，试画出在CP 作用下，Q 0、Q 1、Q 2的时序图。 五．作出下列两种情况下序列信号检测器的最简状态转换图，凡收到输入序列101时输出就为1。
1．规定检测的101序列不重叠； 2．允许检测的101序列重叠。 六．下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001(左位在前)的序列信号发生器的部分连线图。 （1） 试完成该电路的连线； （2） 画出计数器的状态转换图 七．555定时器、计数器和集成施密特电路构成下图所示电路。 （1）说明电路各部分的功能。 （2）若集成施密特电路的V DD =10V ，R 1 = 100K Ω，C 1 = 0.01μF ，VT+=6.3V ，VT- =2.7V 求v 1端波形的周期T 。 （3）74161芯片进位端C 与其CP 端脉冲的分频比是多少？ （4）若R = 30K Ω，C = 0.01μF ，求v O 端输出脉宽T W 是多少？ （5）画出v 1 ，74161进位端C 和v O 的波形。 C 1μF v o
通信 071~5 班 20 08 ~20 09 学年第二学 期《数字电子技术基础》课试卷试卷类型： A 卷 一、单项选择题（每小题2分，共24分） 1、8421码01101001.01110001转换为十进制数是：（ c ） A：78.16 B：24.25 C：69.71 D：54.56 2、最简与或式的标准是：（ c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多 C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多 3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能： （B ） A：消去1个表现形式不同的变量，保留相同变量 B：消去2个表现形式不同的变量，保留相同变量 C：消去3个表现形式不同的变量，保留相同变量 表1 D：消去4个表现形式不同的变量，保留相同变量
4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A B ： + C ： + D ：（） 5、函数F(A ，B ，C)的最小项表达式为： （ B ） A ：F()=∑m （0，2，4）B ：F()=∑m （3，5，6，7） C ：F()=∑m （0，2，3，4） D ：F()=∑m （2，4，6，7） 6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。 A ：32 B ：C ： 5 D ： 6 7、已知74138译码器的输入三个使能端 （E 1=1，E 220）时，地址码A 2A 1A 0=011则输出Y 7 ～Y 0是：（ C ） A ：11111101 B ： 10111111 C ：11110111 D ： 8、要实现n 1n Q Q =+，触发器的J 、K 取值应是：（D ） A ：0，0 B ：0，1 C ：1，0 D ：1，1 9、能够实现线与功能的是：（ B ） A ： 与非门 B ：集电极开路门 C ：三态逻辑门 D ： 逻辑门