摘要：模拟电子技术是一门应用性、实践性很强的学科，学习它的根本方法是将理论与实践相结合。在学习的过程中实验是比不可少的，通过课程设计解决一些问题可以很好的将理论应用于实践，从而提高自己的动手能力。本次设计为扩音器中电子分频电路，其中综合运用了电容滤波以及放大器的放大等知识。此分频电路可将音频信号的高频段与低频段分开，并通过multisim的仿真可看到此电路的设计的确符合要求。
关键词：电子分频电路、三阶分频、放大器
目录
摘要 (1)
目录 (2)
1前言 (3)
1.1 概论 (3)
1.2 电子分频电路简介 (3)
2 设计要求 (4)
2.1 基本要求 (4)
2.2 提高要求 (4)
2.3 课程设计的目的 (4)
3 设计方案 (4)
3.1 设计总体框图 (4)
3.2 设计思路 (5)
3.2.1 电路的设计 (5)
3.2.2 电路中个参数的计算 (8)
3.2.3 NE5532简介 (9)
4 电路仿真与测试 (9)
4.1电路在multisim里的仿真测试结果 (9)
4.2 测试结果分析 (12)
结论 (12)
参考文献 (13)
1前言
1.1 概论
在现代人类社会的生产活动中，经常需要将各种声音信号转换成电信号，然后进行储存、放大后再输出。音频是指人耳能够感知的声音频率范围，电子分频是指对人能感知的声音频率分别进行低、中、高音的放大。音频功率放大则是指音频电信号被放大以后，还要能够有足够大的功率去推动扬声器或耳机等负载，重新将电信号转换为声音输出。
电子分频电路在实际生活中具有很大的应用空间，它将各个频段的声音信号分离开来，合理的分割个单元的工作频段、进行个单元功率分配，使得个单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真。另外，利用电子分频电路的特性还可以弥补单元在某频段里的声音缺陷，将各频段圆滑平顺地对接起来。
1.2 电子分频电路简介
所谓电子分频，就是将分频电路提至放大电路之前的拓扑设计。
电子分频（或称有源、主动分频）网络有以下优点：1.瞬态响应得到改善；2.每只放大器工作频带变窄；3.低频过载可能性降低；4.动态范围提高；5.互调失真小；6.各单元灵敏度便于控制六大优点。
电子分频电路在市场上还有很大发展空间，因此，本次课程设计我选择设计一个电子分频电路。
2设计要求
2.1 基本要求
扩音器中电子分频电路的设计，要求：
（1）分频频率800Hz.
（2）衰减区域18dB/oct.
2.2 提高要求
（1）学会灵活运用课本中所学知识做到理论与实践相结合，通过本次设计加深对书本内容的理解。
（2）所设计的电路必须在multisim中仿真通过。
（3）要保证各参数的准确性，确保所设计的电路能达到预期要求。
2.3课程设计的目的
（1）通过本次课程设计掌握普通课程设计的一般方法与步骤，为以后的科研打下基础。
（2）通过课程设计更好的理解《模电》这门课程，同时提高动手能力、自主学习能力、资料检索能力。
3设计方案
3.1设计总体框图
3.2 设计思路
3.2.1电路的设计
最简洁的电子分频网络只采用电阻和电容两种原件组成，如图：
QC
对于一阶电子分频网络其衰减斜率为6dB/oct ，若要实现衰减斜率为18 dB/oct 则需要将三个一阶网络叠加。但是实际电路中前后各级分频网络会相互影响，所以必须对此电路进行改进。本次设计采用巴特沃斯滤波电路原理进行滤波电路的设计。
巴特沃斯滤波器的简介：
巴特沃斯滤波器是电子滤波器的一种。巴特沃斯滤波器的特点是通频
带的频率响应曲线最平滑。这种滤波器最先由英国工程师斯替芬·巴特沃斯（Stephen Butterworth）在1930年发表在英国《无线电工程》期刊的一篇论文中提出的。
巴特沃斯滤波器的特点是通频带内的频率响应曲线最大限度平坦，没有起伏，而在阻频带则逐渐下降为零。在振幅的对数对角频率的波特图上,从某一边界角频率开始,振幅随着角频率的增加而逐步减少,趋向负无穷大。一阶巴特沃斯滤波器的衰减率为每倍频6分贝，每十倍频20分贝。二阶巴特沃斯滤波器的衰减率为每倍频12分贝、三阶巴特沃斯滤波器的衰减率为每倍频18分贝、如此类推。巴特沃斯滤波器的振幅对角频率单调下降，并且也是唯一的无论阶数，振幅对角频率曲线都保持同样的形状的滤波器。只不过滤波器阶数越高，在阻频带振幅衰减速度越快。其他滤波器高阶的振幅对角频率图和低级数的振幅对角频率有不同的形状。
一阶巴特沃斯低通滤波电路图如下：
一阶巴特沃斯高通滤波器电路图如下：
本次设计采用三阶滤波电路，将巴特沃斯滤波电路加以改进得到如下电路图：
原理及说明：
当有信号输入上面一条支路时，因为电容具有通高频阻低
频的作用，所以当信号经过三个电容过滤，经放大器放大后会在1端显示高频信号。当有信号输入下面一条支路时，也是因为电容的作用，其信号的高频部分会被过滤掉，在2端就会留下低频信号。
3.2.2 电路中个参数的计算
取1238.1c c c c nF ====
则42c c ==4.05 nF 取45650R R R R k ====Ω
则72100R R k ==Ω
取800c f Hz =
由巴特沃斯—赛贝尔公式求得：
195.1766 5.176612722*3.14*800*8.1*10
c R k f c π-===Ω 29
0.40740.40741022*3.14*800*8.1*10c R k f c π-===Ω 390.47420.474211.6522*3.14*800*8.1*10c R k f c π-=
==Ω 5 2.4553 2.45539.822*3.14*800*50000
c C n F f R π=== 6 2.1089 2.10898.322*3.14*800*50000c C nF f R π=
==
70.19310.193176822*3.14*800*50000
c C pF f R π=== 3.2.3NE5532简介
NE5532是高性能低噪声双运算放大器（双运放）集成电路。与很多标准运放相似，但它具有更好的噪声性能，优良的输出驱动能力及相当高的小信号带宽，电源电压范围大等特点。因此很适合应用在高品质和专业音响设备、仪器、控制电路及电话通道放大器。用作音频放大时音色温暖，保真度高，在上世纪九十年代初的音响界被发烧友们誉为“运放之皇”，至今仍是很多音响发烧友手中必备的运放之一。因为其优良的特性，本次设计采用NE5532。
4 电路仿真与测试
4.1电路在multisim 里的仿真测试结果
说明：由函数信号发生器发出频率为100Hz的方波，因为方波是由许多基波叠加而成，因此，当方波经过分频电路时其高频段与低频段会相应的由分频电路的高通和低通分离开来，其分频结果会显示在示波器的输出图像上。
当输入为100Hz的方波时其高频段输出的波形如下：
其低频段的波形输出如下：
当输入为500Hz的三角波时，其高频段的输出波形如下：
其低频的输出波形如下：
4.2 测试结果分析
通过电路在multisim里仿真的结果我们可以看出，频率为100Hz的方波、频率为500Hz的三角波经分频电路后，其高频部分与低频部发生了分离，具体结果如示波器输出波形图所示。
结论
课程设计是让我们通过解决一、两个实际问题，巩固和加深在模拟电子技术基础课程中所学的理论知识和实践技能，基本掌握电子电路的一般设计方法，提高电子电路的设计和实践能力，为以后从事生产和科研工作打下一定的基础。
我所设计的是扩音器中的电子分频电路，里面用到电容、电阻、放大器等元件。还涉及到很多参数的计算，在电路的仿真与测试环节中，由于我的一时疏忽，将一个电容的参数输错了，而导致低频段输不出结果，这使我要时刻谨记做事要严谨务实。
通过本次实际动手操作，我掌握了电阻阻值的计算方法，以及各电路参数的计算，还学会了巴特沃斯滤波器的原理及设计方法。
通过这次课程设计，我更加深入的理解了书本上所学的内容，将理论与实践结合，掌握了一般电子电路的设计方法，提高了自己的动手能力。
参考文献
《模拟电子技术基础（第四版）》华成英童诗白主编高等教育出版社百度百科https://www.doczj.com/doc/83259655.html,/view/391252.htm
电力电子电路分析与仿真 实验报告 学院：哈尔滨理工大学荣成学院 专业： 班级： 姓名： 学号：
年月日 实验1降压变换器 一、实验目的： 设计一个降压变换器，输入电压为220V，输出电压为50V，纹波电压为输出电压的0.2%，负载电阻为20欧，工作频率分别为220kHz。 二、实验内容： 1、设计参数。 2、建立仿真模型。 3、仿真结果与分析。 三、实验用设备仪器及材料： MATLAB仿真软件 四、实验原理图： 五、实验方法及步骤： 1．建立一个仿真模型的新文件。在MATLAB的菜单栏上点击File，选择New，再在弹出菜单中选择Model，这时出现一个空白的仿真平台，在这个
平台上可以绘制电路的仿真模型。 2．提取电路元器件模块。在仿真模型窗口的菜单上点击Simulink调出模型库浏览器，在模型库中提取所需的模块放到仿真窗口。 3．仿真模型如图所示。 六、参数设置 七、仿真结果分析
实验2升压变换器 一、实验目的： 将一个输入电压在3~6V的不稳定电源升压到稳定的15V，纹波电压低于0.2%，负载电阻10欧，开关管选择MOSFET，开关频率为40kHz,要求电感电流连续。 二、实验内容： 1、设计参数。 2、建立仿真模型。 3、仿真结果与分析。 三、实验用设备仪器及材料： MATLAB仿真软件 五、实验原理图：
五、实验方法及步骤： 1．建立一个仿真模型的新文件。在MATLAB的菜单栏上点击File，选择New，再在弹出菜单中选择Model，这时出现一个空白的仿真平台，在这个平台上可以绘制电路的仿真模型。 2．提取电路元器件模块。在仿真模型窗口的菜单上点击Simulink调出模型库浏览器，在模型库中提取所需的模块放到仿真窗口。 3．仿真模型如图所示。 六、参数设置 七、仿真结果分析
实验五时序逻辑电路(计数器和寄存器)-实验报告 一、实验目的 1．掌握同步计数器设计方法与测试方法。 2．掌握常用中规模集成计数器的逻辑功能和使用方法。 二、实验设备 设备：THHD-2型数字电子计数实验箱、示波器、信号源 器件：74LS163、74LS00、74LS20等。 三、实验原理和实验电路 1．计数器 计数器不仅可用来计数，也可用于分频、定时和数字运算。在实际工程应用中，一般很少使用小规模的触发器组成计数器，而是直接选用中规模集成计数器。 2．(1) 四位二进制（十六进制）计数器74LS161（74LS163） 74LSl61是同步置数、异步清零的4位二进制加法计数器，其功能表见表5.1。 74LSl63是同步置数、同步清零的4位二进制加法计数器。除清零为同步外，其他功能与74LSl61相同。二者的外部引脚图也相同，如图5.1所示。 表5.1 74LSl61（74LS163）的功能表 清零预置使能时钟预置数据输入输出 工作模式R D LD EP ET CP A B C D Q A Q B Q C Q D 0 ××××（）××××0 0 0 0 异步清零 1 0 ××D A D B D C D D D A D B D C D D同步置数 1 1 0 ××××××保持数据保持 1 1 ×0 ×××××保持数据保持 1 1 1 1 ××××计数加1计数3．集成计数器的应用——实现任意M进制计数器 一般情况任意M进制计数器的结构分为3类，第一类是由触发器构成的简单计数器。第二类是由集成二进制计数器构成计数器。第三类是由移位寄存器构成的移位寄存型计数器。第一类，可利用时序逻辑电路的设计方法步骤进行设计。第二类，当计数器的模M较小时用一片集成计数器即可以实现，当M较大时，可通过多片计数器级联实现。两种实现方法：反馈置数法和反馈清零法。第三类,是由移位寄存器构成的移位寄存型计数器。 4．实验电路： 十进制计数器 同步清零法 同步置数法
六分频加法电路的设计 1相关原理分析 1.1计数器 计数器是实现分频电路的基础，计数器包括普通计数器和约翰逊计数器两种，这两种电路均可用于分频电路中。 最普通的计数器莫过于加法（减法）计数器。以3位二进制计数器为例，计数脉冲CP 通过计数器时，每输入一个计数脉冲，计数器的最低位（记为Q0，后面的依次记为Q1、Q2、）翻转一次，Q1、Q2、都以前一级的输出信号作为触发信号。分析这个过程，不难得出输出波形。 图1-1 3位二进制计数器时序图 由上很容易看出Q0 的频率是CP的1/2，即实现了2分频，Q1则实现了4分频，同理Q2实现了8分频。这就是加法计数器实现分频的基本原理。 约翰逊计数器是一种移位寄存器，采用的是把输出的最高位取非，然后反馈送到最低位触发器的输入端。约翰逊计数器在每一个时钟下只有一个输出发生变化。同样以3为二进制为例。假设最初值或复位状态是000，则依次是000、001、011、111、110、100、000这样循环。由各位的输出可以看出，约翰逊计数器最起码能实现2分频。 1.2两种计数器的比较 从以上分析可以看出约翰逊计数器没有充分有效地利用寄存器的所有状态，而且如果
由于噪声引入一个无效状态，如010，则无法恢复到有效循环中去，需要加入错误恢复处理。但其较之加法计数器也有它的好处。同一时刻，加法计数器的输出可能有多位发生变化，因此当使用组合逻辑对输出进行译码时，会导致尖峰脉冲信号。而约翰逊计数器可以避免这个问题。 1.3 计数器的选择 本次训练要求设计的是加法分频电路，选择的是加法计数器。加法计数器实现分频较之约翰逊计数器简单，编程也容易理解一些，对于初学者也较容易上手。在前面已经讲过加法计数器实现2n的分频的方法，现在就不在赘述。 1.4 偶数分频器 如前所述，分频器的基础是计数器，设计分频器的关键在于输出电平翻转的时机。偶数分频最易于实现，要实现占空比为50%的偶数N分频，一般来说有两种方案：一是当计数器计数到N/2-1时，将输出电平进行一次翻转，同时给计数器一个复位信号，如此循环下去；二是当计数器输出为0到N/2-1时，时钟输出为0或1，计数器输出为N/2到N-1时，时钟输出为1或0，当计数器计数到N-1时，复位计数器，如此循环下去。可以根据以上两种方案设计电路和程序。 2 六分频加法电路 2.1 电路的结构设计 前面已经讲到过关于2n分频可以直接通过计数器获得。而对于一些非2的整数次幂的分频，如本次课设的6分频，还需要在基本计数器电路描述中加上复位控制电路。 图2-1 加法分频电路的RTL视图
实验二共集电极电路 班级：姓名：学号： 2015.11.11 一、实验目的 1．掌握共集电极电路的特性及测试方法。 2．进一步学习放大电路各项参数的测试方法。 二、实验仪器及器件 三、实验原理 图2-1为共集电极电路。 图2-1共集电极电路 1、输入电阻R i R i = r be+(1+β) R E 如考虑偏置电阻R B和负载R L的影响，则 R i = R B∥[r be+(1+β)(R E∥R L)]
输入电阻的测试方法与单管放大电路相同，试验线路如图2-2所示： 图2-2 共集电极电路实验图 R V -V V I V R i S i i i i == 2、输入电阻R o R o = βbe r ∥R E ≈β be r 如考虑信号源内阻R S ，则 R o = β ) ∥(B S R R +be r ∥R E ≈ β ) ∥(B S R R +be r L L 1)R -V V R ( o = 3、电压增益A V A V = ) ∥(）1（) ∥(）1（L E L E R R R R ββ+++be r ≤1 4、电压跟随范围 V O(P-P)=22V O 四、 实验内容及实验步骤 按图2-2安装好电路。
1、静态工作点的调整 接通+12V直流电源，在B点加入f = 1KHz正弦信号v i，输出端用示波器监视输出波形，反复调整R W 及信号源的输出幅度，使在示波器的屏幕上得到一个最大不失真输出波形，然后置v i= 0，用万用表电压档测量晶体管各电极对地电位，将测得数据记入表2－1。 在下面整个测试过程中保持R W值不变（即保持静工作点I E不变）。 2、测量电压放大倍数A V 接入负载R L＝4.7KΩ，在B点加f = 1KHz正弦信号v i，调节输入信号幅度，用示波器观察输出波形V O，在输出最大不失真情况下，用交流毫伏表测V i、V L值。记入表2－2。 表2－2 3、测量输出电阻R o 接上负载R L＝4.7KΩ，在B点加f = 1KHz正弦信号v i，用示波器监视输出波形，测空载输出电压V O，有负载时输出电压V L，记入表2－3。 表2－3 4、测量输出电阻R i 在A点加f = 1KHz正弦信号v s，用示波器监视输出波形，用交流毫伏表分别测出A、B点对地的电位V S、V i，记入表2－4。 表2－4 5、测试跟随特性 接上负载R L＝4.7KΩ，在B点加f = 1KHz正弦信号v i，逐渐增大信号v i幅度，用示波器监视输出波形直至输出波形达最大不失真，测量对应的V L值，记入表2－5。
电子电路设计数字部分实验报告 学院： 姓名：
实验一简单组合逻辑设计 实验内容 描述一个可综合的数据比较器，比较数据a 、b的大小，若相同，则给出结果1，否则给出结果0。 实验仿真结果 实验代码 主程序 module compare(equal,a,b); input[7:0] a,b; output equal; assign equal=(a>b)1:0; endmodule 测试程序
module t; reg[7:0] a,b; reg clock,k; wire equal; initial begin a=0; b=0; clock=0; k=0; end always #50 clock = ~clock; always @ (posedge clock) begin a[0]={$random}%2; a[1]={$random}%2; a[2]={$random}%2; a[3]={$random}%2; a[4]={$random}%2; a[5]={$random}%2; a[6]={$random}%2; a[7]={$random}%2; b[0]={$random}%2; b[1]={$random}%2; b[2]={$random}%2; b[3]={$random}%2; b[4]={$random}%2;
b[5]={$random}%2; b[6]={$random}%2; b[7]={$random}%2; end initial begin #100000 $stop;end compare m(.equal(equal),.a(a),.b(b)); endmodule 实验二简单分频时序逻辑电路的设计 实验内容 用always块和@(posedge clk)或@(negedge clk)的结构表述一个1/2分频器的可综合模型，观察时序仿真结果。 实验仿真结果
实验2 分频电路和数字时钟 一、基于Quartus II 软件，用D 触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个 4分频和8分频电路，做波形仿真。 实验工具：Quartus Ⅱ8.0 实验步骤： （1）工程设计步骤： （2）分频电路设计： 实验内容： （一）二分频电路 （1）原理图设计：如图 1-1 图1-1 二分频电路 （2）综合 综合报告：如图 1-2 图1-2 二分频综合报告 流动状态 软件版本 修复名称 顶层文件 器件系列 所有逻辑资源 所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型
（3）功能仿真 二分频电路功能仿真波形图：如图1-3 图1-3 二分频功能仿真图 结论：时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。输出的频率为时钟的1/2。所以二分频电路的仿真结果是正确的。 （4）时序仿真 二分频电路时序仿真波形图：如图1-4 图1-4 二分频时序仿真图 结论：时序仿真时，输出的波形明显出现了延时。时钟的一个周期为100ns，频率为1/100，输出的一个周期为200ns，频率为1/200。输出的频率为时钟的1/2。虽然出现了延时，但二分频电路的仿真结果仍然是正确的。 最大工作频率：450MHZ 如图1-5 图1-5 最大工作频率 延时情况：tco时钟至输出的延时为5.736s 如图1-6 注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时） 图1-6 延时情况图 （5）封装
二分频电路的封装：如图 1-7 图 1-7 二分频电路封装 （二）四分频电路和八分频电路 （1）原理图设计：如图 2-1 图 2-1 四分频电路和八分频电路 （2）综合 综合报告：如图 2-2 图 2-2 综合报告 （3）功能仿真 四分频电路和八分频电路功能仿真波形图：如图 2-3 图2-3四分频电路和八分频电路功能仿真波形图 八分频输出 四分频输出 二分频输出 时钟输入
用EL34制作的合并式电子管功放（上） 电子管功放音色纯真而柔美，谐韵丰富，胆味浓郁，深受广大发烧友青睐。今特推荐一款适合普通家庭使用和欣赏音乐的电子管合并式功放。本机通用性强，制作简便，成功率高，升级换代方便。 电子管功放的负载能力很强，当额定输出功率能达到30W+30W时，其音乐功率可达120W+120W，可带动一对中型音箱，完全能满足家庭影院和欣赏各种室内乐的要求。 本功放电路采用通用型设计方案，功率放大管可采用6L6、6P3P、EL34、6CA7、KT88、6550等，工作状态根据制作者的偏爱，可分别制成A类或AB类放大形式，电路基本不变，只要调整功放栅极负压与部分元件参数即可。 常用功率管作A类与AB类推挽功放应用参考数据表: 一、合并式功放电路简析
图1 电子管合并式功放电原理图 图l为电子管合并式功放电原理图。输入电压放大级采用目前最流行的SBPP电路，由双三极电子管6N11担任，该管屏流与跨导值大，屏极线性范围宽，输入动态范围大。输入的音频信号由下管栅极输入，工作于共阴极方式；上管工作于共栅极方式，经放大后的音频信号由上管阴极输出。本输入级的特点是：输入阻抗高，输出阻抗低，因此，本前级放大具有传输损耗小，抗干扰性能好，频率响应特性好，特别是高频特性极佳，高频瞬态响应特性好的优点。 倒相放大级采用长尾式倒相电路，将输入级的音频信号直接耦合至倒相级。这样不但拓宽了频响；同时又减少了因极间耦合电容带来的相位失真。本电路由双三极电子管6N1l或6N6来担任。上管为激励管；下管为倒相管。两管共用阴极电阻，并具有深度电流负反馈的作用，故稳定性能好，相移失真小，共模抑制能力强。对上管来说是串联输入；对下管来说是并联输入。当有音频信号输入时，利用两管阴极的互耦作用，使屏极与阴极电流均随之变化，由于两管屏极负载电阻的阻值相同，两管输出电压的幅值相等，而两管屏极的输出电压方向相反，从而完成了倒相放大工作。 值得注意的是：前级输入放大管与倒相级放大管的阴极电位均接近100V，所以在选用双三极电子管代用时不能忽视，因为一般的双三极电子管，其阴极与灯丝之间的耐压均不超过100V，超过此极限电压时，将会导致灯丝与阴极间的击穿。故比较适合使用的双三极管有：6Nll、6N6、12AX7、12AU7等。 此外，还必须注意的是倒相管栅极对地电容的容量可从0．1—0．22μF，耐压400V以上，不允许有丝毫的漏电，否则将会影。向倒相级的工作状态，因此必须选用高质量的CBB电容为最佳。
电路实验 实验报告 第二次实验 实验名称：弱电实验 院系：信息科学与工程学院专业：信息工程：学号： 实验时间：年月日
实验一：PocketLab的使用、电子元器件特性测试和基尔霍夫定理 一、仿真实验 1.电容伏安特性 实验电路： 图1-1 电容伏安特性实验电路 波形图：
图1-2 电容电压电流波形图 思考题： 请根据测试波形，读取电容上电压，电流摆幅，验证电容的伏安特性表达式。 解：()()mV wt wt U C cos 164cos 164-=+=π， ()mV wt wt U R sin 10002cos 1000=??? ? ? -=π，us T 500=； ()mA wt R U I I R R C sin 213.0== =∴，ππ 40002==T w ； 而()mA wt dt du C C sin 206.0= dt du C I C C ≈?且误差较小，即可验证电容的伏安特性表达式。 2.电感伏安特性 实验电路： 图1-3 电感伏安特性实验电路 波形图：
图1-4 电感电压电流波形图 思考题： 1.比较图1-2和1-4，理解电感、电容上电压电流之间的相位关系。对于电感而言，电压相位 超前 （超前or 滞后）电流相位；对于电容而言，电压相位 滞后 （超前or 滞后）电流相位。 2.请根据测试波形，读取电感上电压、电流摆幅，验证电感的伏安特性表达式。 解：()mV wt U L cos 8.2=， ()mV wt wt U R sin 10002cos 1000=?? ? ?? -=π，us T 500=； ()mA wt R U I I R R L sin 213.0===∴，ππ 40002==T w ； 而()mV wt dt di L L cos 7.2= dt di L U L L ≈?且误差较小，即可验证电感的伏安特性表达式。 二、硬件实验 1.恒压源特性验证 表1-1 不同电阻负载时电压源输出电压 2.电容的伏安特性测量
模拟电路实验报告 实验一常用电子测量仪器的使用 1.实验目的 (1)了解双踪示波器、函数信号发生器、晶体管毫伏表、直流稳压电源的工作原 理和主要技术指标。 (2)掌握双踪示波器、晶体管毫伏表、直流稳压电源的正确使用方法。 2.实验原理 示波器是电子测量中最常用的一种电子仪器,可以用它来测试和分析时域信号。示波器通常由信号波形显示部分、垂直信道（Y通道）、水平信道（X通道）三部分组成。YB4320G是具有双路的通用示波器，其频率响应为0～20MHz。 为了保证示波器测量的准确性，示波器内部均带有校准信号，其频率一般为1KHz，即周期为1ms，其幅度是恒定的或可以步级调整，其波形一般为矩形波。在使用示波器测量波形参数之前，应把校准信号接入Y轴，以校正示波器的Y轴偏转灵敏度刻度以及扫描速度刻度是否正确，然后再来测量被测信号。 函数信号发生器能产生正弦波、三角波、方波、斜波、脉冲波以及扫描波等信号。由于用数字LED显示输出频率，读数方便且精确。 晶体管毫伏表是测量正弦信号有效值比较理想的仪器，其表盘用正弦有效值刻度，因此只有当测量正弦电压有效值时读数才是正确的。晶体管毫伏表在小量程档位（小于1V）时，打开电源开关后，输入端不允许开路，以免外界干扰电压从输入端进入造成打表针的现象，且易损坏仪表。在使用完毕将仪表复位时，应将量程开关放在300V挡，当电缆的两个测试端接地，将表垂直放置。 直流稳压电源是给电路提供能源的设备，通常直流电源是把市电220V的交流电转换成各种电路所需要的直流电压或直流电流。一般一个直流稳压电源可输出两组直流电压，电压是可调的，通常为0～30V，最大输出直流电流通常为2A。 输出电压或电流值的大小，可通过电源表面旋钮进行调整，并由表面上的表头或LED显示。每组电源有3个端子，即正极、负极和机壳接地。正极和负极就像我们平时使用的干电池一样，机壳接地是为了防止外部干扰而设置的。 如果某一电路使用的是正、负电源，即双电源，此时要注意的是双电源共地的接法，以免造成短路现象。 数字万用表可用于交、直流电压测量、交、直流电流测量，电阻测量，一般晶体管的测量等。一般的数字万用表交流电压挡的频率相应范围为45Hz～500Hz，用
数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３
电子报/2007年/6月/3日/第022版 音响发烧 FU-7 50W推挽功放的制作 河南田书森 实用制作 笔者选择FU-7(老型号807)胆管制作功放，是因其社会库存大，音质、音色比6P3P、EL34、KT88更为全面且价格更便宜。它本是高频振荡功率管，振荡频率高达60MHz，等幅输出功率可达40W，跨导6mA／V，最大阳极耗散功率33W，阳极电流36mA，额定阳极电压600V，栅极电压34V。FU-7空气感好，堂音丰富，动态范围大，低频强劲，其声音的品质绝非其它胆管所能相提并论。电路如图1。 底座尺寸为长430mm×宽400mm×高60mm，底部排列分为三个单元，左右声道和电源各占三分之一，把各自的阻、容元件安排在单元内，这样可减少相互的电磁干扰和提高分离度。电源变压器及输出变压器需做屏蔽壳。本机音量开到最大，耳朵贴近音箱也听不到一点嗡声和噪音，信噪比较高。功放供电应加继电器延时电路。 本机在电源上下功夫，一部好的功放，良好的电源是基础。本机用的是前后级分离的双电源，前级每声道各用一只624作二次隔离滤波，“切断”由变压器二次侧产生的干扰源。利用二极管高效、高速的优点，与胆滤波互补，使本机高频中丰富的泛音和偶次谐波成分大增，原来没有的细节陡然出现，自然飘逸，中音松软、滋润。 输出变压器是做好一部胆机的关键，有条件的最好邮购信誉好的成品，本机用的是上世纪70年代上海产飞跃R-50型电子管输出变压器，初级阻抗6.9kΩ，电感量32t1，耐压3kV。最大可输出80W功率。 调试一定要接上音箱，调整W1、W2使V3、V4的阴极电压为0.35V。倒相级6N8屏压270V，阴极电压146V。前级电压放大管6N3屏极141V，阴极电压2.4V。调试要用数字表，我用指针式500型万用表2.5V直流挡，测量功放管阴极电压时表针仅微动。 电源变压器用的是400W环牛，前级用原红灯收音机45W电源变压器。FU-7、KT88等大功率电子管是吃电流大户，要想发挥它们的强劲输出和低频力度，电源变压器要选用300W以上，初次级线径选0.72mm以上为佳，以防开大音量，电压下降，造成低频力度下降。前级可选用其他型号管子。
分频电路的设计 在数字电路的设计中，我们会经常遇到分频电路，而且分频电路输出信号频率的稳定性、精确度与整个电路的稳定性有着很大的关系。本文就一些常用分频电路作一总结。 一、n2分频 众所周知，2分频是最简单的分频，通常用D触发器用作反相器即可以实现2分频，要 想实现n2分频，最简单的方法就是将2分频电路级联，n级联在一起就构成了n2分频。 我们以n=5为例，用MAX+plus II进行仿真，电路如图1所示，我们得到的波形如图2所示： 图1 图2 由波形我们可以看出，该电路能实现32分频，但由于它采用的是行波时钟，Q4的输出t。n越大，延时就越大。 与CLK之间延时为5 co 改进图1的电路，我们可以采用同步计数来实现32分频，如图2所示，其中5BITcounter 是在MAX+plus II中用生成的5位二进制加法计数器。Q4输出就是32分频的信号，波形如图4所示。
图3 图4 t。保证了系统的同由于图3是采用同步计数器，所以每个输出的延时都一样，都为 co 步运行。 同样的道理，若n增大时，我们只要改变计数器的位数即可。 二、2n分频 在数字电路的设计中，2n分频也是经常遇到的。对于2n分频，我们常采用两级分频的方法，第一级用来n分频，第二级用作2分频，这样做的目的就是保证输出信号有50％的占空比，若对占空比无要求则可任意实现n分频。 以n=25为例，在MAX+plus II中，利用构造一个5bit模为25的加法计数器，电路如图5所示，out即为50分频后的输出，波形如图6所示。 图5
图6 从图6可以看出，out 与输入时钟CLK 之间的延时是2co t =6ns 。 三、M N 2分频 在一些特殊的数字电路中，可能会用到M N 2分频，由于分频是小数，我们不可能对输入 信号精确地分频，只能保证输出信号的平均频率与理想的分频频率相等。我们这里以26/3分频为例来介绍这种分频方法。 分析：26/3分频的实质就是在26个CLK 周期内产生3个周期的输出信号。我们还是采用采用两级分频方法，目的是为了保证占空比为50％，第一级分频倍数为13/3，即13个CLK 周期内产生3个周期的输出信号。这样我们构造一个模13的4bit 加法计数器，利用门电路输出三个周期信号，计数器从0计到3时A 输出1，计到7时B 输出1，计到12时C 输出1，将A 、B 、C 三路信号相或就得到我们想要的波形，电路如图7所示，波形如图8所示。 图7
实验二组合逻辑电路的设计 一、实验目的 1.掌握组合逻辑电路的设计方法及功能测试方法。 2.熟悉组合电路的特点。 二、实验仪器及材料 a) TDS-4数电实验箱、双踪示波器、数字万用表。 b) 参考元件：74LS86、74LS00。 三、预习要求及思考题 1．预习要求： 1）所用中规模集成组件的功能、外部引线排列及使用方法。 2) 组合逻辑电路的功能特点和结构特点. 3) 中规模集成组件一般分析及设计方法. 4）用multisim软件对实验进行仿真并分析实验是否成功。 2.思考题 在进行组合逻辑电路设计时，什么是最佳设计方案 四、实验原理 1．本实验所用到的集成电路的引脚功能图见附录 2.用集成电路进行组合逻辑电路设计的一般步骤是： 1）根据设计要求，定义输入逻辑变量和输出逻辑变量，然后列出真值表； 2）利用卡络图或公式法得出最简逻辑表达式，并根据设计要求所指定的门电路或选定的门电路，将最简逻辑表达式变换为与所指定门电路相应的形式； 3）画出逻辑图； 4）用逻辑门或组件构成实际电路，最后测试验证其逻辑功能。 五、实验内容 1．用四2输入异或门（74LS86）和四2输入与非门（74LS00）设计一个一位全加器。 1）列出真值表,如下表2-1。其中A i、B i、C i分别为一个加数、另一个加数、低位向本位的进位；S i、C i+1分别为本位和、本位向高位的进位。 A i B i C i S i C i+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 10 1 1 1 00 1 1 1 1 1 1 2）由表2-1全加器真值表写出函数表达式。
. 实验一晶体管共射极单管放大器 一、实验目的 1、学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。 2、掌握放大器电压放大倍数、输入电阻、输出电阻及最大不失真输出电压的测试方法。 3、熟悉常用电子仪器及模拟电路实验设备的使用。 二、实验原理 图2－1为电阻分压式工作点稳定单管放大器实验电路图。它的偏置电路采用R 和R组成的分压电路，并在发射极中接有电阻R，以稳定放大器的静态工EB1B2作点。当在放大器的输入端加入输入信号u后，在放大器的输出端便可得到一i个与u相位相反，幅值被放大了的输出信号u，从而实现了电压放大。0i 图2－1 共射极单管放大器实验电路 在图2－1电路中，当流过偏置电阻R和R 的电流远大于晶体管T 的 B2B1基极电流I时（一般5～10倍），则它的静态工作点可用下式估算B教育资料．. R B1U?U CCB R?R B2B1 U?U BEB I??I EC R E
）R＋R＝UU－I（ECCCCEC电压放大倍数 RR // LCβA??V r be输入电阻 r R/// R＝R/beiB1 B2 输出电阻 R R≈CO由于电子器件性能的分散性比较大，因此在设计和制作晶 体管放大电路时， 为电路设计提供必离不开测量和调试技术。在设计前应测量所用元器件的参数，还必须测量和调试放大器的静态工作点和各要的依据，在完成设计和装配以后，因此，一个优质放大器，必定是理论设计与实验调整相结合的产物。项性能指标。除了学习放大器的理论知识和设计方法外，还必须掌握必要的测量和调试技术。消除干扰放大器静态工作点的测量与调试，放大器的测量和调试一般包括：与自激振荡及放大器各项动态参数的测量与调试等。、放大器静态工作点的测量 与调试 1 静态工作点的测量1) 即将放大的情况下进行，＝u 测量放大器的静态工作点，应在输入信号0 i教育资料． . 器输入端与地端短接，然后选用量程合适的直流毫安表和直流电压表，分别测量晶体管的集电极电流I以及各电极对地的电位U、U和U。一般实验中，为了避 ECCB免断开集电极，所以采用测量电压U或U，然后算出I的方法，例如，只要 测CEC出U，即可用E UU?U CECC??II?I，由U确定I（也可根据I），算出CCC CEC RR CE同时也能算出U＝U－U，U＝U－U。EBEECBCE为了减小误差，提高测量精度，应选用内阻较高的直流电压表。 2) 静态工作点的调试 放大器静态工作点的调试是指对管子集电极电流I（或U）的调整与测试。 CEC静态工作点是否合适，对放大器的性能和输出波形都有很大影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时u的负半周将被削底，O 如图2－2(a)所示；如工作点偏低则易产生截止失真，即u的正半周被缩顶（一 O般截止失真不如饱和失真明显），如图2－2(b)所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端 加入一定的输入电压u，检查输出电压u的大小和波形是否满足要求。如不满Oi
电工电子实验报告 电工电子综合实验（U）实 验报告 —多功能数 字计时器
摘要 设计搭建一个多功能数字计数器，从0分0秒开始计时, 计到9分59秒后自动清零。具有计时、清零、校分、整点报时的基本功能和闹钟、秒表的附加功能。显示电路使用的是动态显示方式，即只使用一片译码器外加较高频率的时钟控制电路来实现数码管的“同时”显示功能 Abstract Desig n a multi-purpose digital register which can display the time . It starts from 0 mi nute 0 sec on ds, counts after 9 minute 59 sec onds automatic clear zero. The clock has the basic functions of clearing, minute-correcting, beeping in the sharp hour and the stopwatch. We use dyn amic display circuit to display, n amely realiz ing display ing in the same time using one en coder and a high freque ncy.
目录设计目的 二. 设计要求 三. 实验原理 四. 单元电路设计及其电路图 1信号发生电路 2、计时电路 3、显示电路 4、清零电路 5、校分电路 6、报时电路 五. 附加电路 六. 实验感想 七. 实验中遇到的问题 八. 附录 1、工具及器件清单 2、各元件的引脚图及功能表 3、总电路逻辑图 4、参考文献
实验六 Verilog设计分频器/计数器电路 一、实验目的 1、进一步掌握最基本时序电路的实现方法； 2、学习分频器/计数器时序电路程序的编写方法； 3、进一步学习同步和异步时序电路程序的编写方法。 二、实验内容 1、用Verilog设计一个10分频的分频器，要求输入为clock（上升沿有效），reset（低电平复位），输出clockout为4个clock周期的低电平，4个clock周期的高电平），文件命名为fenpinqi10.v。 2、用Verilog设计一异步清零的十进制加法计数器，要求输入为时钟端CLK（上升沿）和异步清除端CLR（高电平复位），输出为进位端C和4位计数输出端Q，文件命名为couter10.v。 3、用Verilog设计8位同步二进制加减法计数器，输入为时钟端CLK（上升沿有效）和异步清除端CLR（低电平有效），加减控制端UPDOWN，当UPDOWN为1时执行加法计数，为0时执行减法计数；输出为进位端C和8位计数输出端Q，文件命名为couter8.v。 4、用VERILOG设计一可变模数计数器，设计要求：令输入信号M1和M0控制计数模，当M1M0=00时为模18加法计数器；M1M0=01时为模4加法计数器；当M1M0=10时为模12加法计数器；M1M0=11时为模6加法计数器，输入clk上升沿有效，文件命名为mcout5.v。 5、VerilogHDL设计有时钟时能的两位十进制计数器，有时钟使能的两位十进制计数器的元件符号如图所示，CLK是时钟输入端，上升沿有效；ENA是时钟使能控制输入端，高电平有效，当ENA=1时，时钟CLK才能输入；CLR是复位输入端，高电平有效，异步清零；Q[3..0]是计数器低4位状态输出端，Q[7..0]是高4位状态输出端；COUT是进位输出端。 三、实验步骤 实验一：分频器 1、建立工程
电子电路实验三-实验报告
————————————————————————————————作者：————————————————————————————————日期：
实验三负反馈放大电路 实验报告 一、实验数据处理 1.实验电路图 根据实际的实验电路，利用Multisim得到电路图如下： （1）两级放大电路 （2）两级放大电路（闭环）
（3）电流并联负反馈放大电路 2.数据处理 （1）两级放大电路的调试 第一级电路：调整电阻参数，使得静态工作点满足：IDQ约为2mA，UGDQ<-4V。记录并计算电路参数及静态工作点的相关数据（IDQ，UGSQ，UA，US、UGDQ）。 IDQ UGSQ UA US UGDQ 2.014mA-1.28V 5.77V7.05V-6.06V 第二级电路：通过调节Rb2，使得静态工作点满足：ICQ约为2mA，UCEQ=2～3V。记录电路参数及静态工作点的相关数据（ICQ，UCEQ）。 ICQ UCEQ 2.003mA 2.958V 输入正弦信号Us，幅度为10mV，频率为10kHz，测量并记录电路的电压放大倍数 A u1=U o1 U s 、A u= U o U s 及输入电阻Ri和输出电阻Ro。 Au1Au Ri Ro 0.783-152.790.75kΩ 3227.2Ω （2）两级放大电路闭环测试 在上述两级放大电路中，引入电压并联负反馈。合理选取电阻R的阻值，使得闭环电压放大
倍数的数值约为10。 输入正弦信号Us，幅度为100mV，频率为10kHz，测量并记录闭环电压放大倍数 A usf=U o/U s 输入电阻Rif和输出电阻Rof。 Ausf Rif Rof -9.94638.2Ω232.9Ω（3）电流并联负反馈放大电路 输入正弦信号Us，幅度为100mV，频率为10kHz，测量并记录闭环电压放大倍数 A usf=U o/U s 输入电阻Rif和输出电阻Rof。 Ausf Rif Rof 8.26335.0Ω3280.0Ω 3.误差分析 利用相对误差公式： 相对误差=仿真值?实测值 实测值 ×100% 得各组数据的相对误差如下表： 仿真值实测值相对误差 /% IDQ/mA 2.077 2.014 3.13 UA/V 5.994 5.770 3.88 UGDQ/V-5.994-6.060-1.09 ICQ/mA 2.018 2.0030.75 UCEQ/V 2.908 2.958-1.69 Au10.7960.783 1.66 Au-154.2-152.70.98 Ri/ kΩ90.7690.750.01
电子技术课程设计 题目： 班级： 姓名： 合作者：
数字电子钟计时系统 一、设计要求 用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟，基本要求如下： 1、采用LED显示累计时间“时”、“分”、“秒”。 2、具有校时功能。 二、设计方案 数字电子钟主要由振荡器、分频器、计数器、译码器、显示器等几部分组成，其整体框图为 其中，秒信号发生器为：
由石英晶体发出32768Hz的振荡信号经过分频器，即CD4060——14级串行二进制计数器/分频器和振荡器，输出2Hz 的振荡信号传入D触发器，经过2分频变为秒信号输出。 校时电路为： 当K1开启时，与非门一端为秒信号另一端为高电位，输出即为秒信号秒计数器正常工作，当K1闭合，秒信号输出总为0，实现秒暂停。 当K2/K3开启时，分信号/时信号输入由秒计数器输出信号及高电平决定，所以输出信号即为分信号/时信号，当K2/K3闭合时，秒信号决定分信号/时信号输出，分信号/时信号输出与秒信号频率一致， 以实现分信号/时信号的加速校时。 秒、分计数器——60进制
首先，调节CD4029的使能端，使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器（个位计数器）计十个数之后将，进位输出输给下一个计数器（十位计数器）的进位 输入实现十秒计数。当计数器的Q1，Q2输出均为1时经过与门电路，输出高电平，作为分 脉冲或时脉冲并同时使两计数器置零。 时计数器——24进制 时脉冲 首先，调节CD4029的使能端，使其为十进制加法计数器。将输入信号脉冲输入第一个 计数器（个位计数器）计十个数之后将，进位输出输给下一个计数器（十位计数器）的进位 输入实现十秒计数。当十位计数器Q1和个位计数器Q2输出均为1时经过与门电路，输出 高电平使两计数器置零。 译码显示电路
电子管功放电路大全
本贴图纸都经过实做验证，转载请注明出处。 6L6G(6P3P推挽1，输出功率25W THD=0.3% EL84(6P14)推挽，输出功率15W
前级 1(12AX7+12AU7) Lin XU in. 1G0/3V 4.71 迁 imv V4/V7 Fl 再4 ETB5 CT/C1D 卜 0血. mny FT 翻 B20 /I23 WB0 6SK Rir/Tr ' F=,制 1? R1/E2 ■=20 I 3LIK .K22 ^TOK CJ L/D12 seouF EUd^TJl ^L.D Lkai t i bv Jul a 6h hifidir Cft/ra F 「I -； T WO'/ ㈣ 3K Lfb/'Rfl
Lin /Kir 150K R3/R7 15K R2/R6 1.2K稳庄 10u 22K-- RW5 150K L _ 1 0.1 u0.1 U J-. C1/C2 厂。眈4 厂 信号 输入 R1/R8 IM R12R13 /R1 7 470K75tJ 4-30 CIV C5 lOu* 385/ + R14 /R15 56K 12/IU7 1U 05)06豔Xt RI9 /R19 4 7 Oik 1DK R12 R10/R11 前级2(12AX7+6DJ8) Gir o 4K +30(V Lin 信号 /Kin辆天 2K ZIOK R5 R4卜 /R41 3.3K 270K R2 ZR2 ‘ 3 " 1 $4 压 至 r VI, V2^12AX7; V3=E36CC/6S2￡ C3/C3P 4.TuF Lout /Rout R9 4.70K lOuf RIO IO皿 Ell LOOK CUD
武汉理工大学《微机原理与接口技术》课程设计报告书
学
号:
0121105830129
课 程 设 计
题 学 专 班 姓
目 院 业 级 名
分频信号发生器的分析与设计 自动化学院 电气工程及自动化 电气 1107 班 成涛 陈静 教授
指导教师
2014 年
01 月
09 日
武汉理工大学《微机原理与接口技术》课程设计报告书
课程设计任务书
学生姓名: 指导教师: 题 目: 成涛 专业班级: 电气 1107 班 陈静 教授 工作单位: 自动化学院 分频信号发生器的分析与设计
要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰 写等具体要求） 1. 设:有一输入方波信号 f0（<1MHz） 。要求输出信号:f1=f0/N，N 通过键盘 输入。 2. 画出简要的硬件原理图，编写程序。 3. 撰写课程设计说明书。 内容包括:摘要、 目录、 正文、 参考文献、 附录 （程 序清单） 。正文部分包括:设计任务及要求、方案比较及论证、软件设计说明（软 件思想，流程，源程序设计及说明等） 、程序调试说明和结果分析、课程设计收 获及心得体会。
时间安排: 12 月 26 日----- 12 月 28 日 查阅资料及方案设计 12 月 29 日----- 01 月 0 2 日 编程 01 月 03 日-----0 1 月 07 日 调试程序 01 月 08 日----- 01 月 09 日 撰写课程设计报告
指导教师签名: 系主任（或责任教师）签名:
年 年
月 月
日 日