课程介绍：
先修课程：
《数字电子技术》--学习了数字电路的基本设计方法。
本课程：
《数字逻辑系统设计》--面向实际工程应用，紧跟技术发展，掌握数字系统新的设计方法。主要学习可编程逻辑器件原理、VHDL硬件描述语言基础、QUARTUSII工具使用。
后续课程：
1、《数字信号处理》--应用的一个方面，由FPGA代替DSP来实现算法，提高系统的速度。
2、《SOPC技术》--SOPC Builder 的NIOS嵌入式系统软硬件设计技术
课程宗旨:
1、更新数字电路的设计观念，建立用PLD器件取代传统TTL器件设计数字电路的思想
2、更新数字系统设计手段，学会使用硬件描述语言（Hardware 2、Description Language）代替传统的数字电路设计方法来设计数字系统。
器件为什么能够编程？
了解大规模可编程逻辑器件的结构及工作原理（第2章内容）
怎样对器件编程？
1、熟悉一种EDA软件的使用方法（工具）（以Altera公司的QUARTUSII为例）
2、掌握一种硬件描述语言（方法），以设计软件的方式来设计硬件（重点）（以VHDL语言为例）
教学安排：
总学时数：78 学时
理论课时：54 学时
实验课时：24 学时
分数：5 学分
考核方式：
1、成绩（20%）：考勤、课堂纪律、回答问题、作业
2、成绩（20%）：实验操作、实验报告
3、笔试（60%）：闭卷考试
选用教材：
《EDA技术与VHDL（第2版）》潘松、黄继业编著，清华大学出版社
参考教材：
1、《VHDL程序设计教程（第3版）》，曾繁泰，清华大学出版社
2、《VHDL硬件描述语言与数字逻辑电路设计》，侯伯亨、顾新，西安电子科技大学出版社
3、《FPGA/VHDL快速工程实践入门与提高》，杨恒、卢飞成，北京航空航天大学出版社
4、《集成电路/计算机硬件描述语言VHDL高级教程》，刘明业，清华大学出版社
5、《用VHDL设计电子线路》，边计年、薛宏熙译，清华大学出版社
本书重点：
1、章PLD硬件特性与编程技术
2、第3章VHDL基础
3、第4章Quartus II 使用方法
4、第7章VHDL语句
5、第8章VHDL结构
本书难点：
1、第2章PLD硬件特性与编程技术
2、第5章VHDL状态机
3、第6章16位CISC CPU设计
4、第9、10章DSP Builder设计
数字电子技术回顾
布尔函数－－数字系统数学基础（卡诺图）
数字电路设计的基本方法：（提问）
1、组合电路设计：问题逻辑关系真值表化简逻辑图
2、时序电路设计：
列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图
3、使用中、小规模器件设计电路（7
4、54系列）
编码器（74LS148）、译码器（74LS154）、比较器（74LS85）
计数器（74LS193）、移位寄存器（74LS194）………
设计方法的局限（提问）
1、卡诺图只适用于输入比较少的函数的化简。
2、采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用方法，从中挑选最合适的器件，缺乏灵活性。
3、设计系统所需要的芯片种类多，且数量很大。
电路集成度不断提高：
SSI MSI LSI VLSI
设计方法的发展：
自下而上自上而下
概述
1.1 电子设计自动化技术及其发展
EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即EDA(Electronic Design Automation) 技术。
EDA技术发展三个阶段：
1、70年代：集成电路为MOS工艺，人们利用计算机取代手工劳动进行集成电路版图编辑，PCB布局布线工作。
2、80年代：集成电路为CMOS工艺，80年代末出现了FPGA，CAD技术应用更为广泛，HDL 的出现为EDA解决的电路建模、仿真测试等奠定了基础。
3、90年代：HDL的标准化，集成电路设计工艺达到深亚微米，百万门大规模PLD面世，大规模ASIC技术的应用，促进了EDA技术的形成。
EDA的理解与认识
1、EDA技术不是某一学科的分支，或某种新的技能技术，它是一门综合性学科；
2、EDA技术融合多学科于一体，又渗透于各学科中，打破了软件和硬件的壁垒；
3、EDA技术代表了电子设计技术和应用技术的发展方向；
4、EDA是微电子技术和现代电子技术的结合。
5、EDA技术的发展趋势：超大规模集成电路的集成度和工艺水平不断提高；高性能的EDA 工具得到长足的发展（自动化和智能化程度不断提高）；计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。
1.2 电子设计自动化应用对象
一、利用EDA技术进行电子系统设计，最后的实现的目标
1、全定制或半定制ASIC
2、FPGA/CPLD（或称可编程ASIC）开发应用
3、PCB（印制电路板）
二、作为EDA技术最终实现目标的ASIC，可以通过三种途径来完成
1、超大规模可编程逻辑器件
2、半定制或全定制ASIC
3、混合ASIC
1.3 VHDL
英文全名是VHSIC(Very High Speed Integrated Circuit)Hardware Description Language。
现在公布的最新VHDL标准版本是IEEE 1076-2002
1.4 EDA的优势
1．可以大大降低设计成本，缩短设计周期。
2．库都是EDA公司与半导体生产厂商合作、共同开发。
3．极大地简化设计文档的管理。
4．极大地提高了大规模系统电子设计的自动化程度。
5．设计者拥有完全的自主权，再无受制于人之虞
6．良好的可移植与可测试性，为系统开发提供可靠的保证。
7．能将所有设计环节纳入统一的自顶向下的设计方案中。
8．在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。
1.5 面向FPGA的开发流程
一、设计输入
1、图形输入
2、硬件描述语言文本输入
二、综合
三、布线布局（适配）
四、仿真
五、下载和硬件测试
1.6 Quartus II概述
1.7 IP 核
1、软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。
2、固IP--完成了综合的功能块。
3、硬IP--供设计的最终阶段产品--掩膜。
4、IP Core：经过预选设计、预先验证，符合产业界普遍认同的设计规范核设计标准，具有相对独立功能电路模块或子系统，可以复用于SOC、SOPC或ASIC中；
5、软IP Core（如Nios、MicroBlaze）和硬IP Core（如ARM 、MIPS）齐头并进；
6、IP资源复用(IP Reuse)是指在集成电路设计过程中，通过继承、共享或购买所需的部分或全部智力产权内核(IP Core)，进行设计、综合和验证，从而加速流片设计过程的设计方法；
7、IP Core是一种商品，SOPC的技术核心：是可编程逻辑器件设计工程师价值体现的主要途径。
8、IP Core表现形式：HDL语言、原理图、网表
9、IP Core分类：微处理器IP Core（8/16/32/64位，如MicroBlaze、Nois、8051 ）、处理器
外设IP Core（SDRAM 控制器、LCD 控制器、总线控制器等）、DSP算法IP Core（FIR滤波器、DES加密、音视频编码和解码等）、通信控制器IP Core（MAC、Gbit收发器、CAM、协议转换等）
1.8 EDA技术的发展趋势
1、超大规模集成电路的集成度和工艺水平不断提高，在一个芯片上完成的系统级的集成已成为可能。
2、可编程逻辑器件开始进入传统的ASIC市场。
3、市场对系统的集成度不断提出更高的要求，促使EDA工具和IP核应用更为广泛。
4、高性能的EDA工具得到长足的发展，为嵌入式系统设计提供了功能强大的开发环境。
实验一集成电路的逻辑功能测试 一、实验目的 1、掌握Multisim软件的使用方法。 2、掌握集成逻辑门的逻辑功能。 3、掌握集成与非门的测试方法。 二、实验原理 TTL集成电路的输入端和输出端均为三极管结构,所以称作三极管、三极管逻辑电路(Transistor -Transistor Logic 简称TTL电路。54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。所不同的是54 系列比74 系列的工作温度范围更宽,电源允许的范围也更大。74 系列的工作环境温度规定为0—700C,电源电压工作范围为5V±5%V,而54 系列工作环境温度规定为-55— ±1250C,电源电压工作范围为5V±10%V。 54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同,就像54 系列和74 系列的区别那样。在不同系列的TTL 器件中,只要器件型号的后几位数码一样,则它们的逻辑功能、外形尺寸、引脚排列就完全相同。 TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广,特别对我们进行实验论证,选用TTL 电路比较合适。因此,本实训教材大多采用74LS(或74系列TTL 集成电路,它的电源电压工作范围为5V±5%V,逻辑高电平为“1”时≥2.4V,低电平为“0”时≤0.4V。 它们的逻辑表达式分别为:
图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。 图1.1 TTL 基本逻辑门电路 与门的逻辑功能为“有0 则0,全1 则1”;或门的逻辑功能为“有1则1,全0 则0”;非门的逻辑功能为输出与输入相反;与非门的逻辑功能为“有0 则1,全1 则0”;或非门的逻辑功能为“有1 则0,全0 则1”;异或门的逻辑功能为“不同则1,相同则0”。 三、实验设备
数字逻辑课程设计 自从它被发明的那天起，就成为人们生活中必不可少的一种工具，尤其是在现在这个讲 究效率的年代，时钟更是在人类生产、生活、学习等多个领域得到广泛的应用。然而随着时 间的推移，人们不仅对于时钟精度的要求越来越高，而且对于时钟功能的要求也越来越多，时钟已不仅仅是一种用来显示时间的工具，在很多实际应用中它还需要能够实现更多其它的
功能。诸如闹钟功能、日历显示功能、温度测量功能、湿度测量功能、电压测量功能、频率测量功能、过欠压报警功能等。钟表的数字化给人们的生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。可以说，设计多功能数字时钟的意义已不只在于数字时钟本身，更大的意义在于多功能数字时钟在许多实时控制系统中的应用。在很多实际应 用中，只要对数字时钟的程序和硬件电路加以一定的修改，便可以得到实时控制的实用系统， 从而应用到实际工作与生产中去。因此，研究数字时钟及扩大其应用，有着非常现实的意义。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路?目前,数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择? 前言 (2) 目录 (2) 题目 (2) 摘要 (2) 关键字 (3) 设计要求 (3) 正文 (3) 1电路结构与原理图 (3) 2数码显示器 (3) 60进制计数和24进制计数 (4) 校时 (7) 振荡器 (8) 3.计算、仿真的过程和结果 (9) 鸣谢 (11) 元器件清单 (11) 参考文献 (11) 总结与体会 (11) 教师评语 (12) 数字时钟的课程设计 摘要： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高 的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前, 数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。本设计采用74LS290. 74LS47.BCD七段数码管和适当的门电路构成，可实现对时、分、秒等时间信息的采集和较时 功能地实现?
数字逻辑心得体会 数字逻辑与系统课程在工科类学科属于普遍的基础性课程，计算机专业、电子信息类专业及其机电类专业都涉及该课程的学习。此次课程培训是以数字逻辑为基础，系统分析为桥梁，系统综合为目的，全面介绍数字电路的基本理论、分析方法、综合方法和实际应用，并着重从以下几个方面进行了介绍 1．介绍如何整理、设计电子教案； 2．如何讲好本门课程； 3．教学手段与教学方法在本课程的体现； 4．综合设计实验的设计与实施； 5．国家精品课程的申报与建设。 在解决如何讲好本门课程环节，侯教授提出了“厚理博术、知行相成”的理念，使我对该课程的教学有了更深的认识。在我院的实际教学过程中，由于课时少，实验的课时被大量压缩，侯教授关于课程实验的处理方式给了我们一种全新的方案。侯教授课件中很多flash 动画的灵活应用，也较好的解决了那些用语言无法表达清楚的问题的讲解。 研究性教学和双语教学对年轻教师提出了新的要求。作为一名年轻教师，刚走上讲台不久，在课程的讲授过程中，基本都是采用传统的教学方法，即以讲授为主，实验为辅，案例教学基本没有。平铺直叙和填鸭式教学早被学生所厌倦。刘颖教授的研究性教学极好的调动
了学生参与教学的积极性。通过刘颖教授的报告，我深深的感受到数字逻辑与系统课程不仅是一门基础课程，同时也是一门综合性较高的实用课程。研究性教学方式的提出也给我们这些年轻教师提出了新的努力方向。研究性教学虽然给年轻教师提出了更大的要求和较大的压力，但是也是一种努力工作的动力，促进年轻教师的不断成长。同时，娄淑琴教授关于双语教学的报告，也给我们提出了新的要求，自己深深感受到责任的重大，压力也越来越大。但是也激发自己努力的激情与信心。研究性教学和双语教学在一定程度上对年轻教师的科研、应用水平和外语能力等综合素质提出了更高的要求，同时，进一步促进教师阅读国外科技文献、追踪行业发展新动向，保持教师敏锐的学习能力，利于形成新的观点和见解。 通过此次培训，也感受到了师德在教学工作中的重要作用的体会。侯教授及其团队教师的人格魅力在实际教学中起到了很好的促进教学作用。在培训中，很多参加培训的老师被侯教授的敬业精神所感动，所鼓舞，这一点值得我们年轻教师学习并发(请你支持)扬光大。当崇高的师德与高超的教学技术融于一身时，这个才是大师。 在此次培训中，我积极与各院校教师交流，共同探讨该门课程的实际教学中遇到的问题，通过交流大家认为在数字电子技术基础教学工作中遇到的主要困难是：很多学生认为学习数字逻辑课程没用，学习不主动，没有创新意识。并从其它老师处学习到了解决诸如分析键盘译码电路、奇偶检验电路、计算机i/o接口地址译码电路，设计火灾
16学时数字逻辑实验内容及要求（附录：实验用IC器件引脚图） 实验一组合逻辑及应用电路实验 1．实验目的： （1）了解并掌握基本逻辑门电路及常用组合逻辑部件的逻辑功能； （2）熟悉基本逻辑门及常用组合逻辑部件的应用； （3）学习并掌握数字逻辑实验台的使用方法。 2．实验所用器件： 四二输入端与非门，型号为：74LS00 四异或门，型号为：74LS86 双2-4线译码器74LS139 等（根据实际使用填写） 3．实验内容及要求 （1）用实验验证74LS86的逻辑功能并填写真值表。 （2）用一片74LS00实现一2输入端异或门的功能。 （3）将74LS139扩展成3-8线译码器的功能。 （4）在第（3）步的基础上再加上与非门构成一位全加器。 实验二触发器功能及应用电路实验 1．实验目的 （1）熟悉常用触发器的功能及功能互换； （2）熟悉时序逻辑电路的状态分析方法； （3）触发器的简单应用电路实验分析； （4）实验观察时序逻辑电路的初始状态对电路工作的影响； （5）了解时序逻辑电路自启动的意义。 2．实验所用器件 D触发器二片，型号为：74LS74 与非门一片，型号为：74LS00 等（根据实际使用填写） 3．实验内容及要求 （1）验证74LS74的逻辑功能，填写功能表，注意观察上升沿触发方式； （2）用D触发器和门电路模拟实现JK触发器功能并填写其功能表； （3）用D触发器和门电路模拟实现T触发器功能并填写其功能表； （4）由D触发器及门电路构成有用的四位环型计数器，实验观察并记录电路运行状态。
实验三时序电路功能组件及应用电路实验 1．实验目的 （1）熟悉中规模集成移位寄存器74LS194的逻辑功能及简单应用； （2）熟悉中规模集成计数器74LS161功能及简单应用； （3）学会使用七段字形译码器及共阴极七段LED数字显示器。 2．实验所用器件 四位二进制加法计数器1片，型号为：74LS161 寄存器1片，型号为：74LS194 等（根据实际使用填写） 3．实验内容及要求 （1）验证寄存器（74LS194）、计数器（74LS161）的逻辑功能，通过实验填写功能表；（2）用74LS161及门电路分别采用复位法和置数法构成一位8421BCD码计数显示电路；（3）用74LS194及门电路构成有用的四位环型计数器。 实验四串行加法器的设计 1．实验目的 较复杂数字逻辑电路的设计方法及实验分析。 2．实验所用器件 4位移位寄存器组件2片，型号为：74LS194 D触发器1片，型号为：74LS74 等（根据实际使用填写） 3．实验内容及要求 （1）按如下串行加法器框图设计电路图实现四位二进制的加法； 4位被加数移位寄存器 为了清楚地看到逐位相加情况，时钟脉冲应采用单脉冲，注意电路清“0”作用。 （2）任意给定X，Y，给电路加入4个单脉冲，逐一观察并记录电路工作情况； （3）4个脉冲后，X+Y的和存放在A中，X+Y的最高位即进位存放在何处。串行加法器的加法速度如何计算。
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
数字逻辑课程设计报告
数字逻辑课程设计 多功能数字钟 班级： 学号： 课程设计人： 指导老师： 课题： 完成时间：
一、设计目的： 学会应用数字系统设计方法进行电路设计，熟练地运用汇编语言。 二、设计任务及要求： 1.记时、记分、记秒 2.校时、校分、秒清0 3.整点报时 4.时间正常显示 5.闹时功能 三、设计思路： 将整个闹钟分为以下几个模块，每个模块中都有详细的各部分的设计思路，源代码及仿真图像，生成的器件。 1.计时模块 计小时：24进制计数器 计分、计秒：60进制计数器 计时间过程： 计秒：1HZ计数脉冲，0~59循环计数，计数至59时产生进位信号。 计分：以秒计数器进位信号作为分计数脉冲，0~59循环计数，59时产生进位。 计时：以分计数器进位信号作为时计数脉冲，0~23循环计数，23时清0。 二十四进制计数器代码： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt24 is port (clk:in std_logic; qh,ql:out std_logic_vector(3 downto 0)); end cnt24; architecture behave of cnt24 is signal q1,q0:std_logic_vector(3 downto 0); begin process(clk) begin if(clk'event and clk='1')then if(q1="0010" and q0="0011")then q1<="0000";q0<="0000"; elsif(q0="1001")then q0<="0000";q1<=q1+'1'; else q0<=q0+'1'; end if; end if; qh<=q1; ql<=q0;
滁州学院计算机与信息工程学院 实验课程教案 课程名称：数字电路分析与设计 授课教师：姚光顺 授课对象：11网工、计科 授课时间：20XX年2月-2012月7月 滁州学院计算机与信息工程系 20XX年2月 《数字逻辑》实验教学大纲
课程编号： 课程名称：数字逻辑 英文名称：Digital Logic 课程类型：专业基础课 课程属性：独立设课 总学时：16总学分：0.5 开设学期：2 适用专业：计算机科学与技术网络工程 先修课程：大学物理电路原理 一、实验课程简介 数字逻辑实验，是数字逻辑课程教学内容的延伸和加强。在电子产品广泛应用的前提下，对于每一个大学生，具备一定电工电子基本知识和应用能力是必不可少的。因此，数字逻辑实验教学是按在相关理论教学的基础上，根据教学实际情况所开设的重点技术基础实验课程。通过实验，可以加深学生对课程内容中重点、难点的理解，培养其动手能力。 二、实验教学目标与基本要求 本课程的作用与任务是：使学生进一步掌握数字逻辑电路的分析与设计的基本方法，了解数字逻辑物理器件的主要技术参数，以及物理设计中的制作、调试、故障诊断的基本技能。要求学生在实验原理指导下，熟悉和掌握常用中、大规模集成电路的功能和在实际中应用的方法，具备基本电路的设计能力。培养学生检查与排除电路故障、分析和处理实验结果、分析误差和撰写实验报告的能力，旨在培养学生综合运用知识能力、严谨细致的工作作风和一丝不苟的科学态度。 三、本实验课程的基本理论与实验技术知识 本实验课基于门电路、组合逻辑电路、触发器、时序逻辑电路、A/D和D/A转换的基本理论而设定。 四、实验方法、特点与基本要求 实验分为实验预习、实验操作、实验总结三个步骤： 1、实验预习 1) 明确实验目的，理解实验原理； 2) 了解实验环境； 3) 了解实验方法，拟定实验的操作步骤； 2、实验操作 1) 建立实验环境，进行实验操作，培养实践动手能力 2) 实验过程中认真观察实验现象，详细记录实验结果 3) 实验结束前，整理好实验设备，经指导教师验收方可退出实验室 3、实验总结 通过对实验记录的整理，以加深对所学理论知识的理解，不断总结、积累经验，从而提高动手能力。
华中科技大学数字逻辑实验报告 姓名: 专业班级: 学号: 指导老师： 完成时间：
实验一：组合逻辑电路的设计 一、实验目的： 1．掌握组合逻辑电路的功能测试。 2．验证半加器和全加器的逻辑功能 3．学会二进制的运算规律。 二、实验所用组件： 二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器74LS04芯片，三输入三与非门74L10，电线若干。 三、实验内容： 内容A：全加全减器。 实验要求： 一位全加/全减法器，如图所示： 电路做加法还是做减法运算是由M决定的，当M=0做加法，M=1做减法。当作为全加法起时输入A.B和Cin分别为加数，被加数和低位来的进位，S和数，Co位向上位的进位。当作为全减法器时输入信号A,B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上的借位。 实验步骤： 1．根据功能写出输入/输出观察表：
2． 3．做出卡诺图，确定输出和激励的函数表达式：
4．根据逻辑表达式作出电路的平面图： 5．检查导线以及芯片是否完好无损坏，根据平面图和逻辑表达式连接电路。 实验结果： 电路连接好后，经检测成功实现了一位全加/全减法器的功能。 内容B：舍入与检测电路的设计： 试验要求： 用所给定的集合电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四
舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大宇或等于（5）10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如下所示： （1）按照所设计的电路图接线，注意将电路的输入端接试验台的开关，通过拨动开关输入8421代码，电路输入按至试验台显示灯。 （2）每输入一个代码后观察显示灯，并将结果记录在输入/输出观察表中。 实验步骤 1．按照所给定的实验要求填写出F1，F2理论上的真值表。 2．根据真值表给出F1和F2的卡诺图。
学生学号0121410870432实验成绩 学生实验报告书 实验课程名称逻辑与计算机设计基础 开课学院计算机科学与技术学院 指导教师姓名肖敏 学生姓名付天纯 学生专业班级物联网1403 2015--2016学年第一学期
译码器的设计与实现 【实验要求】： （1）理解译码器的工作原理，设计并实现n-2n译码器，要求能够正确地根据输入信号译码成输出信号。（2）要求实现2-4译码器、3-8译码器、4-16译码器、8-28译码器、16-216译码器、32-232译码器。 【实验目的】 （1）掌握译码器的工作原理； （2）掌握n-2n译码器的实现。 【实验环境】 ◆Basys3 FPGA开发板，69套。 ◆Vivado2014 集成开发环境。 ◆Verilog编程语言。 【实验步骤】 一·功能描述 输入由五个拨码开关控制，利用led灯输出32种显示 二·真值表
三·电路图和表达式
四·源代码 module decoder_5( input [4:0] a, output [15:0] d0 ); reg [15:0] d0; reg [15:0] d1; always @(a) begin case(a) 5'b00000 :{d1,d0}=32'b1000_0000_0000_0000_0000_0000_0000_0000; 5'b00001 :{d1,d0}=32'b0100_0000_0000_0000_0000_0000_0000_0000; 5'b00010 :{d1,d0}=32'b0010_0000_0000_0000_0000_0000_0000_0000; 5'b00011 :{d1,d0}=32'b0001_0000_0000_0000_0000_0000_0000_0000; 5'b00100 :{d1,d0}=32'b0000_1000_0000_0000_0000_0000_0000_0000; 5'b00101 :{d1,d0}=32'b0000_0100_0000_0000_0000_0000_0000_0000; 5'b00110 :{d1,d0}=32'b0000_0010_0000_0000_0000_0000_0000_0000; 5'b00111 :{d1,d0}=32'b0000_0001_0000_0000_0000_0000_0000_0000; 5'b01000 :{d1,d0}=32'b0000_0000_1000_0000_0000_0000_0000_0000; 5'b01001 :{d1,d0}=32'b0000_0000_0100_0000_0000_0000_0000_0000; 5'b01010 :{d1,d0}=32'b0000_0000_0010_0000_0000_0000_0000_0000; 5'b01011 :{d1,d0}=32'b0000_0000_0001_0000_0000_0000_0000_0000; 5'b01100 :{d1,d0}=32'b0000_0000_0000_1000_0000_0000_0000_0000; 5'b01101 :{d1,d0}=32'b0000_0000_0000_0100_0000_0000_0000_0000; 5'b01110 :{d1,d0}=32'b0000_0000_0000_0010_0000_0000_0000_0000; 5'b01111 :{d1,d0}=32'b0000_0000_0000_0001_0000_0000_0000_0000; 5'b10000 :{d1,d0}=32'b0000_0000_0000_0000_1000_0000_0000_0000; 5'b10001 :{d1,d0}=32'b0000_0000_0000_0000_0100_0000_0000_0000; 5'b10010 :{d1,d0}=32'b0000_0000_0000_0000_0010_0000_0000_0000; 5'b10011 :{d1,d0}=32'b0000_0000_0000_0000_0001_0000_0000_0000; 5'b10100 :{d1,d0}=32'b0000_0000_0000_0000_0000_1000_0000_0000; 5'b10101 :{d1,d0}=32'b0000_0000_0000_0000_0000_0100_0000_0000; 5'b10110 :{d1,d0}=32'b0000_0000_0000_0000_0000_0010_0000_0000; 5'b10111 :{d1,d0}=32'b0000_0000_0000_0000_0000_0001_0000_0000; 5'b11000 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_1000_0000; 5'b11001 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0100_0000; 5'b11010 :{d1,d0}=32'b0000_0000_0000_0000_0000_0000_0010_0000;
数字逻辑课程设计实验报告 题目数字钟 姓名桂大有 班级网络工程103班 学号109074360 指导教师陆勤 完成日期2012年5月21日
数字钟的设计 1.数字钟的功能描述 (1)计时和显示功能 采用24小时计时并以十进制数字显示时、分、秒（时从00-23，分、秒从00-59）。 (2)校对动能 当数字时钟走的有偏差时，应能够手动校时。 2.数字钟的设计思路 根据功能要求，整个数字时钟分为计时和校时两大部分。 计时部分秒计时电路接收1Hz时基信号，进行60进制计数，计满后秒值归0，并产生1/60Hz时钟信号；分钟计时电路接受1/60Hz时钟信号，进行60进制计数，计满后分钟值归0，并产生1/3600Hz时钟信号，小时计时电路接收1/3600Hz时钟信号，进行24小时计数，计满后小时、分、秒皆归0，如此循环往复。 校时部分，采用两个瞬态按键配合实现，1号键产生单脉冲，控制数字钟在计时/校时/校分/校秒四种状态间切换，2号键通过控制计数使能端让时/分/秒计数器发生状态翻转以达到指定的数值。 3.系统功能模块介绍 Ⅰ.模块一：数字钟总体原理电路。 其中包含：（1）分钟、秒计时电路（２）小时计时电路（３）计时／校时的切换
Ⅱ.采用原理图和HDL混合设计方式实现数字钟 ①分钟、秒计时电路 分钟、秒计时需要60进制计数，其电路图如下所示： 该电路图用两片７４１６０采用同步连接构成６０进制计数器，通过译码电路识别稳态“５９”，输出低电平使计数器置数为０。整个技术循环为００—>０１—>０２—>…—>５８—>５９—>００—>…，共有６０个稳定状态。计数值采用ＢＣＤ码形式，Ｑ７～Ｑ４表示分钟或秒的十位，Ｑ３～Ｑ０表示分钟或秒的各位。ＥＮ输入端当正常计数状态时接收分钟计时电路的进位输出，，而在校时状态时接收校时脉冲用于控制小时值的翻转。计满进位输出端ＣＯ用于触发高一级计数器的技术动作。 ②小时计时电路(采用24时制,电路图如下所示)
《数字逻辑电路》教学大纲 开课系：信息工程系 适用专业及学生层次：初中起点 学时：112课时 先修课：电工基础、电子电路 后续课：微机原理、现代移动通信、程控交换技术 推荐教材及参考教材：《数字逻辑电路》 编写人：XXX 一、说明 1、课程的性质和内容 本门课程是通讯专业通用教材。主要内容包括数字电路基础，逻辑门电路，组合逻辑电路，触发器，时序逻辑电路，脉冲信号的产生与整形，数模和模数转换，数字集成电路应用以及有关实验等。 2、课程的任务和要求 第一，以能力为本位，重视实践能力的培养，突出职业技术教育特色。 第二，吸收和借鉴各地教学改革的成功经验，专业课教材的编写采用了理论知识与技能训练一体化的模式。 第三，更新教材内容，使之具有时代特征。 第四，贯彻国家关于职业资格证书与学业证书并重，职业资格证书制度与国家就业制度相衔接的政策精神，力求教材内容涵盖有关国家职业标准的知识、技能要求，确实保证毕业生达到中级技能人才的培养目标。 3、教学中应注意的问题 第一，根据企业的需要，确定学生应具备的能力结构和知识结构。 第二，教学中应时刻充实新知识、新技术、新设备和新材料。 第三，注意理论与实际结合。
二、学时分配表
三、课程内容与教学要求 第一章数字电路基础 教学要求 （1）掌握数字电路的特点 （2）明确各进制间的转换规则 （3）掌握基本的逻辑运算 （4）熟悉基本逻辑公式和逻辑定理 （5）掌握逻辑函数化简方法 （6）熟悉逻辑函数的各种表示方法以及相互转换的方法 （7）掌握半导体开关特性 教学内容 （1）掌握模拟电路和数字电路的各自特点以及它们的区别 （2）明确二进制、八进制、十六进制和十进制的表示方法以及转换时的不同规则 （3）掌握与、或、非三个最基本逻辑运算的逻辑符号、真值表及逻辑功能。（4）熟悉掌握逻辑电路中的运算律和等式的三个规则，了解异或运算的公式（5）熟悉利用逻辑运算规则及各种定律化简逻辑函数——即公式化简法，了解什么是卡诺图，熟练掌握逻辑函数卡诺图化简法。 （6）熟悉逻辑函数的表达式、卡诺图、真值表、波形图、逻辑图的转换方法。（7）掌握半导体二级管的单向导电性，掌握三极管的工作要求，工作在饱和、放大和截止区域的条件要求。 教学建议： 本章是数字逻辑电路的基础，与今后的学习内容紧密联系，学生应熟练掌握。 第二章逻辑门电路 教学要求 （1）掌握分立元件门电路的基本组成 （2）熟悉TTL集成门电路的特点 （3）熟悉CMOS集成门电路的常用门 （4）明确门电路的应用 教学内容 （1）掌握与、或、非门的各自特点和功能，熟悉组合后的复合门电路的特点
自我检测题 1．（）10=（）2 =（1A.2）16 2．（）10=（）2 3．（1011111．01101）2=（ ）8=（）10 4．（）8=（）16 5．（1011）2×（101）2=（110111）2 6．（486）10=（0）8421BCD =（0）余3BCD 7．（）10=（）8421BCD 8．（）8421BCD =（93）10 9．基本逻辑运算有 与 、或、非3种。 10．两输入与非门输入为01时，输出为 1 。 11．两输入或非门输入为01时，输出为 0 。 12．逻辑变量和逻辑函数只有 0 和 1 两种取值，而且它们只是表示两种不同的逻辑状态。 13．当变量ABC 为100时，AB +BC = 0 ，（A +B ）（A +C ）=__1__。 14．描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 。 15． 用与、或、非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表达式 。 16．根据 代入 规则可从B A AB +=可得到C B A ABC ++=。 17．写出函数Z =ABC +（A +BC ）（A +C ）的反函数Z =））（C A C B A C B A ++++)((。 18．逻辑函数表达式F =（A +B ）（A +B +C ）（AB +CD ）+E ，则其对偶式F ＇= __（AB +ABC +（A +B ）（C +D ））E 。 19．已知CD C B A F ++=）（，其对偶式F ＇=D C C B A +??+）（。 20．ABDE C ABC Y ++=的最简与-或式为Y =C AB +。
21．函数D =的最小项表达式为Y= ∑m（1,3,9,11,12,13,14,15）。 Y+ AB B 22．约束项是不会出现的变量取值所对应的最小项，其值总是等于0。 23．逻辑函数F（A,B,C）=∏M（1,3,4,6,7），则F（A,B,C）=∑m（ 0，2，5）。 24．VHDL的基本描述语句包括并行语句和顺序语句。 25．VHDL的并行语句在结构体中的执行是并行的，其执行方式与语句书写的顺序无关。 26．在VHDL的各种并行语句之间，可以用信号来交换信息。 27．VHDL的PROCESS（进程）语句是由顺序语句组成的，但其本身却是并行语句。 28．VHDL顺序语句只能出现在进程语句内部，是按程序书写的顺序自上而下、一条一条地执行。 29．VHDL的数据对象包括常数、变量和信号，它们是用来存放各种类型数据的容器。 30．下列各组数中，是6进制的是。 A．14752 B．62936 C．53452 D．37481 31．已知二进制数，其对应的十进制数为。 A．202 B．192 C．106 D．92 32．十进制数62对应的十六进制数是。 A．（3E）16 B．（36）16 C．（38）16 D．（3D）16 33．和二进制数（）2等值的十六进制数是。 A．（）16 B．（）16 C．（）16 D．（）16 34．下列四个数中与十进制数（163）10不相等的是。 A．（A3）16 B．（）2 C．（0001）8421BCD D．（1）8 35．下列数中最大数是。
------------- 数字逻辑与数字系统实验指导书 青岛大学信息工程学院实验中心巨春民 2015年3月
------------- 实验报告要求 本课程实验报告要求用电子版。每位同学用自己的学号+班级+姓名建一个文件夹（如2014xxxxxxx计算机X班张三），再在其中以“实验x”作为子文件夹，子文件夹中包括WORD 文档实验报告（名称为“实验x实验报告”，格式为实验名称、实验目的、实验内容，实验内容中的电路图用Multisim中电路图复制粘贴）和实验中完成的各Multisim文件、VerilogHDL源文件、电路图和波形图（以其实验内容命名）。
实验一电子电路仿真方法与门电路实验 一、实验目的 1．熟悉电路仿真软件Multisim的安装与使用方法。 2．验证常用集成逻辑门电路的逻辑功能。 3．掌握各种门电路的逻辑符号。 4．了解集成电路的外引线排列及其使用方法。 5. 学会用Multisim设计子电路。 二、实验内容 1．用逻辑门电路库中的集成逻辑门电路分别验证二输入与门、或非门、异或门和反相器的逻辑功能，将验证结果填入表1.1中。 注：与门型号7408，或门7432，与非门7400，或非门7402，异或门7486，反相器7404. 2．用 L=ABCDEFGH，写出逻辑表达式，给出逻辑电路图，并验证逻辑功能填入表1.2中。 ()' 三、实验总结 四、心得与体会
实验二门电路基础 一、实验目的 1. 掌握CMOS反相器、与非门、或非门的构成与工作原理。 2. 熟悉CMOS传输门的使用方法。 3. 了解漏极开路的门电路使用方法。 二、实验内容 1. 用一个NMOS和一个PMOS构成一个CMOS反相器，实现Y=A’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-1。 表2-1 CMOS反相器逻辑功能表 2. 用2个NMOS和2个PMOS构成一个CMOS与非门，实现Y=(AB)’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-2。 3. 用2个NMOS和2个PMOS构成一个CMOS或非门，实现Y=(A+B)’。给出电路图，分析其工作原理，测试其逻辑功能填入表2-3。 表2-3 CMOS或非门逻辑功能表 4. 用CMOS传输门和反相器构成异或门，实现Y=A B 。给出电路图，测试其逻辑功能填入表2-4。
数字逻辑实验实验报告 脚分配、1）分析输入、输出，列出方程。根据方程和IP 核库判断需要使用的门电路以及个数。 2）创建新的工程，加载需要使用的IP 核。 3）创建BD 设计文件，添加你所需要的IP 核，进行端口设置和连线操作。 4）完成原理图设计后，生成顶层文件（Generate Output Products）和HDL 代码文件（Create HDL Wrapper）。 5）配置管脚约束（I/O PLANNING），为输入指定相应的拨码开关，为输出指定相应的led 灯显示。
6）综合、实现、生成bitstream。 7）仿真验证，依据真值表，在实验板验证试验结果。
实验报告说明 数字逻辑课程组 实验名称列入实验指导书相应的实验题目。 实验目的目的要明确，要抓住重点，可以从理论和实践两个方面考虑。可参考实验指导书的内容。在理论上，验证所学章节相关的真值表、逻辑表达式或逻辑图的实际应用，以使实验者获得深刻和系统的理解，在实践上，掌握使用软件平台及设计的技能技巧。一般需说明是验证型实验还是设计型实验，是创新型实验还是综合型实验。 实验环境实验用的软硬件环境（配置）。 实验内容（含电路原理图/Verilog程序、管脚分配、仿真结果等；扩展内容也列入本栏）这是实验报告极其重要的内容。这部分要写明经过哪几个步骤。可画出流程图，再配以相应的文字说明，这样既可以节省许多文字说明，又能使实验报告简明扼要，清楚明白。 实验结果分析数字逻辑的设计与实验结果的显示是否吻合，如出现异常，如何修正并得到正确的结果。 实验方案的缺陷及改进意见在实验过程中发现的问题，个人对问题的改进意见。 心得体会、问题讨论对本次实验的体会、思考和建议。
课程设计(综合实验)报告 题目：第四个实验数字电子钟院系：计算机科学系 班级：计算计科学与技术1班学号： 学生姓名： 队员姓名： 指导教师：
《数字逻辑》综合实验 任务书 一、目的与要求 1 目的 1.1综合实验是教学中必不可少的重要环节，通过综合实验巩固、深化和扩展学生的理论知识与初步的专业技能，提高综合运用知识的能力，逐步增强实际工程训练。 1.2注重培养学生正确的设计思想，掌握综合实验的主要内容、步骤和方法。 1.3培养学生获取信息和综合处理信息的能力、文字和语言表达能力以及协作工作能力。 1.4提高学生运用所学的理论知识和技能解决实际问题的能 及其基本工程素质。 2.要求 2.1 能够根据设计任务和指标要求，综合运用电子技术课程中所学到的理论知识与实践技能独立完成一个设计课题。 2.2根据课题需要选择参考书籍，查阅手册、图表等有关文献资料。要求通过独立思考、深入钻研综合实验中所遇到的问题，培养自己分析、解决问题的能力。 2.3进一步熟悉常用电子器件的类型和特性，掌握合理选用的原则。 2.4学会电子电路的安装与调试技能，掌握常用仪器设备的正确
使用方法。利用“观察、判断、实验、再判断”的基本方法，解决实验中出现的问题。 2.5学会撰写综合实验总结报告。 2.6通过综合实验，逐步形成严肃认真、一丝不苟、实事求是的工作作风和科学态度，培养学生树立一定的生产观点、经济观点和全局观点。要求学生在设计过程中，坚持勤俭节约的原则，从现有条件出发，力争少损坏元件。 2.7在综合实验过程中，要做到爱护公物、遵守纪律、团结协作、注意安全。 二、主要内容 数字电子钟 设计一台能显示时﹑分、秒的数字电子钟，要求如下： 1）秒﹑分为00—59六十进制计数器，时为00—23二十四进制计数器； 2）可手动校正：可分别对秒﹑分﹑时进行手动脉冲输入调整或连续脉冲输入校正，（校正时不能输出进位）。 元器件选择 74LS162：4块与非门74LS00：2块共阳数码管LED 74LS161：2块GAL16V8：2块晶体振荡器：1MHZ GAL20V8：1块TDS-4实验箱 导线若干 所需要器件的图片如下
《数字逻辑》 教学大纲 哈尔滨师范大学 计算机科学与信息工程学院
《数字逻辑》 一、课程设置的有关说明 1.数字逻辑课程是计算机科学与技术专业重要的必修课。 2.数字逻辑是基于数字电路相关知识的计算机硬件基础课程，是计算机硬件课程体系的一个重要知识环节。 3.设置本课程的目的和要求：由于一方面数字逻辑是一门涉及面较宽的综合性学科，另一方面也是一门正在迅速发展前沿的学科，新的思想、新的理论以及新的方法不断涌现，还有一点值得注意的是数字逻辑在计算机及其相关领域得到广泛的应用。为此，本课在选材、内容组织等方面力求做到：科学性、新颖性、实用性，力图在阐明基本原理和方法的同时，也能反映某些最新的研究成果，使学生比较牢固地掌握本课程分支的基本理论知识及实际应用能力。 本门课程共70学时，其中理论课54学时，实验课16学时；总学分为3学分。 4.本门课程主要讲授数字逻辑的基本理论及设计原理和相关实践，全面介绍数字逻辑的基本概念、设计原理、工作原理、实际应用、技术开发和该技术的未来发展方向和趋势，通过学习该知识体系使学生基本掌握该知识体系得理论知识和该知识体系在计算机相关领域的实际应用，及该课程体系在计算机硬件知识体系的重要地位。并为将来独立的从事基于计算机硬件知识体系的研究与开发打下更坚实的基础。 二、具体教学内容 第一章基本知识（4学时） 1.教学目的和教学基本要求： 掌握数字量与模拟量的特点，数字电路的特点、应用；了解二进制的算术运算与逻辑运算的不同之处；掌握不同数制之间的相互转换；掌握带符号二进制数的代码表示；掌握几种常用的编码。 2.内容提要： 第一节概述
第二节数制及其转换 第三节带符号二进制数的代码表示 第四节几种常用的编码 3.复习思考题： （1）二、八、十六进制数的转换 （2）8421、2421、余三码的组成 （3）格雷码和二进制转换 第二章逻辑代数基础（12学时） 1.教学目的和教学基本要求： 掌握逻辑代数的三种基本运算、三项基本定理、基本公式和常用公式；掌握逻辑函数的三种表示方法（真值表法、逻辑式法、卡诺图法）及其相互之间的转换；掌握逻辑函数的公式化简法和卡诺图化简法；掌握最小项、最大项、约束项的概念及其在逻辑函数化简中的应用。 2.内容提要： 第一节逻辑代数的基本概念 第二节逻辑代数的基本定理和规则 第三节逻辑函数表达式的形式与变换 第四节逻辑函数化简 3.复习思考题： （1）利用逻辑代数基本公式对逻辑函数化简。 （2）化简逻辑函数为最小项之和形式。 （3）利用卡诺图法化简逻辑函数公式。 第三章集成门电路与触发器（12学时） 1.教学目的和教学基本要求： 了解门电路的定义及分类方法；掌握二极管、三极管的开关特性，及分立元件组成的与、或、非门的工作原理；了解TTL与非门的工作原理，静态输入、输出、电压传输特性及输入端负载特性，开关特性；了解其它TTL门（与非门、或非门、异或门、三态门，OC门）的工作原理及TTL门的改进系列；了解CMOS反相器的工作原理及静态特性；
数字逻辑实验报告：加法器
安徽师范大学 学院实验报告 专业名称软件工程 实验室 实验课程数字逻辑 实验名称加法器实验姓名 学号 同组人员 实验日期 2013.3.26
注：实验报告应包含（实验目的，实验原理，主要仪器设备和材料，实验过程 和步骤，实验原始数据记录和处理，实验结果和分析，成绩评定）等七项内容。具体内容可根据专业特点和实验性质略作调整，页面不够可附页。 实验目的：学会使用实验箱搭建基本组合逻辑电路。 实验原理：全加器是中规模组合逻辑器件，它实现二进制数码的加法运算，是计算机中最基本的运算单元电路。一位加法器有三个输入端Ａi 、B i 、C i -1,即被加数，有两个输出端S i 和B i 即相加及向高一位的进位输出。 (全加真值表) Si=A i B i C i -1+A i B i C i -1+A i B i C i -1+A i B i C i -1 C i =A i B i +A i C i -1+B i C i -1 全加器主要用于数值运算；另外，全加器还可以实现组合逻辑函数。 主要仪器设备和材料：数字逻辑电路实验装置、芯片 74LS32、芯片 74LS08、 芯片74LS86，导线 实验过程和步骤： ①关闭实验箱的电源开关，将三个芯片正确地安装在实验箱装置上； ②分别用三根导线将三个芯片的第14号引脚与实验箱左下角的+5V 连接起来，，再分别用三根导线将三个芯片的第7号引脚与实验箱左下角的GND 连接 Ａi B i C i -1 S i B i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
实验一 实验箱及小规模集成电路的使用 一 实验目的 1 掌握实验箱的功能及使用方法 2 学会测试芯片的逻辑功能 二 实验仪器及芯片 1 实验箱 2 芯片：74LS00 二输入端四与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六非门 1片 三 实验内容 1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。 （1） 74LS00的14脚接＋5V 电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。）改变输入的状态，观察发光二极管。74LS86的接法74LS00基本一样。 表 74LS00的功能测试 表 74LS86的功能测试 （2）分析74LS00和74LS86的四个门是否都是完好的。 2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。 （3）利用74LS00和74LS04设计一个异或门。画出设计电路图。
实验二译码器和数据选择器 一实验目的 1继续熟悉实验箱的功能及使用方法 2掌握译码器和数据选择器的逻辑功能 二实验仪器及芯片 1 实验箱 2 芯片：74LS138 3线－8线译码器 1片 74LS151 八选一数据选择器 1片 74LS20 四输入与非门 1片 三实验内容 1 译码器功能测试（74LS138） 芯片管脚图如图所示，按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。 表 2 数据选择器的测试（74LS151） 按照表连接电路，并完成表格。其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。