Data acquisition systems with intelligent trigger capability
L.Angrisani
a,1
,P.Daponte
b,2
,S.Sangiovanni
c,*
a Dip.di Informatica e Sistemistica,Universita
`di Napoli Federico II,via Claudio 21,80125Napoli,Italy b
Facolta `di Ingegneria,Universita `del Sannio,Palazzo Bosco Lucarelli,Piazza Roma,Benevento,Italy c
Dip.di Ing.Elettrica,Universita
`di Roma ‘‘La Sapienza’’,via Eudossiana 18,00184Roma,Italy Received 30September 2002;accepted 18April 2005Available online 19December 2005
Abstract
Two data acquisition systems,based on two solutions for improving the performance,are here presented.The ?rst one,fully analog,is able to generate a voltage impulse at the occurrence of a transient phenomenon on the stationary waveform being monitored.In the second system the acquisition process is regulated by absolute value of the derivative of the signal under analysis.This system is realized with Field Programmable Gate Array technology.
All theoretical relations underlying the proposed solutions are ?rst discussed.Their most relevant hardware and soft-ware features are then described.A suitable measurement apparatus is set up for assessing the performance of both solu-tions,and the obtained results are ?nally given.ó2005Elsevier Ltd.All rights reserved.
Keywords:Data acquisition systems;Intelligent trigger capability;FPGA
1.Introduction
Nowadays,high performance and reliable data acquisition systems (DAS)able to meet a wide range of application requirements are more and more demanded [1–3].The required performance is expressed in terms of not only maximum sampling
frequency,resolution and memory depth but also intelligent triggering capability and real-time com-pression of acquired samples.
The ?rst group of features has recently gained signi?cant improvements thanks to the advances in system technology;DAS size and weight reduc-tion,recording period extension and analog-to-dig-ital conversion reliability are notable.
On the other hand,intelligent triggering capabil-ity and real-time compression seem to be less inves-tigated;they are strictly required in those apparata susceptible to gather great amounts of data in order to reduce the size of their temporary and permanent memories.As an example,data loggers for power quality analysis are only able to collect large amounts of data related to the monitored signals;
0263-2241/$-see front matter ó2005Elsevier Ltd.All rights reserved.doi:10.1016/j.measurement.2005.04.008
*
Corresponding author.Tel.:+390644585509;fax:+39064883235.
E-mail addresses:angrisan@unina.it (L.Angrisani),daponte@unina.it (P.Daponte),silvias@elettrica.ing.uniroma1.it (S.Sangio-vanni).1
Tel.:+390817683170;fax:+390817683816.2
Tel.:+390824305817;fax:+390824
21866.
both great memory availability and o?-line tedious operations to extract from the recorded data the information of interest,are thus required[4,5]. The same,with small di?erences,is true for biomed-ical signal acquisition and analysis[1].
In these cases,solutions able to grant both opti-mised acquisitions and memory saving are strongly advisable.
Two cost-e?ective solutions characterised by intelligent trigger capabilities,and oriented to substantial memory savings are presented in the paper.
The?rst one is an analog circuitry able to furnish a short-time voltage impulse at the occurrence of non-stationary phenomena superimposed on the stationary input signal.The obtained impulse can serve as a trigger for the acquisition to start only in presence of signals of interest avoiding the storing of meaningless samples.
The second solution is a digital apparatus,based on Field Programmable Gate Array(FPGA)archi-tecture[6],which adopts an original strategy for managing the acquisition process.The beginning of the acquisition process is regulated by the abso-lute value of the derivative of the signal under anal-ysis;in particular,a trigger is originated if the current,absolute value of the derivative is either greater or lower than a?xed threshold.
The two apparata can be seen as both an alterna-tive pair and a complementary pair to be included and made operative into high performance DASs.
As an alternative pair,they both can be special-ized to ful?l the same task,such as the management of an acquisition process aiming at the collection only of the samples related to that region of the sta-tionary waveform a?ected by a transient phenom-enon.
As a complementary pair,each of them can be addressed to a speci?c and di?erent task;the analog solution may play the same role described before, the digital solution,on the other hand,may start the acquisition process whenever the current,abso-lute value of the derivative of the monitored signal goes below a?xed threshold(slowly variable signals).
After the description of all theoretical relations governing the proposed solutions,their architecture is presented in detail highlighting common and dif-ferent features.Many experiments are,then,carried out in order to assess their performance as both an alternative pair and a complementary pair.2.The analog solution
2.1.The basic idea
The analog circuit proposed is capable of signal-ling the occurrence of transient disturbing phenom-ena superimposed on the stationary waveform monitored.
A short-lived voltage impulse is provided as out-put whenever the following relation is satis?ed:
j VetTàV retTj>a;e1TV(t)is the input signal,V r(t)is a stationary wave-form free from disturbances,characterised by amplitude A,and used as reference,and a is a frac-tion of A.The criteria underlying the previous rela-tion is clearly sketched in Fig.1.The solid line stands for the monitored signal V(t)(as an example, a sinusoidal voltage on which some transient distur-bances are superimposed);the two dashed lines rep-resent the sum between the reference stationary waveform V r(t)(a pure sinusoidal voltage)and a d.c.voltage the value of which is respectively equal to+a(upper)andàa(lower).Any excursion of V(t) above the upper dashed line or below the lower dashed line(e.g.events P,Q,and R)is detected.
It is worth observing that the value of a deter-mines the sensitivity of the detection algorithm; the lower the value of a the higher the assured sen-sitivity.Moreover,this value has properly to be reg-ulated according to the signal-to-noise ratio of the input signal in order to prevent undesired detection due essentially to
noise.
2.2.Reference voltage generation
The voltage impulse is produced by suitably con-ditioning the signal obtained from the di?erence between the monitored signal V (t )and the reference voltage V r (t )(Fig.2).
Many solutions for generating V r (t )can be found in literature.Some of them exploit sophisticated oscillating circuits [7],other of them try to delay all the spectral contents of the same input signal V (t )for 360°thus comparing two successive periods of V (t ),the actual one and the previous one [8].With regard to the ?rst solutions,only sinusoidal reference voltages can be generated;in addition,locking the phase of the so obtained V r (t )to that of V (t )is often a di?cult matter.As for the second solutions,all periodical transient disturbances can-not be detected because they do not appear from the comparison of successive periods.
To overcome these limitations,the suggested solution derives V r (t )by low-pass ?ltering the mon-itored signal V (t ).Before evaluating the di?erence,
V (t )is delayed for the same amount induced on V r (t )by the low-pass ?lter;this is accomplished by means of an all-pass ?ltering process.It is worth noting that both ?lters can suitably be designed according to the characteristics of the transient dis-turbances to be detected.The whole operation is sketched in Fig.3.2.3.The proposed circuitry
The block diagram of the proposed circuitry is shown in Fig.4.
After the input stage for the generation of the ref-erence voltage,the di?erential ampli?er performs the subtraction given in Eq.(1).The two compara-tors and the logic OR gate implement the remainder of the relation (1).In particular,the output of the upper comparator is high if the following relation is satis?ed:V et TàV r et T>a .
e2T
On the other hand,the output of the lower compar-ator is high if V et TàV r et T<àa .
e3
T
Fig. 2.The di?erence between V (t )and V r (t )is utilised for generating a short-lived voltage impulse mandated to signal the occurrence of a transient
phenomena.
L.Angrisani et al./Measurement 39(2006)371–380373
A monostable multivibrator is adopted to assure that the output voltage impulse be always character-ised by the same amplitude and polarity whatever the detected disturbance may be.The so obtained impulse can serve for triggering most of common data acquisition systems thus overcoming all prob-lems arising if the shape of the impulse depends on the detected disturbance[8].
An implementation of the described block dia-gram is depicted in Fig.5;the list of the adopted components is given in Table1.
The shown circuitry has been specialised in detecting transient disturbances superimposed on a sinusoidal stationary voltage characterised by a fre-quency value equal to50Hz and a peak-to-peak amplitude ranging between2and7V.The value of the parameter a has been?xed equal to0.2V.
To enhance noise rejection,reduce response times,and avoid undesired detection,both the two ?lters,low-pass and all-pass,and the di?erential ampli?er are based on low-noise,high speed,and low input o?set voltage operational ampli?ers.
Moreover,the frequency response of the low-pass?lter has been designed with aà3dB frequency value equal to70Hz.
The parameters of the all-pass?lter have been chosen in order to assure both the same phase delay at50Hz and the same voltage gain granted by the low-pass?lter.
The voltage gain of the di?erential ampli?er has been?xed equal to3;this choice along with the threshold value for both comparators determine the value of the parameter a and,as a consequence, the sensitivity of the circuitry.
With regard to comparators,logic OR gate,and monostable multivibrator,standard circuits have been adopted.
3.The digital solution
3.1.The basic idea
The digital apparatus proposed can be thought of as a DAS whose acquisition process is regulated by the current,absolute value of the derivative of the signal under analysis.In particular,both sample acquisition and storing begin whenever one of the following relations is satis?ed:
d
d t
VetT
P b
1
;e4Td
d t
VetT
6b
2
;e5T
Table1
List of the components for the circuit in Fig.5
R1=22k X R2=50k X
R3=12k X R4,R6,R13,R14=1k X
R5,R7,R16,R21,R22=3k X R8,R9,=33k X
R10=9.9k X R11,R12,=100k X
R15=200k X R17,R18,R20=1M X
R19=10k X C1,C2,=100nF
C3=0.1nF C4=1nF
A1,A2=LF351-National
Semiconductor
A3=RC4558-Texas Instruments
A4,A5,A6,A7=LM339-National
Semiconductor
D1,D2=1N4001-DIODES Incorporated
374L.Angrisani et al./Measurement39(2006)371–380
where V(t)is the signal under analysis and b1and b2 are constant,user-de?nable values.
Both relations are mandated to focus the acquisi-tion process on signi?cant portions of the input sig-nal V(t).If the relation(4)has to be satis?ed,the apparatus(i)detects the occurrence(abrupt increase of the absolute value of the derivative)of transients on the stationary waveform monitored,and(ii) makes the acquisition start in their presence.Rela-tion(5),on the contrary,accounts for collected samples belonging to those portions of the station-ary waveform which are not a?ected by undesired short-lived phenomena.More speci?cally,relations (4)and(5)show themselves suitable for acquiring portions of the input signal characterised respec-tively by high-frequency and low-frequency con-tents.
The sensitivity assured by the digital apparatus is strictly connected to the values of the constant b1 and b2adopted.The greater b1the higher the min-imum amplitude of transients which can be detected and acquired,spectral contents being equal;the lower b2the smaller the minimum amplitude of transients which can be discarded,spectral contents being equal.
Moreover,di?erently from the analog solution, the sensitivity depends also on the speci?c location of the transient phenomenon inside the cycle of the monitored waveform.In particular,with refer-ence to a sinusoidal input signal characterised by amplitude A and frequency f,transient phenomena such as impulses and spikes can be detected and acquired if and only if their amplitude B satis?es the following inequality:
B P b1T p
2p
àAfT p cos c;e6T
where T p is the time duration of the transient,and c is the value of the phase angle reached by the sinu-soidal signal when the transient occurs.The assured sensitivity gets to its maximum in correspondence to zero-crossings characterised by positive slope;the minimum sensitivity is,in contrast,attained for zero-crossings with negative slope(Fig.6).
3.2.Design and implementation
3.2.1.Design alternatives
Traditionally,digital signal-processing functions, like those represented by the previous relations(4) and(5),are either implemented in general purpose, programmable digital-signal-processors(DSPs)or built using application-speci?c integrated circuits (ASICs).
DSPs are essentially microprocessors tuned to digital-signal-processing applications.They are highly?exible because they can be programmed again and again using a familiar high level language like C,thus allowing fast design iterations and reducing time to market.In contrast,DSPs are intrinsically limited in performance;the more is needed to do to a data sample,the more cycles are required and the lower data are processed.
ASICs are chosen for two main reasons:either processing power beyond the capabilities of a gen-eral-purpose DSP is required,or production vol-umes are su?ciently high to justify a custom solution.
Advancements in Field Programmable Gate Arrays(FPGAs)provide new options for digital sig-nal-processing design engineers.The FPGA main-tains the advantages both of design?exibility and adaptability of a DSP and custom functionality like an ASIC without their respective limitations[9].
FPGA technology has been enlisted by the authors for setting up the proposed digital appa-ratus.
3.2.2.FPGA features
FPGAs feature a gate-array-like architecture, with a matrix of logic cells surrounded by a periph-ery of I/O cells.These commodity parts are custo-mised by downloading a user de?ned con?guration in the form of a binary bitstream,much the same as the loading of a DSP with its program.Segments of metal interconnections are thus linked in an arbi-trary manner by programmable switches to form the
L.Angrisani et al./Measurement39(2006)371–380375
desired signal nets between the cells;design and production lead times can awfully be reduced.
To implement a digital signal-processing function in a FPGA device,some sequential stages have to be carried out.For the sake of brevity,they are sum-marised in the following;further details can be found in[10,11].
1.Design entry through schematics or hardware
description languages(VHDLs).
2.Functional simulation for design veri?cation.
3.Design implementation consisting of
?mapping:conversion of schematic symbols and/or VHDL representations into the struc-
tures which the target device will consist of;
?placement:the mapped logic blocks are settled into speci?c con?gurable logic blocks(CLBs)
of the target device;
?routing:connection between the selected CLBs by means of routing resources provided by the
adopted FPGA device;
?bitstream:a?le is created that can be down-loaded into the target device to make it
operative;
?back annotation:a representation of the place and routed design is produced including tim-
ing data for logic and routing delays.
4.Timing simulation for assessing design perfor-
mance taking into account back annotation results.
5.Download of the bitstream?le into the target
device to make it operative.
The aforementioned steps are summarised in
Fig.7.
Fig.8shows the?ow-engine panel of the design implementation adopted by the authors.
3.2.3.The digital apparatus
The chosen FPGA device is the XILINX 4010EPC84-4TM.It presents a regular,?exible,pro-grammable architecture of Con?gurable Logic Blocks(CLBs),interconnected by a powerful hierar-chy of versatile routing resources,and surrounded by a perimeter of programmable Input/Output Blocks(IOBs).Loading con?guration data into its internal memory cells customises the device.The XILINX4010EPC84-4TM can either actively read its con?guration data from an external PROM,or the con?guration data can be transferred from an external device.In particular,the FPGA device has been mounted on a Demonstration Board and connected to a personal computer by means of the Xchecher cable.
The characteristics of the XILINX4010EPC84-4TM are reported in Table2.
Design stages are performed in the advanced design environment ACTIVE-CAD TM.It
provides Fig.7.Steps to implement a digital signal-processing function in a FPGA
device.
Fig.8.Flow-engine panel of the adopted design implementation.
Table2
XILINX4010EPC84-4TM characteristics
Logic cells Max logic gates Max.RAM bits Typical gate range CLB matrix Total CLBs No.of?ip-?ops https://www.doczj.com/doc/8c16439706.html,er I/O 95010,00012,8007000–20,00020·20400112061
376L.Angrisani et al./Measurement39(2006)371–380
front-to-back electronic automation tools for: design entry(either schematic or VHDL),design veri?cation and logic synthesis.The Project Man-ager of the ACTIVE-CAD TM governs the whole design process.It keeps track of design revision lev-els;the last one will automatically be loaded for cus-tomising the FPGA device.
Four fundamental blocks have been designed and implemented in the FPGA device:(a)the digital part of the A/D conversion,(b)the Derivative,(c)the Absolute value,(d)the Inequality,and(e)the Mem-ory control.The developed schematic is shown in Fig.9.
With regard both to the A/D conversion and Memory control,more detailed information has to be provided.
The A/D conversion section is based on a12bits SAR A/D converter which consists of(i)a digital part implemented in the FPGA device,and(ii)
an Fig.9.The schematic of the proposed FPGA
apparatus.
Fig.10.The measurement apparatus.
L.Angrisani et al./Measurement39(2006)371–380377
external part containing a D/A converter and two comparators.
As for memory banks,the storage capability of a logic scope has been exploited in order to reduce design complexity.
4.Performance veri?cation
4.1.The measurement station
To assess the performance of both solutions,an automatic measurement station has properly been set up.It consists of(i)a control and processing unit,namely a personal computer,(ii)an arbitrary waveform generator,(iii)a logic scope,and(iv)a digital scope.They all are connected by means of a IEEE-488interface system.
The arbitrary waveform generator is mandated to generate test signals with known characteristics. Each signal consists of a basic stationary waveform on which a transient phenomenon is superimposed. The generated signal is routed to the analog circuitry,the FPGA apparatus,and the digital scope.The digital scope receives the impulse volt-age provided by the analog circuitry on its second input channel;the impulse acts like a trigger signal for its acquisition to start.The control unit retrieves the acquisition results produced by both the analog circuitry and FPGA apparatus from the digital scope and the logic scope,respectively. Fig.10clearly shows the whole measurement apparatus.
Several test signals have been enlisted for di?er-ent shapes(sinusoidal,square,triangular)and fre-quencies of the stationary waveform,and di?erent amplitudes,frequencies and locations inside the sta-tionary waveform cycle of the transients.For the sake of brevity,only some results related to a sinu-soidal stationary waveform characterised by a fre-quency value equal to50Hz are presented in the following.
As an alternative pair,both solutions force the acquisition process to collect signi?cant samples only at the occurrence of transient phenomena.
To this aim,the FPGA apparatus has been designed according to the relation(4);in particular, the value of b1has been?xed to2583V/s taking into account(i)the sinusoidal shape of the station-ary waveform,(ii)its frequency value(50Hz),(iii) the input range of the apparatus(±2.5V),and(iv) its sampling period(60l s).With regard to the ana-log solution,the performance of the hardware pro-totype previously described in Fig.5has been veri?ed.
Figs.11and12show two signi?cant cases of transients occurring on the sinusoidal waveform; Fig.11is related to a voltage dip and Fig.12to an oscillatory transient.
Fig.11upper and Fig.12upper show the acqui-sition results as displayed by the digital scope.It is worth noting the detection capability of the analog circuitry;a voltage impulse is provided for each transient.In particular,the voltage impulse occurs a bit later with respect to the beginning of the tran-sient;this delay amount,estimated equal about 1ms,can be compensated by?xing a su?cient pre-trigger on the data acquisition system.
Fig.11lower and Fig.12lower,on the other hand,displays the data collected by the logic scope under the control of the FPGA apparatus;a small pretrigger has been adopted in order to better denote that the acquisition starts at the beginning of the transient.
Many tests have con?rmed that each occurrence of transients satisfying the relations(1)and(4)is correctly detected and makes both
acquisitions
start.The performance of both solutions is quite the same.
https://www.doczj.com/doc/8c16439706.html,plementary pair
As a complementary pair,each solution has been addressed to a speci?c task.The analog circuitry plays the same role described in the previous section. The FPGA apparatus,in contrast,manages the acquisition process avoiding those parts of the input signal a?ected by transients.To this aim,the FPGA device has been customised according to the relation (5);the input range,the sampling period,and the value of b2are just the same as before.When the aforementioned relation is not satis?ed(as an exam-ple,at the occurrence of a transient),a?xed time win-dow of the input signal is discarded.The extent of the time window can be established by the user;its value is equal to5ms for the example given below.
A notable case is presented in Fig.13.A periodi-cal transient phenomenon(notch)has been superim-posed on the sinusoidal waveform in order to better highlight the performance of the FPGA apparatus.
Fig.13upper shows the acquisition results as dis-played by the digital scope;the analog circuitry out-puts a voltage impulse whenever the notch occurs. Fig.13lower,on the other hand,displays the data collected by the logic scope under the control of the FPGA apparatus.It is worth noting that only the samples belonging to the una?ected portions of the monitored signal have been collected.
The same performance has been experimented in many other tests related to transients the character-istics of which satisfy the relations(1)and(5).
5.Conclusions
Two solutions able to confer intelligent triggering capabilities to traditional data acquisition systems have been proposed.The?rst solution is completely analog and specialised for detecting transient phe-nomena superimposed on the stationary waveform under analysis;in particular,an impulse voltage, outputted at the occurrence of the transient,can act as a trigger signal for the acquisition to start. The second solution can initiate the
acquisition
process according to a speci?c value assumed by the current,absolute value of the derivative of the signal being monitored.
Many experiments have been conducted by analysing signals with known characteristics;the obtained performance has been quite good for both solutions.
The on-going activity is oriented to(i)assess the performance of the two solutions both in noisy envi-ronment and on actual signals,and(ii)enlarge the set of intelligent trigger conditions.
Referring to this last case,the attention is mostly paid on solutions capable of generating a trigger sig-nal at the occurrence of any variation both of load and harmonic level in electrical power systems. These solutions could be developed taking advan-tage from more and more powerful FPGA devices, also in analog version.
References
[1]G.M.Stiel,C.A.Nienaber,L.S.G.Stiel,R.Hatala,K.Barth,
B.Eicker,
C.Vogel,T.Meinertz,Intelligent data reduction:
minimizing angiocardiographic laboratory data in digital archiving,in:Proc.of Computers in Cardiology,1994,pp.
273–276.
[2]B.G.R.Smith,P.Chare,J.Goerten,E.Roesgen,H.Wagner,
M.Swinhoe,The implementation of a data logger for
safeguards applications,in:Proc.of IEEE Nuclear Science Symposium and Medical Imaging Conf.,Santa Fe,USA, November2–3,vol.2,1991,pp.1266–1271.
[3]D.J.Mabry,S.J.Hansel,J.B.Blake,The SAMPEX data
processing unit,IEEE Transactions on Geoscience and Remote Sensing31(3)(1993)572–574.
[4]L.Angrisani,P.Daponte,M.D?Apuzzo, A.Testa,A
measurement method based on the wavelet transform for power quality analysis,IEEE Transactions on Power Deliv-ery13(4)(1998)990–998.
[5]Power Recorder,Power Quality Inc.,User?s Manual,1996.
[6]S.Brown,J.Rose,FPGA and CPLD architectures:a
tutorial,IEEE Design&Test of Computers(Summer)(1996) 42–57.
[7]D.R.Shakarjian,R.B.Standler,AC power disturbance
detector circuit,IEEE Transactions on Power Delivery6(2) (1991)536–540.
[8]H.W.Furst,M.Pigl,J.Baier,An analog method for
detecting superimposed power line disturbances,IEEE Transactions on Instrumentation and Measurement43(6) (1994)889–893.
[9]G.R.Goslin,A guide to using?led programmable gate
arrays(FPGAs)for application-speci?c digital signal pro-cessing performance,XILINX Inc.,1995.
[10]P.Daponte,S.Sangiovanni,E.Zappitelli,A new method for
non-periodic signal acquisition with on-line data compres-sion,in:Proc.of IMEKO World Congress,Tampere, Finland,June1–6,vol.IVB,1997,pp.269–275.
[11]P.Daponte,S.Sangiovanni, E.Zappitelli,FPGA-based
apparatus for acquisition and real-time compression of non-periodic signals,in:Proc.of IMEKO TC-4ISDDMI?98, Naples,Italy,September17–18,vol.III,1998,pp.953–958.
380L.Angrisani et al./Measurement39(2006)371–380
图解戴尔iDRAC服务器远程控制设置 哦。 那么什么是iDRAC呢？iDRAC又称为Integrated Dell Remote?Access Controller，也就是集成戴尔远程控制卡，这是戴尔服务器的独有功能，iDRAC卡相当于是附加在服务器上的一计算机，可以实现一对一的服务器远程管理与监控，通过与服务器主板上的管理芯片BMC进行通信，监控与管理服务器的硬件状态信息。它拥有自己的系统和IP地址，与服务器上的OS无关。是管理员进行远程访问和管理的利器，戴尔服务器集成了iDRAC控制卡，我们就可以扔掉价格昂贵的KVM设备了。在戴尔第12代服务器中，iDRAC的版本升级到了iDRAC 7，下面我们将以戴尔PowerEdge R820为例，为您图解iDRAC的一步步设置。 戴尔服务器的iDRAC远程控制接口，在图的右下角，有“iDRAC”字样 iDRAC的网口在服务器的背面，一般都标注iDRAC的字样。在戴尔第12代服务器中，这个网口使用了1Gbps的网口，速度更快。一般情况下，iDRAC功能默认都是关闭，我们需要在BIOS里面启用，首先我们先重启计算机，然后进入BIOS，选择iDRAC Setting。 在BIOS中选择iDRAC设置 BIOS中iDRAC详细的设置列表 进入iDRAC Setting之后，我们看到很多详细的设置，一般情况下我们只要设置网络Network就可以了。 在BIOS中开启iDRAC功能 首先我们需要先启用iDRAC功能，戴尔PowerEdge R820的iDRAC接口采用了千兆网卡，所以我们在Enable NC选项中选择Enable，NC Selection选项中选择Dedicated(iDRAC7
买电脑，要能省则省，根据每个人的使用需求不同，就需要选购不同的电脑。这个时候，选择一款合适的主板就很重要，而主板上，主板芯片组就是一个很核心的部件，它影响着主板的性能，平台的定位和主板的性能一定要符合，才能够选择到极具性价比的电脑。这就是今天要说的问题，向大家介绍目前市面主流的Intel主板芯片组，希望大家能够从规格上了解到各款主板的区别，在选购主板的时候做到心中有底。 G31： 目前在Intel平台低端市场，G31芯片组主板可以说是独占鳌头，与它同为“3”系列整合主板的G33和G35芯片组主板都因各自的一些原因都非常少见，而nVIDIA出品的MCP73整合主板又因为不支持双通道等硬伤而性能短缺，现在市场上Intel低端平台，首选就是G31主板。 G31芯片组可以支持Intel LGA 775封装的系列处理器，并支持双通道DDR2内存，并可以支持800MHz的内存频率。在显示性能方面，G31芯片组整合了Intel GMA 3100显示核心，可以应付大多数的日常使用需求，并且支持Display Port、DVI等视频输出接口。南桥方面，G31芯片组搭配的是ICH7南桥芯片，ICH7南桥提供了4个SATA接口、6个USB接口以及4条PCI-E通道。虽然ICH7南桥提供的接口方面不太丰富，不过考虑到G31芯片组的市场定位，这样的配置对于入门平台来说，还是足够使用的。 G41： Intel G41芯片组是一款新的入门级整合芯片组，于2008年第四季度发布。在市场定位上，G41芯片组和G31相同，最终的目的，是让G41芯片组主板取代G31芯片组主板，成为Intel平台入门级平台的首选主板。G41芯片组主板在性能上较G31芯片组主板更加强大，支持DX 10特效，并且在高清硬解方面，也支持部分格式的高清片源硬解。不过，目前G41芯片组主板的价格还是要比G31芯片组主板贵一些，可以根据使用需要进行选购。 虽然在Intel的G41芯片组系统图表上，G41芯片组使用的是ICH10(R)南桥芯片，不过在实际中，为了节约成本，降低售价，南桥芯片使用的依然是和G31芯片组相同的ICH7南桥芯片，不过，即便如此，ICH7还是能够满足用户的一般使用需求的，对这方面，不用太过在意。 G41芯片组支持Intel LGA 775封装的系列处理器，并可以支持DDR2和DDR3双通道内存，并支持PCI-E 1.1规范，提供了一条PCI-E 1.1 16X插槽，在集成显示核心方面，G41主板集成了Intel GMA X4500显示核心，该显示核心支持DX 10，并且可以支持部分格式的高清硬解。并且，G41芯片组主板可以支持DVI和Display Port视频输出。 G43： G43和G45这两款整合主板芯片组于2008年6月发布，同时发布的还有P45和P43两款非整合主板芯片组，从那时候起，Intel “4”系列的芯片组主板就开始发售，G43和G45两款芯片组是相对定位中高端的两款整合芯片组。 G43芯片组的北桥芯片方面，规格与G41芯片组有一些提升，虽然同是集成Intel GMA X4500显示核心，不过在视频输出方面，G43芯片组提供了G41所没有HDMI接口，并且，还支持PCI-E 2.0规范。南桥方面，ICH10(R)系列南桥芯片也更加的强大，不仅提供了更多的USB、SATA接口，还可以支持eSATA，并且ICH10R芯片还支持硬盘RAID 模式，并且该系列南桥提供了6条PCI-E通道，可以支持千兆网卡等等。 G45： G45芯片组是Intel系列整合芯片组中定位比较高端的，它是Intel系列整合芯片组中唯一可以实现全高清硬解的芯片组，目前在市场上，也有一些499元的G45主板出售，价格方面还是比较亲民的。 G45芯片组集成的是Intel GMA X4500HD显示核心，该显示核心要比G41和G43芯片组集成的显示核心多出“HD”字样，也就是可以实现全高清硬解。除此之外，北桥和南桥芯片其他规格和G43芯片组相同，不过在实际测试中，G45芯片组的3D性能要较G43高一些，G43又要较G41高一些，差别也不是太大。 P31： P31芯片组是作为一款入门级的非整合主板芯片组推出的，不过经过市场的洗牌，现在P31芯片组的主板已经很少能够看到了，市场上仅剩的一些P31主板，甚至在价格上比G31主板还贵，所以，使用这款芯片组的主板并不推荐选购。 P31芯片组同时搭配的是ICH7南桥，在规格放面，和G31主板基本相同，不过要比G31主板少了集成的核心，在这一点上，P31芯片组和G31芯片组各有各的优势，毕竟整合了显示核心的芯片肯定会带来更高的发热，这对于主板的稳定性会有一定的影响。 P35： 在2008年6月前，Intel的“4”系列芯片组主板还未推出的时候，P35主板就是Intel市场上的明星主板，虽然并不是“3”系列芯片组主板中规格最高的，但是，却是性能与价格最均衡的主板。不过，从有了P45芯片组主板后，拥有更强的规格的P45芯片组主板开始吸引更多用户的注意，P35芯片组主板的市场占有率就开始走了下坡路。到了现在，P35芯片组主板已经很少，同时，不少厂商为了清理最后的库存，不少P35主板都以一个很优惠的价格出售，相比同价位的P45芯片组主板，这些P35主板都有更好的用料和做工，而在超频性能方面，又要比P43更好，所以也还是有
本文主要讲述如何配置HMC(Hardware Management Console) 的BMC(Baseboard Management Controller) 与OS(Operating System) 内核参数, 激活SOL(Serial-over-LAN) 功能, 以实现运用IPMItool 远程管理HMC。 运用IPMItool 进行HMC 远程管理是一种非常有效的系统管理方法；它充分利用了当前HMC 都带有BMC 的硬件优势，可以不必关心HMC 操作系统是否处于停机，而远程进行HMC 开关机与查看其开机后的启动过程；这将不仅大大地减少管理人员奔赴机房的次数，而且更重要的是在很大程度上加强了硬件设备被远程控制的能力。 一般来说，带有BMC 硬件控制器的设备都可以采用了IPMItool 进行远程管理。本文将重点介绍IPMItool 远程管理HMC 的配置方法，希望对读者能起到一些抛砖引玉的作用。 几个关键概念 HMC、BMC、SOL、IPMI 与IPMItool 是当前基于x86 架构的服务器中经常遇到几个非常重要概念，应该说要想很好地知道system p 服务器是如何被管理的，理解这几个概念是必不可少的，现在就让我对它们进行逐一地介绍：HMC HMC 硬件控制台（Hardware Management Console for pSeries）是基于Intel 芯片的工作站，它安装了Linux 的操作系统和i5 的管理软件。每一台HMC 除了有内存、硬盘、DVD－RAM、以太网口等，还可以选择不同的显示器、键盘等设备。它提供的一系列功能用来管理Power System 系列服务器以及服务器上LPAR 分区的配置。 BMC BMC(Baseboard Management Controller) 是一种专用芯片/ 控制器( 叫做服务器处理器或基板管理控制器(BMC))，是基于IPMI 系统的心脏；在IPMI 管理平台中，系统管理软件对各个被管理器件的管理，都是通过与BMC 通信来实现的． BMC 并不依赖于服务器的处理器、BIOS 或操作系统来工作，它有自己的固件、电源、MAC 地址与网络接口，可谓非常地独立，是一个单独在系统内运行的无代理管理子系统。 即便在HMC 操作系统停机的情况下，BMC 也处于运行状态，它主要支持三种系统接口方法：(1) KCS (Keyboard Controller Style)(2) SMIC(System Management Interface Controller) 与(3) BT (Block Transfer)，具体采用哪种方法是由SMBIOS 表决定的．
Remote Supervisor Adapter II远程管理卡 Remote Supervisor Adapter II (RSA II)是xSeries系列服务器最高端的系统管理卡，有许多告警、监控和远程管理功能。此章介绍不同型号的Remote Supervisor Adapter II的功能和共性，更多信息见Remote Supervisor Adapter II SlimLine and Remote Supervisor Adapter II User’s Guide。 RSA II替代了Remote Supervisor Adapter (也叫RSA I)和Advanced System Management PCI Adapter (ASMA)。这些都可以连接到Advanced System Management network。 3.1 功能 Automatic notification and alerts RSA II自动发送告警或者通知到另一台服务器，例如IBM Director，SNMP目标，或者直接通过SMTP发送给用户。 Continuous health monitoring and control RSA II不间断的监控温度，电压等。一旦风扇故障，则RSA II强制剩余的风扇全速运行来降温。 Event log 可以访问服务器的事件日志和POST日志，并实时导出。 LAN and Advanced Systems Management (ASM) interconnect remote access RSA II有个LAN接口可以将integrated system management processors (ISMP)连接到ASM interconnect network。RSA II是ASM network的网关，可以转发网络中ISMP的告警，并通过以太网访问ISMP。 Operating system failure screen capture 当操作系统当机，可以进行截屏操作。RSA II可以存储最后一次的截屏。 Remote media 作为远程控制功能的一部分，可以在装有RSA II的服务器上，像使用本地设备一样，使用运行RSA II网络接口的远程机器上的软驱，软盘镜像，光驱，光盘镜像。 注意：写此文章时，所有支持RSA II的服务器只可以在Windows上使用Remote Media，对Linux的支持今后会发布。 Remote power control RSA II支持远程开关及重启服务器，是否有LAN或者WAN都没关系。 Server console redirection 可以在RSA II网络接口中使用Server console redirection，来实现远程管理。
【Intel 5系列芯片组】 随着英特尔基于Lynnfield（林恩菲尔德）和Clarkdale（克拉克代尔）核心的处理器（Core i7/i5/i3）发布，配套的主板芯片也浮出水面，除商业平台的 B55和Q57外，在消费级平台上，一共有四款芯片可供选择，即P55、P57、H55和H57。 【这是2009年Intel 5系列的发布图，高端的X48、X58，主流的P、H系列】 【3芯片转变为2芯片：新的Nehalem（尼黑勒姆）架构处理器采用二芯片解决方案】 由于在Lynnfield和Clarkdale的CPU中整合了PCIE 2.0控制单元（Bloomfield无），并且Clarkdale也会整合GFX图形单元，它们的整合度比Bloomfield更高，相当于将原来北桥（GMCH，图形/存储器控制器中心，俗称为“北桥”）的大部分功能转移到了CPU中，因此英特尔抛弃了过去的三芯片结构（CPU + GMCH + ICH），开始采用新的双芯片结构（CPU + PCH，PCH为Platform Controller Hub，原研发代号为Ibex Peak）。
新的PCH芯片除了包含有原来南桥（ICH）的IO功能外，以前北桥中的Display单元、ME（Management Engine，管理引擎）单元也集成到了PCH中，另外NVM控制单元（NVRAM控制单元，Braidwood技术）和Clock Buffers也整合进去了，也就是说，PCH并不等于以前的南桥，它比以前南桥的功能要复杂得多。 CPU与PCH间会采用传统的DMI （Direct Media Interface）总线进行通信。在三芯片时代，南北桥间就是依靠DMI总线作数据交换的，但是X58芯片（北桥）与Core i7处理器间用的是QPI （Quick Path Interconnect）总线连接。DMI总线的带宽仅有2GB/s，QPI最高带宽可达到25.6GB/s，两者显然不是一个数量级的，因此有些读者可能觉得新的双芯片间数据通信会遭遇瓶颈，实际上这种担心是多余的。 以上面这个架构图来看，在CPU内部，可以分为CPU核心（绿色虚线框）和GPU核心（红色虚线框）两块，在GPU核心这一块，包含有GPU控制器、内存控制器和PCIE控制器等几部分，相当于原来意义上的北桥，CPU与GPU这两个核心间是通过QPI总线来通信的。再看蓝色虚线框内的PCH芯片，主要是一些功能性的单元，比原来的南桥功能更丰富，但它与CPU间同样不需要交换太多数据，因此连接总线采用DMI已足够了。新的Nehalem平台采用了双芯片结构，但逻辑结构上和以前三芯片是一样的。
1.2.1 塔式服务器说明书 1.2.1.1 浪潮英信服务器NP120D2产品手册 ● 产品定位 浪潮英信NP120D2是浪潮英信NP120D 的升级版，支持单路45纳 米Xeon 处理器，安全性更强、可靠性更高。浪潮英信NP120D2灵活的 按需配置可以满足不断发展的政府、教育等行业应用环境，便于管理和 维护，性价比极具竞争力。 ● 目标用户 政府、教育的无纸化办公 中小型企业的应用服务器 文件、打印、邮件、Web 、多媒体教学应用服务器 小型数据库管理服务器 校园网应用服务器 ● 产品优势 性能 单路双核、四核英特尔?至强?处理器（包括UP 45纳米处理器） Xeon 3xxx 系列处理器 系统前端总线频率最高可达1333MHz ，提供强大的计算性能； 可靠 改进型38°散热机箱 机箱侧板打孔，风扇增大 提高系统可靠性，充分适应 各种CPU 需求 ECC 内存技术 内存 能够有效地提供数据容错功 能，降低系统宕机的概率； 集成SATA RAID0，1，10 Host RAID 有效的避免数据丢失，提高 了数据的安全性，为用户提 供了保障。 360 °静音设计 全面贯穿健康理念，大幅降 低系统噪音，使得低端服务 器更加人性化； 智能 浪潮睿捷服务器套件 管理软件＋导航软件 大大简化了服务器的维护与
+备份还原软件管理工作，降低管理成本弹性 最大6块内置硬盘机箱自带2个位置，可 扩1个硬盘托架支持4 个内置硬盘为用户提供足够的业务拓展空间 支持传统PCI和高速PCI-E插槽保护用户现有的IT设备投资，使用户短期的投资获得更长期的超值回报。 NP120D2产品技术规格
图解戴尔iDRAC服务器远程控制设置 对于远程的服务器，我们不能经常性的去机房维护，所以远程控制对于服务器来说就显得至关重要。那么你是用什么方式对服务器进行远程控制呢？远程桌面？还是KVM切换器？NO，你OUT了!如果你用的是戴尔的服务器，那么iDRAC功能不使用的话就是个极大的浪费哦。 那么什么是iDRAC呢？iDRAC又称为Integrated Dell Remote Access Controller，也就是集成戴尔远程控制卡，这是戴尔服务器的独有功能，iDRAC卡相当于是附加在服务器上的一计算机，可以实现一对一的服务器远程管理与监控，通过与服务器主板上的管理芯片BMC进行通信，监控与管理服务器的硬件状态信息。它拥有自己的系统和IP地址，与服务器上的OS无关。是管理员进行远程访问和管理的利器，戴尔服务器集成了iDRAC控制卡，我们就可以扔掉价格昂贵的KVM设备了。在戴尔第12代服务器中，iDRAC的版本升级到了iDRAC 7，下面我们将以戴尔PowerEdge R820为例，为您图解iDRAC的一步步设置。
戴尔服务器的iDRAC远程控制接口，在图的右下角，有“iDRAC”字样iDRAC的网口在服务器的背面，一般都标注iDRAC的字样。在戴尔第12代服务器中，这个网口使用了1Gbps的网口，速度更快。一般情况下，iDRAC功能默认都是关闭，我们需要在BIOS里面启用，首先我们先重启计算机，然后进入BIOS，选择iDRAC Setting。
在BIOS中选择iDRAC设置 BIOS中iDRAC详细的设置列表 进入iDRAC Setting之后，我们看到很多详细的设置，一般情况下我们只要设置网络Network就可以了。
服务器系统管理 一、服务器硬件知识 1.服务器主板 服务器主板概述 对于服务器而言，稳定性才是首要，服务器必须承担长年累月高负荷的工作要求，而且不能像台式机一样随意的重起，为了提高起可靠性普遍的做法都是部件的冗余技术，而这一切的支持都落在主板的肩上。下面我就来看看有关服务器主板的一些特性: 1、首先，服务器的可扩展性决定着它们的专用板型为较大的ATX，EATX或WATX。 2、中高端服务器主板一般都支持多个处理器，所采用的CPU也是专用的CPU。 3、主板的芯片组也是采用专用的服务器/工作站芯片组，比方IntelE7520、ServerWorksGC-HE等等，不过像入门级的服务器主板，一般都采用高端的台式机芯片组(比如Intel875P芯片组) 4、服务器通常要扩展板卡(比如如网卡，SCSI卡等)，因此我们通常都会发现服务器主板上会有较多的PCI、PCI-X、PCI—E插槽。 5、服务器主板同时承载了管理功能。一般都会在服务器主板上集成了各种传感器，用于检测服务器上的各种硬件设备，同时配合相应管理软件，可以远程检测服务器，从而使网络管理员对服务器系统进行及时有效的管理。 6、在内存支持方面。由于服务器要适应长时间，大流量的高速数据处理任务，因此其能支持高达十几GB甚至几十GB的内存容量，而且大多支持ECC内存以提高可靠性(ECC 内存是一种具有自动纠错功能的内存，由于其优越的性能使造价也相当高)。 7、存储设备接口方面。中高端服务器主板多采用SCSI接口、SATA接口而非IDE接口，并且支持RAID方式以提高数据处理能力和数据安全性。 8、在显示设备方面。服务器与工作站有很大不同，服务器对显示设备要求不高，一般多采用整合显卡的芯片组，例如在许多服务器芯片组中都整合有ATI的RAGEXL显示芯片，
[转帖]主板芯片组详解 Intel 845E Intel 845E是为了533MHz外频Pentium 4推出的DDR芯片组，它正式支持533MHz的系统前端总线，支持DDR266的内存规范，由于i845PE的推出，其价格势必降低，也是其成为一款高性价比的主流芯片组，很适合对性能要求较高和资金又不很充裕的用户购买，其支持533MHz的系统前端总线，在升级上也有较大的空间。 i845E芯片组由北桥芯片82845E GMCH和南桥芯片ICH4组成，继续使用i845的架构，南桥采用了ICH4芯片，支持增强型的六声道 AC97音效控制器和USB 2.0的通用串行总线传输规范。 技术规范 支持 Intel Pentium4 处理器 提供 400/533MHz 系统前端总线 支持 AGP 2X/4X 支持最多 2.0GB DDR200/266 SDRAM 南北桥芯片之间采用Intel Hub Architecture总线连接，提供高达266MB/s 数据传输宽带 支持网络唤醒功能 内建 AC-97控制芯片 内建 10/100M以太网络适配器 支持 ATA 33/66/100/磁盘传输界面 支持 6个USB 2.0接口 支持高级电源管理功
Intel 845D i845D是第一代的基于Pentium 4处理器的DDR整合型芯片组，由于i845使用SDRAM的效能实在无法满足Pentium 4处理器的需求，使得Pentium 4处理器在家用主流系统的性能表现平平，但i850芯片组的价格有过高，在这样的情形下，intel只好回到DDR SDRAM的的怀抱，i845D就是Intel在i845芯片组的基础上改进其内存管理器，使其支持DDR200/266的SDRAM，在DDR内存的帮助下，Pentium 4的性能得到了长足的提高，其合理的价格也使得Pentium 4处理器迅速的流行起来。但Intel官方并没有用i845D为其命名，而是用其代替了原来的i845，由于其推出的时间较长，其价格已经大幅降低，其性能表现仍然不差，搭配400外频的Pentium 4十分理想，是一个高性价比的组合，配合一款600元左右的Gefcrce 3 Ti显卡，满全可以满足大部分个人用户和游戏爱好者的需求。 i845D芯片组由北桥芯片82845 MCH和南桥芯片ICH2组成，作为第一款P4平台的DDR芯片组，其同时兼容DDRAM和SDRAM内存，而且南桥芯片ICH2整合了10/100M自适应以太网络控制器、6声道AC97音效控制器以及USB 1.1的支持，其外设的扩展能力还是十分强大的。 技术规范 支持 Intel Pentium4 处理器 提供 400系统前端总线 支持最多 2.0GB DDR200/266/PC133 SDRAM 南北桥芯片之间采用Intel Hub Architecture总线连接，提供高达266MB/s 数据传输宽带 支持网络唤醒功能 内建 AC-97控制芯片
浪潮服务器管理软件 全新架构集中管理 —浪潮猎鹰服务器管理软件V4.0 面对快速成长、规模日趋庞大的企业集团而言，管理整个企业的IT系统，并维持其正常运作，在IT管理中有没有遇到下面这些问题? ●有了网络，也有了运行规则，但缺少监控网络的有效手段；就像高速公路缺少了录 像监控，只能等待110的报警信息。 ●整个网络的运行在网管眼里是黑暗的、不透明的；不能在第一时间发现问题，解决 问题往往是被动的。 ●服务器发生不可预期的故障，造成公司资料或人力上重大的损。 ●没有远程诊断工具。信息人员花费过多的时间亲自到服务器端做视察或维修 ●信息人员的人事及管理费用远高过预算。 如果您的企业正在发展中壮大，如果您企业的管理体系还不够完善，您是否因企业在信息化过程中配置服务器后的管理工作而头痛？有没有想过，每年花钱在雇用MIS专业人员管理系统的费用有多少呢？其实，企业信息化并非就得砸大钱，用浪潮服务器随机附送的浪潮猎鹰服务器管理软件(LCSMS)，可以让复杂的系统管理变得简单轻松。 怎样为客户提供高质量的产品和最贴心的服务一直是浪潮的目标。考虑到中小企业在服务器使用中管理困难的具体情况，浪潮在提供高品质的稳定硬件外，还自行研发了一套可以轻松管理服务器的软件——猎鹰服务器管理软件。免费的随机附送还不是浪潮对中小企业客户贴心服务的全部表现，这款软件强大的功能、简单易懂的操作、特殊的友善接口、完善的多重警告提示……全部都是从客户的实际困难出发，提供贴心的服务和帮助，真正让使用浪潮服务器的用户体会到管理的便利，节省更多的精力和财力。 猎鹰服务器管理软件V4.0是浪潮服务器研发人员在多年的技术积累和用户需求分析调研，经过两年多的研发改进而发布的最新服务器管理软件版本。其功能贴近用户需求，功能简单实用，一经推出已经在多家大型的企业广泛应用。LCSMS V4.0采用动态的四层网络架构，能满足不同企业的网络结构需求，LCSMS V4.0可对服务器节点状态进行实时监控和资源管理，为系统管理员提供了一个统一的、集中的、可视化的和跨平台的管理工具。V4.0既汲取了先前版本的精要和优势,同时又在跨平台(Windows、Linux),OOB管理(支持IPMI 1.5/2.0)，远程故障报警，Raid监控、资产管理等方面取得突破从而可以极大的降低用户的管理成本，同时也提高了用户的管理效率，降低系统维护TCO 。 弹性架构，动态部署
如何远程管理服务器 服务器托管是企业选择服务器的常用方式之一，所谓服务器托管是指用户购买独立服务器，并有企业技术人员进行软件以及硬件的安装，调试成功后托管到当地的电信大楼或者IDC机房，由服务器托管商提供网络带宽和机房运行环境。当服务器出现故障则是由企业技术人员进行远程管理服务器，那么，服务器托管如何远程管理服务器？ 在进行服务器租用或者服务器托管之后，除非重装操作系统等特殊情况，您都不需要进入机房，而直接在本地进行远程管理。可以实现远程桌面控制的软件和方法有很多，可以使用pcanywhere等软件来实现，也可以使用win2003自带的“远程桌面”来实现。 方法一、远程桌面使用方法 远程桌面控制是一种远程控制管理软件，可以在客户端利用其来遥控和管理远程的电脑，而且简单方便。 1、在控制面板中打开“系统”，或者右键点“我的电脑”选择“属性”。 2、在“远程”选项卡上，选中“允许用户远程连接到这台计算机”复选框即可。 3、确保您有适当的权限远程地连接您的计算机，并单击"确定"。在您的计算机上，您必须是管理员或者Remote Desktop Users 组的成员。(注意：必须作为管理员或Administrators 组的成员登录才能启用远程桌面功能) 4、本机主控设置：开始-程序-附件-通讯-远程桌面连接，输入您服务器的IP地址即可连接上您的服务器。 方法二、pcanywhere使用方法 pcanywhere在实际使用上是非常简单和方便 1、下载了此工具软件，双击安装，并以下一步，下一步，就可以完成整个安装过程; 2、安装完成后，提供两选择，一个是主控端，用来控制别的主机，二是被控端，用来提供给别人控制你的电脑; 3、选择主控端，在配置里加入对方电脑的域名或者IP地址，然后打开些主控端，就会自动地方寻找此主机，并让你控制此电脑; 4、选择被控端，此电脑将会以服务端方式等待对方主机对本电脑的控制。
解决远程桌面无法连接的问题-总结的精华 远程桌面连接组件是从Windows 2000 Server开始由微软公司提供的，WINDOWS 2000 SERVER 中他不是默认安装的。该组件一经推出受到了很多用户的拥护和喜好，所以在WINDOWS XP 和2003中微软公司将该组件的启用方法进行了改革，通过简单的勾选就可以完成在XP和2003下远程桌面连接功能的开启。 当某台计算机开启了远程桌面连接功能后我们就可以在网络的另一端控制这台计算机了，通过远程桌面功能我们可以实时的操作这台计算机，在上面安装软件，运行程序，所有的一切都好像是直接在该计算机上操作一样。这就是远程桌面的最大功能，通过该功能网络管理远程桌面连接员可以在家中安全的控制单位的服务器，而且由于该功能是系统内置的所以比其他第三方远程控制工具使用更方便更灵活。 上面我们对这个工具介绍完毕了，我们还是言归正传谈谈远程桌面在使用过程中的遇到的一些问题吧。 1、中断远程桌面连接客户端无法建立跟远程计算机的连接。 导致这个错误的可能的原因是: 1) 远程计算机上的远程连接可能没有启用。 2) 已超出远程计算机上的连接最大数。 3) 建立连接时出现了一个网络错误 具体的解决办法： 有时候是这个错误提示：由于网络错误，连接被中断，请重新连接到远程计算机；远程连接我肯定是开启了的，防火墙里面3389端口也是打开的，并且连接其他的服务器就可以连接上，说明我本机没问题，用扫描软件，扫描了一下这个服务器，显示IP和端口都是存在的，
说明这个服务器网络也没问题，实在没办法，只有不断的测试，后来在系统日志里面看到很多条系统错误信息。其中：严重错误“RDP 协议组件 "DATA ENCRYPTION" 在协议流中发现一个错误并且中断了客户端连接。”几经周折得知这是因为Certificate子键负责终端服务通信中数据信息的认证和加密，它一旦被损坏，终端服务的协议组件就会检测到错误，中断客户机与终端服务器之间的通信。导致Certificate子键损坏的原因很多，如管理员安装和卸载某些系统软件、对终端服务参数的不合理配置等。这时我们需要重置该键值中的内容，才能修复终端服务。 进入注册表编辑器窗口，展开“HKEY_LOCAL_MA CHINE\ SYSTEM\CurrentCon trolSet\Services\TermService\ Parame ters”，找到名为“Cer tificate”的子键，将它删除，重新启动XP系统或Windows 2000 Server服务器，系统就会重新生成“Certificate”子键，这样客户端就能正常连接到终端服务器了。 在终端服务器出现无法连接的问题后，我们首先要判断这是不是网络故障引起的，检测远程客户端和XP系统(Windows 2000 Server服务器)是否能够正常连接到网络；然后就要检查终端服务器的加密级别是否设置过高。排除上述原因后，就有可能是“Certificate”子键损坏了。此外，“HKEY_LOCAL _MACHINE\ SYSTEM\Cur rentControlSet\Services\Term Service\Parameters”下的“X509 Certificate”和“X509 Certificate ID”损坏了也有可能导致终端服务出现问题，它们的修复方法与“Certificate”子键损坏后的修复方法相同。 2、提示“本地计算机客户端访问许可不能升级或更新”的解决方法 1) 打开被控机的注册表编辑器，定位到HKLM\SOFTWARE\Microsoft\MSLicensing。
目录 1 产品介绍 (3) 1.1 产品原理 (3) 1.2 产品规格 (4) 1.3 产品功能说明 (4) 1.3.1 KVM功能 (4) 1.3.2 电源管理 (5) 1.3.3 虚拟储存 (5) 1.3.4 IPMI功能 (5) 1.3.5 网络安全 (5) 2 安装前准备 (6) 2.1 安全提示 (6) 2.2 产品检查 (6) 3 硬件安装向导 (7) 3.1 连接VGA线 (7) 3.2 连接USB线 (8) 3.3 连接网络 (8) 3.4 安装电源适配器 (8) 3.5 安装完成 (9) 4 客户端登录向导 (10) 4.1 IP地址登录 (10) 4.2 常规信息 (10) 4.3 服务器健康管理 (11) 4.4 配置 (12) 4.4.1 配置 (12) 4.4.2 SSL证书 (17) 4.5 远程控制和虚拟存储 (18) 4.5.1 提前设置 (18) 4.5.2 启动重定向 (21) 4.5.3 服务器电源控制 (27) 4.5.4 重启远程管理卡 (27) 4.6 维护 (28) 4.6.1 进入更新模式 (28) 4.6.2 更新提示 (28) 4.6.3 上传文件 (28) 4.6.4 开始升级文件 (29) 4.6.5 上传文件提示 (29) 4.6.6 升级文件进度 (30) 4.6.7 更新完成 (30) 4.7 语言 (30) 5 网络配置 (32) 5.1 IP设置 (32)
5.2 网页开启慢的原因 (32) 5.3 外网访问 (32) 5.4 优化设置 (33) 6常见问题解答 (34)
1产品介绍 远程管理卡是软硬一体的远程管理设备，为服务器提供远程管理功能。 在服务器上安装远程管理卡后，你就能在任何地方远程管理该服务器，像管理自己眼前的服务器一样，不仅可以看到远程服务器的桌面，用本地的鼠标和键盘对远程服务器进行正常的操作，还可以虚拟本地的光驱、软驱、USB设备给远程服务器使用，甚至还可以随时启动尚未开机的远程服务器。 远程管理卡采用了世界领先的SOC(system on a chip)技术，一个芯片中集成了三个系统：BMC、KVM-over-IP、虚拟存储。主要具备四大功能：远程KVM功能、电源管理、虚拟存储、IPMI功能。 远程管理卡把远程管理技术提高到了一个新的阶段，通过网络实现了更为全面和底层的BIOS级管理。此卡对服务器输出的画面信息进行专业压缩后发送到客户端，同时把客户端键盘和鼠标给出的信号反馈给远端的服务器。所有这些操作都由管理卡上内嵌的处理系统完成，不占用远端服务器的资源，不会对被管理端的性能造成任何影响。远程管理卡基于硬件底层设计，与被管理端操作系统无关，所以可以支持所有操作系统。 1.1 产品原理 远程管理卡是安装在服务器PCI槽上的远程管理设备，通过系统总线获得服务器图像信息和执行远程指令。连接主板的IPMB接口，可以获取到标准的IPMI信息。 下图是远程管理卡在服务器主板上的工作原理图：
Intel 7系芯片组详尽、权威规格对比 由于型号达到了九款之多，包括桌面四款Z77、H777、Z75、B75，笔记本五款HM77、HM76、HM75、HM70、UM77相互之间的规格差异显得相当繁琐，因此我们特意搜集整理了来自Intel官方的一些技术资料，对这九款芯片组的异同做一个归纳总结。Intel 7系列芯片组采用65nm工艺制造，FCBGA封装，其中桌面版尺寸27×27毫米，焊球数量942个，球间距0.7毫米，热设计功耗6.7W，移动版尺寸25×25毫米，焊球数量989个，球间距0.6毫米，热设计功耗4.1W、待机3.7W，只有面向超极本的UM77为3.0W。 价格方面和之前披露的相同，桌面版四款依次为48美元、43美元、40美元、37美元，移动版中只公开了HM77、HM76分别为48美元、43美元，其它不详。 Intel 7系列桌面芯片组规格对比
Intel 7系列笔记本芯片组规格对比 解析—— PCI-E 2.0端口：除了HM70、UM77都是四个之外，其它均为八个，都能拆分成x1、x2或者x4。 PCI总线：只有B75保留了原生支持，其它全部砍掉，相应主板只能借助第三方桥接芯片支持。 USB 3.0/2.0接口：Z77、H77、Z75、HM77都是完整的4/10个，B75、HM76减少到4/8个，UM77是4/6个，HM70只剩下2/6个，HM75则是0/12个(即不支持USB 3.0)。 SATA 6Gbps/3Gbps接口：Z77、H77、Z75、HM77、HM76、HM75都是完整的2/4个，B75改为1/5个，HM70、UM70则是1/3个。 整合图形核心：全部支持，P67之类的悲剧不会重演。 视频输出：除了UM77不支持VGA/LVDS之外(超极本放不下这个)，其它都是所有规格都支持，包括 VGA/DVI/HDMI/DisplayPort/eDP。 WiDi 3.0无线显示技术：笔记本型号全都有，但需要配合相应模块才行。 AHCI：全部支持。 RAID 0/1/5/10磁盘阵列：Z77、H77、Z75、HM77、UM77支持。 SRT固态硬盘加速技术：Z77、H77、HM77、UM77支持。 ATT防盗技术：全部支持。 AMT 8.0主动管理技术：全部不支持。 SBA小型商业优势技术：B75、HM77、UM77支持。 RST快速启动技术：全部支持，但需要搭配特定的Ivy Bridge处理器。 ACPI S1睡眠状态：全部支持。 HD Audio高保真音频：全部支持。 千兆以太网MAC：全部支持。
一、进入BIOS设置 通电开机，看到浪潮界面后按“Delete”键，进入BIOS。 二、设置来电自启及远程管理IP地址 1.设置来电自启 如图，选择“chipset”选项卡，找到“PCH Confiuration”选项，然后回车，将 “Restore AC Power Loss”设置为“Last State”。
2设置服务器管理口IP 1）设置完成后，按“ESC”键，回到主页面。选择“Server Mgmt”选项卡，找到“BMC network configuration”选项，然后回车，将“Get BMC Dedicated Parameters”设置为“Manual”。如图：
2）将“Configuration Address source”设置为“Static”，如图。 3）设置IPMI管理IP地址，如图： 弹出如下图对话框，点击回车键。 同样的方式设置网关及子网掩码。
4）.设置完成后，按“F10”保存并退出。此时服务器会重启。 三、WINDOWS SERVER 2008系统安装 方法一：手动安装WINDOWS2008操作系统 工具：1).浪潮服务器； 2). windows2008系统盘； 3).USB外置光驱。 1．准备安装 1）看到如图windows安装界面是，点击“下一步”。 2）如图，选择“Windows Server 2008 R2 Enterprise(完全安装)”，然后点击“下一 步”。
3）在“我接受许可条款（A）”前面打√，然后点击“下一步”。 4）选择“自定义（高级）”选项，进入下一步。 2．安装硬盘驱动
在工作组环境win 7远程管理Hyper-v server R2 下载for win7 的RSAT(Remote Server Administration T ools for Windows 7 下载地址: https://www.doczj.com/doc/8c16439706.html,/download/en/details.aspx?id=7887 (x64 and x86两个版本供下载 选择你系统对应的版本) 下载完成 双击安装包 安装(安装过程较慢) 安装完成后一》控制面板一》程序和功能一》打开或关闭windows功能 会发现windows功能窗口列表最下端多出远程服务器管理工具项 也就是RSAT(Remote Server Administration T ools 安装成功 见下图
依次点开一》远程服务器管理工具一》角色管理工具一》勾选Hyper-v工具一》确定 完成后会在管理工具中添加Hyper-v管理器 见下图
连接到服务器一》另一台计算机：出现如下显示: 此处显示没有完成此任务所需的权限。请与计算机08R2授权策略的管理员联系。 一、此处需要hyper-v服务器与win7上拥有一个相同的帐户 密码也一样。 二、去微软网站下载HVRemote.wsf 脚本 下载链接为 https://www.doczj.com/doc/8c16439706.html,/HVRemote/Release/ProjectReleases.aspx?ReleaseId=308 4 因为在工作组环境下配置远程管理hyper-v服务器很麻烦 服务器与客户端必须开通必要的权限 还好微软有提供相关脚本 三、下载完毕后，将hvremote.wsf存放至本地目录（如D:\hvremote）
Intel 主动管理技术 (Intel AMT)设置指南 目录 什么是Intel 主动管理技术 (Intel AMT) ？ MEBx 设置界面指南 AMT 设置界面指南 AMT驱动程序的安装 系统下AMT 总是提示已禁用的窗口，如何关闭？ 什么是Intel 主动管理技术 (Intel AMT) ？ Intel 主动管理技术 (Intel AMT) 配合专门的服务器端软件，轻松实现对联网计算机进行管理，在计算机处于关闭状态实现搜索和访问；当计算机操作系统发生故障，也可远程修复系统；保护网络免受外来威胁，同时通过网络轻松地 将软件和病毒防护应用程序保持最新。 注意事项： 1.AMT工作模式支持动态和静态的IP网络。 2.如果使用动态 IP 网络 (DHCP)，则 Intel AMT 主机名与操作系统主机名必须匹配。此外，还必须配置操作系统和Intel AMT 的DHCP。 3.如果使用静态 IP 网络，则 Intel AMT IP 地址不得与操作系统 IP 地址相同。此外， Intel AMT 主机名也不得与操作系统主机名相同。 MEBx 设置界面指南 Intel Management Engine BIOS Extension (MEBx) 是 Intel 专为 Dell&trade；提供的可选 ROM 模块，它将包含于 Dell BIOS 中。MEBx 专为 Dell 计算机而定制。 企业模式（适用于大型公司客户）需要设置和配置服务器 (SCS)。SCS 可在网络上运行用于执行 Intel AMT 设置和配置的应用程序。SCS 在 MEBx 中也称作预配置服务器。SCS 通常由独立的软件供应商 (ISV) 提供，并包含在 ISV 管理控制台产品中。有关详情，请咨询管理控制台供应商。 请按下列步骤在企业模式下设置和配置 Intel AMT。 ME 配置 要在目标平台上启用 Intel Management Engine (ME)： 1.在 Dell 徽标屏幕上按 Ctrl>p> 键，进入 MEBx 屏幕。
配置Web 浏览器以连接到Web 界面如果从通过代理服务器连接到Internet 的Management Station 连接到iDRAC6 Web 界面，则必须配置Web 浏览器以从该服务器访问Internet。要配置Internet Explorer Web 浏览器来访问代理服务器，应执行下列步骤： 1. 打开Web 浏览器窗口。 2. 单击"Tools"（工具）并单击"Internet Options"（Internet 选项）。 屏幕将显示"Internet Options"（Internet 选项）窗口。 3. 选择"Tools"（工具） "Internet Options"（Internet 选项） "Security"（安全） "Local Network"（本地网络）。 4. 单击"Custom Level"（自定义级别）。 5. 从下拉菜单中选择"Medium-Low"（中低），然后单击"Reset"（重置）。单击OK（确定）以确认配置。需要通过单击"Custom Level"（自定义级别）按钮重新进入此对话框。 6. 然后向下滚动到标记为"ActiveX controls and plug-ins"（ActiveX 控件和插件）的部分，检查每项设置，因为不同的IE 版本在"Medium-Low"（中低）状态下具有不同的设置： Automatic prompting for ActiveX controls（ActiveX 控件自动提示）：Enable（启用） Binary and script behaviors（二进制和脚本行为）：Enable（启用） Download signed ActiveX controls（下载已签名的ActiveX 控件）：Prompt（提示） Initialize and script ActiveX controls not marked as safe（对未标记为可安全执行脚本的ActiveX 控件初始化并执行脚本）：Prompt（提示） Run ActiveX controls and plug-ins（运行ActiveX 控件和插件）：Enable（启用） Script ActiveX controls marked safe for scripting（对标记为可安全执行脚本的ActiveX 控件执行脚本）：Enable（启用） 在"Downloads"（下载）部分中： Automatic prompting for file downloads（文件下载的自动提示）：Enable（启用） File download（文件下载）：Enable（启用） Font download（字体下载）：Enable（启用） 在"Miscellaneous"（其他）部分中： Allow META-REFRESH（允许META REFRESH）：Enable（启用） Allow scripting of Internet Explorer Web browser control（允许Internet Explorer 网页浏览器控件的脚本）：Enable（启用） Allow script-initiated windows without size or position constraints（允许由脚本初始化的窗口，不受大小和位置限制）：Enable（启用） Don't prompt for client certificate selection when no certificates or only one certificate exists（没有证书或只有一个证书时不提示进行客户端证书选择）：Enable（启用） Launching programs and files in an IFRAME（在IFRAME 中启动程序和文件）：Enable（启用） Open files based on content, not file extension（基于内容打开文件，而不是基于文件扩展名）：Enable （启用） Software channel permissions（软件频道权限）：Low safety（安全级- 低） Submit nonencrypted form data（提交非加密表单数据）：Enable（启用）