Fully Differential Folded-cascode OPAMP
(一)电路架构：
1.Design of the biasing circuit:
一开始，可以先设计biasing circuit。
偏压电路有许多架构，如果采用wide-swing和constant-g m的合并电路，就必须加入激活电路。激活电路的设计以不影响偏压电路的正常工作，和低消耗功率为原则。如Fig.1(b)所示，Q18的W/L是small，因此Q17、Q18所吃的静态电流很小，消耗功率也小。
基本的操作原理在J&M的课本里有详细描述。
但要如何inject激活电路的电流到偏压网络呢？
让我们来看看Fig.1(a)，注意其中有两个loop和其对称性，只要仔细观察，这两个loop都会形成正回授。当你用NMOS技术设计时，可以将激活电流inject到标示点X、Y，以产生PMOS(Q14、Q9)的drain电流。同理，你也可以用PMOS设计激活电路，当然，电流的injecting point就不同了。
Rb值的设计，必须看你要偏压网络流多少电流来计算。算完后可以做仿真，以得到最佳值，使偏压电流很match。
Fig.1(a)
Fig.1(b)
2.Design of the main amplifier:
由于这个amplifier是one stage的设计，gain会不够，所以必须使用cascode的架构。又为了增加output swing，故再把PMOS给折叠下来，形成folded-cascode，最后输出是double-ended output。
先不管fully-differential架构的优点与应用，我们来看看整个架构的内部行为。
首先必须了解电路的大信号行为，最重要的为slewing。
如Fig.2所示，其中没加Q11和Q12。考虑一个pulse加在Vin-与Vin+之间，当pulse由low 到high，Q1 turn on & Q2 turn off，所以流过Q4的drain电流全部流到Q5，并对node X上的电容充电，Vout-的dc电压会缓缓上升，此即称为positive slewing，slew rate如下：
SR=
另一方面，流经Q10和Q9的电流会discharge在node Y上的电荷，这个电流由CMFB所控制。如果CMFB够快，negative slew rate(NSR)就能够提高，但与single-ended的比起来还是很小。真正的输出讯号应该是Vout-与V out+的差，因此电路的大信号操作速度受NSR限制。但怎样才能提高NSR呢？如果提高输出级的电流，则输入级的电流就必须降低，设为相等是一个比较简单的作法。所得到的NSR如下：
SR=
这个电路的好处是gain比较大。另一种作法是将输入级换成PMOS，输出级换成NMOS。这么做可以把second pole推到更高的频率，好处是提高操作速度。Fully-differential OPAMP 的设计有很多种，最快速的OP可以用current mirror达成，最省功率的OP可以用class AB 的方式达成。
Fig.2
3.Design of the Common-Mode Feedback(CMFB) circuit:
使用fully-differential OPAMP设计，有一个最大的缺点，那就是必须加入CMFB的电路。还好CMFB的面积不大，最重要的考量是速度问题。一般有两种设计CMFB的方式，一种叫做continuous CMFB，一种叫做switched-capacitor(SC) CMFB。前者的速度较快，后者的速度较慢，但几乎不消耗功率，可应用于SC的电路中。
为何要采用SC的CMFB电路呢？
考虑Fig.3(a)的电路，其中
Vcm=
Fig.3(a)
设R1=R2，则Vcm=。
同理，也可以用电容来做，即把R1换成C1，R2换成C2。
但如何定义电容的初始电压？一种简便的作法是每隔一段时间对电容充电，充电常数需由RC构成，而电阻即可用SC来取代，如Fig.3(b)所示。
Fig.3(b)
电容值的设计以小为原则。如Fig.3(c)所示，Fig.3(b) 的右(/左)半部为一个低通滤波器：
Fig.3(c)
电容值小除了缩小面积外，也可以过滤掉不必要的高频噪声。
ψ2必须用trnsmission gate来达成，以提高output swing，dc电压也可以传的很好。
为了定义电容的初始值，右边接到Vbias-n，可以取到偏压网络的V gs3，用来消去main amplifier的V gs9。使得最后的
Vcm=
(二)计算过程：
1.由slew rate开始：
因SR=(这里的设计与前面的说明有点出入，是后来才发现的，所以做出来的电路slew
rate不太够，正确的作法只要把I D4乘上两倍即可)。
I D4
选择I D4
由于偏压网络流，为了使mirror过来为。
∴取。
2.由bandwidth specification 求g m1：
3.
∵，取typical值，V eff5=0.25V。
得
4.
取V gs9=0.882V，这个值是从偏压网络的V gs3来的。
5. 设V eff8,10
=0.25V
6. 仿真后的gain会不够，因此调整
与
同时也提高了频宽。
(三)simulation过程与结果：
1.可以先用.tran作瞬时分析，观察输出讯号有没有真的被拉到1.5V。
2.设定好电容的初值后，再做.ac的频率分析，如Fig.4(b)所示。
Phase margin=180。-106。=74。。
3.slew rate的测试：
测试电路的接法如Fig.4(a)所示，测试结果如Fig.4(c)所示。
Fig.4(a)
>100MHz
Fig.4(b)
Fig.4(c)
(四)output swing range与common-mode input range：
这两个值由仿真后的结果来计算。
Output swing range =2(3-V SD4(sat)-V SD5(sat)-V DS8(sat)-V DS7(sat))
=2(3-0.3-0.24-0.17-0.2)
=4.18(V)
common-mode input range =(max)-(min)
=(3-V SD3(sat))-(V GS1+V DS11(sat))
=(3-0.56)-(0.72+0.22)
=1.5(V)
(五)The hspice file：
******************************************************************** .lib './ls35_4_1.l' TT
* Supply voltage
vdd 1 0 3
* Biasing circuit
mb1 14 15 16 16 nch w=10u l=1.6u
mb2 16 20 18 18 nch w=40u l=1u
mb3 17 20 0 0 nch w=10u l=1u
mb4 20 15 17 17 nch w=10u l=1.6u
mb5 15 15 0 0 nch w=2.5u l=1.6u
mb6 20 23 22 22 pch w=20u l=1.6u
mb7 22 14 1 1 pch w=20u l=1u
mb8 21 14 1 1 pch w=20u l=1u
mb9 14 23 21 21 pch w=20u l=1.6u
rb 18 0 2.5k
mb10 15 23 19 19 pch w=20u l=1.6u
mb11 19 14 1 1 pch w=20u l=1u
mb12 24 20 0 0 nch w=10u l=1u
mb13 23 15 24 24 nch w=10u l=1.6u
mb14 23 23 1 1 pch w=5u l=1.6u
mb15 14 25 0 0 nch w=10u l=1u
mb16 23 25 0 0 nch w=10u l=1u
mb17 25 15 0 0 nch w=10u l=1u
mb18 25 0 1 1 pch w=2u l=20u
* Fully-differential opamp
m1 2 3 4 4 nch w=8u l=0.35u m2 6 5 4 4 nch w=8u l=0.35u m3 2 14 1 1 pch w=40u l=1u
m4 6 14 1 1 pch w=40u l=1u
m5 26 23 6 6 pch w=25.4u l=0.7u
m6 27 23 2 2 pch w=25.4u l=0.7u
m7 12 28 0 0 nch w=4u l=0.35u
m8 26 15 12 12 nch w=5.2u l=0.35u
m9 13 28 0 0 nch w=4u l=0.35u
m10 27 15 13 13 nch w=5.2u l=0.35u
m11 4 20 0 0 nch w=20u l=1u
cl- 26 0 0.4p
cl+ 27 0 0.4p
vin- 3 0 dc 1.5
vin+ 5 0 dc 1.5 ac 1
* CMFB
mc1 30 32 31 31 nch w=0.4u l=0.35u
mc2 33 32 34 34 nch w=0.4u l=0.35u
mc3 27 32 31 31 pch w=0.4u l=0.35u
mc4 31 36 27 27 nch w=0.4u l=0.35u
mc5 28 32 34 34 pch w=0.4u l=0.35u
mc6 34 36 28 28 nch w=0.4u l=0.35u
mc7 26 32 39 39 pch w=0.4u l=0.35u
mc8 39 36 26 26 nch w=0.4u l=0.35u
mc9 28 32 40 40 pch w=0.4u l=0.35u
mc10 40 36 28 28 nch w=0.4u l=0.35u
mc11 30 32 39 39 nch w=0.4u l=0.35u
mc12 33 32 40 40 nch w=0.4u l=0.35u
v1 30 0 dc 1.6
vp1 32 0 pulse 3 0 3.0e-8 0.1e-8 0.1e-8 7e-8 10e-8 vp2 36 0 pulse 0 3 5.0e-8 0.1e-8 0.1e-8 3e-8 10e-8 cc1 27 28 0.25p
cc2 26 28 0.25p
cs1 31 34 0.05p
cs2 39 40 0.05p
vgs 33 0 dc 0.81737
.ic v(27)=1.5
.ic v(26)=1.5
.ic v(28)=0.81737
.ac dec 20 1k 1000Meg
.option post
.probe out=PAR('20*log10((V(27)+V(26))/1)')
.op
.end
Two-Stage OPAMP
(一)电路架构：
1.Design of the biasing circuit:
g m的固定可以说是设计OPAMP时最重要的参数，因为，gain会很准，频率响应也会很准。
设计时，只需考虑如何使偏压网络的g m固定即可。
如何使g m固定呢？因为g m=，直接做(W/L)是很不准的，但比值可以做的很准。
用比值来做current mirror，马上可以联想到Widlar current mirror。
而Widlar current mirror的biasing current以对称性为原则来设计如Fig.1(a)所示。
再加一级做cascode可产生更大的输出电阻如Fig.1(b)所示。
Fig.1(a) Fig.1(b)
其中g m13=。
由于整个电路的偏压电流都是由这个偏压网络来产生，故电路中的所有晶体管都会有很stable的g m。
2.Design of the two-stage amplifier:
输入级该用PMOS或NMOS的trade-offs，在J&M的课本上，已经谈论得很清楚了。
关于two-stage的设计，与fully-differential的最大不同点是，必须做内部补偿。
由于所要求的规格并不会很严格，故使用简单的架构即可。
如Fig.2所示。
Fig.2
(二)计算过程：
1.除了作业所给的规格外，我自己加了两项设计参数如下：
input common mode voltage=0.5~1.5V
output range=1~2V
这样一来，仿真完以后的结果与计算值会比较接近，长宽比不必做太多的调整。
2.由phase margin设计Cc值：
因ψm≧60。，且令C2(C L +stray capacitors)=2pF
故C c＞0.22C2=0.44pF
选择C c=0.5pF
3.
选择
4.
5.
6.
7.
8.
∵phase margin为60。
∴second pole至少要为unity-gain frequency的2.2倍。
即
9.
最后，决定真正的宽度。经过调整后的宽度
W1,2=(112)(0.35)=39.2 (W/L)1,2=15/0.7为了不overdesign
W3,4=(1.51)(0.7)=1.06 (W/L)3,4不变
W5=(6)(0.35)=2.1 (W/L)5=16.8/0.7为了增加gain
W6=(103.5)(0.35)=36.2 (W/L)6=160/1.4调到一个整数值
W7=(25.6)(0.35)=9 (W/L)7=29/1.4
仿真后会遇到systematic offset的问题，可以做些调整使输出电压偏压在1.5V。
然后再调整W7，使systematic offset消失即可。
(三)仿真结果：
1.ac的仿真结果如Fig.3所示。
2.slew rate的测试如Fig.4所示。
Fig.3
phase margin=180。-105。=75。。
unity-gain frequency=115MHz。
Gain=60dB。
Fig.4
Low到high的slew rate=361V/us
High到low的slew rate=262V/us
(四)output swing range与common-mode input range：
https://www.doczj.com/doc/984948316.html,mon-mode input range = (max)-(min)
= (V SG1+V SD5(sat))-(V SD1(sat)-V SG1+V GS3)
= (1.16+0.65)-(0.41-1.16+1.63)
= 0.93V
2.output range = 3-V SD6(sat)-V DS7(sat)
= 3-0.68-0.84
=1.48V
(五)The hspice file：
********************************************************************* .lib '/msichome4/user/MS90/ycc90/models/0351p4m/model/ls35_4_1.l' TT vdd 1 0 dc 3
*biasing circuit
m10 2 2 1 1 pch w=1u l=0.35u
m11 3 2 1 1 pch w=1u l=0.35u
m14 2 3 4 0 nch w=1u l=0.35u
m12 3 3 5 0 nch w=1u l=0.35u
m15 4 5 6 0 nch w=4u l=0.35u
m13 5 5 0 0 nch w=1u l=0.35u
rb 6 0 5.8k
*first stage
m5 8 2 1 1 pch w=16.8u l=0.7u m1 10 9 8 1 pch w=15u l=0.7u
m2 12 11 8 1 pch w=15u l=0.7u m3 10 10 0 0 nch w=1.06u l=0.7u m4 12 10 0 0 nch w=1.06u l=0.7u *input signal
vin- 9 0 dc 1.5
vin+ 11 0 dc 1.5 ac 1
*second stage
m6 13 2 1 1 pch w=160u l=1.4u m7 13 12 0 0 nch w=29u l=1.4u cc 12 13 0.5pF
.ac dec 20 1k 1000Meg
.option post
.probe vdb(13)
.op
.end
差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。 从图中可以看到A1、A2两个同相运放电路构成输入级，在与差分放大器A3串联组成三运放差分防大电路。电路中有关电阻保持严格对称,具有以下几个优点: (1)A1和A2提高了差模信号与共模信号之比,即提高了信噪比; (2)在保证有关电阻严格对称的条件下,各电阻阻值的误差对该电路的共模抑制比K CMRR 没有影响; (3)电路对共模信号几乎没有放大作用,共模电压增益接近零。 因为电路中R1=R2、 R3=R4、 R5=R6 ，故可导出两级差模总增益为： 3 5P 1p i2i1o vd R R R 2R R u u u A ???? ??+-=-= 通常，第一级增益要尽量高，第二级增益一般为1~2倍，这里第一级选择100倍，第二级为1倍。则取R3=R4=R5=R6=10K Ω,要求匹配性好，一般用金属膜精密电阻，阻值可在10K Ω~几百K Ω间选择。则 A vd =(R P +2R 1)/R P 先定R P ，通常在1K Ω~10K Ω内，这里取R P ＝1K Ω，则可由上式求得R 1=99R P /2=49.5K Ω 取标称值51K Ω。通常R S1和R S2不要超过R P /2，这里选R S1＝ R S2＝510，用于保护运放输入级。 A1和A2应选用低温飘、高K CMRR 的运放，性能一致性要好。 三. 实验内容 1． 搭接电路 2． 静态调试
差分接法:差分放大电路（图3.8a.4）的输入信号是从集成运放的反相和同相输入端引入，如果反馈电阻RF等于输入端电阻R1 ，输出电压为同相输入电压减反相输入电压，这种电路也称作减法电路。 图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数
运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。
运放参数的详细解释和分析1—输入偏置电流和输入失调电 流 一般运放的datasheet中会列出众多的运放参数，有些易于理解，我们常关注，有些可能会被忽略了。在接下来的一些主题里，将对每一个参数进行详细的说明和分析。力求在原理和对应用的影响上把运放参数阐述清楚。由于本人的水平有限，写的博文中难免有些疏漏，希望大家批评指正。 第一节要说明的是运放的输入偏置电流Ib和输入失调电流Ios .众说周知，理想运放是没有输入偏置电流Ib和输入失调电流Ios .的。但每一颗实际运放都会有输入偏置电流Ib和输入失调电流Ios .我们可以用下图中的模型来说明它们的定义。 输入偏置电流Ib是由于运放两个输入极都有漏电流（我们暂且称之为漏电流）的存在。我们可以理解为，理想运放的各个输入端都串联进了一个电流源，这两个电流源的电流值一般为不相同。也就是说，实际的运入，会有电流流入或流出运放的输入端的（与理想运放的虚断不太一样）。那么输入偏置电流就定义这两个电流的平均值，这个很好理解。输入失调电流呢，就定义为两个电流的差。
说完定义，下面我们要深究一下这个电流的来源。那我们就要看一下运入的输入级了，运放的输入级一般采用差分输入（电压反馈运放）。采用的管子，要么是三级管bipolar，要么是场效应管FET。如下图所示，对于bipolar,要使其工作在线性区，就要给基极提供偏置电压，或者说要有比较大的基极电流，也就是常说的，三极管是电流控制器件。那么其偏置电流就来源于输入级的三极管的基极电流，由于工艺上很难做到两个管子的完全匹配，所以这两个管子Q1和Q2的基极电流总是有这么点差别，也就是输入的失调电流。Bipolar输入的运放这两个值还是很可观的，也就是说是比较大的，进行电路设计时，不得不考虑的。而对于FET输入的运放，由于其是电压控制电流器件，可以说它的栅极电流是很小很小的，一般会在fA级，但不幸的是，它的每个输入引脚都有一对ESD保护二极管。这两个二极管都是有漏电流的，这个漏电流一般会比FET的栅极电流大的多，这也成为了FET 输入运放的偏置电流的来源。当然，这两对ESD保护二极管也不可能完全一致，因此也就有了不同的漏电流，漏电流之差也就构成了输入失调电流的主要成份。
全差分运算放大器设计 岳生生（200403020126） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11 1357 113 51 3 57 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=-+ 第二级增益 9 2 2 9112 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- + 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r = = ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
目录 1. 设计指标 (1) 2. 运算放大器主体结构的选择 (1) 3. 共模反馈电路（CMFB）的选择 (1) 4. 运算放大器设计策略 (2) 5. 手工设计过程 (2) 5.1 运算放大器参数的确定 (2) 5.1.1 补偿电容Cc和调零电阻的确定 (2) 5.1.2 确定输入级尾电流I0的大小和M0的宽长比 (3) 5.1.3 确定M1和M2的宽长比 (3) 5.1.4确定M5、M6的宽长比 (3) 5.1.5 确定M7、M8、M9和M10宽长比 (3) 5.1.6 确定M3和M4宽长比 (3) 5.1.7 确定M11、M12、M13和M14的宽长比 (4) 5.1.8 确定偏置电压 (4) 5.2 CMFB参数的确定 (4) 6. HSPICE仿真 (5) 6.1 直流参数仿真 (5) 6.1.1共模输入电压范围（ICMR） (5) 6.1.2 输出电压范围测试 (6) 6.2 交流参数仿真 (6) 6.2.1 开环增益、增益带宽积、相位裕度、增益裕度的仿真 (6) 6.2.2 共模抑制比（CMRR）的仿真 (7) 6.2.3电源抑制比（PSRR）的仿真 (8) 6.2.4输出阻抗仿真 (9) 6.3瞬态参数仿真 (10) 6.3.1 转换速率（SR） (10) 6.3.2 输入正弦信号的仿真 (11) 7. 设计总结 (11) 附录（整体电路的网表文件） (12)
采用折叠式结构的两级全差分运算放大器的设计 1. 设计指标 5000/ 2.5 2.551010/21~22v DD SS L out dias A V V V V V V GB MHz C pF SR V s V V ICMR V P mW μ>==?== >=±=?≤的范围 2. 运算放大器主体结构的选择 图1 折叠式共源共栅两级运算放大器 运算放大器有很多种结构，按照不同的标准有不同的分类。从电路结构来看, 有套筒 式共源共栅、折叠式共源共栅、增益提高式和一般的两级运算放大器等。本设计采用的是如图1所示的折叠式共源共栅两级运算放大器，采用折叠式结构可以获得很高的共模输入电压范围，与套筒式的结构相比，可以获得更大的输出电压摆幅。 由于折叠式共源共栅放大器输出电压增益没有套筒式结构电压增益那么高，因此为了得到更高的增益，本设计采用了两级运放结构，第一级由M0-M10构成折叠式共源共栅结构，第二级由M11-M14构成共源级结构，既可以提高电压的增益，又可以获得比第一级更高的输出电压摆幅。 为了保证运放在闭环状态下能稳定的工作，本设计通过米勒补偿电容Cc 和调零电阻Rz 对运放进行补偿，提高相位裕量！ 另外，本文设计的是全差分运算放大器，与单端输出的运算放大器相比较，可以获得更高的共模抑制比，避免镜像极点及输出电压摆幅。 3. 共模反馈电路（CMFB ）的选择 由于采用的是高增益的全差分结构，输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定，因此，必须增加共模反馈电路（CMFB ）来检测两个输出端
一．差分信号的特点： 图1 差分信号 1.差分信号是一对幅度相同，相位相反的信号。差分信号会以一个共模信号 V ocm 为中心，如图1所示。差分信号包含差模信号和公模信号两个部分， 差模与公模的定义分别为：Vdiff=(V out+-V out- )/2，Vocm=(V out+ +V out- )/2。 2.差分信号的摆幅是单端信号的两倍。如图1，绿色表示的是单端信号的摆 幅，而蓝色表示的是差分信号的摆幅。所以在同样电源电压供电条件下，使用差分信号增大了系统的动态范围。 3.差分信号可以抑制共模噪声，提高系统的信噪比。In a differential system, keeping the transport wires as close as possible to one another makes the noise coupled into the conductors appear as a common-mode voltage. Noise that is common to the power supplies will also appear as a common-mode voltage. Since the differential amplifier rejects common-mode voltages, the system is more immune to external noise. 4.差分信号可以抑制偶次谐波，提高系统的总谐波失真性能。 Differential systems provide increased immunity to external noise, reduced even-order harmonics, and twice the dynamic range when compared to signal-ended system. 二．分析差分放大器电路 图2.差分放大器电路分析图
集成运放的参数较多，其中主要参数分为直流指标和交流指标。其中主要直流指标有输入失调电压、输入失调电压的温度漂移（简称输入失调电压温漂）、输入偏臵电流、输入失调电流、输入偏臵电流的温度漂移（简称输入失调电流温漂）、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰最大差模输入电压。 主要交流指标有开环带宽、单位增益带宽、转换速率宽、建立时间、等效输入噪声电压、差模输入阻抗、共模输入阻抗、输出阻抗。 1、输入失调电压VIO（Input Offset Voltage）输入失调电压定义为集成运放输出端电压为零时，两个输入端之间所加的补偿电压。 输入失调电压实际上反映了运放内部的电路对称性，对称性越好，输入失调电压越小。输入失调电压是运放的一个十分重要的指标，特别是精密运放或是用于直流放大时。输入失调电压与制造工艺有一定关系，其中双极型工艺（即上述的标准硅工艺）的输入失调电压在±1~10mV之间；采用场效应管做输入级的，输入失调电压会更大一些。对于精密运放，输入失调电压一般在1mV以下。输入失调电压越小，直流放大时中间零点偏移越小，越容易处理。所以对于精密运放是一个极为重要的指标。 2、输入失调电压的温漂αVIO（Input Offset Voltage Drift） 输入失调电压的温度漂移（又叫温度系数）定义为在给定的温度范围内，输入失调电压的变化与温度变化的比值。这个参数实际是输入失调电压的补充，便于计算在给定的工作范围内，放大电路由于温度变化造成的漂移大小。一般运放的输入失调电压温漂在±10~20μV/℃之间，精密运放的输入失调电压温漂小于±1μV/℃。 3、输入偏臵电流IB（Input Bias Current） 输入偏臵电流定义为当运放的输出直流电压为零时，其两输入端的偏臵电流平均值。输入偏臵电流对进行高阻信号放大、积分电路等对输入阻抗有要求的地方有较大的影响。输入偏臵电流与制造工艺有一定关系，其中双极型工艺（即上述的标准硅工艺）的输入偏臵电流在±10nA~1μA之间；采用场效应管做输入级的，输入偏臵电流一般低于1nA。对于双极性运放，该值离散性很大，但几乎不受温度影响；而对于MOS型运放，该值是栅极漏电流，值很小，但受温度影响较大。 4、输入失调电流（Input Offset Current）输入失调电流定义为当运放的输出直流电压为零时，其两输入端偏臵电流的差值。输入失调电流同样反映了运放内部的电路对称性，对称性越好，输入失调电流越小。输入失调电流是运放的一个十分重要的指标，特别是精密运放或是用于直流放大时。输入失调电流大约是输入偏臵电流的百分之一到十分之一。输入失调电流对于小信号精密放大或是直流放大有重要影响，特别是运放外部采用较大的电阻（例如10k或更大时），输入失调电流对精度的影响可能超过输入失调电压对精度的影响。输入失调电流越小，直流放大时中间零点偏移越小，越容易处理。所以对于精密运放是一个极为重要的指标。 5、输入阻抗 （1）差模输入阻抗差模输入阻抗定义为，运放工作在线性区时，两输入端的电压变化量与对应的输入端电流变化量的比值。差模输入阻抗包括输入电阻和输入电容，在低频时仅指输入电阻。 （2）共模输入阻抗共模输入阻抗定义为，运放工作在输入信号时（即运放两输入端输入同一个信号），共模输入电压的变化量与对应的输入电流变化量之比。在低频情况下，它表现为共模电阻。 6、电压增益 （1）开环电压增益（Open-Loop Gain）在不具负反馈情况下(开环路状况下)，运算放大器的放大倍数称为开环增益，记作AVOL，有的datasheet上写成：Large Signal Voltage Gain。AVOL 的理想值为无限大，一般约为数千倍至数万倍，其表示法有使用dB及V/mV等。 （2）闭环电压增益（Closed-Loop Gain顾名思义，就是在有反馈的情况下，运算放大器的放大倍数、
CMOS模拟集成电路 实验报告
实验课7 全差分运放的仿真方法 目标： 1、了解全差分运放的各项指标 2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真，给出各指标的 仿真结果。 本次实验课使用的全差分运放 首先分析此电路图，全差分运算放大器是一种具有差分输入，差分输出结构的运算放大器。其相对于单端输出的放大器具有一些优势：因为当前的工艺尺寸在减少，所以供电的电源电压越来越小，所以在供电电压很小的情况下，单端输出很难理想工作，为了电路有很大的信号摆幅，采用类似上图的全差分运算放大器，其主要由主放大器和共模反馈环路组成。 1、开环增益的仿真 得到的仿真图为
1.开环增益：首先开环增益计算方法是低频工作时(<200Hz) ，运放开环放大倍数；通过仿真图截点可知增益为73.3db。 2.增益带宽积：随着频率的增大，A0会开始下降，A0下降至0dB 时的频率即为GBW，所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。 3.相位裕度：其计算方法为增益为0的时候对应的VP的纵坐标，如图即为-118，则其相位裕度为-118+180=62，而为保证运放工作的稳定性，当增益下降到0dB 时，相位的移动应小于180 度，一般取余量应大于60度，即相位的移动应小于120 度；所以得到的符合要求。 在做以上仿真的时候，关键步骤 在于设定VCMFB，为了得到大的增益，并且使相位裕度符合要求，一直在不停地改变VCMFB，最初只是0.93,0.94,0.95的变化，后来发现增益还是远远不能满足要求，只有精确到小数点后4为到5位才能得到大增益。 2.CMRR 的仿真 分析此题可得共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对于共模信号和共模噪声的抑制能力。因此需要仿真共模增益和差分增益。可以利用两个放大器，一 个连成共模放大，一个连成差模放大，
差分放大电路 （1）对共模信号的抑制作用 差分放大电路如图所示。 特点：左右电路完全对称。 原理：温度变化时，两集电极电流增量相等，即C2C1I I ?=?，使集电极电压变化量相等，CQ2CQ1V V ?=?，则输出电压变化量0C2C1O =?-?=?V V V ，电路有效地抑制了零点漂移。若电源电压升高时，仍有0C2C1O =?-?=?V V V ，因此，该电路能有效抑制零漂。 共模信号：大小相等，极性相同的输入信号称为共模信号。 共模输入：输入共模信号的输入方式称为共模输入。 （2）对差模信号的放大作用 基本差分放大电路如图。 差模信号：大小相等，极性相反的信号称为差模信号。 差模输入：输入差模信号的输入方式称为差模输入。 在图中， I 2I 1I 2 1 v v v = -=， 放大器双端输出电压 差分放大电路的电压放大倍数为 可见它的放大倍数与单级放大电路相同。 （3）共模抑制比 共模抑制比CMR K ：差模放大倍数d v A 与共模放大倍数c v A 的比值称为共模抑制比。 缺点：第一，要做到电路完全对称是十分困难的。第二，若需要单端输出，输出端的零点漂移仍能存在，因而该电路抑制零漂的优点就荡然无存了。 改进电路如图（b ）所示。在两管发射极接入稳流电阻e R 。使其即有高的差模放大 倍数，又保持了对共模信号或零漂强抑制能力的优点。 在实际电路中，一般都采用正负两个电源供电，如图所示（c ）所示。 差分放大电路 一. 实验目的: 1． 掌握差分放大电路的基本概念； 2． 了解零漂差生的原理与抑制零漂的方法； 3． 掌握差分放大电路的基本测试方法。 二. 实验原理: 1. 由运放构成的高阻抗差分放大电路 图为高输入阻抗差分放大器,应用十分广泛.从仪器测量放大器,到特种测量放大器,几乎都能见到其踪迹。
全差分运算放大器设计 岳生生（0126） 一、设计指标 以上华CMOS 工艺设计一个全差分运算放大器，设计指标如下： 直流增益：>80dB 单位增益带宽：>50MHz 负载电容：＝5pF 相位裕量：>60度 增益裕量：>12dB 差分压摆率：>200V/us 共模电压：(VDD=5V) 差分输入摆幅：>±4V 运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的 ,DSAT N V 之和小于，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于。对于单 级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 性能指标分析 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 1 1 1 3 5 7 1 1 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益9 2 2 9 11 2 9 9 11 ()m o o o m m o o g g G A R r r g g =-=-=-+P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ： 1）、输入级： max 1max |2| Cc out DS C C d SR dt I v I C C = = = 单位增益带宽1m u C g C ω= ，可以得到 1m C u g C ω =
图3.8a.4 差分放大电路 差分放大器 如图所示，通过采用两个输入，该差分放大器产生的输出等于U1和U2之差乘以增益系数 运算放大器的单电源供电方法 大部分运算放大器要求双电源(正负电源)供电，只有少部分运算放大器可以在单电源供电状态下工作，如LM358(双运放)、LM324(四运放)、CA3140(单运放)等。需要说明的是，单电源供电的运算放大器不仅可以在单电源条件下工作，也可在双电源供电状态下工作。例如，LM324可以在、+5～+12V单电源供电状态下工作，也可以在+5～±12V双电源供电状态下工作。 在一些交流信号放大电路中，也可以采用电源偏置电路，将静态直流输出电压降为电源电压的一半，采用单电源工作，但输入和输出信号都需要加交流耦合电容，利用单电源供电的反相放大器如图1(a)所示，其运放输出波形如图1(b)所示。 该电路的增益Avf＝－RF／R1。R2＝R3时，静态直流电压Vo(DC)＝1／2Vcc。耦合电容Cl和C2的值由所需的低频响应和电路的输入阻抗(对于C1)或负载(对于C2)来确定。Cl及C2可由下式来确定：C1＝1000／2πfoRl(μF)；C2＝1000／2πfoRL(μF)，式中，fo是所要求最低输入频率。若R1、RL单位用kΩ，fO用Hz，则求得的C1、C2单位为μF。一般来说，R2＝R3≈2RF。 图2是一种单电源加法运算放大器。该电路输出电压Vo＝一RF(V1／Rl十V2／R2十V3／R3)，若R1＝R2＝R3＝RF，则Vo＝一(V1十V2十V3)。需要说明的是,采用单电源供电是要付出一定代价的。它是个甲类放大器，在无信号输入时，损耗较大。 思考题(1)图3是一种增益为10、输入阻抗为10kΩ、低频响应近似为30Hz、驱动负载为1kΩ的单电源反相放大器电路。该电路的不失真输入电压的峰—峰值是多少呢?(提示：一般运算放大器的典型输入、输
通用运算放大器主要参数测试方法说明 1. 运算放大器测试方法基本原理 采用由辅助放大器（A）与被测器件（DUT）构成闭合环路的方法进行测试，基本测试原理图如图1所示。 图1 辅助放大器应满足下列要求： (1) 开环增益大于60dB； (2) 输入失调电流和输入偏置电流应很小； (3) 动态范围足够大。 环路元件满足下列要求： (1) 满足下列表达式 Ri·Ib＜Vos R＜Rid R·Ib ＞Vos Ros＜Rf＜Rid R1＝R2 R1＞RL 式中：Ib：被测器件的输入偏置电流； Vos：被测器件的输入失调电压； Rid：被测器件的开环差模输入电阻； Ros：辅助放大器的开环输出电阻； (2) Rf/ Ri值决定了测试精度，但须保证辅助放大器在线性区工作。
2.运算放大器测试适配器 SP-3160Ⅲ数/模混合集成电路测试系统提供的运算放大器测试适配器便是根据上述基本原理设计而成。它由运放测试适配板及一系列测试适配卡组成，可以完成通用单运放、双运放、四运放及电压比较器的测试。运算放大器适配器原理图如附图所示。 3．测试参数 以OP-77G为例，通用运算放大器主要技术规范见下表。
3.1 参数名称：输入失调电压Vos (Input Offset Voltage)。 3.1.1 参数定义：使输出电压为零（或规定值）时，两输入端间所加的直流补偿 电压。 3.1.2 测试方法: 测试原理如图2 所示。 图2 (1) 在规定的环境温度下，将被测器件接入测试系统中； (2) 电源端施加规定的电压； (3) 开关“K4”置地（或规定的参考电压）； (4) 在辅助放大器A的输出端测得电压Vlo； (5) 计算公式： Vos=(Ri/(Ri+Rf))*VLo 。 3.1.3编程举例：（测试对象：OP-77G,测试系统：SP3160） ----测试名称:vos---- 测量方式:Vos Bias 1=-15.000 V Clamp1=-10.000mA Bias 2=15.000 V Clamp2=10.000mA 测量高限=0.0001 V 测量低限=____ V 测量延迟:50mS 箝位延迟:50mS SKon=[0,4,11,12,13,19,23,27] 电压基准源2电压=0V 电压基准源2量程+/-2.5V 电压基准源3电压=0V 电压基准源3量程+/-2.5V 测试通道TP1 测量单元DCV DCV量程:+/-2V
全差分运算放大器设计 岳生生（6） 一、设计指标 以上华0.6um CMOS 工艺设计一个全差分运算放大器，设计指标如下： ?直流增益：>80dB ?单位增益带宽：>50MHz ?负载电容：＝5pF ?相位裕量：>60度 ?增益裕量：>12dB ?差分压摆率：>200V/us ?共模电压：2.5V (VDD=5V) ?差分输入摆幅：>±4V 二、运放结构选择
运算放大器的结构重要有三种：（a ）简单两级运放，two-stage 。如图2所示；（b ）折叠共源共栅，folded-cascode 。如图3所示；（c ）共源共栅，telescopic 。如图1的前级所示。本次设计的运算放大器的设计指标要求差分输出幅度为±4V ，即输出端的所有NMOS 管的,DSAT N V 之和小于0.5V ，输出端的所有PMOS 管的 ,DSAT P V 之和也必须小于0.5V 。对于单级的折叠共源共栅和直接共源共栅两种结构，都比较难达到该 要求，因此我们采用两级运算放大器结构。另外，简单的两级运放的直流增益比较小，因此我们采用共源共栅的输入级结构。考虑到折叠共源共栅输入级结构的功耗比较大，故我们选择直接共源共栅的输入级，最后选择如图1所示的运放结构。两级运算放大器设计必须保证运放的稳定性，我们用Miller 补偿或Cascode 补偿技术来进行零极点补偿。 三、性能指标分析 1、 差分直流增益 (Adm>80db) 该运算放大器存在两级：（1）、Cascode 级增大直流增益（M1-M8）;（2）、共源放大器（M9-M12） 第一级增益 1 3 5 11135711 3 5 1 3 5 7 5 3 ()m m m o o o o o m m m m o o o o m m g g g g g g G A R r r r r g g r r r r =-=-=- +P 第二级增益 9 2 291129 9 11 ()m o o o m m o o g g G A R r r g g =-=-=- +P 整个运算放大器的增益： 4 1 3 5 9 1 2 1 3 5 7 5 3 9 11 (80)10m m m m overall o o o o m m o o dB g g g g A A A g g g g r r r r == ≥++ 2、 差分压摆率 （>200V/us ） 转换速率（slew rate ）是大信号输入时，电流输出的最大驱动能力。 定义转换速率SR ：
运算放大器的基本参数 1. 开环电压增益A OL 不带负反馈的状态下，运算放大器对直流信号的放大倍数。电压反馈运算放大器采用电 压输入/电压输出方式工作，其开环增益为无量纲比，所以不需要单位。但是，数值较小时，为方便起见，数据手册会以V/mV或V/ yV代替V/V表示增益，电压增益也可以dB形式表示，换算关系为dB = 20 xiogAVOL。因此，1V/ ^V的开环增益相当于120 dB，以此类推。该参数与频率密切相关，随着频率的增加而减小，相位也会发生偏移。 对于反向比例放大电路，只有当AOL >> R+Rf时，Vo=-Rf/RVi才能够成立。 Frequency (Hz) 2. 单位增益带宽B1 (Gain-Bandwidth Product) 开环电压增益大于等于 1 (OdB )时的那个频率范围，以Hz为单位。它将告诉你将小 信号(?土100mV )送入运放并且不失真的最高频率。在滤波器设计电路中，假定运放滤波器增益为 1V/V，则单位增益带宽大于等于滤波器截止频率f cut-off x 100。 3.共模抑制比CMRR 差分电压放大倍数与共模电压放大倍数之比，CMRR=|Ad/Ac|。共模输入电压会影响到 输入差分对的偏置点。由于输入电路内部固有的不匹配，偏置点的改变会引起失调电压改变， 进而引起输出电压改变。其实际的计算方法是失调电压变化量比共模电压变化量，一般来说CMRR= △ Vos/ △ Vcom , TI及越来越多的公司将其定义为CMRR= △ Vcom/ △ Vos。在datasheet中该参数一般为直流参数，随着频率的增加而降低。
CCMMDN-MODE REJECTION RATIO vt. FREQUENCY 4. 输入偏置电流Ibias 输入偏置电流被定义为：运放的输入为规定电位时，流入两个输入端的电流平均值。记为IB。为了运放能正常的工作，运放都需要一定的偏置电流。IB=(IN+IP)/2。 当信号源阻抗很高时，就必须关注输入偏流，因为如果运放有很大的输入偏流，就会对信号源构成负载，因而会看到一个比预想要低的信号源输出电压，如果信号源阻抗很高，那 么最好使用一个以CMOS或者JFET作为输入级的运放，也可以采用降低信号源输出阻抗的方法，就是使用一个缓冲器，然后用缓冲器来驱动具有很大输入偏流的运放。 在双级输入级的情况下，可以使用对失调电流进行调零的方法，就是使从两个输入端看到的阻抗相互匹配。在CMOS和JFET输入电路的情况下，一般来说，失调电流不是问题，也没有必要进行阻抗匹配了。 5. 输入失调电流Ios 当运放的输出端置于规定电位时，流入运放两个输入端的电流之差的绝对值。 I OS=|IN-IP| 6. 电源抑制比PSRR 电源电压的改变量与由此引起的输入失调电压改变量之比的绝对值，单位是dB。对于双电源运放，PSSR= △ V cc士/ △ V os士。PSSR随着频率的增加而下降。开关电源产生的噪声频率从50kHz到500kHz或更高，在这些高频下，PSSR的值几乎为零，所以，电源上的 噪声会引起运放输出端上的噪声，对此必须使用恰当的旁路技术。
共模抑制比(CMRR) 如果没有输入失调电压的话,运算放大器只对两个正负输入管脚之间的电压差作出响应,即,()N P o v v a v -=,实际上运算放大器对共模输入电压2 N P CM v v v +=也稍微有点敏感。因此实际的传递特性为()o P N CM CM v a v v a v =-+，其中a 为差模电压增益，CM a 为共模电压增益。将上面的式子可以改写为()/o P N CM CM v a v v a a v =-+????的形式，然后就得到共模抑制比CMRR 为/CM a a 从而得到 CM o p N v v a v v CMRR ??=-+ ?? ? 上面的式子表明CM v 对o v 的影响可以用输入失调电压表示，随着CM v 的变化，其对输出电压的影响也在发生变化，由此产生了共模灵敏度，但是可以通过数学的计算将CMRR 和os v 区分开来，因此可以将CMRR 重新定义为： 1os CM V CMRR v ?=? 可以将上面的式子解释为对于1V 的CM v 的变化对于输出os V 发生的变化。 由于杂散电容的作用，CMRR 会随着输入信号频率的升高而变差（变小）。一般来讲从直流到几百赫兹的范围内CMRR 都是高的，但是随着频率的升高CMRR 将按20/dB dec - 的速度减小。 在数据手册中CMRR 通常用分贝的形式给出，例如在741的数据手册中90dB CMRR dB =典型值，70dB 最小值，这表明os V 随CM v 的变化速率为 902011031.6/V V CMRR μ-==典型值，702010316/V V μ-=最大值，在高频的CMRR 的数据要看数据手册上图表。 既然运算放大器能够使得P v 与N v 相当的接近，于是可以得到CM P v v ?，所以在反相放大器中由于0P v ?所以此时可以不用考虑CMRR 对输出的影响，但是当两个输入端都不为零的时候（例如在仪表放大器中），CMRR 就要仔细的考虑。 供电电源抑制比（PSRR ） 如果将运算放大器供电电压s V 的变化给定一个值s V ?，那么由于供电电压的变化那么将会影响到晶体管的工作点，这样电源电压的变化就会反映到输出中来，与CMRR 类似，可以用对输出失调电压的变化量来反映电源电压的变化对输出的影响，即供电电源抑制比
三运放仪表放大线路设计（2010－5－12更新） 最近看到许多朋友在做一些小信号的放大，例如感应器的信号采集 这里仅仅提供一个设计方法和思路，在实际应用当考虑电源的杂讯以及一些Bypass的电容例如在LM324电源接一些100uF ,0.01uF 的电容，这些电容尽量靠近LM324 当然如果不是局限LM324的应用，市面上有许多这样兜售的零件例如TI的INA122，INA154 ADI的AD620，AD628等等，而且频带宽和噪声系数都很好 这些运放在放大的时候单级尽量不要超过40dB（100倍），避免噪声过大 这里设计的是理论值而已 举例设计: 设计一个仪表放大器其增益可以在1V/V
LM324 采用双电源，单信号输入，放大100倍 采用OP07之双电源，单信号输入，100倍
采用Lm324之单电源，单输入信号设计参考（输入信号切不可为零） #运算放大器
综合课程设计研究报告 课题名称：全差分两级运放 研究人员： 指导教师：王向展宁宁 201 年1月1日 微电子与固体电子学院
目录 一、绪论 (1) （一）研究工作的背景与意义 (1) （二）国内外现状分析 (1) 二、研究目标、研究内容与技术指标 (1) （一）研究目标 (2) （二）研究内容 (2) （三）关键技术 (2) （四）技术指标 (3) 三、电路工作原理 (3) （一）电路结构理论 (4) （二）关键电路模块 (4) （三）非理想效应 (5) 四、电路设计与仿真 (6) （一）电路设计方案 (6) （二）电路设计结构 (9) （三）电路仿真及结果 (10) 五、全文总结与展望 (12) 参考文献 (13)
一、绪论 （一）研究工作的背景与意义 随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。全差分运算放大器在输入动态范围、抑制共模信号和噪声的能力等方面，较单端输出运放有很大优势，成为应用很广的电路单元。另外，全差分输出时的输出电压信号幅度比单端输出时增大一倍，这对低电源电压供电的现代CMOS电路尤为重要，因为这可以扩大输出信号的动态范围。因此，本文讨论并设计了满足一定要求的全差分运算放大器。 （二）国内外现状分析 从第一颗运算放大器IC问世到现在，运算放大器技术已经在半导体制造工艺和电路设计两方面取得了巨大进展。在大约40年的发展过程中，IC制造商们利用上述先进技术设计出了近乎“完美”的放大器。虽然什么是理想放大器很难有一个精确定义，但它却为模拟设计工程师提供了一个目标。理想放大器应该无噪声、具有无穷大增益、无穷大输入阻抗、零偏置电流以及零失调电压，它还应该不受封装尺寸限制，不占用空间。上述这些，都是许多教科书为了得到简单的传递函数而做出的种种假设。 未来放大器市场增长的驱动力主要有三方面：其一,便携式应用的低功耗要求将推动具有低操作电源电压/电流的放大器增长;其二,高分辨率应用需要能降低噪声和失真度的放大器;其三,由于性能和价格压力持续上扬,因此能够集成其他功能的放大器前景乐观。测试和测量、通信、医疗影像等领域的先进应用是提升放大器性能的主要驱动力;DSL和消费类视频应用是最大的市场,而且未来将继续此趋势。其中,DSL运放的增长点主要在于线路驱动器。而整合了滤波、多路技术以及DC恢复等功能的消费类视频放大器也被看好。从应用的角度讲,不同的系统对运放有不同要求,选择合适的运放对于系统设计至关重要。对于通信、高速测量仪表及超声波设备等高速应用,交流特性极为重要。但对于低速的高精度系统,直流方面的特性则通常更为重要。衡量系统在交流特性方面的参数有信号带宽、失真率、噪声等;而衡量系统在直流特性方面的参数有输入补偿电压、开环增益、输入偏置电流及共模抑制比等。
几种常用集成运算放大器的性能参数 1．通用型运算放大器 A741（单运放）、LM358（双运放）、LM324（四运放）及以场效应管为输入级的LF356都属于此种。它们是目前应用最为广泛的集成运算放大器。μ通用型运算放大器就是以通用为目的而设计的。这类器件的主要特点是价格低廉、产品量大面广，其性能指标能适合于一般性使用。例 2．高阻型运算放大器 ，IIB为几皮安到几十皮安。实现这些指标的主要措施是利用场效应管高输入阻抗的特点，用场效应管组成运算放大器的差分输入级。用FET作输入级，不仅输入阻抗高，输入偏置电流低，而且具有高速、宽带和低噪声等优点，但输入失调电压较大。常见的集成器件有LF356、LF355、LF347（四运放）及更高输入阻抗的CA3130、CA3140等。Ω这类集成运算放大器的特点是差模输入阻抗非常高，输入偏置电流非常小，一般rid＞（109~1012） 3．低温漂型运算放大器 在精密仪器、弱信号检测等自动控制仪表中，总是希望运算放大器的失调电压要小且不随温度的变化而变化。低温漂型运算放大器就是为此而设计的。目前常用的高精度、低温漂运算放大器有OP-07、OP-27、AD508及由MOSFET组成的斩波稳零型低漂移器件ICL7650等。4．高速型运算放大器 s，BWG＞20MHz。μA715等，其SR=50~70V/μ在快速A/D和D/A转换器、视频放大器中，要求集成运算放大器的转换速率SR一定要高，单位增益带宽BWG一定要足够大，像通用型集成运放是不能适合于高速应用的场合的。高速型运算放大器主要特点是具有高的转换速率和宽的频率响应。常见的运放有LM318、 5．低功耗型运算放大器 W，可采用单节电池供电。μA。目前有的产品功耗已达微瓦级，例如ICL7600的供电电源为1.5V，功耗为10μ由于电子电路集成化的最大优点是能使复杂电路小型轻便，所以随着便携式仪器应用范围的扩大，必须使用低电源电压供电、低功率消耗的运算放大器相适用。常用的运算放大器有TL-022C、TL-060C等，其工作电压为±2V~±18V，消耗电流为50~250 6．高压大功率型运算放大器 A791集成运放的输出电流可达1A。μ运算放大器的输出电压主要受供电电源的限制。在普通的运算放大器中，输出电压的最大值一般仅几十伏，输出电流仅几十毫安。若要提高输出电压或增大输出电流，集成运放外部必须要加辅助电路。高压大电流集成运算放大器外部不需附加任何电路，即可输出高电压和大电流。例如D41集成运放的电源电压可达±150V， 集成运放的分类 1. 通用型 这类集成运放具有价格低和应用范围广泛等特点。从客观上判断通用型集成运放，目前还没有明确的统一标准，习惯上认为，在不要求具有特殊的特性参数的情况下所采用的集成运放为通用型。由于集成运放特性参数的指标在不断提高，现在的和过去的通用型集成运放的特性参数的标准并不相同。相对而言，在特性