由[1-3]可知,对于数字讯号而言,会利用电阻来做阻抗匹配,而串联终端电阻的位置,需靠近讯号起源处,然而可能因走线过长,导致其阻抗又有所偏移,因此为保险起见,在靠近I2S跟GPIO处,均需添加330奥姆的串联终端电阻,确保其阻抗不会偏掉,如下图[4] :
否则有可能会使波形有所失真,且辐射噪声变强,如下图[1-3] :
而不管是Decoupling电容,或是Bypass电容,其GND Pad都应该直接下Main GND,
而不要在表层走一段GND Trace后,再下Main GND[1-3]。
因为任何导线,都有其寄生电感,倘若采上图走法,多走的GND Trace,会增加其Decoupling电容跟Bypass电容的寄生电感值,使其谐振频率往低频方向移动,亦即其频率响应会与预期有所落差,导致稳压跟滤波的效果不如预期,如下图[5] :
同时由[6-7]可知,辐射场强的公式如下:
f是频率,L是其导体长度,r是辐射源与Receptor的距离,IC是电流强度。换言之,多走的GND Trace,会使回路面积变大,以致于EMI辐射干扰变大。若不得已需在表层走一段GND Trace,至少其GND Via需打多一点,因为由[1-3]可知,落地电容的目的,是要提供噪声一个低阻抗的路径,如下图:
而由[8]可知,任何灌孔都有其等效电阻,而电阻是越并越小,倘若GND Via打得太少,则此时表层GND Trace的阻抗不够低,亦即流到Main GND的噪声份量会减少,而由[6-7]可知,任何金属若没接地,就是辐射体,且辐射效率与金属的尺寸大小正相关,换言之,若GND Via打得太少,且GND Trace的线宽又宽,那么此时的GND Trace,某种程度上,会是有效的辐射体,将未流到Main GND 的噪声,辐射出去,产生辐射干扰,如下图:
且由前述可知,辐射干扰强度与导体长度有关,若GND Trace的长度越长,那么辐射干扰就会越严重。
而匹配组件的落地组件,不论电感或电容,其GND Pad最好也是直接下Main GND,因为多走的GND Trace,会增加其寄生电感值,故有可能影响其阻抗,以至于匹配效果不如预期。
而Chip下方Layer 2的GND,需保持完整,不要有槽孔或裂痕,这样才能提供讯号最短的回流路径[4],
因为由[8-9]可知,若讯号下方的GND有槽孔或裂痕,则回流路径会变长,等同加大回路面积,如下图:
如此便会使回路面积加大,因此需极力避免。
至于表层,一般则是建议都不要铺铜,至少某些区块不宜铺铜,例如高通的WTR1605L[5],
因为这些区块,正好是VCO的相关电路,若有表层铺铜,会因寄生效应,导致调变精确度下降,而导致发射性能的EVM劣化。
而以接收角度而言,若EVM变大,则同样的SNR,对应到的BER会升高,其解调结果会变差,亦即灵敏度会变差[10]。
而在XTAL方面,MT6616是建议其32.768 KHz,下方Layer 2的GND需完整。但有些平台,为了避免寄生效应影响负载电容,进而使震荡频率漂移,会要求Layout时,不但表层周遭要净空
下层更是一定要挖空[5]。
所以不同平台会有不同要求,需依照Application Note或Layout Guide而定。
而XTAL的走线,需远离电源走线,一方面避免电源强大的电流,会干扰XTAL 震荡频率,一方面避免XO的高阶谐波,耦合到电源走线,产生高频噪声,进而流入IC,使其性能劣化。
而Shielding Frame的Pad,尽可能如下图右那样,越完整越好,而不要像下图左一样不连续,
其实体图片如下:
主要是因为,不连续的Pad,有可能会让噪声窜进去,对讯号或电源有所干扰。
而Pad上,其GND Via要多打,如下图:
因为前述已知,若金属没连到Main GND,就会是辐射体,倘若GND Via打得太少,此时整个Shielding Can会形成一个共振腔结构,变成一个辐射体,那么外来噪声,只会有一部分流到Main GND,另一部份会直接辐射到RF讯号或电源讯号,产生干扰,如下图[1-3] :
同理,Shielding Can里头IC辐射出去的噪声,碰到Shielding Can后,只有一部分会流到Main GND,另一部份会直接以Shielding Can当辐射体,直接将噪声辐射出去,进而去干扰天线或其他讯号[11]。
因此前述Shielding Frame的Pad,之所以要越完整越好,也是因为如此一来,能打的GND Via数量较多,接地效果较佳。
而在VBAT的走线方面,VBAT_DIGITAL 、VBAT_ANALOG 、VBAT_RF,
必须采用所谓的Star Routing,亦即分三条走线,分别提供电源,如下图:
而不该共享一条电源走线,否则若电源走线有所干扰,统统都会受影响[5]。
而上图中的L204跟L203,必须预留0奥姆,以便届时可以摆放磁珠或电感来抑制噪声。但摆放位置需离IC越近越好,如下图:
因为由[1-3]可知,虽然电感与磁珠抑制噪声的原理不同,
但目的是一样的。若离IC太远,则噪声可能会耦合到其他走线,甚至直接辐射出去,因此需特别注意。
由[12]可知,FPC是很强的噪声来源,而由前述可知,导线长度与辐射噪声的强度正相关,因此FPC走线不宜过长,越短越好,且需加强屏蔽与接地。
另外EMI Filter的摆放位置,需离FPC Connector越近越好,确保进入FPC的噪声分量能降到最低。至于EMI Filter的挑选事宜,及其他注意事项,可参照[1-3,12],在此就不赘述。除了EMI Filter外,针对高速数字数据讯号,也可再添加磁珠,进一步加强噪声抑制的能力,当然同EMI Filter一般,其摆放位置,也是需离FPC Connector越近越好。
而前述提到,任何金属若没接地,就是辐射体,且辐射效率与金属尺寸大小正相关,因此最好能在PCB与LCM金属接触处,预留一块GND,以加强LCM金属的接地,避免噪声以LCM金属为辐射体,直接产生辐射干扰。
甚至可在LCM金属跟PCB GND之间,置入导电泡绵,以进一步加强其接地能力。
而Memory也是常见的噪声的来源之一,因此在Placement时,其Memory 需离Memory的Pin越近越好[13],
上图是修改走线距离的灵敏度量测结果比较,可以发现Memory对于灵敏度,确实有影响,同时也发现,走线距离缩短后,其灵敏度也确实改善。因为前述可知,辐射噪声的强度,与导线长度有关,倘若走线太长,其辐射噪声会加大,故其走线长度越短越好。若不得已需拉长走线距离,需预留磁珠或电感,以进一步抑制噪声,当然其摆放位置,也是离Memory越近越好。
Reference
[1] 上集_磁珠_电感_电阻_电容于噪声抑制上之剖析与探讨, 百度文库
[2] 中集_磁珠_电感_电阻_电容于噪声抑制上之剖析与探讨, 百度文库
[3] 下集_磁珠_电感_电阻_电容于噪声抑制上之剖析与探讨, 百度文库
[4] MT6616 Application Note, MTK
[5] GSM之调制与开关频谱(ORFS)解析与调校大全, 百度文库
[6] 手机耦合灵敏度劣化(Desense)之一些原因分析与改善对策, 百度文库
[7] 高速数字讯号对于手持产品天线灵敏度之影响与探讨, 百度文库
[8] Layout Concern about Trace, Ground and Via_简体, 百度文库
[9] Slots in Planes
[10] 直流偏移对于手机零中频接收机之危害, 百度文库
[11] 屏蔽罩对零中频手机射频发射性能之影响, 百度文库
[12] 手机耦合灵敏度劣化(Desense)之一些原因分析与改善对策, 百度文库
[13] RF De-sense Design Guideline, MTK