华中科技大学
《电子线路设计、测试与实验》实验报告
实验名称：电子秒表
院（系）：光学与电子信息学院
专业班级：光材1102
姓名：苏铁城
学号：U201115229
时间：2013.12.5
地点：南一楼
实验成绩：
指导教师：杨明
2013 年12 月3 日
实验目的：
利用层次化方法在实验板设计实现一个能显示00.00 秒（百分之一秒）到
59.99 秒，当计时达到并超过1 分钟时，给出LED 常亮信号告警，计数结果
停留在计数最大值（即99.99 秒）上的电子秒表。
功能要求：
基本功能：
6) 设计一个能显示00.00 秒到59.99 秒的电子秒表。
7) 利用实验板所提供的50MHz 信号做为时钟信号。
8) 计数结果在AN3~AN0 中提供的数码管中显示。
9) 具有继续/暂停按键和复位清零开关。拨码开关SW0 为复位开关，当SW0 为HIGH 时，系统复位，电子秒表显示时间为0 秒；当SW0 为LOW 时，系统开始按继续/暂停按键BTN0 控制进行工作；BTN0 为继续/暂停按键，
当继续/暂停按键BTN0 按下时，系统暂停计数，AN1~AN0 显示停留在所
暂停时刻；当继续/暂停按键BTN0 松开时，系统正常计数，显示精度为
0.01 秒。
10) 当计时达到并超过1 分钟时，LD0 闪烁告警，计数结果停留在计数最大
值上。
设计步骤与要求：
1) 计算并说明采用Basys2 实验板时钟50MHz 实现系统功能的基本原理。
2) 在Xilinx ISE13.1 软件中，利用层次化方法，设计实现模一百计数及
显示的电路系统，设计模块间的连接调用关系，编写并输入所设计的源
程序文件。
3) 对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的
基础上尽快得出仿真结果）。
4) 输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit
类型文件。
# PlanAhead Generated physical constraints
NET "CLK" LOC = B8;
NET "CLR" LOC = P11;
NET "PAUSE" LOC = G12;
NET "WARN" LOC = M5;
NET "display[0]" LOC = F12;
NET "display[1]" LOC = J12;
NET "display[2]" LOC = M13;
NET "display[3]" LOC = K14;
NET "out_display[0]" LOC = L14;
NET "out_display[1]" LOC = H12;
NET "out_display[2]" LOC = N14;
NET "out_display[3]" LOC = N11;
NET "out_display[4]" LOC = P12;
NET "out_display[5]" LOC = L13;
西安航空职业技术学院 电子技术实践课程设计报告 课设题目：数字电子秒表 所属系部：电子工程系 指导老师： 作者： 专业：电子信息工程技术 西安航空职业技术学院制 西安航空职业技术学院 课程设计任务书 题目：数字电子秒表 任务与要求： 1、设计数字电子秒表原理图。 2、用6个数码管显示分、秒、毫秒。 3、计时误差不得超过1s;具有清零、启动计时、暂停计时及继续 计时等控制功能。 4、画出总体电路图。 5、安装自己设计的电路，按照自己设计的电路，在通用板上焊接。 焊接完毕后，应对照电路图仔细检查，看是否有错接、漏接、 虚焊的现象。 6、调试电路。 时间：2010年11月29 日至 2010年12 月10 日共2周
所属系部：电子工程系 指导单位或教研室：电子信息教研室 西安航空职业技术学院制 摘要： 采用现代数字电路设计方法和EDA技术，即自顶向下的设计方法，应用protues开发平台进行设计并仿真验证和硬件测试。从总体设计框图开始，将设计任务逐步分解，直到可以用标准的集成电路部件实现，然后将各部件联结成系统，通过protues集成开发平台进行设计的分析综合和时序仿真验证。最后，在分析时序仿真结果的基础上，对设计进行进一步的修改和完善，已达到对设计电路正确运行且学会运用protues电路设计与仿真的目的。 关键词： 555定时器；LED；暂停计时 Abstract： Adopt modern digital circuit design method and EDA technique, namely the top-down design methods, application protues development platform design and simulation validation and hardware test. From the beginning, overall design diagram design task decomposed step by step, until can use standard of integrated circuit components, and then will realize connecting components into system, through protues integrated development platform design of comprehensive analysis and time-series simulation prove. Finally, by analyzing the timing simulation results, on the basis of design for further revised and perfected, reached the correct operation of circuit design and learn to use protues circuit design and simulation of purpose. Key words: 555 timing, Leds, Suspended timing 目录 1 设计方案的选择 (1) 2 总体框架设计 (2) 3 分步电路设计 (3) 3.1控制电路的设计 (3) (3) (3) 3.2数码管显示电路 (4)
课程设计 题目 学院 专业 班级 姓名 指导教师 年月日
课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目：电子秒表的设计与制作 初始条件： （1）计数精度可达1/100秒 （2）可显示时间99.99秒 （3）具有开关可启动，暂停，清零功能 选作：设计可改变计时时间（最大59.99秒）的电路 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）设计任务及要求 （2）方案比较及认证 （3）系统框图，原理说明 （4）硬件原理，完整电路图，采用器件的功能说明 （5）调试记录及结果分析 （6）对成果的评价及改进方法 （7）总结（收获及体会） （8）参考资料 （9）附录：器件表，芯片资料 时间安排： 6月16日~6月19日：明确课题，收集资料，方案确定 6月19日~1月21日：整体设计，硬件电路调试 6月21日~6月24日；报告撰写，交设计报告，答辩 指导教师签名：2014年 6月日
目录 摘要 (4) 电子秒表的设计与制造 (5) 1 课题分析 (5) 2系统设计方案的选择 (5) 3 电子秒表系统主体流程框图 (6) 4 单元电路的设计 (7) 4.1脉冲产生电路 (7) 4.2 计数电路 (8) .3 译码显示电路 (9) 4.4 控制电路 (10) 5 仿真测试 (10) 6 电子秒表设计原理图 (11) 7 结束语 (11) 参考文献 (12) 附录 (13) 附录一：选作：设计可改变计时时间的电路 (13) 附录二：74LS290功能表 (15) 附录三：74LS48功能表 (15)
摘要 电子秒表是一种数字显示计时装置，由于它走时准，设计简单，显示直观，因此被广泛运用于科学研究，体育运动，国防等方面。比如对物体速度，加速度的测量，体育比赛的时间的测量等。 数字电子秒表由组合逻辑电路和时序逻辑电路组成，555定时器组成多谐振荡器产生脉冲，在脉冲控制下的组合计数器电路通过一系列的触发产生数字信号，数字信号经译码器译码后输入到显示数码管显示时间。 电子秒表的广泛应用提高了人们的工作效率，随着电子技术的发展，电子秒表的精度，电路简易型等到了很大的提高，功能得到了完善。 关键词：秒表定时器效率
2009—2010学年第二学期 《数字电子技术课程设计》报告 专业班级：电气-08-1 姓名：曹操 学号：08051127 设计日期：2010年8月23日~27日 一．设计题目 多功能数字钟电路设计 二．设计任务及要求 多功能数字钟应该具有的功能有：显示时—分—秒、整点报时、小时和分钟可调等基本功能。整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，小时的范围为0~23时。 在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从0~59，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码（BCD 码）显示个位，对于小时因为他的范围是从0~23，所以可以用一个2位的二进制码显示十位，用一个4位的二进制码（BCD码）显示个位。
实验中由于七段码管是扫描的方式显示，所以虽然时钟需要的是1Hz 时钟信号，但是扫描需要一个比较高频率的信号，因此为了得到准确的1Hz 信号，必须对输入的系统时钟50Mhz进行分频。 对于整点报时功能，本实验设计的是当进行正点的倒计时5秒时，让LED来闪烁进行整点报时的提示。 调整时间的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时；S2调整分钟，每按下一次，分钟增加一分钟。另外用S8按键作为系统时钟复位，复位后全部显示00—00—00。 管脚分配如下表： 端口名使用模块信号对应FPGA管脚说明 S1 按键开关S1 R16 调整小时 S2 按键开关S2 P14 调整分钟 RST 按键开关S8 M15 复位 LED LED模块D1 L14 整点倒计时 LEDAG0 数码管模块A段N4 时间显示 LEDAG1 数码管模块B段G4 LEDAG2 数码管模块C段H4 LEDAG3 数码管模块D段L5 LEDAG4 数码管模块E段L4 LEDAG5 数码管模块F段K4 LEDAG6 数码管模块G段K5 SEL0 数码管选择位1 M4 8个数码管
电子信息工程专业10级学生单片机原理课程设计任务书 电子秒表的设计 一、设计要求 设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。 二、设计方案分析
1.方案设计 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。 本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。 图1.1 数字秒表硬件电路基本原理图 本设计中，数码管显示的数据存放在内存单元31H－33H中。其中31H存放分钟变量，32H存放秒钟变量，33H存放10ms计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD码数据的对应段码存放在ROM表中。显示时，先取出31H －33H某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。 INT中断完成，定时溢出中断周期为1ms，当一处中断后向CPU 计时通过1 发出溢出中断请求，每发出一次中断请求就对毫秒计数单元进行加一，达到10次就对十毫秒位进行加一，依次类推，直到4.59.99秒重新复位。 再看按键的处理。这两个键可以采用中断的方法，也可以采用扫描的方法来识别。复位键主要功能在于数值复位，对于时间的要求不是很严格。而开始和停止键则是用于对时间的锁定，需要比较准确的控制。因此可以对复位按键采取扫描的方式。而对开始和停止键采用外部中断的方式。 设计中包括硬件电路的设计和系统程序的设计。其硬件电路主要有主控制 器，显示电路和回零、启动、查看、停表电路等。主控制器采用单片机STC89C52，
电子线路设计与测试 实验报告 一、实验名称 多功能数字钟设计 二、实验目的 1.掌握可编程逻辑器件的应用开发技术 ——设计输入、编译、仿真和器件编程； 2.熟悉一种EDA软件使用； 3.掌握Verilog设计方法；
4.掌握分模块分层次的设计方法； 5.用Verilog完成一个多功能数字钟设计。 三、设计内容及要求 1．基本功能 具有“秒”、“分”、“时”计时功能，小时按24小时制计时。 具有校时功能，能对“分”和“小时”进行调整。 2.扩展功能 仿广播电台正点报时。在59分51秒、53秒、55秒、57秒发出低音512Hz 信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点。 定时控制，其时间为23时58分。 3.选做内容 任意时刻闹钟（闹钟时间可设置）。 自动报整点时数。 四．系统框图与说明 数字钟框图
1.数字钟电路系统由主体电路和扩展电路两大部分所组成。 2.秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“24进制”规律计数。 3.计数器的输出经译码器送显示器。 五．设计步骤 1.列写多功能数字钟设计--层次结构图 2.拟定数字钟的组成框图，在Max+Plus II软件中，使用Verilog语言输入，采用分层次分模块的方法设计电路； 3.设计各单元电路并进行仿真； 4.对数字钟的整体逻辑电路图，选择器件，分配引脚，进行逻辑综合； 5.下载到Cyclone II FPGA实验平台上，实际测试数字钟的逻辑功能。
六．Verilog代码 //24进制时钟, 具有计时、校时、仿广播电台正点报时、固定时刻定时，任意时刻闹钟等功能 module clock_main(LED_Hour,LED_Minute,LED_Second,Alarm,CP_1KHz,Jsh_Min_key,Jsh_Hour_ke y,Set_Hour_key,Set_Min_key,Show,Ctrl_Bell); input CP_1KHz;//定义输入时钟 input Jsh_Min_key,Jsh_Hour_key;//定义校时按键 input Set_Hour_key,Set_Min_key;//定义闹钟定时按键 input Show; //定义显示模式按键 input Ctrl_Bell;//定义闹钟铃声控制 output [7:0]LED_Hour,LED_Minute,LED_Second;//定义输出变量 wire [7:0]LED_Hour,LED_Minute,LED_Second;//定义输出变量类型 wire [7:0]Hour,Minute,Second; wire [7:0]Set_Hour_Out,Set_Min_Out; wire Out_1Hz,Out_500Hz;//定义分频模块输出变量类型 reg Alarm_Ring,Alarm_Clock_1KHz;//定义仿广播电台报时和固定时刻定时铃声 output Alarm;//蜂鸣器输入 supply1Vdd; wire Alarm_Clock;//任意时刻闹钟闹铃 wire MinL_EN,MinH_EN,Hour_EN;//定义中间变量类型 //分频 fre_dividerFD0(Out_1Hz,Out_500Hz,Vdd,Vdd,CP_1KHz); //正常计时 counter10 U1(.Q(Second[3:0]),.nCR(Vdd),.EN(Vdd),.CP(Out_1Hz)); counter6 U2(.Q(Second[7:4]),.nCR(Vdd),.EN(Second[3:0]==4'h9),.CP(Out_1Hz)); assignMinL_EN=Jsh_Min_key?Vdd:(Second==8'h59); assign MinH_EN=(Jsh_Min_key&&(Minute[3:0]==4'h9))||(Minute[3:0]==4'h9)&&(Second==8'h59 ); counter10 U3(.Q(Minute[3:0]),.nCR(Vdd),.EN(MinL_EN),.CP(Out_1Hz)); counter6 U4(.Q(Minute[7:4]),.nCR(Vdd),.EN(MinH_EN),.CP(Out_1Hz)); assign Hour_EN=Jsh_Hour_key?Vdd:((Minute==8'h59)&&(Second==8'h59)); counter24 U5(Hour[7:4],Hour[3:0],Vdd,Hour_EN,Out_1Hz); //仿广播电台正点报时 baoshi BS1(Alarm_Ring,Minute,Second,Out_500Hz,CP_1KHz);//在59分51秒、53秒、55秒、57秒发出低音512Hz信号，在59分59秒时发出一次高音1024Hz信号，音响持续1秒钟，在1024Hz音响结束时刻为整点 //固定时刻定时
计算机硬件技术课程设计 学院：自动化工程学院 班级：_________________________ 学号：_________________________ 设计题目：9、电子秒表设计 2015年1月
一、设计题目：电子秒表设计 设计一个可任意启动/停止的电子秒表，要求用6 位LED 数码显示，计时单位为1/100 秒。利用功能键进行启/ 停控制。其功能为：上电后计时器清0，当第一次（或奇数次）按下启/ 停键时开始计数。第2 次（或偶数次）按下该键时停止计时，再一次按启/ 停键时清零后重新开始计时。可用开关控制，也可用按键控制。二、设计目的通过本项课程设计，对微机原理课程中涉及的芯片结构、控制原理、硬件编程等方面有一定的感性认识和实践操作能力，更好的理解微机原理课程中讲述的基本原理和概念。 进行微机原理课程设计前，应学习并掌握了8086/8088 汇编语言编程方法，掌握了8255 、8253 存储器等芯片的基本结构和工作原理，掌握了芯片编程控制的方法。 三、设计方案以及论证 1、整体设计思想 使用8253 工作在方式0 计数，对1/100S 计数，并讲计数值写入bl 中并与100 比较若不相等，则将计数值装换为10 进制后送8255 控制端显示，如相等则1S 计数程序加1 之后并与59 比较若不相等则将计数值装换为10 进制后送8255 控制端显示，如相等则1min 计数程序加1 之后并与59 比较若不相等则将计数值装换为10 进制后送8255 控制端显示，如相等则计数程序加1 之后产生溢出，跳转清零程序将计数清零，同时数码管清零。 2、使用各芯片的作用及工作原理 1）定时器/ 计数器8253 用系统8253 定时器提供的55ms 定时单位，设计秒表定时程序。 有关系统定时方法：PC 机系统中的8253 定时器0 工作于方式3，外部
课程考查报告 课程名称 EDA技术 题目名称数字电子钟 学生学院信息工程学院 专业班级通信工程09(1)班 学号 310900xx 学生姓名陈 XX 任课教师李学易 2013 年12月27日
电子钟 设计目的： 根据实验板的资源和利用Quartus II软件编译、仿真可以实现电子钟的数字系统设计。 设计内容： 数字电子钟的功能： 1、时钟显示功能（显示时、分、秒） 2、时钟调整功能（小时、分钟的校准） 3、闹钟设置功能 设计方案： 根据程序设计需要，信号的定义如下： Clk:标准时钟信号，频率为4Hz Clk_1k:产生闹铃声、报时声的时钟信号，频率为1024Hz Mode:功能控制信号，为0：计时功能；1：闹钟功能；2：手动校时功能 Turn:接按键，在手动校时功能时，选择的是校准小时，还是分钟； 若长时间按该键，可使秒信号清零 Change:接按键，在手动校时时，每按一次，计数器加一 若长按，则连续快速加一 Hour,min,sec:此三信号分别输出并显示时、分、秒信号 Alert:输出到扬声器的信号，产生闹钟音和报时音； 闹钟音为持续20秒的“嘀嘀嘀”音，若按住change键，
则可屏蔽该音； 报时音为“嘀嘀嘀嘀嘟”四短一长音。 Ld_alert:接发光二极管，指示是否设置了闹钟功能 Ld_hour:接发光二极管，指示当前调整的是小时信号Ld_min:接发光二极管，指示当前调整的是分钟信号 实验结果： 时序仿真图： RTL图：
D ENA Q PRE CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D Q PRE ENA CLR D ENA Q PRE CLR D ENA Q PRE CLR D Q PRE ENA CLR D ENA Q PRE CLR SEL DATAA DATAB OUT0 MUX21 < A[7..0]B[7..0] LESS_THAN SEL[1..0]DATA[3..0] OUT MUX SEL[1..0] DATA[3..0] OUT MUX SEL[1..0] DATA[3..0] OUT MUX SEL[1..0] DATA[3..0] OUT MUX SEL DATAA DATAB OUT0 MUX21 SEL[1..0] DATA[3..0] OUT MUX = A[3..0] B[3..0] EQUAL + A[3..0] B[3..0] ADDER + A[3..0] B[3..0] ADDER SEL[1..0] DATA[3..0] OUT MUX SEL[1..0] DATA[3..0] OUT MUX SEL[1..0] DATA[3..0] OUT MUX < A[7..0] B[7..0] LESS_THAN D Q PRE ENA CLR 01 01 01 D Q PRE ENA CLR D ENA PRE CLR Q SEL[1..0] DATA[3..0] OUT MUX IO_BUF (TRI) D ENA PR E CLR Q loop1~_OUT0 loop1_OUT0 loop2~_OUT0 loop2_OUT0 loop3~_OUT0 loop3_OUT0 loop4~_OUT0 loop4_OUT0 num1~0_OUT0 num1_OUT0num2~0_OUT0 num2_OUT0num3~0_OUT0 num3_OUT0num4~0_OUT0 num4_OUT0 sound~_OUT0 sound_OUT0 Equal0_OUT ct1~0_OUT0 ct2~0_OUT0 cta~0_OUT0 ctb~0_OUT0 minclk~1_OUT0minclk_OUT0 always9~0_OUT0 Mux6_OUT Mux7_OUT Mux8_OUT Mux0_OUT WideNor5_OUT0 Mux2_OUT Mux3_OUT Mux4_OUT LessThan0_OUT min1~_OUT0 ct1_OUT0 min1_OUT0 Equal18_OUT alert1_OUT0m~_OUT0 m_OUT0Mux25_OUT sec[7]~7_OUT0sec[6]~6_OUT0sec[5]~5_OUT0sec[3]~0_OUT0sec[2]~1_OUT0sec[1]~2_OUT0sec[0]~3_OUT0 Mux1_OUT sec[2]_557_OUT0clk_2Hz clk loop1[1..0] loop2[1..0] loop3[1..0] loop4[1..0] num1[1..0] 1' h0 --num2[1..0] 1' h0 --num3[1..0] 1' h0 --num4[1..0] 1' h0 --sound[1..0] ear ct1~0 ct2~0 cta~0 ctb~0 alert~0 clk_1k alert2~0alert2~1 clk_1Hz sec1[7..0] minclk sec1~[15..8] 8' h00 --WideNor7 LessThan1 8' h54 -- Mux5 3' h0 -- Mux6 3' h0 --Mux7 3' h0 --Mux8 3' h0 --sec1~[7..0] 4' h0 --Mux0 3' h0 --WideNor5 Equal8 4' h9 -- Add6 4' h1 -- Add7 4' h1 -- Mux2 3' h0 --Mux3 3' h0 --Mux4 3' h0 --LessThan0 8' h20 --min1[7..0] always16~9 always16~0 alert2 alert2~2 alert~2 alert alert~1 m[1..0] mode sec[4]$latch Mux25 4' h7 --sec[4]~4 sec[7..0] sec[2]_557
电子科技大学 UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA 数字逻辑设计 实验报告 实验题目：电子秒表 学生姓名： 指导老师：
一、实验内容 利用FPGA设计一个电子秒表，计时范围00.00 ~ 99.00秒，最多连续记录3个成绩，由两键控制。 二、实验要求 1、实现计时功能： 域值范围为00.00 ~ 99.00秒，分辨率0.01秒，在数码管上显示。 2、两键控制与三次记录： 1键实现“开始”、“记录”等功能，2键实现“显示”、“重置”等功能。 系统上电复位后，按下1键“开始”后，开始计时，记录的时间一直显示在数码管上；按下1键“记录第一次”，次按1键“记录第二次”，再按1键“记录第三次”，分别记录三次时间。 其后按下2键“显示第一次”，次按2键“显示第二次”，再按2键“显示第三次”，数码管上分别显示此前三次记录的时间；显示完成后，按2键“重置”，所有数据清零，此时再按1键“开始”重复上述计时功能。 三、设计思路 1、整体设计思路 先对按键进行去抖操作，以正确的得到按键信息。 同时将按键信息对应到状态机中，状态机中的状态有：理想状态、开始状态、3次记录、3次显示、以及其之间的7次等待状态。 因为需要用数码管显示，故显示的过程中需要对数码管进行片选和段选，因此要用到4输入的多路选择器。 在去抖、计时、显示的过程中，都需要用到分频，从而得到理想频率的时钟信号。 2、分频设计 该实验中有3个地方需要用到分频操作，即去抖分频（需得到200HZ时钟）、计时分频（需得到100HZ时钟）和显示分频（需得到25kHZ时钟）。 分频的具体实现很简单，需首先算出系统时钟（50MHZ）和所需始终的频率比T，并定义一个计数变量count，当系统时钟的上升沿每来到一次，count就加1，当count=T时就将其置回1。这样只要令count=1~T/2时clk=‘0’，count=T/2+1~T时clk=‘1’即可。 3、去抖设计 由于用按键为机械弹性开关，故当机械触点断开、闭合时，按键开关在闭合时不会马上稳定地接通，在断开时也不会马上断开，而是在闭合及断开的瞬
西安郵電學院 控制系统课程设计报告书 系部名称：信息与控制系 学生姓名：XXX 专业名称：测控技术与仪器 班级：测控XXXX 2010年9月13日至 时间： 2010 年9月26日
电子秒表的设计 一、设计要求 设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。计时长长度为300秒，需显示百分秒。 二、 设计方案分析 1.方案设计 数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。 本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS 强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。 本设计利用STC89C52单片机的定时器/计数器定时和计数的原理，使其能精确计时。利用中断系统使其能实现开始暂停的功能。根据要求知道秒表设计主要实现的功能是计时和显示。因此设置了两个按键和LCD 显示时间，两个按键分别是开始、停止和复位按键。利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。硬件电路图按照图1.1进行设计。 图1.1 数字秒表硬件电路基本原理图 本设计中，数码管显示的数据存放在内存单元31H －33H 中。其中31H 存放分钟变量，32H 存放秒钟变量，33H 存放10ms 计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD 码。由于采用软件动态扫描实现数据显示功能，显示用十进制BCD 码数据的对应段码存放在ROM 表中。显示时，先取出31H －33H 某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。 计时通过1INT 中断完成，定时溢出中断周期为1ms ，当一处中断后向CPU
通信与信息工程学院 2015/2016 学年第 1 学期 课程设计II实验报告设计题目 电子秒表 任务要求基本要求 A.设计秒表功能，精度为0.01秒。 B.可同时记录和存储10个秒表数据（连续记录并显示已存储记录数,秒表记录数据查询和清除功能）。 发挥部分： A.设计ＰＣ和４３０之间的串行口通信程序（参考ＵＳＢ通信实验）和通信协议,通过USB串行口向ＰＣ机上报秒表数据。 实验设备 及软件 计算机；MSP-EXP430F5529开发板；IAR开发软件
目录 一．设计要求和原理说明 1.1 设计要求 A.设计秒表功能，精度为0.01秒。 B.可同时记录和存储10个秒表数据（连续记录并显示已存储记录数,秒表记录数据查询和清除功能）。 1.2 原理说明 本次课程设计利用430单片机的定时器/计数器定时和计数原理，实现电子秒表的精确计时。利用中断系统实现计数开始和数据记录，并在LED显示屏上显示。当接通电源即对开发板、按键和定时器初始化。初始状态下计时器显示00.00，当按下S2键时，外部中断I N T1向CPU发出中断请求，CPU转去执行外部中断1服务程序，即开启定时器。计时采用定时器T中断完成，秒表要求的精度为0.01秒，故设定定时溢出中断周期为10m s，当一处中断后向CPU发出溢出中断请求，每发出一次中断请求就对毫秒计数单元进行加一，达到10次就对十毫秒位进行加一。依次类推，直到99.99秒重新复位。 当按下S1键，停止内部中断，执行外部中断处理程序，即记录当前计时结果，并显示在LCD显示屏上。记录完成才允许其他中断。LCD屏一次允许显示十个数据，当记满十组数据时回到第一行继续显示后面的数据。 当再次按下S2键，数据清零。 二．系统硬件设计 2.1按键输入模块设计 本次设计具有三个功能：启动定时器，计时和清零。对S2键设计实现启动定时器和清零功能。对S1键设计实现计时功能。 当按下S2键时，外部中断I N T1向CPU发出中断请求，CPU转去执行外部中断1服务程序，即开启定时器。计时采用定时器T中断完成，秒表要求的精度为0.01秒，故设定定时溢出中断周期为10m s，当一处中断后向CPU发出溢出中断请求，每发出一次中断请求就对毫秒计数单元进行加一，达到10次就对十毫秒位进行加一。依次类推，直到99.99秒重新复位。 当按下S1键，停止内部中断，执行外部中断处理程序，即记录当前计时结果，并显示在LCD显示屏上。记录完成才允许其他中断。LCD屏一次允许显示十个数据，当记满十组数据时回到第一行继续显示后面的数据。 当再次按下S2键，数据清零。 2.2点阵LCD液晶显示模块 在该电路中，液晶为102×64点阵LCD，采用SPI模式实现数据的传输，在该电路中数据传输是单向的，数据只允许写入。在初始化时，调节命令中PM（0～63）的数值就可调节液晶显示对比度；该液晶背光为LED背光，通过
生产实习报告 班级：通信13-2班 姓名：闫振宇 学号： 成绩： 电子与信息工程学院 信息与通信工程系
基于verilog数字秒表的设计实现 1. 概述 硬件描述语言HDL ( HardwareDescription Langyage) 是一种用形式化方法来描述数字电路和系统的语言。数字电路系统的设计这里用这种语言可以从上层倒下层逐层描述自设计思想用一系列分层的模块来表示极其复杂的数字系统，然后用EDA 工具逐层验证，把其中需要为具体物理电路的模块组合由自动综合工具转换到门级电路网表。Verilog HDL 是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。使用VERILOG 进行系统设计时采用的是从顶至下的设计，自顶向下的设计是从系统机开始巴西同划分为若干个基本单元，然后再把每个单元划分为下一层的基本单元，这样下去直到可以直接用EDA 元件库中的基本元件来实现为止。 2. 设计目的及要求 a.有源晶振频率：50MHZ； b.测试计时范围：00’00”00 ~ 59’59”99，显示的最长时间为59分59 秒； c.数字秒表的计时精度是10ms； d.显示工作方式：六位BCD七段数码管显示读数，两个按钮开关（一个按钮使秒表复位，另一个按钮控制秒表的启动/暂停）。 3.设计原理 秒表的逻辑结构较简单，它主要由四进制计数器、十六进制计数器、分频器、数据选择器、和显示译码器等组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个清零信号，以便秒表能随意停止、启动以及清零复位。 秒表有共有6个输出显示，其中6个显示输出数据，分别为百分之一秒、十分之一秒、
电子秒表课程设计报告 目录 一、设计要求 (2) 二、设计的目的与作用 (2) 三、设计的具体体现 (2) 1. 电子秒表的基本组成 (3) 2.电子秒表的工作原理 (3) 3.电子秒表的原理图 (4) 4. 单元电路设计 (4) 5.设计仿真与PCB制版 (12) 四、心得体会 (17) 五、附录 (18) 六、参考文献 (20)
一、设计要求 1.以0.01秒为最小单位进行显示。 2.秒表可显示0.01～59:59:99秒的量程。 3.该秒表具有清零、开始计时、停止计时功能。 二、设计方案 方案一：通过单片机来实现电子秒表 基于51单片机电子秒表，设计简单，而且技术准确，缺点是价格相比于数字电路实现的秒表技术要昂贵。 方案二：采用数字电路来实现秒表计数，优点是价格便宜，计数精确，反应较快，缺点是，电路芯片较多，设计电路复杂。 经过比较选择了较为经济适用的数字电路。 二、设计的目的与作用 1.培养我们运用有关课程的基础理论和技能解决实际问题，并进一步提高专业基本技能、创新能力。通过课程设计，学习到设计写作方法，能用文字、图形和现代设计写作方法系统地、正确地表达课程设计和研究成果。 2. 熟悉555方波振荡器的应用。 3.熟悉计数器的级联及计数、译码、显示电路的整体配合。
4.建立分频的基本概念。 三、设计的具体体现 1.电子秒表的基本组成 电子秒表电路的基本组成框图如图所示，它主要由基本RS 触发器、多谐振荡器、计数器和数码显示器4个部分组成。 电子秒表电路的基本组成（方框图）如下： 图（1）电子秒表基本组成方框图 2.电子秒表的工作原理 由555定时器构成多谐振荡器，用来产生50Hz 的矩形波。第Ⅰ块计数器作5分频使用，将555输来的50Hz 的脉冲变为0.1秒的计数脉冲，在输出端Qd 取得，作为第2块计数器的始终输入，第2、第3块计数器QA 与CP2相连，都已接成8421码十进 基本RS 触发器 多谐振荡器 单稳态触发器 计数器 译码显示器
电子秒表 摘要 电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。译码器由74LS48构成，显示器由数码管构成。清零,暂停功能由RS触发器构成防抖动开关。具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。 关键词：计时精度计数器显示器 Abstract Electronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter. Keyword:Timing accuracy counter display
数字电子技术课程设计 电子秒表 Document serial number【KKGB-LBS98YT-BS8CB-BSUT-BST108】
数字电子技术课程设计报告题目：电子秒表的设计 专业： 班级： 姓名： 指导教师： 课程设计任务书学生班级：学生姓名：学号： 设计名称：电子秒表的设计 起止日期： 指导教师：周珍艮
目录 绪论- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 4 第一章、设计要求
设计任务及目的- - - - - - - - - - - - - - - - - - - - - - -- - - - - - - - -5 系统总体框图- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 5 、设计方案分析- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -6 第二章、电路工作原理及相关调试 电路工作原理- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - 7 相关调试- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -- 11 第三章、实验总结 附录A 电子秒表原理图 附录B 相关波形 元件清单 参考文献 绪论 随着电子技术的发展，电子技术在各个领域的运用也越来越广泛，渗透到人们日常生活的方方面面，掌握必要的电工电子知识已经成为当代大学生特别是理工类大学生必备的素质之一。 电子秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、二一五一十进制异步加法记数器、数据选择器和显示
因为本人也是刚学习fpga的菜鸟，所以这个程序漏洞很多，仅供参考。。。。。。。。。 //分频子模块 module fenpin (clk,rst_n,en_1s,en_1ms); //产生1s，1ms的分频 input clk; input rst_n; output en_1s; output en_1ms; reg[31:0] jishu_1s; reg[15:0] jishu_1ms; parameter cnt_1s =49999999; parameter cnt_1ms =49999; always@(posedge clk or negedge rst_n) begin if(!rst_n) jishu_1s<=32'b0; else if(jishu_1s //按键控制部分 module anjian(clk,rst_n,key1,key2,key1_low,key2_low); input clk; input rst_n; input key1; // 分加 input key2; // 分减 output key1_low; //按键按下消抖后的标志位 output key2_low; reg reg0_key; //key1消抖 reg reg1_key; reg reg2_key; //key2消抖 reg reg3_key; always @(posedge clk or negedge rst_n) begin if(!rst_n) begin reg0_key <= 1'b1; reg1_key <= 1'b1; end else begin reg0_key <= key1; reg1_key <= reg0_key; //根据非阻塞赋值的原理，reg1_key 存储的值是reg0_key 上一个时钟的值 end end //脉冲边沿检测法,当寄存器key1 由1 变为0 时，key1_an 的值变为高，维持一个时钟周期 wire key1_an; assign key1_an = reg1_key & ( ~reg0_key); always @(posedge clk or negedge rst_n) begin if(!rst_n) begin reg2_key <= 1'b1; reg3_key <= 1'b1; end else begin reg2_key <= key2;
相关主题
文本预览