计算机组成原理练习题10
第一章一、填空题1．冯·诺依曼结构的特点是。2．主机CPU和主存储器组成。3．现在主要采用结构作为微/小型计算机硬件之间的连接方式。4．计算机系统系统和系统构成。5．计算机系统的层次结构中，位于硬件之外的所有层次统称为。
二、选择题1．冯·诺依曼计算机结构的核心思想是。 A. 二进制运算 B. 有存储信息的功能C. 运算速度快 D. 存储程序控制2．电子计算机可分为数字计算机、模拟计算机和数模混合计算机，它是按照。 A. 计算机的用途分类 B. 计算机的使用方式分类 C. 信息的形式和处理方式分类 D. 计算机的系统规模分类3．完整的计算机
系统应包括。 A. 运算器、存储器、控制器 B. 外部设备和主机C. 主机和实用程序 D. 配套的硬件设备和软件系统4．中央处理器是指。 A. 运算器 B. 控制器 C. 运算器和控制器 D. 运算器和存储器5．计算机的存储器系统是指。 A. RAM B. ROM C. 主存储器 D. cache、主存储器和辅助存储器6．目前人们所说的个人计算机属于。
A. 巨型机
B. 中型机
C. 小型机
D. 微型机7．微型计算机的发展以技术为标志。 A. 操作系统 B. 微处理器 C. 磁盘D. 软件8．系统总线中，划分数据线、地址线和控制线的根据是。 A. 总线所处的位置 B. 总线的传输方向 C. 总线的传输内容 D. 总线的控制方式9．系统总线中地址线的作用是。 A. 用于选择主存单元 B. 用于选择进行信息传输的设
备 1 C. 用于指定主存单元和I/O设备接口电路的地址 D. 用于传送主存物理地址和逻辑地址10．挂接在总线上的多个部件。
A. 只能分时向总线发送数据，并只能分时从总线接收数据
B. 只能分时向总线发送数据，但可同时从总线接收数据
C. 可同时向总线发送数据，并同时从总线接收数据
D. 可同时向总线发送数据，但只能分时从总线接收数据11．对计算机的软硬件资源进行管理，是的功能。 A. 操作系统 B. 数据库管理系统 C. 语言处理程序D. 用户程序12．以下软件中，是计算机系统软件。 A. 数据处理软件 B. 操作系统软件，语言编译软件 C. 办公自动化软件 D. Word软件13．计算机硬件能够直接执行的只有。 A. 机器语言B. 汇编语言 C. 机器语言和汇编语言 D. 各种高级语言14．用于科学计算的计算机中，标志系统性能的
主要参数是。 A. 主频 B. 主存容量 C. MIPS D. MFLOPS 三、判断题1．存储程序的基本含义是将编好的程序和原始数据事先存入主存中。2．利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。3．计算机“运算速度”指标的含义是指每秒钟能执行多少条操作系统的命令。第二章一、填空题1．设X=－69，n=8，则X的原码为，X的补码为，X的移码为。2．十进制数所对应的二进制数表示为，8421码表示为。3．已知X=－11，则X的二进制数表示是，十六进制表示形式是，8421码为，原码为，补码为。4．设机器字长为8位，X=78，Y=－97，则 2 [X]原＝B，[X]补＝ B [Y]原＝B，[Y]补＝ B 5．阶码8
位，用移码表示，尾数为24位，用规格化补码表示，则它能表示的最大正数的阶码为，尾数为；绝对值最小的负数的阶码为，尾数为。6．[－0]反表示为。7．8位补码定点整数所能表示的绝对值最大的负数的值为。8．补码定点小数所能表示的绝对值最大负数的值为。9．当浮点数的尾数为补码时，其为规格化数应满足的条件为。10．已知某个汉字的国际码为3547H，其机内码为H。二、选择题1．零的原码可以用以下哪个代码表示。 A. 11111111 B. 10000000 C. 01111111 D. 11000000 2．9位原码能表示的数据个数是。 A. 10 B. 9 C. 511 D. 512 3．用补码表示的字长为n 位二进制定点整数的范围是。
A. -2n~2n－１
B. -2n-1~2n-1－１Ｃ. -2n-1~2n-1 D. -~2n-1－１5．一
个8位二进制整数，若采用补码表示，且4个1和4个0组成，则最小值为。
A. －120
B. －7
C. －112
D. －121 6．已知[X]补=1，X1X2X3X4X5，若要X>－1/2，X1X2X3X4X5应满足。 A. X1必须为1，X2X3X4X5至少有一个1 A. X1必须为1，X2X3X4X5任意B. X1必须为0，X2X3X4X5至少有一个1 C. X1必须为0，X2X3X4X5任意7．在定点机中，下列说法错误的是。
A. 除补码外，原码和反码不能表示－1
B. ＋0的原码不等于－0的原码
C. ＋0的反码不等于－0的反码
D. 对于相同的机器字长，补码比原码和反码能多表示一个负数8．设寄存器内容为11111111，若它等于＋127，则为。
A. 原码
B. 补码
C. 反码
D. 移码9．在规格化浮点数表示中，保持其它方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围。 3 A. 增大
B. 减少
C. 不变
D. 以上都不对10．若9BH表示移码，其对应的十进制数是。 A. 27 B. －27 C. －101 D. 101 11．在浮点数中，当数据的绝对值太小，以至于小于所能表示的数据时称为浮点数的。 A. 下溢 B. 负下溢C. 负溢 D. 正下溢12．设浮点数阶码的基数是8，下列浮点数尾数中规格化数是。 A. B. C.
D. 13．目前在小型和微型计算机里最普遍采用的字符编码是。 A. BCD码 B. 十六进制代码 C. ASCII码 D. 海明码14．已知大写英文字母A的ASCII码为41H，现字母F被存放在某个存储单元中，若采用偶校验，则该存储单元中存放的十六进制数据是。 A. 46H B. C6H C. 47H D. C7H 15．汉字“啊”的十进制区位码为“16－01”，它的十六进制机内码为。 A. 1601H B. 9081H C. B0A1H D. B081H
16．某数在计算机中用8421码表示为0111 1000 1001，其真值为。 A. 789 B. 789H C. 1929 D. 11110001001B 17．在计算机中，用BCD 码表示0~99的数需要用个二进制位。一个字节可存放个BCD码。
A. 5,1
B. 6,3
C. 7,2
D. 8,2 18．采用十进制字符串数据表示时，－123的前分隔数字串、后嵌入数字串和压缩的十进制数串的字节长度分别是。 A. 4,4,2 B. 4,3,2 C. 4,4,3 D. 4,3,3 19．假定下列字符码中有奇偶检验位，但没有数据错误。采用奇检验的字符码是。 A. 11001010 B. 11010111 C. 11001100 D. 11001011 20．若信息码字为11100011，生成多项式G(x)=x5 + x4 + x +1，则计算出的CRC校验码为。 A. 1110001101101 B. 1110001110110 C. 11100011001101 D. 111000110011010 三、判断题1．若[X]补>[Y]补，则X>Y。
2．浮点数通常采用规格化数来表示，规格化即指其尾数的第1位应为1的浮点数。3．浮点数的取值范围阶码的位数决定，而浮点数的精度尾数的位数决定。4．8421码就是二进制数。 4 第三章一、填空题1．零地址运算指令的操作数来自。2．根据操作数所在位置，指出其寻址方式：操作数在寄存器中，称为寻址方式；操作数地址在寄存器中，称为寻址方式；操作数在指令中，称为寻址方式；操作数地址在指令中，为寻址方式。操作数的地址，为某一个寄存器中的内容与位移之和，则可以是、和寻址方式。3．设字长和指令长度均为24位，若指令系统可完成108种操作，且具有直接、间接、变址、基址、相对、立即等6种寻址方式，则在保证最大范围内直接寻址的前提下，指令字中操作码占位，寻址特征位占位，可直接寻址的范围是，一次间址的范围
是。二、选择题1．执行一条一地址的加法指令共需要次访问主存。 A. 1 B. 2 C. 3 D. 4 2．零地址的运算类指令在指令格式中不给出操作数地址，参加的两个操作数来自。 A. 累加器和寄存器 B. 累加器和暂存器 C. 堆栈的栈顶和次栈顶单元 D. 暂存器和堆栈的栈顶单元3．在关于一地址运算类指令的叙述中，正确的是。
A. 仅有一个操作数，其地址指令的地址码提供
B. 可能有一个操作数，也可能有两个操作数
C. 一定有两个操作数，另一个是隐含的
D. 指令的地址码字段存放的一定是操作码4．一个计算机系统采用32位单字长指令，地址码为12位，如果定义了250条二地址指令，那么单地址指令的条数有。 A. 4K B. 8K C. 16K D. 24K 5．某计算机存储器按字编址，每取出一条指令后PC值自动＋1，说明其指令长度是。 A. 1
字节 B. 2字节 C. 3字节D. 4字节6．一条指令有128位，按字节编址，读取这条指令后，PC的值自动加。 A. 1 B. 2 C. 4 D. 16 5
1. 在磁盘和磁带这两种磁介质存储器中，存取时间与存储单元的物理位置有关，按存储方式分。 A. 二者都是顺序存取B. 二者都是直接存取 C. 磁盘是直接存取，磁带是顺序存取 D. 磁带是直接存取，磁盘是顺序存取
2. 存储器进行一次完整的读写操作所需的全部时间称为。 A. 存取时间 B. 存取周期 C. CPU周期 D. 机器周期
3. 若存储周期250ns，每次读出16位，则该存储器的数据传送率为。
A. 4×10B/s
B. 4MB/s
C. 8×10B/s
D. 8MB/s 4. 用户程序所放的主存空间属于。 A. 随机
存取存储器 B. 只读存储器C. 顺序存取存储器 D. 直接存取存储器 5. 以下哪种类型的存储器速度最快。 A. DRAM
B. ROM
C. EPROM
D. SRAM
6. 下述说法中正确的是。 A. 半导体RAM信息可读可写，且断电后仍能保持记忆 B. 动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的 C. 半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的 D. 半导体RAM是非易失性的RAM
7. 若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址小到大依次为。
A. 12345678
B. 78563412
C. 87654321
D. 34127856 8. 在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是。 A. 刷新 B. 再生C. 写保护 D. 主存校验9. 动态
RAM的刷新是以为单位进行的。
A. 存储单元
B. 行
C. 列
D. 存储位10. SRAM芯片，其容量为1024×8，除电源和接地端外，该芯片最少引出线数为。 A. 16 B.
17 C. 20 D. 21 11. 存储器容量为32K×16，则。 A. 地址线为16根，数据线为32根 B. 地址线为32根，数据线为16根 C. 地址线为15根，数据线为16根 D. 地址线为16根，数据线为15根12. 某计算机字长为32位，存储器容量为4MB，若按字编址，其寻址范围是0到。
A. 220－1
B. 221－1
C. 223－1
D. 224－1 13. 设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是。6611 A. 224 B. 223 C. 222 D. 221 14. 下述说法正确的是。 A. EPROM是可改写的，因而也是随机存储器的一种B. EPROM是可改写的，但它不能用作
为随机存储器用 C. EPROM只能改写一次，故不能作为随机存储器用 D. EPROM是只能改写一次的只读存储器15. 通常计算机的主存储器可采用。 A. RAM和ROM B. ROM C. RAM D. RAM或ROM 16. 存储器采用部分译码法片选时。 A. 不需要地址译码器B. 不能充分利用存储器空间 C. 会产生地址重叠 D. CPU的地址线全参与译码17. 双端口存储器发生读写冲突的情况是。 A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码相同 D. 左端口与右端口的数据码不同18. 如果一个存储单元被访问，则可能这个存储单元会很快地再次被访问，这称为。
A. 时间局部性
B. 空间局部性
C. 程序局部性
D. 数据局部性19. 在主存和CPU之间增加高速缓冲存储器的目的是。 A. 解决CPU和
主存之间的速度匹配问题 B. 扩大主存容量 C. 扩大CPU通用寄存器的数目 D. 既扩大主存容量又扩大CPU 中通用寄存器的数量20. 在程序的执行过程中，cache与主存的地址映射是。 A. 操作系统来管理的B. 程序员调度的 C. 硬件自动完成的D. 软硬件共同完成的21. 采用虚拟存储器的目的是。 A. 提高主存的速度 B. 扩大辅存的存取空间 C. 扩大主存的寻址空间 D. 扩大存储器的寻址空间22. 下列关于虚拟存储器的论述中，正确的是。
A. 对应用程序员透明，对系统程序员不透明
B. 对应用程序员不透明，对系统程序员透明
C. 对应用程序员、系统程序员都不透明
D. 对应用程序员、系统程序员都透明23. 在虚拟存储器中，辅存的编址方式是。12 A. 按信息块编址 B. 按字编址
C. 按字节编址
D. 按位编址
24. 虚拟存储器中的页表有快表和慢表
之分，下面关于页表的叙述中正确的是。 A. 快表与慢表都存储在主存中，但快表比慢表容量小 B. 快表采用了优化的搜索算法，因此查找速度快 C. 快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D. 快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快三、判断题1．存取周期是指启动一次存储器操作到完成该操作所需的时间。2．CUP访问主存储器的时间是存储体的容量决定的，存储容量越大，访问存储器所需时间就越长。3．随机存储器需要定时地进行刷新。4．因为动态存储器是破坏性读出，所以必须不断地刷新。5．断电后，RAM中的数据不会丢失。6．集中刷新方式在刷新时间内并不影响CPU的读写操作。7．动态RAM的异步刷新方式没有读写死区。8．断电后，EEPROM中的数据不会丢失。9．用1024×1芯片构成8KB存储器，CPU提供地址线A0～
A15，其中A0为高位，则加到各芯片地址端的地址线是A0～A9。10．用1024×1芯片组成8KB存储器，地址线A15～A0，应A15～A13 3位地址经译码产生片选信号。11．一般情况下，ROM和RAM在存储体中是统一编址的。12．用户编程的地址称为虚地址，通常虚地址的范围要比实地址大得多。第六章一、填空题1．控制器于设计方法的不同分为型、型和型控制器。2．控制器在生成各种控制信号时，必须按照一定的进行，以便对各种操作实施时间上的控制。3．微程序控制的计算机中的控制存储器CM是用来存放的。4．在微指令的字段编码法中，操作控制字段的分段并非是任意的、必须遵循的分段原则中包括：①把性的微命令分在同一段内；②一般每个小段要留出一个状态，表13 示。5．微指令分为
和微指令两类，微指令可以同时执行若干个微操作，所以执行机器指令的速度比微指令快。二、选择题1．在CPU中跟踪指令后继地址的寄存器是。 A. 主存地址寄存器B. 程序计数器 C. 指令寄存器D. 状态标志寄存器2．指令寄存器的位数取决于。 A. 存储器的容量B. 指令字长 C. 机器字长D. 存储字长3．在计算机系统中，表征系统运行状态的部件是。 A. 程序计数器 B. 累加寄存器C. 中断寄存器 D. 程序状态字4．通用寄存器是。 A. 可存放指令的寄存器 B. 可存放程序状态字的寄存器 C. 本身具有计数逻辑与移位逻辑的寄存器 D. 可编程指定多种功能的寄存器5．指令译码器是对进行译码。 A. 整条指令B. 指令的操作码字段 C. 指令的地址D. 指令的操作数字段6．微操作信号发
生器的作用是。 A. 从主存中取出指令 B. 完成指令操作码的分析功能 C. 产生控制时序D. 产生各种微操作控制信号7．下列说法中是正确的。 A. 指令周期等于机器周期 B. 指令周期小于机器周期 C. 指令周期大于机器周期D. 指令周期是机器周期的两倍8．三级时序系统提供的三级时序信号是。
A. 指令周期、机器周期、节拍
B. 指令周期、机器周期、时钟周期
C. 机器周期、节拍、脉冲
D. 指令周期、微指令周期、时钟周期9．采用同步控制的目的是。A．提高执行速度B．简化控制时序C．满足不同操作对时间安排的需要D．满足不同设备对时间安排的需要10．异步控制常用于。14 A．CPU访问外围设备时B．微程序控制器中C．CPU的内部控制中D．主存的内部控制中11．下列叙述正确的是。A．同一CPU周期中，
可以并行执行的操作称为兼容性微操作B．同一CPU周期中，不可以并行执行的操作称为兼容性微操作C．同一CPU 周期中，可以并行执行的操作称为互斥性微操作D．同一CPU周期中，不可以并行执行的操作称为互斥性微操作12．下列说法正确的是。A．采用微程序控制器是为了提高速度B．控制存储器采用高速RAM电路组成C．微指令计数器决定指令执行顺序D．一条微指令放在控制存储器的一个单元中13．下列说法中正确的是。A．微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快B．若采用微程序控制方式，则可用μPC 取代PC C．控制存储器可以用掩膜ROM、EPROM或闪速存储器实现D．指令周期也称为CPU周期14．下列叙述中正确的是。A．控制器产生的所有控制信号称为微指令B．微程序控制器比硬布线控制器更加灵活C．微处理器的程序称为微程序D．采用
第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么它包括那些主要组成部分 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量什么是单元地址什么是数据字什么是指令字 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器
按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章内部存储器 CPU能直接访问内存（cache、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache体系，指令cache与数据cache分设体 系。要求cache的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题：1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息
《计算机组成原理》练习题 第一章概论 一、选择题 01、电子计算机主存内的ROM就是指。 A、不能改变其内的数据 B、只能读出数据,不能写入数据 C、通常用来存储系统程序 D、以上都就是 02、有些计算机将一部分软件永恒地存于只读存储器中,称之为。 A、硬件 B、软件 C、固件 D、辅助存储 03、如果要处理速度、温度、电压等连续性数据可以使用。 A、数字计算机 B、模拟计算机 C、混合计算机 D、特殊用途计算机 04、邮局把信件进行自动分拣,使用的计算机技术就是。 A、机器翻译 B、自然语言理解 C、模式识别 D、过程控制 05、冯、诺伊曼机工作方式的基本特点就是。 A、多指令流单数据流 B、按地址访问并顺序执行指令 C、堆栈操作 D、存储器按内容选择地址。 06、某寄存器中的值可能就是操作数,也可能就是地址,只有计算机的才能识别它。 A、译码器 B、判断程序 C、指令 D、时序信号。 07、 80年代以来,许多国家开始研究第五代计算机,这种计算机系统就是。 A、超高速巨型计算机系统 B、知识信息处理系统 C、大型分布式计算机系统 D、超级微型计算机群组成的计算机网。 08、计算机的算逻单元的控制单元合称为。 A、ALU B、UP C、CPU D、CAD 09、磁盘驱动器读写数据的基本存取单位为。 A、比特 B、字节 C、磁道 D、扇区 二、填空题 01、计算机硬件就是 指 , 软件就是 指 ,固件就 是指。 02、数控机床就是计算机在方面的应用。 03、人工智能研究 , 模式识别研究。 04、计算机用来处理离散的数据,而计算机用来处理连续性的数据。 05.存储器可分为主存与 ,程序必须存于内 ,CPU才能执行其中的
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址
计算机组成原理 一、8 位算术逻辑运算 8 位算术逻辑运算实验目的 1、掌握简单运算器的数据传送通路组成原理。 2、验证算术逻辑运算功能发生器74LS181的组合功能。 8 位算术逻辑运算实验内容 1、实验原理 实验中所用的运算器数据通路如图3－1所示。其中运算器由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，内部数据总线通过LZD0～LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，实验时通过8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，通过数据开关输入的数据由LD0～LD7显示。 图中算术逻辑运算功能发生器74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 2、实验接线 本实验用到4个主要模块：⑴低8位运算器模块，⑵数据输入并显示模块，⑶数据总线显示模块，⑷功能开关模块（借用微地址输入模块）。
计算机组成原理期末考试试题及答案 文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-
计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自______。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．______可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指______。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是______。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用______，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第______种说法是正确的。
A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相 同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是______。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是______。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D．以上都不对。 9．一个节拍信号的宽度是指______。 A．指令周期； B．机器周期； C．时钟周期； D．存储周期。 10．将微程序存储在EPROM中的控制器是______控制器。 A．静态微程序； B．毫微程序； C．动态微程序； D．微程序。 11．隐指令是指______。 A．操作数隐含在操作码中的指令； B．在一个机器周期里完成全部操作的指令； C．指令系统中已有的指令；
一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。
实验一基础汇编语言程序设计 一、实验目的： 1、学习和了解TEC-XP16教学实验系统监控命令的用法。 2、学习和了解TEC-XP16教学实验系统的指令系统。 3、学习简单的TEC-XP16教学实验系统汇编程序设计。 二、预习要求： 1、学习TEC-XP16机监控命令的用法。 2、学习TEC-XP16机的指令系统、汇编程序设计及监控程序中子程序调用。 3、学习TEC-XP16机的使用，包括开关、指示灯、按键等。 4、了解实验内容、实验步骤和要求。 三、实验步骤： 在教学计算机硬件系统上建立与调试汇编程序有几种操作办法。 第一种办法，是使用监控程序的A命令，逐行输入并直接汇编单条的汇编语句，之后使用G命令运行这个程序。缺点是不支持汇编伪指令，修改已有程序源代码相对麻烦一些，适用于建立与运行短小的汇编程序。 第二种办法，是使用增强型的监控程序中的W命令建立完整的汇编程序，然后用M命令对建立起来的汇编程序执行汇编操作，接下来用G命令运行这个程序。适用于比较短小的程序。此时可以支持汇编伪指令，修改已经在内存中的汇编程序源代码的操作更方便一些。 第三种办法，是使用交叉汇编程序ASEC，首先在PC机上，用PC机的编辑程序建立完整的汇编程序，然后用ASEC对建立起来的汇编程序执行汇编操作，接下来把汇编操作产生的二进制的机器指令代码文件内容传送到教学机的内存中，就可以运行这个程序了。适用于规模任意大小的程序。
在这里我们只采用第一种方法。 在TEC-XP16机终端上调试汇编程序要经过以下几步： 1、使教学计算机处于正常运行状态（具体步骤见附录联机通讯指南）。 2、使用监控命令输入程序并调试。 ⑴用监控命令A输入汇编程序 >A 或>A 主存地址 如：在命令行提示符状态下输入： A 2000↙；表示该程序从2000H（内存RAM区的起始地址）地址开始 屏幕将显示： 2000： 输入如下形式的程序： 2000: MVRD R0，AAAA ；MVRD 与R0 之间有且只有一个空格，其他指令相同 2002: MVRD R1，5555 2004: ADD R0，R1 2005: AND R0，R1 2006: RET ；程序的最后一个语句，必须为RET 指令 2007:（直接敲回车键，结束A 命令输入程序的操作过程） 若输入有误，系统会给出提示并显示出错地址，用户只需在该地址重新输入正确的指令即可。 ⑵用监控命令U调出输入过的程序并显示在屏幕上 >U 或>U 主存地址
1.刷新存储器的重要性能指标是它的带宽。若显示工作方式采用分辨率为1024*768，颜色深度24位，帧频（刷新速度）为72Hz,求： 1）刷新存储器的容量是多少 2）刷新存储器的带宽是多少 1）刷新存储器的容量= 1024*768 * 24bit= 2）帧频（刷新速度）为72Hz指的是：每秒钟读72次， 所以，刷新存储器的带宽=1024*768 * 24bit *72 次/秒=162MB/s 2.试推导磁盘存储器读写一块信息所需要的总时间 读写一块总时间TB=平均找道时间Ts+平均等待时间Tw +读写传输时间Tt 读写一块总时间TB=平均找道时间+平均等待时间+读写传输时间=Ts+Tw+Tt 1）Tw 设磁盘每秒r转，每条磁道N个字，则数据传输率=rN个字/秒 转一周的时间=1/r,所以 Tw =1/2*(1/r)=1/(2r) 2）Tt 又设每块的字数是n,一旦读写头定位在该块，则Tt≈n/(rN)秒 所以TB=Ts+ 1/(2r)+ n/(rN) 秒 3.采用串行接口进行7位ASCII码传送，带有一位奇偶校验位、一位起始位和一位停止位，当波特9600波特时，字符传送率是 9600波特=9600bit/秒 =9600 bit*(1字符/10bit)/秒 =960字符/秒 4．某总线在一个总线周期中并行传送8个字节的信息，设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHz,求总线带宽 Dr=8字节/T秒=8*70*10^6≈420MB/秒 5.某机器CPU中有16个寄存器，运行某中断处理程序时，仅用到其中的2个寄存器，请问响应中断而进入该中断处理程序时是否将通用寄存器内容保存到主存中去需保存几个寄存器 要将通用寄存器内容保存到主存中去。 只要保存中断处理程序用到的那2个寄存器的内容。 1.已知cache的存储周期是40ns,主存存储周期200ns, cache/主存系统平均50ns,求cache的命中率访问n个字，设命中率为H cache/主存系统的平均访问时间 =命中cache的时间+不命中cache的主存访问时间 =H*Tc+(1-H)*Tm =H*40+(1-H)*200 =50
计算机组成原理试题（A） 教学中心名称考点成绩 专业、班级姓名学号 一、填空题（每空1分，共10分） 1．计算机中的信息可分为两类，它们是信息和信息。 2．第二代电子数字计算机所用的基本器件是。 3．设X=－9/16，[X]补= 。 4．运算器中的核心部件是。 5．浮点表示法中，阶码决定浮点数的，尾数决定浮点数的。 6．CPU中PC的主要功能是。 7．按照信息的传送格式，接口可分为和两大类。 二、选择题（每小题2分，共20分） 1. 某主存储器按字节编址，地址线数目为16，这个存储器的容量为 . A 16K×16位B．32K×8位、C．64K ×8位 2．采用DMA方式传送数据时，每传送一个数据就要占用的时间。 A一个指令周期B．一个存储周期C．一个机器周期 3. Cache是。 A．主存的一部分 B.为扩大存储容量而设置的 C.为提高存储系统的速度而设置的 4．操作控制器的功能是。 A产生操作控制信号，以解释并执行指令 B、产生时序信号C．对指令泽码 5．中断响应时，保存PC并更新PC的内容，主要是为了. A．提高处理机的速度 B．能进入中断处理程字并能正确返回原程序 C．便于编制中断处理程序 6．计算机辅助设计是指。 A．CAD B．CAI C．CAT 7．某机字长32位，内存容量为4MW，若按字节编址，其寻址范围为. A．0～4M B。0～16M C．0～32M 8．在磁盘存储器中，与转速无关的技术指标是。 A.存储密度B．平均等待时间C．数据传输率 9．设指令中的形式地址为以相对寻址时，操作数的有效地址E＝. A.（D）B．（PC）＋D C．（R）＋D
10．计算机中，执行部件接控制部件的命令所作的不可再分的操作称为. A．微命令B．微操作C操作 三.判断改错题（每小题2分，共10分。正确，在括号内打√；错误，则打×并更正） 1．磁盘存储器是一种随机存取存储器。（） 2．零地址指令就是没有操作数的指令。（） 3．时序发生器是控制器的主要部件之一。（） 4．设X=10110110，采奇校验时，其校验位C=1。（） 5．中断处理过程中，保存现场必须在中断服务之后进行。（） 四.简答题（每小题10分，共40分） 1．CPU由哪些主要部件组成？说明各部件的作用。 2．试述高速缓冲存储器的基本设计思想和特点。 3．主机与外部设备间为什么要设置接口？ 4．为什么说取指令是公操作？在取指令阶段，CPU主要完成哪些操作？ 五.计算题（共10 分） 1．设X=0.0101,Y=－0.1101,用双符号补码计算X+Y=?和X－Y=?并判断其结果是否溢出。(5分) 2. 设X=8C3E(H)，Y=B6DF(H),Z=54D2（H）。求X∧Y⊕Z=? (5分) 七.设计题（10分） 某机字长16 位，主存按字编址，容量为8MW，请用如下RAM芯片为该机设计一个主存。 A A0 07 1．地址线和数据线各有多少根？ 2．共用多少这种芯片？ 3．画出其组成框图,并正确标出各信号线。
图16 启停单元布局图 序电路由1片74LS157、2片74LS00、4个LED PLS2、PLS3、PLS4）组成。当LED发光时 图17
图17 时序单元布局图 （二）启停、脉冲单元的原理 1．启停原理：（如图18） 启停电路由1片7474组成，当按下RUN按钮，信号输出RUN=1、STOP=0，表示当前实验机为运行状态。当按下STOP 按钮，信号RUN=0、STOP=1，表示当前实验机为停止状态。当 系统处于停机状态时，微地址、进位寄存器都被清零，并且可 通过监控单元来读写内存和微程序。在停止状态下，当HALT 时有一个高电平，同时HCK有一个上升沿，此时高电平被打入 寄存器中，信号输出RUN=1、STOP=0，使实验机处于运行状态。
图18 启停单元原理图 2．时序电路： 时序电路由监控单元来控制时序输出（PLS1、PLS2、PLS3、PLS4）。实验所用的时序电路（如图19）可产生4个等间隔的时序信号PLS1、PLS2、PLS3、PLS4。为了便于监控程序流程，由监控单元输出PO信号和SIGN脉冲来实现STEP（微单步）、GO （全速）和HALT（暂停）。当实验机处于运行状态，并且是微单步执行，PLS1、PLS2、PLS3、PLS4分别发出一个脉冲，全速执行时PLS1、PLS2、PLS3、PLS4脉冲将周而复始的发送出去。在时序单元中也提供了4个按钮，实验者可手动给出4个独立的脉冲，以便实验者单拍调试模型机。
图19 时序电路图 实验步骤 1．交替按下“运行”和“暂停”，观察运行灯的变化（运行：RUN 亮；暂停：RUN灭）。 2．把HALT信号接入二进制拨动开关，HCK接入脉冲单元的PLS1。按下表接线 接入开关位号 信号定 义 HCK PLS1孔 HALT H13孔 3．按启停单元中的停止按钮，置实验机为停机状态，HALT=1。 4．按脉冲单元中的PLS1脉冲按键，在HCK上产生一个上升
上海大学计算机学院 《计算机组成原理二实验》报告十 姓名：林琦学号：xxxxxxxx 教师：王雪娟 时间：周一5-6 地点：计算机大楼609 机位：33 实验名称：十中断机制和应用（综合实验） 一、实验目的 1. 学习实验箱感知中断的硬件结构和工作原理。 2. 学习使用中断系统。 3. 学习使用扩展外设。 二、实验原理 程序中断：因“随机性”原因，使一个程序暂停执行，转而执行另一个程序，以处理随机事件，然后再返回原程序继续执行的过程成为“中断”。中断同子程序调用有共同点：执行另一个程序，然后返回。所以在调用另一个程序（中断服务子程序）时必须保存断点。中断与子程序调用有一个根本区别：中断发生的时间是随机的（不可预知，但发生后应该如何处理是安排好的），而子程序调用时间是安排好的，由程序员写下的调用指令决定。中断发生的“随机性”决定了“必须用硬件感知中断请求”、“不仅要保存断点，还必须保存现场”。中断发生时间与正在运行的程序的无关性，使得整个系统在运行一个程序的同时，还能感知其它事件的发生！这是实时监控的技术基础、是多用户、多任务、多线程技术的关键点，因此是操作系统工作的前提，是计算机系统的“点睛”之笔！深刻理解中断系统是计算机专业人员用好计算机的必备知识！ 只有“中断返回”指令和复位操作使EINT为低电平，这个低电平作用到IREQ 的SD端，使上面这个D触发器的Q端为1，作用到IACK的CD端使下面这个D触发器的Q端输出0。 CK驱动下，IREQ的Q端输出D端的INT状态。当有中断请求时INT为0，则一个CK后Q端输出0，但这个0能否被CPU感知却要看①号“或门”是否允许它通过。而“非取指”微指令有IREN＝1，则②号“或门”输出1，于是IREQ 的Q端无论输出0或1，①号“或门”总输出1，即不允许中断请求通过。同时这个1又送入IACK的SD端；于是下触发器的SD和CD端的输入都是无效状态，这个触发器保持稳定。
一、简答题 1、试述浮点数规格化的目的和方法。 答：浮点的规格化是为了使浮点数尾数的最高数值位为有效数位。当尾数用补码表示时，若符号位与小数点后的第一位不相等，则被定义为已规格化的数，否则便是非规格化数。通过规格化，可以保证运算数据的精度。 方法：进行向左规格化，尾数左移一位，阶码减1，直到规格化完毕。 2、简述循环冗余码（CRC）的纠错原理。 答：CRC码是一种纠错能力较强的校验码。在进行校验时，先将被检数据码的多项式用 生成多项式G（X）来除，若余数为0，说明数据正确；若余数不为0，则说明被检数据有错。 只要正确选择多项式G（X），余数与CRC码出错位位置的对应关系是一定的，由此可以 用余数作为判断出错位置的依据而纠正出错的数据位。 3、DRAM存储器为什么要刷新？有几种刷新方式? DRAM存储元是通过栅极电容存储电荷来暂存信息。由于存储的信息电荷终究是有泄漏的，电荷数又不能像 SRAM存储元那样由电源经负载管来补充，时间一长，信息就会丢失。为此必须设法由外界按一定规律给栅 极充电，按需要补给栅极电容的信息电荷，此过程叫“刷新”。 ①集中式---正常读/写操作与刷新操作分开进行，刷新集中完成。 ②分散式---将一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。 ③异步式---前两种方式的结合，每隔一段时间刷新一次，保证在刷新周期内对整个存储器 刷新一遍。 4、CPU中有哪些主要寄存器？简述这些寄存器的功能。 （1）指令寄存器（IR）：用来保存当前正在执行的一条指令。 （2）程序计数器（PC）：用来确定下一条指令的地址。 （3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。 （4）缓冲寄存器（DR）： <1>作为CPU和内存、外部设备之间信息传送的中转站。 <2>补偿CPU和内存、外围设备之间在操作速度上的差别。 <3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。 （5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。 （6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。 5、中断处理过程包括哪些操作步骤？ 关闭中断标识,重要数据入栈, 处理中断服务功能, 数据出栈, 恢复中断标识, 开中断.
河南农业大学 计算机组成原理实验报告 题目简单机模型实验 学院信息与管理科学学院 专业班级计算机科学与技术2010级1班 学生姓名张子坡（1010101029） 指导教师郭玉峰 撰写日期：二○一二年六月五日
一、实验目的： 1.在掌握各部件的功能基础上，组成一个简单的计算机系统模型机； 2．了解微程序控制器是如何控制模型机运行的，掌握整机动态工作过程； 3定义五条机器指令，编写相应微程序并具体上机调试。 二、实验要求： 1.复习计算机组成的基本原理； 2.预习本实验的相关知识和内容 三、实验设备： EL-JY-II型计算机组成原理试验系统一套，排线若干。 四、模型机结构及工作原理： 模型机结构框图见实验书56页图6-1. 输出设备由底板上上的四个LED数码管及其译码、驱动电路构成，当D-G和W/R均为低电平时将数据结构的数据送入数据管显示注：本系统的数据总线为16位，指令、地址和程序计数器均为8位。当数据总线上的数据打入指令寄存器、地址寄存器和程序寄存器时，只有低8位有效。 在本实验我们学习读、写机器指令和运行机器指令的完整过程。在机器指令的执行过程中，CPU从内存中取出一条机器指令到执行结束为一个指令周期，指令由微指令组成的序列来完成，一条机器指令对应一段微程序。另外，读、写机器指令分别由相应的微程序段来完成。
为了向RAM中装入程序和数据，检查写入是否正确，并能启动程序执行，必须设计三个控制操作微程序。 存储器读操作（MRD）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“00”时，按“单步”键，可对RAM连续读操作。 存储器写操作（MWE）：拨动清零开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“10”时，按“单步”键，可对RAM连续写操作。 启动程序（RUN）：拨动开关CLR对地址、指令寄存器清零后，指令译码器输入CA1、CA2为“11”时，按“单步”键，即可转入第01号“取指”微指令，启动程序运行。 注：CA1、CA2由控制总线的E4、E5给出。键盘操作方式有监控程序直接对E4、E5赋值，无需接线。开关方式时可将E4、E5接至控制开关CA1、CA2，由开关控制。 五、实验内容、分析及参考代码： 生成的下一条微地址 UA5 UA0 MS5 MS0 微地址
计算机组成原理上机实验指导
一、实验准备和实验注意事项 1．本课程实验使用专门的TDN-CM++计算机组成原理教学实验设备，使用前后均应仔细检查主机板，防止导线、元件等物品落入装置导致线路短路、元件损坏。 2．完成本实验的方法是先找到实验板上相应的丝印字及其对应的引出排针，将排针用电缆线连接起来，连接时要注意电缆线的方向，不能反向连接；如果实验装置中引出排针上已表明两针相连，表明两根引出线部已经连接起来，此时可以只使用一根线连接。 3．为了弄清计算机各部件的工作原理，前面几个实验的控制信号由开关单元“SWITCH UNIT”模拟输入；只有在模型机实验中才真正由控制器对指令译码产生控制信号。在每个实验开始时需将所有的开关置为初始状态“1”。 4．本实验装置的发光二极管的指示灯亮时表示信号为“0”，灯灭时表示信号为“1”。 5．实验接线图中带有圆圈的连线为实验中要接的线。 6．电源关闭后，不能立即重新开启，关闭与重启之间至少应有30秒间隔。 7．电源线应放置在机专用线盒中。 8．保证设备的整洁。
二、实验设备的数据通路结构 利用本实验装置构造的模型机的数据通路结构框图如下图。其中各单元部已经连接好，单元之间可能已经连接好，其它一些单元之间的连线需要根据实验目的用排线连接。 图0-2 模型机数据通路结构框图
实验一运算器实验：算术逻辑运算实验 一．实验目的 1．了解运算器的组成结构； 2．掌握运算器的工作原理； 3．掌握简单运算器的数据传送通路。 4．验证运算功能发生器(74LSl81)的组合功能。 二．实验设备 TDN-CM++计算机组成原理教学实验系统一台，排线若干。 三．实验原理 实验中所用的运算器数据通路如图1-l所示。其中两片74LSl81以串行方式构成8位字长的ALU，ALU的输出经过一个三态门(74LS245)和数据总线相连。三态门由ALU-B控制，控制运算器运算的结果能否送往总线，低电平有效。 为实现双操作数的运算，ALU的两个数据输入端分别由二个锁存器DR1、DR2(由74LS273实现)锁存数据。要将数据总线上的数据锁存到DR1、DR2中，锁存器的控制端LDDR1和LDDR2必须为高电平，同时由T4脉冲到来。 数据开关(“INPUT DEVICE”)用来给出参与运算的数据，经过三态门(74LS245)后送入数据总线，三态门由SW-B控制，低电平有效。数据显示灯(“BUS UNIT”)已和数据总线相连，用来显示数据总线上的容。 图中已将用户需要连接的控制信号用圆圈标明(其他实验相同，不再说明)，其中除T4为脉冲信号外，其它均为电平信号。由于实验电路中的时序信号均已连至“W／R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W／R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。 ALU运算所需的电平控制信号S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B均由“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDRl、LDDR2为高电平有效。 对单总线数据通路，需要分时共享总线，每一时刻只能由一组数据送往总线。
选择、填空、是非题解答 第一章 1.9单选题 （1）1946年,美国推出了世界上第一台电子数字计算机,名为__A__. A. ENIAC B. UNIV AC-I C. ILLIAC-IV D. EDV AC （2）在计算机系统中,硬件在功能实现上比软件强地是__C__. A. 灵活性强 B. 实现容易 C. 速度快 D. 成本低 （3）完整地计算机系统包括两大部分,它们是__ C ____. A.运算器与控制器 B.主机与外设 C.硬件与软件 D. 硬件与操作系统 （4）在下列地描述中,最能准确反映计算机主要功能地是___ D ___. A.计算机可以代替人地脑力劳动 B.计算机可以存储大量地信息 C.计算机是一种信息处理机 D. 计算机可以实现高速运算 （5）存储程序概念是由美国数学家冯·诺依曼在研究__ D ___时首先提出来地. A.ENIAC B.UNIV AC-I C.ILLIAC-IV D.EDV AC （6）现代计算机组织结构是以__ B ___为中心,其基本结构遵循冯·诺依曼思想. A.寄存器 B.存储器 C.运算器 D.控制器 （7）冯?诺依曼存储程序地思想是指__ C ___. A.只有数据存储在存储器 B.只有程序存储在存储器 C.数据和程序都存储在存储器 D.数据和程序都不存储在存储器 1.10填空题 （1）计算机CPU主要包括运算器和__控制器___两个部件. 答：①运算器②控制器 （2）计算机地硬件包括运算器、__ 控制器____、__ 存储器___、__输入设备___和__ 输出设备____等5大部分. 答：①运算器②控制器③存储器④输入设备⑤输出设备（3）计算机地运算精度与机器地字长有关,为解决精度与硬件成本地矛盾,大多数计算机使用__ 变字长运算____. 答：①字长②变字长运算 （4）从软、硬件交界面看,计算机层次结构包括实题器和__ 虚拟器____两大部分. 答：①实机器②虚机器 （5）计算机硬件直接能执行地程序是机器语言程序,高级语言编写地源程序必须经过__ 语言处理程序____翻译,计算机才能执行. 答：①机器语言②语言处理程序 （6）从计算机诞生起,科学计算一直是计算机最主要地应用领域 . 答：①应用领域 （7）银河I（YH-I）巨型计算机是我国研制地第一台巨型计算机. 答：①第一台巨型计算机 1.11是非题
计算机组成原理实验报告 学院信息与管理科学学院 专业班级计算机科学与技术2010级2班学生姓名毛世均 1010101046 指导教师郭玉峰 撰写日期：二○一二年六月四日
SA4=1 1.根据上边的逻辑表达式，分析58页图6-2的P1测试和P4测试两条指令的微地址转移方向。 P1测试:进行P1测试时，P1为0，其他的都为1, 因此SA4=1， SA3=I7，SA2=I6，SA1=，SA0=I4 微地址011001，下址字段为001000下址字段001000译码后，高两位不变，仍然为00，低四位受到机器指令的高四位I7-I4的影响。 机器指令的高四位为0000时，下一条微指令地址为001000，转到IN 操作。机器指令高四位0010时，下一条微指令地址为001010，转到MOV 操作。机器指令高四位为0001时，下一条微指令地址为001001，转到ADD 操作。机器指令高四位为0011时，下一条微指令地址为001011，转到OUT 操作。机器指令高四位为0100时，下一条微指令地址001100，转到JMP 操作 P4测试:进行P4测试时，P4为0，其他的都为1. 因此SA4=SA3=SA2=1，SA1=CA2，SA0=CA1 微地址000000，下址字段为010000. 010000被译码之后，高四位不变，0100低两位由CA2和CA1控制。CA2和CA1的值是由单片机的键盘填入控制的。 当实验选择CtL2=1时，CA2和CA1被填入0和1，这时低两位被译码电路翻译成01，所以下一条微地址就是010001，然后进入写机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和0，这时低两位被译码电路翻译成10，所以下一条微地址就是010010，然后进入读机器指令的状态。当实验选择CtL2=2时，CA2和CA1被填入1和1，这时低两位被译码电路翻译成 11，所以下一条微地址就是010011，然后进入运行机器指令的状态。 2.分析实验六中五条机器指令的执行过程。
广东外语外贸大学信息学院计算机系 2004—2005学年第2学期 《计算机组成原理》期末考试试卷A 考卷适用班级：计算机专业03级考试时间：120分钟 班级_______ 学号_____________姓名_________成绩_______ 一、填空题（每空1分，共20分） 1．8位二进制补码表示整数的最小值为__-128____，最大值为__127___。 2．计算机常用的校验码有奇偶校验码、海明校验码、____CRC码_____。 3．一个浮点数，当其补码尾数右移1位时，为使其值不变，阶码应该__加1____。4．ALU的基本逻辑结构是__快速进位__加法器，它比行波进位加法器优越，具有先行进位逻辑，不仅可以实现高速运算，还能完成逻辑运算。 5．采用双符号位的方法进行溢出检测时，若运算结果中两个符号位__不相同__，则表明发生了溢出。 6．要组成容量为4M×8位的存储器，需要__8__片4M×1位的存储器芯片并联，或者需要__4____片1M×8位的存储器芯片串联。 7．一台计算机所具有的各种机器指令的集合称为该计算机的__指令系统__。 8．指令编码中，操作码用来指定__操作的类型__，n位操作码最多可以表示___2n____条指令。 9．CPU中，保存当前正在执行的指令的寄存器为__指令寄存器IR_，保存下一条指令地址的寄存器为_程序计数器PC__，保存CPU访存地址的寄存器为__内存地址寄存器AR__。10．控制器在生成各种控制信号时，必须按照一定的__时序__进行，以便对各种操作实施时间上的控制。 11．微程序控制器的核心部件是存储微程序的__控制存储器____，它一般用_只读存储器_构成。 12．任何指令周期的第一步必定是__取指__周期。 13．异步方式下，总线操作周期时间不固定，通过_握手(就绪/应答)_信号相互联络。14．输入输出操作实现的CPU与I/O设备的数据传输实际上是CPU与__IO设备接口寄存器__之间的数据传输。 二、选择题（每小题1分，共20分） 1．冯·诺曼机工作方式的基本特点是___________。 A．多指令流单数据流B．按地址访问并顺序执行指令 C．堆栈操作D．存储器按内容选择地址 2．主机中能对指令进行译码的器件是_________。 A．ALU B．运算器 C．控制器D．存储器 3．运算器的主要功能是进行_______。 A．逻辑运算B．算术运算
填空 1．Cache是一种A______存储器，是为了解决CPU和B______之间C___上不匹配而采用的一项重要硬件技术。A．高速缓冲B．主存C．速度 2．当今的CPU芯片除了包括定点运算器、操作控制器外，还包括A___、B______运算器和C______管理部件。A．Cache B．浮点C．存储 3．选择型DMA控制器在物理上可以连接A___个设备，在逻辑上只允许连接B_个设备，适合连接C___设备。 A.多 B.一 C.高速 4．指令格式是指指令用A______表示的结构形式，通常由B______字段和C______字段组成。 A. 二进制代码 B.操作码 C.地址码 5．DMA和CPU分时使用内存的三种方式是：A______，B______，C______。 .A．停止CPU访问内存B．周期挪用C．DMA和CPU交替访内 6．形成指令地址的方式，称为A.______方式，有B. ______寻址和C. ______寻址。 A.指令寻址 B.顺序 C.跳跃 7．CPU从A. 取出一条指令并执行这条指令的时间和称为B。由于各种指令的操作功能不同，各种指令的指令周期是C. ______。 A.存储器 B.指令周期 C.不相同的 8．EPROM是指___d___。 A.读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器 9．若浮点数格式中介码的基数已定，尾数用规格化表示，浮点数的表示范围取决于A______的位数，精度取决于B______的位数。 A．阶码B．尾数 10．指令格式中，操作码字段表征指令的A______，地址码字段指示B______。微型机中多采用C______混合方式的指令格式。 A．操作特性与功能B．操作数的位置C．二地址、单地址、零地址 11．多路型DMA控制器不仅在A______上而且在B______上可以连接多个设备，适合于连接C______设备。 A.物理 B.逻辑C慢速 12．模4交叉存储器是一种A_存储器，它有B_个存储模块，每个模块有它自己的地址存储器，和C寄存器。 A. 并行 B. 4 C. 数据缓冲 13．一个定点数由A.___和B.___两部分组成。根据小数点位置不同，定点数有C. ______和纯整数之分。A.符号位 B. 数值域 C. 纯小数 14．对存储器的要求是A. ____，B.___，C. ___。为了解决这三方面的矛盾计算机采用多级存储体系结构。 A.容量大 B. 速度快 C. 成本低 15.当今的CPU 芯片除了包括定点运算器和控制器外，还包括A.，B. 运算器和C. ______管理等部件。 A.Cache B. 浮点 C. 存储 16．RISC指令系统的最大特点是：A. ______；B. ______;C. ______。 A．指令条数少B．指令长度固定C．指令格式和寻址方式 17．计算机系统中的存储器分为A__和B_。在CPU执行程序时，必须将指令存放在C______中。 A．内存B．外存C．内存 18．为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术 A．高速性 B．先行 C．阵列 19．硬布线控制器的设计方法是：先设计A______流程图，再利用B______写出综合 逻辑表达式，然后用C______等逻辑电路实现。 A．指令周期B．布尔代数C．门电路和触发器 20．CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。 A．指令寄存器IR B．程序计数器PC C．内存地址寄存器AR
实验一运算器组成实验 一、实验目的 1.熟悉双端口通用寄存器堆（组）的读写操作。 2.熟悉简单运算器的数据传送通路。 3.验证运算器74LS181的算术逻辑功能。 4.按给定数据，完成指定的算术、逻辑运算。 二、实验原理 上图是本实验所用的运算器数据通路图。参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选取从A端口（左端口）读出的通用寄存器。而WR1、WR0用于选择写入的通用寄存器。LDRi是写入控制信号，当LDRi=1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。RF的A、B端口分别与操作数暂存器DR1、DR2相连：另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF 中的数据可以直接通过B端口送到DBUS上。 DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。DR1接ALU 的A输入端口，DR2接ALU的B端口。ALU由两片74LS181构成，ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。 图中尾巴上带粗短线标记的信号都是控制信号，其中S3，S2，Sl，S0，M，Cn#，LDDR2，LDDRl， ALU-BUS#，SW-BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0等是电位信号，用电平开关K0—Kl5来模拟。T2、T3是脉冲信号，印制板上已连接到实验台的时序电路上。#为低电平有效。K0—K15是一组用于模拟各控制电平信号的开关，开关向上时为1，开关向下时为0，每个开关无固定用途，可根据实验具体情况选用。 实验中进行单拍操作，每次只产生一组Tl，T2，T3，T4脉冲，需将实验台上的DP，DB开关进行正确设置。将DP开关置l，将DB开关置0，每按一次QD 按钮，则顺序产生Tl、T2、T3、T4各一个单脉冲。 三、实验任务 1.按图要求，将运算器模块与实验台操作板上的线路进行连接。 置DP=1,DB=0,编程开关拨到正常位置. 2.用开关SW7-SW0向通用寄存器堆RF内的R0-R3寄存器置数34H、21H、52H、65H。然后读出R0－R3的内容，在数据总线DBUS上显示出来。 3.令DR1=55H、DR2=0AAH、Cn#=1，验证ALU的正逻辑算术、逻辑运算功能。 四、实验要求 1.做好实验预习。掌握运算器的数据传送通路和ALU的功能特性，并熟悉本实验中所用的控制台开关的作用和使用方法。