项目六 锁相环路
主要内容：
模块介绍
项目训练
1、模块介绍
1.1 锁相环路基本工作原理
图6-1 锁相环路的基本组成框架
鉴相器（PD ）：用以比较i u 、o u 相位， 输出反映相位误差 的电压()D u t 。 环路滤波器（LF ）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。 压控振荡器（VCO ）：在()C u t 控制下输出相应频率o f 。
图6-2 o U 与i U 的频率和相位之间的关系
两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。
若i o ωω≠，则称电路处于失锁状态，()i u t 和()o u t 之间产生相位变化，鉴相器
输出误差电压()D u t ，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()C u t ，控制VCO 的角频率o ω，去接近i ω。最终使
i o ωω=，相位误差为常数，环路锁定，这时的相位误差称为剩余相位误差或稳态
相位误差。
1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD)
设压控振荡器的输出电压为
[])(cos )(o 0o om o t t U t u ?ω+=
ωo0 是压控振荡器未加控制电压时固有振荡角频率， ?o(t)是以ωo0为参考的瞬时相位， 环路输入电压为)sin()(i im i t U t u ω=，
其相位可改写为)()(i o0o0i o0i t t t t t ?ωωωωω+=-+=， 则()i u t 与()o u t 之间的瞬时相位差为)()()(o i e t t t ???-=， 设鉴相器具有正弦鉴相特性，则[])(sin )(e d D t A t u ?=。 二、压控振荡器(VCO)
在c u = 0 附近，控制特性近似线性：
o o0o c ()()t A u t ωω=+
o rad /(s )A V ?式中，是控制灵敏度（增益系数），单位
可见压控振荡器是一个理想的积分器，将积分符号用微分算子p =d/d t 的 倒数表示，则得
)()(c o
o t u p
A t =
? 1. 3 集成锁相环路
按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL 和专用PLL 。
1.3.1模拟锁相环
L562
图6-3 L562的原理框图及芯片图
L562的原理框图如图5-3所示。
L562内部VCO 采用射极耦合多谐振荡器电路。
设起始时V 1导通、 V2截止，则V CC 通过V 3 、 V 1向C 充电，充电电流为I 02 。由于V 1导通时U E1≡ V CC –U BE(on) ，故C 充电使U E2下降，当其下降到（ V CC – U D –U BE(on) ）时， V 2导通,使U C2由V CC 下降为 （ V CC – U D ），致使V 1截止， V CC 通过V 4、 V 2向C 反向充电，充电电流为I 01 ，使U E1下降，直到引起V 1重新导通、 V2又截止。
如此循环振荡频率为
0m c 0o D D
()
()44c I g u t f A u t CU CU =
== 0m c m
o D ()
VCO 4I g u t g A CU ==式中是的控制灵敏度
1.3.2数字锁相环CC4046
锁相环CC4046为数字PLL ，内有两个PD 、VCO 、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz ，内部VCO 产生50% 占空比的方波，输出电平可与TTL 电平或CMOS 电平兼容。同时，它还具有相位锁定状态指示功能。
锁相环CC4046的原理框图及芯片图如图6-4所示。
图6-4 锁相环CC4046的原理框图及芯片图
信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PD ，输入信噪比较高或固有频差较大时，采用PDⅡ。
R1 、R2、C 确定VCO 频率范围。R1 控制最高频率，R2 控制最低频率。R2=∞时，最低频率为零。无输入信号时，PDⅡ将VCO 调整到最低频率
1.4 锁相环路的应用简介
一、锁相环路的基本特性
（1）环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。
（2）频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。
（3）窄带滤波特性：可以实现高频窄带带通滤波。
二、锁相鉴频电路
图6-5 锁相鉴频电路原理框图
工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压u c(t) 就是输入调频信号的原调制信号。
要求：捕捉带＞输入调频信号的最大频偏环路带宽大于输入调频信号中调
制信号的频谱宽度
三、调幅波的同步检波
图6-6锁相同步检波的原理框图
工作原理：输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。再利用同步检波器可以得到解调电压输出。
注意：压控振荡器输出电压与输入已调信号的载波电压间有π/2的固定相移，因此须经过π/2的移相器加到同步检波器上，这样才能使VCO输出电压与已调信号的载波电压同相。
四、锁相接收机（利用窄带跟踪特性）
信号频率漂移较严重时，若采用普通接收机，就要求带宽较宽，这可能导致接收机输出信噪比严重下降而无法检出有用信号
采用锁相接收机，利用PLL 的窄带跟踪特性，就可自动跟踪信号频率进行接收，有效提高输出信噪比。
图6-7 锁相接收机原理框图
学习项目小结：
通信与电子设备中广泛采用的反馈控制电路有自动增益控制电路（AGC）、自动频率控制电路（AFC）和自动相位控制电路（APC），它们用来改善和提高整机的性能。
AGC用来稳定输出电压或电流的幅度；AFC 用于维持工作频率的稳定；APC 又称锁相环路（PLL），用于实现两个电信号的相位同步。
锁相环路是利用相位的调节以消除频率误差的自动控制系统，由鉴相器、环路滤波器、压控振荡器等组成。当环路锁定时，环路输出信号频率与输入信号（参考信号）频率相等，但两信号之间保持一恒定的剩余相位误差。
锁相环路广泛应用于滤波、频率合成、调制与解调等方面。在锁相环路中应搞清楚两种自动调节过程，若锁相环路的初始状态是失锁的，通过自身的调节，由失
锁进入锁定的过程称为捕捉过程；若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁定的过程，称为跟踪过程。捕捉特性用捕捉带表示，跟踪特性用同步带表示。
锁相频率合成器由基准频率产生器和锁相环路构成，基准频率产生器为合成器提供高稳定的参考频率，锁相环路则利用其良好的窄带跟踪特性，使输出频率保持在参考频率的稳定度上。
采用多环锁相或吞脉冲可变分频器，可使锁相频率合成器的工作频率提高，又可获得所需的频率间隔。
2、项目训练
项目训练十三锁相式数字频率合成器实验
一、实验目的
1. 进一步加深对锁相环工作的基本原理。
2. 掌握锁相式数字频率合成电路的工作原理。
二、预习要求
复习反馈控制电路的相关知识。
三、实验仪器设备
1. 双踪示波器；
2. 频率计
3. TPE-GP3 高频电路实验箱主机箱
四、实验电路说明
锁相式数字频率合成电路结构框图见图17-1。
图17－1 频率合成电路结构框图
1. 锁相式数字频率合成电路的组成及工作原理
图中结构可由CD4046及外围电路组成，其中相位比较器和压控振荡器功能电路由CD4046完成。1／N分频电路是由三组可预置分频电路完成，各组均由CD4522可编程二
进制4位1／N计数器组成，每组分频可用“接入+5V的方法”以8421码的形式对计数器进行预置，也可用单片机编程去控制，分频比的选择范围为1～999（针对三组分频电路而言），总共可预置999个频率点，它是构成锁相式数字频率合成器的重要单元电路，即可编程分频电路。
按所需分频比，先预置各位（即个位、十位和百位）的数据，然后输入频率为f i 的方波信号U i到CD4046的相位比较器SIGN in端(14脚)，压控振荡器产生频率为f0的输出信号U0，经可编程分频电路分频，得到频率为f f的方波信号U f，送至CD4046的相位比较器COMP in(3脚)。两个信号经CD4046相位比较器的比较，锁相环锁定时可得到：
f i ＝f
f
已知：f i＝f0/N
则：f0＝Nf i
因此，当f i保持不变，改变可编程分频电路的分频比N，压控振荡器（VCO）的输出频率f0(也就是频率合成器的输出频率)就会相应改变。由此可知，只要输入任意固定信号频率f i(在一定的频率范围内)，就可得到所需要的频率，其频率间隔为f i，选择不同的f i，就可获得不同的f i频率间隔。
例如：设f i=2KHz N=64
则: f0=N×f i=64×2KHz=128KHz。
2. 实验电路使用的相位比较器和环路低通滤波器
CD4046内部有两个相位比较器，其中相位比较器要使锁相范围尽量大，一般要求两个比较信号（进入CD4046的3和14脚）的占空比必须为50％的方波，而相位比较器Ⅱ为过沿控制式比较器，只由两个信号的上升沿作用，所以不要求波形占空比必须为50％的方波。
本实验电路的锁相环电路与锁相式数字频率合成器电路二者均组合在一起，由于相位比较器的比较信号来自于可编程分频电路，占空比不是50％的方波，所以本实验电路就选用了相位比较器Ⅱ。它具有鉴频和鉴相功能，当两个输入信号U i和U f频率差较大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f f逼近f i，当f f=f i时，环路由鉴频器工作状态自动转入鉴相工作状态，这种鉴相器将鉴频与鉴相结合起来工作，的确很方便。
相位比较器Ⅱ输出的相位误差电压是周期性脉冲波形，需使用低通滤波器将其滤波平滑，得到一直流控制电压，用来控制VCO（压控振荡器）的频率和相位，使其向减小误差的方向变化，从而消除频差与相差，达到锁定状态。而高频噪声和其它交流谐波分量将被滤波器抑制。
实验电路中的低通滤波器是由R、C元件组成的。
五、实验内容与步骤
实验电路原理图下图17－2（实验箱上CD4046“芯片图形”中的R1R2标反，以指导书中的图形为准）
1. 实验说明
(1) 在实验箱上找到锁相式数字频率合成电路单元，分清各个单元和器件的功能与作用。
其中组一、组二、组三分别为可编程分频电路的预置数选择组件(每个分组的四个选
择端不接线为“0”，任何一端接5V均为“1”，)，组四（电容C）和组五（电阻R）
用来预置C和R的数值，不同组合得到不同的自振频率和频率合成范围。
(2) CD4046振荡频率主要由外接电阻R1、R2和C决定，与其三者成反比关系，在电容C
固定的情况下，CD4046的振荡下限频率主要由R2决定，而上限频率则由R1、R2决定，
由于R2远远大于R1，所以改变R2的阻值时上限频率增加有限，而下限频率改变较多，
在实验中可试着作出R、C不同组合（十六种），观察不同组合时的上下限频率，并
作比较，记录结果。
(3) 接通数字信号发生器实验单元的电源，本实验单元的电源需由实验箱上的+5V 电源
接入，实验电路的电源指示灯亮，表示+5V 直流电源以正常接入。
(4) 连接A 与A ’两个端点，B 与B ’两个端点，由于本实验选用了相位比较器Ⅱ，所以将
D 和
E 两个端点连接。
图17-2 锁相式数字频率合成电路原理图
其中：C 1=27P 、C 2=100P 、C 3=510P 、C 4=1000P,R 1=51K 、R 2=100K 、R 3=510K 、R 4=1M 、R 5=10K 。
2. 锁相环电路的观测
选择数字信号发生电路的1K 方波信号接至锁相环IC1的IN 端，适当选择组四和组五中的电容和电阻值。用双踪示波器和频率计同时检测IN 端、OUT 端的波形频率，记录测量结果。测量IN 端和A 端应能观测到同频同宽、但不一定同相的波形，记录测量结果。
3. 观察锁相式数字频率合成器
(1) 对可编程分频电路中的组一、组二、组三的预置，可任意设置分频比N ，同时选择适
当的电阻、电容值，即可在OUT 端观测到压控振荡器（VCO ）输出的跟踪波形，记录测量结果，并绘制出波形。
(2) 改变上一步的分频比N ，选择适当的电容值，保持适当的时间常数．重复1的步骤，
记录测量结果，并绘制出波形。
六、实验注意事项
1. 用双踪示波器观察锁相环的跟踪波形时，断开电源，使电路复位后再观察。
2. 通过适当的选则R 、C 组合，可获得最佳的实验效果。
七、实验报告要求
1. 根据测量结果，绘出锁相环的跟踪波形。
2. 当分频比（N ）分别为3、8、12时，计算压控振荡器（VCO ）输出的频率。
3. 简述可编程二进制4位1／N 计数器CD4522各引脚的功能及逻辑功能。
组四 组五
项目训练十四锁相调频与鉴频实验
一、实验目的
1. 掌握锁相环的基本概念。
2. 了解集成电路CD4046的内部结构和工作原理。
3. 掌握由集成锁相环电路组成的频率调制电路／解调电路的工作原理。
二、预习要求
1. 复习反馈控制电路的相关知识。
2. 锁相环路的工作原理。
四、实验仪器设备
1. 高频信号发生器
2. 频率计
3. 双踪示波器
4. 万用表
5. TPE-GP3 高频电路实验箱主机箱
五、实验电路说明
调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。
本实验是用CD4046数字集成锁相环(PLL)来实现调频／解调（鉴频）的。有关数字集成锁相环CD4046的内部构成和工作原理请参阅相关内容的书籍。
1.用锁相环(集成)构成的调频／解调(鉴频)电路
(1) 锁相环调频原理（见图15－1）
1.用锁相环(集成)构成的调频／解调(鉴频)电路
图15－1 锁相环调频电路原理框图
注：由于载波信号频率相对于调制信号频率高的多，故载波信号频率称为所谓的高频（只是相对而言），而调制信号频率则相应的称为低频。
将调制信号加到压控振荡器（VCO）的控制端，使压控振荡器的输出频率（在自振频率(中心频率)f0上下）随调制信号的变化而变化，于是生成了调频波。
当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压与调制信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样
频率稳定度的调频波。
(2) 锁相环解调原理（见图15－2）
图15－2 锁相环解调电路原理框图
调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化着的相位误差电压，该误差电压通过低通滤波器被滤掉其高频成份，继而获得随调制信号频率变化而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。
锁相环（4046）的结构框图及引出端功能图示见下图。
图15－3 锁相环（4046）的结构框图及引出端功能图
3. 锁相环振荡频率f 0、同步带与捕捉带的测量方法。
4046锁相环典型电路（见图6-3）的简要说明。图中，
其中：
＿＿相位比较器(鉴相器)；
VCO ＿＿压控振荡器；
C 1,R 1、R 2 ＿＿决定自振频率； R 3、C 2 ＿＿低通滤波器；
14脚 ＿＿高频输入端，要求输入方波信号； 4脚＿＿VCO 输出端。
图15－4 锁相环（4046）典型电路图
(1) 自振频率f 0的测量
用示波器观测4脚的输出波形（方波），用频率计测量自振频率f 0。 (2) 锁定的判别
14脚（SIGN in ）输入方波信号，用示波器观察2脚（PCI out ）的波形，如锁定，可得一
个稳定的矩形脉冲；若14脚输入信号频率与压控振荡器的振荡频率相等，则2脚输出为稳定的两倍频方波信号。
(3) 同步带宽(锁定范围)和捕捉带宽(捕捉范围)的测量
14脚输入一个方波信号（最好用频率计检测），其频率与f0(VCO自振频率)相同，
●改变14脚输入信号频率，使频率逐渐降低，直至4脚（或2脚）输出方波刚好出现不稳定时，环路进入失锁状态，该点频率定义为同步带的下限频率“f1”。
●改变14脚输入信号频率，由f1开始频率逐渐增加，直至4脚输出方波刚好再次稳定时，环路进入锁定状态，该点频率定义为捕捉带的下限频率“f2”。
●改变14脚输入信号频率, 由f1开始频率逐渐增加，直至4脚输出方波刚好出现不稳时，环路再次进入失锁状态，该点频率定义为同步带的上限频率“f4”。
●改变14脚输入信号频率，由f3开始频率逐渐降低，直至4脚输出方波刚好出现稳定时，环路进入锁定状态，该点频率定义为捕捉带的上限频率“f3”。
由以上可计算出：
同步带宽为：f4—f1
捕捉带宽为：f3－f2
4. 实验电路说明
相关概念前面已分析清楚。这里需要说明的是当要测量压控振荡器的自振频率时，必须先将IN1短路，当要测量压控振荡器的同步带和捕捉带时，必须将IN2短路。由于电路是环路锁相，改变滤波器参数即可改变VCO的自振频率，因此调节RP1或RP2可改变VCO的自振频率。当改变C3、C4、R11、R12、R13、R14也可在较大范围内改变VCO的输出频率。
五、实验内容与步骤
接先前实验步骤，寻找本次实验单元并启动相应的电源。
1. 调频部分的测试(由IC1、IC2、IC3组成)
(1) 锁相环自振频率f0的测量
实验电路见图15－5
图15－5 实验电路原理图
将IN1、IN2分别对地短路，调节微调电位器PR1至适中位置，测量D端(即IC3的VCO in
脚，也就是CD4046的9脚)直流电压(约为5.3V，近似电源电压的1/2)，用示波器观
察锁相环输出OUT1端的波形。记录波形特性、频率、幅度,填入下表。
(2) 锁定的判断
将信号发生器输出的方波信号(幅度为3.5V P-P，频率为自振频率f0)加到载波输入IN1端，用双踪示波器同时观测锁相环OUT1端和A端的波形（即锁相环的4脚和14脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。记录测量结果。
思考：当频率锁定时，观测OUT1端和B端 (即锁相环的2、4脚)，出现什么现象？如何解释？
(3) 测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和OUT1端，改变信号发生器的输出频率(即载波频率)
●调节载波信号频率（输入IN1），由自振频率f0开始逐渐缓慢降低，直至（VCO out端）
波形抖动(即：失锁)，记录此时的载波输入信号频率f l（下限失锁频点）。
●调节载波信号频率，由自振频率f0开始逐渐缓慢增加，直至（VCO out端）波形抖动(即：
失锁)，记录此时的载波输入信号频率f2（上限失锁频点）。
同步带宽(锁定范围)＝f2-f1。
●调节载波信号频率，由f1开始逐渐缓慢增加，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f3（下限锁定频点）。
●调节载波信号频率，由f2开始逐渐缓慢降低，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f4（上限锁定频点）
捕捉带宽(捕捉范围＝f4-f3。
2. 解调部分的测试
(1) 锁相环自振频率的测量(由IC4组成)
调节微调电位器PR2至适中位置，测量G端((即IC4的VCO in脚，也就是CD4046的9
脚)直流电压，用示波器观察锁相环输出E端的波形。记录波形特性、频率、幅度,填
(2) 锁定的判断
将信号发生器输出的方波信号(幅度为3.5V P-P，频率为自振频率f0)加到载波输入IN1端，连接A端和IN3端，用双踪示波器同时观测锁相环E端和IN3端的波形（即锁相环的4脚和14脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。记录测量结果。
锁定时观测A端和F端（即锁相环的2、4脚）的波形，有何结论，如何分析?
(3) 测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和OUT1端，改变信号发生器的输出频率(即载波频率)
●调节载波信号频率（输入IN1），由自振频率f0开始逐渐缓慢降低，直至（VCO out端）
波形抖动(即：失锁)，记录此时的载波输入信号频率f l（下限失锁频点）。
●调节载波信号频率，由自振频率f0开始逐渐缓慢增加，直至（VCO out端）波形抖动(即：
失锁)，记录此时的载波输入信号频率f2（上限失锁频点）。
同步带宽(锁定范围)＝f2-f1。
●调节载波信号频率，由f1开始逐渐缓慢增加，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f3（下限锁定频点）。
●调节载波信号频率，由f2开始逐渐缓慢降低，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f4（上限锁定频点）
捕捉带宽(捕捉范围＝f4-f3。
3. 观测系统的调频情况
IN1端输入幅值为3.5V P-P、频率与自振频率相同方波信号（定义为载波）。
IN2端输入幅值为0.4V P-P、频率lKHz的正弦波（定义为调制波）。
用双踪示波器仔细观测OUT1和IN2，为了可清楚地观看到调频波的疏密变化，可微调调制信号的频率。
4. 观测系统的解调（鉴频）情况
保持第一部（第3步）的状态，联结OUT1端与IN3端（即将调频波接入解调电路），用示波器观测IN3和OUT2，可清楚地观察到频率为1KHz的正弦波（即解调出的波形，可同时与IN2的调制信号进行比较，其相位和频率相同。
六、实验注意事项
用双踪示波器观察波形时要注意波形的锁定，通常是用低频信号作为触发信号，这样更容易观测到波形。
七、实验报告要求
1. 整理所观测到的波形与数据。绘制相应的波形图。
2. 分析锁相环调频时，外加载波信号频率与压控振荡器的中心频率，哪个频率稳定度要求
较高?
3. 简述实现锁相调频与鉴频的方法。
4. 锁相环调频与锁相环鉴频均有低通滤波器，说明它们有何不同?
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
锁相环工作原理 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压 的相位被锁住，这就是锁相环名称的由来。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。 锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。 环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。 锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用 ．锁相环的基本组成: 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如
1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器
第四章信号传输电路 第四章信号传输电路 (1) 4.4.1 模拟和数据通信系统概述 (2) 4.4.2 模拟调制与解调电路 (6) 4.4.3 集成锁相环及其应用 (13)
4.4.1 模拟和数据通信系统概述 一、简介 以前讲的通信，通常是指通过电线和空间电磁波实现。随着现代技术的发展，通信的信道频率越来越高，除长波、中波、短波通信以外，还有移动通信、微波通信(其频率范围在300MHz～300GHz)、卫星通信。通信用的介质也由电线、电缆、同轴电缆、到光纤通信。电子计算机的出现后，又使模拟通信快速地发展为数字通信。 下图是一个通信系统的典型框图： 通信方式： 模拟通信方式：构成模拟通信系统：设法保持基带信号不失真，电路全为模拟电路组成(放大、调制、解调等)。 数字通信方式：构成数字通信系统：数据传输的高可靠性，严格的通信协议和标准。 二、模拟信号传输 其过程一般为：将包含要传输信息的基带电信号进行调制(用高频信号运载要传输的信号《高频信号也称载波》)T发射T接收端接收(解调即还原出原来的信息)。 模拟信号的调制分模拟正弦调制和模拟脉冲调制。 1．拟正弦调制
幅度调制AM：调幅波-普通的调幅广播。 频率调制FM：调频波-调频广播。 相位调制PM：调相波-特殊用场。 2．模拟脉冲调制 此时，载波是脉冲波，调制波可以是正弦或其它波形，根据载波信号的参量随调制波而改变的情况，可分为脉冲波调制、脉冲幅度调制PAM(信号检测)、脉冲宽度调制PWM(各种开关电源)、脉冲脉位调制PPM(锁相)。 在通信系统中要求在同一信道中能传送多个基带(调制波信号)信号，采用将各个基带信号调制到不同的载波频率上。例如，广播电台中波段，中央人民广播电台一套是560kHz，浙江人民广播电台810kHz等，560kHz、810kHz是指载波频率。这个技术称为频分复用(Frequency – division multiplexing
12.5.1 一阶锁相环路12.5.2 二阶锁相环路 频电子线路》（第四版）张肃文主编高等教育出版
)()()()()(s KF s s KF s s s H +==1V θ θ)() ()(1)()()(s KF s s s s s s s H e +=-==1V 1e θ θθθ传递函数的阶数取决于滤波器的传输函数F (ｓ)的形式，亦即取决于环路滤波器的形式。根据F (ｓ)的不同，可将锁相环路分为一阶、二阶以至更高阶的形式。 频电 子线 路》（ 第 四 版）张 肃 文 主编高等教育出版
K s K s s s H += =)()()(1V θθK s s s s s s s H += -==)()(1)()()(1V 1e e θθθθ1 )(=s F )()()()()(s KF s s KF s s s H += =1V θθ) ()()(1)()()(s KF s s s s s s s H += -==1V 1e e θθθθ频电子线路》（第四版）张肃文主编高等教育出版
图12.5.1 一阶锁相环路频率特性 1)频率特性 频电子线路》（第四版）张肃文主编高等教育出版
(1) 环路传输函数Ｈ(j ω)具有低通特性，其物理意义是：输入信号θ1(t )中的各种频率分量，经过环路传输后，只有低频成分出现在输出信号θV (t )中。(2) 误差传输函数１－Ｈ(j ω) 具有高通特性，其物理意义是：误差信号θe (t)中含有θ1(t)中的高频成分，这是因为θ1(t)在环路之外，因此它的高频成分不能被滤除。 结论： 频电子线路》（第四版）张肃文主编高等教育出版
PLL的概念 我们所说的PLL。其实就是锁相环路，简称为锁相环。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 目前锁相环主要有模拟锁相环，数字锁相环以及有记忆能力（微机控制的）锁相环。 PLL的组成 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 压控振荡器（VCO）的基本概念
调节可变电阻或可变电容可以改变波形发生电路的振荡频率，一般是通过人的手来调节的。而在自动控制等场合往往要求能自动地调节振荡频率。常见的情况是给出一个控制电压（例如计算机通过接口电路输出的控制电压），要求波形发生电路的振荡频率与控制电压成正比。这种电路称为压控振荡器，又称为VCO或 u-f转换电路。 压控振荡器是锁相环中关键部件，在实际应用中有很多种结构。 压控振荡器（VCO）电路的举例和原理 利用集成运放就可以构成精度高、线性好的压控振荡器。 我们知道积分电路输出电压变化的速率与输入电压的大小成正比，如果积分电容充电使输出电压达到一定程度后，设法使它迅速放电，然后输入电压再给它充电，如此周而复始，产生振荡，其振荡频率与输入电压成正比。即压控振荡器。下图就是实现上述意图的压控振荡器(它的输入电压Ui＞0)。 上述电路实际上就是一个方波、锯齿波发生电路，只不过这里是通过改变输入电压Ui的大小来改变输出波形频率，从而将电压参量转换成频率参量。 压控振荡器的用途较广。为了使用方便，一些厂家将压控振荡器做成模块，有的压控振荡器模块输出信号的频率与输入电压幅值的非线性误差小于0.02%，但振荡频率较低，一般在100Kz以下。 图中所示电路中A1是积分电路，A2是同相输入滞回比较器，它起开关作用。当它的输出电压u01=+UZ时，二极管D截止，输入电压（Ui＞0），经电阻R1向电容C充电，输出电压uo逐渐下降，当u0下降到零再继续下降使滞回比较器A2同相输入端电位略低于零，uO1由+UZ跳变为－UZ，二极管D由截止变导通，电容C放电，由于放电回路的等效电阻比R1小得多，因此放电很快，uO迅速上升，使A2的u+很快上升到大于零，uO1很快从－UZ跳回到+UZ，二极管又截止，输入电压经R1再向电容充电。如此周而复始，产生振荡。振荡频率与输入电压的函数关系为：
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。如图3-4所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制VCO，使它的频率改变； 5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N和R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz，通过内部固定数字频率分频器生成5KHz或6.25KHz的参考频率。VCO振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图3-5所示。 N=F VCO/F R N：分频次数 F VCO：VCO振荡频率
2、理论分析计算与电路设计 2.1 锁相环 2.1.1 锁相环原理 为了使系统产生稳定的载波，本系统设计中采用锁相环路。锁相环路是一种反馈控制电路，将参考信号与输出信号之间的相位进行比较，产生相位误差电压来调整输出信号的相位以达到与参考信号同频的目的。由MC145152、MC12022及压控振荡器组成的锁相环路产生 的载波的稳定度达到4×10-5，准确度达到3×10-5 。 锁相环的总体框图如下： 2.1.2 锁相环分频 锁相环分频由参考分频和可编程分频组成，由MC145152及MC12022实现。 分频框图如下： 图中PD 为数字鉴相器，f o 为压控振荡的输出频率（即发射频率）。 由于压控振荡器输出信号的频率比较大，MC145152无法对它直接分频，必须用MC12022芯片先进行预分频获得频率较小的信号。MC12022内有64和63两种分频系数 本设计中采用64分频，即P=64。 MC12022输出的信号进入MC145152进行再次分频后与参考信号进行相位比较，使载波达到与参考信号相同的稳定度。本设计中参考信号通过晶振分频得到。参考晶振（10.24MHz 晶体振荡器，频率稳定度可达10-5～10-6 ）从MC145152芯片的OSCIN 、OSCOUT 接入，MC145152中的÷R 计数器对参考信号进行参考分频。本设计中设置R ＝1024，即R A0R A1R A2＝101，对晶振频率进行1024分频得到10KHz 的参考频率信号。用4位拨码开关设置R 的值，MC145152的参考分频系数如下： MC145152芯片集分频、鉴相于一体，内有÷A 减法计数器，÷N 减法计数器进行可编程分频。分频系数N 、A 由并行输入的数据控制，本设计中通过单片机来控制N 、A,改变N 、A 的值即可实现频道的选择。 可编程分频的原理及计算如下：
南京机电职业技术学院 毕业设计(论文) 题目 40MHz简易锁相环的设计 系部电子工程系专业电子信息技术工程 姓名王鑫学号 G1210145 指导教师吕彬森 2015 年 04 月09日
摘要 在无线收发信机电路中，除了发射机和接收机外，还有一个非常重要的部分就是本地振荡电路。为了保证本地振荡模块输出信号的频率稳定性和较低的相位噪声，通常本振采用锁相环技术来实现，特别在无线通信领域。 本文阐述了锁相环的基本结构和工作原理，从锁相环稳定性的角度出发，给出了无线通信电路中使用40MHz 锁相环的电路设计，并且将方案中锁相环电路进行了仿真，最终满足40MHz 锁相环的设计要求。 关键词：锁相环；鉴相器；压控振荡器
Abstract（外语专业的需要） 【英文摘要正文输入】 In the wireless transceiver circuit, in addition to the transmitter and the receiver, there is a very important part of the local oscillator circuit is. In order to ensure the stability of the local oscillator module, output signal frequency and low phase noise, the vibration by using phase locked loop technique, especially in the field of wireless communications. This paper introduces the basic structure and working principle of the phase-locked loop PLL, starting from the stability of the 40MHz PLL circuit design is given of the use of wireless communication circuit, and the scheme of PLL circuit simulation, and ultimately meet the design requirements of 40MHz phase locked loop. Keywords: Attenuation network; Attenuation quantity; Amplifier; broadband
锁相环基本原理 一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成，如图1， Ud = Kd (θi –θo) U F = Ud F （s ） θi θo 图1 一．鉴相器（PD ） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。 异或门的逻辑真值表示于表1，图2是逻辑符号图。 表1图2 从表1可知，如果输入端A 和B 分别送 2π 入占空比为50%的信号波形，则当两者 存在相位差?θ时，输出端F 的波形的 占空比与?θ有关，见图3。将F 输出波 形通过积分器平滑，则积分器输出波形 的平均值，它同样与?θ有关，这样，我 们就可以利用异或门来进行相位到电压 ?θ 的转换，构成相位检出电路。于是经积 图3 分器积分后的平均值（直流分量）为： U U=Vdd*?θ/π (1) Vcc 不同的?θ，有不同的直流分量Vd 。 ?θ与V 的关系可用图4来描述。 从图中可知，两者呈简单线形关 1/2Vcc 系： Ud = Kd *?θ (2) 1/2ππ?θ Kd 为鉴相灵敏度图4 F O o U K dt d =θV PD LPF VCO Ui Uo V A B F __F = A B + A B F B A
2． 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。 二． 压控振荡器（VCO ） 压控振荡器是振荡频率ω0受控制电压U F （t ）控制的振荡器，即是一种电压——频率变换器。VCO 的特性可以用瞬时频率ω0（t ）与控制电压U F （t ）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO 的振荡频率，称为自由振荡频率ωom ，或中心频率，在VCO 线性控制范围内，其瞬时角频率可表示为： ωo （t ）= ωom + K 0U F （t ） 式中，K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。 三． 环路滤波器 这里仅讨论无源比例积分滤波器如图5。 其传递函数为： 1 )(1 )()()(212+++== τττs s s U s U s K i O F 式中：τ1 =R1C τ2 = R2 C 图5 四． 锁相环的相位模型及传输函数 图6 图6为锁相环的相位模型。要注意一点，锁相环是一个相位反馈系统，在环路中流通的是相位，而不是电压。因此研究锁相环的相位模型就可得环路的完整性能。 由图6可知： R1 0640 V Kd KF(s)Ko/s i o e A -+
数字锁相环原理及应用 .全数字锁相环结构及原理 图1 数字锁相环路的基本结构 (1)数字环路鉴相器（DPD） 数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。 (2)数字环路滤波器（DLF） 数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。 (3)数字压控振荡器（DCO） 数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。 全数字锁相环工作原理 全数字锁相环的基本工作过程如下： (1) 设输入信号 u i (t) 和本振信号（数字压控振荡器输出信号）u o (t) 分别 是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压u d (t)。 (2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压u c (t)
加到数字压控振荡器的输出端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生变化。只要环路设计恰当，则这种变化将使 本振信号u o (t) 的频率与数字鉴相器输入信号u i (t) 的频率一致。 (3)最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压（忽略高频分量），数字环路滤波器的输出也是一个直流电压，DCO的频率也将停止变化，这时，环路处于“锁定状态”。
锁相环路的特性及其应用 锁相环路(Phase Lock Loop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。l 锁相环路的组成与特性 1.1 锁相环路的组成锁相环路由3部分组成：鉴相器PD(Phase Detector)、环路滤波器LF(Loop Fillter)和压控振荡器VCO(Voltage-Controlled Oscillator)。组成框图： 鉴相器PD 通常鉴相器由模拟相乘器和低通滤波器组成；作用是将输入信号的相位与VCO 的输出信号相位进行比较，并比较结果转化为误差电压Ud(t)；该电压是两个信号相位差的函数。环路滤波器LF 是低通滤波器，作用是滤除误差电压Ud(t)中的高频分量后得到控制电压Uc(t)，并加给压控振荡器。压控振荡器VCO 通常由变容" target="_blank">变容二极管和电抗管等组成振荡电路；VCO的输出频率受Uc(t)的控制。当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，并通过环路滤波器使压空振荡器的频率发生变化。环路设计得恰当，这种变化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，Ud(t)，Uc(t)均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入信号的频率发生变化时(VCO的控制范围)，VCO的输出就能跟上这个变化，实施跟踪和捕捉的过程，达到频率相等的要求。 1.2 锁相环路的基本特性正常工作时锁相环路具有以下基本特性：(1)良好的窄带特性：当环路处于锁定状态时，鉴相器输出的误差电压Ud(t)是一个能顺利通过环路滤波器的直流电压，如果此时输入信号中有干扰成分，则干扰信号与VCO的输出信号在鉴相器PD中比较所形成的误差电压受到环路滤波器的抑制(处于低通的通频带外)，于是VCO的输出信号中的干扰成分大为减少，此时环路相当于一个滤除噪声的高频窄带滤波器，其通频带可以做得很窄，如在几十兆赫兹至几百兆赫兹的中心频率上实现几赫兹至几十赫兹的窄带滤波。这种窄带滤波特性是LC，RC、石英晶体等滤波器很难达到的。(2)锁定后没有频差：在环路处于锁定状态时，环路的输出信号和输入信号的频率相等，没有剩余频差，只有剩余相位差。它比AFC系统更好地实现了频率控制，因而在自动频率控制、频率合等技术方面获得了广泛的应用。(3)自动跟踪特性：一个已经处于锁定状态的环路，当输入信号的频率稍有变化时，VCO的频率立即发生相应的变化，使输出频率与输入频率接近并最终达到相等。有时环路虽未达到锁定状态，经过自身的调节作用可以捕捉到输入信号并最终锁定。(4)易于集成化：组成锁相环路的基本部件都易于采用集成电路，随着集成技术的发展，整个环路包括一些放大元件、控制元件等均可集成在1块芯片上，目前常用的主要有L562，L565，L564，CD4046等集成锁相环。集成化可以减小设备体积、降低成本、提高设备的可靠性和稳定性，大大提高整机性能。 2 锁相环路的应用由于锁相环路性能优越，现广泛用于无线电通信技术中，可实现滤波、模拟和数字信号的调制与解调、倍频、分频、混频、频率合成等方面。 2.1 锁相倍频、分频和混频在基本锁相环路中，若将VCO的振荡频率锁定在所需要的频率上，就可进行倍频、分频和混频。(1)倍频：在反馈环路中接入一分频器，当环路处于锁定状态时，ωi=ωo／n，输出的频率ωo=nωi 为输入信号频率的n倍。。
图2：加入锁相环后的图形 图1：未加入锁相环时的图形 锁相环最基本的结构如图6.1所示。它由三个基本的部件组成：鉴相器（PD）、环路滤波器（LPF 振荡器（VCO）。 鉴相器是个相位比较装置。它把输入 信号S (t)和压控振荡器的输出信号 i Array (t)的相位进行比较，产生对应于两 S o 个信号相位差的误差电压S (t)。 e 环路滤波器的作用是滤除误差电压 (t)中的高频成分和噪声，以保证环 S e 路所要求的性能，增加系统的稳定性。
压控振荡器受控制电压S d (t)的 控制，使压控振荡器的频率向输入信 号的频率靠拢，直至消除频差而锁定。 锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之间的相位差，从而产生电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率荡器频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，结果出的误差电压就在一定范围内变化。在这种误差电压的控制下，压控振荡器的频率也在变化。若器的频率能够变化到与输入信号频率相等，在满足稳定性条件下就在这个频率上稳定下来。达到输入信号和压控振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值，就进入“锁定”状态。这就是锁相环工作的大致过程。 以上的分析是对频率和相位不变的输入信号而言的。如果输入信号的频率和相位在不断地变可能通过环路的作用，使压控的频率和相位不断地跟踪输入频率的变化。 锁相环具有良好的跟踪性能。若输入FM 信号时，让环路通带足够宽，使信号的调制频谱落在带这时压控振荡器的频率跟踪输入调制的变化。 对于锁相环的详细分析可参阅有关锁相技术的书籍。在此仅说明锁相环鉴频原理。可以简单控振荡器频率与输入信号频率之间的跟踪误差可以忽略。因此任何瞬时，压控振荡器的频率ωv (波的瞬时频率ωFM (t)相等。 FM 波的瞬时角频率可表示为 假设VCO 具有线性控制特性，其斜率K v （压控灵敏度）为（弧度／秒·伏），而VCO 在S d (t)＝0频率为ωo ’，则当有控制电压时，VCO 的瞬时角频率为 令上两式相等，即ωv (t)≈ωFM (t)，可得
锁相环工作原理 -标准化文件发布号：（9556-EUATWK-MWUB-WUNN-INNUL-DDQTY-KII
锁相环工作原理 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压 的相位被锁住，这就是锁相环名称的由来。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。 锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一 个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。 环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。 锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用 ．锁相环的基本组成: 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相 环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信 号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值， 即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器
1．1 锁相环的发展及国内外研究现状 锁相环(PLL-Phase Locked L00P)是自动频率控制和自动相位控制技术的融合。人们对锁相环的最早研究始于20世纪30年代，其在数学理论方面的原理，30年代无线电技术发展的初期就己出现。1930年建立了同步控制理论的基础，1932年法国工程师贝尔赛什(Bellescize)发表了锁相环路的数学描述和同步检波论，第一次公开发表了对锁相环路的数学描述【1】。锁相技术首先被用在同步接收中，为同步检波提供一个与输入信号载波同频的本地参考信号，同步检波能够在低信噪比条件下工作，且没有大信号检波时导致失真的缺点，因而受到人们的关注，但由于电路构成复杂以及成本高等原因，当时没有获得广泛应用。 到了1943年锁相环路第一次应用于黑白电视接收机水平同步电路中，它可以抑制外部噪声对同步信号的干扰，从而避免了由于噪声干扰引起的扫描随机触发使画面抖动的象，使荧光屏上的电视图像稳定清。随后，在彩色电视接收机中锁相电路用来同步彩色脉冲串。从此，锁相环路开始得到了应用，迅速发展。 五十年代，随着空间技术的发展，由杰费(Jaffe)和里希廷(Rechtin)研制成功利用锁相环路作为导弹信标的跟踪滤波器，他们第一次发表了含有噪声效应的锁相环路线性理论析文章，并解决了锁相环路最佳设计化问题【2】。空间技术的发展促进了人们对锁相环路及其理论的进一步探讨，极大地推动了锁相技术的发展。 六十年代初，维特比(Viterbi)研究了无噪声锁相环路的非线性理论问题，发表了相干通信原理的论文。最初的锁相环都是利用分立元件搭建的，由于技术和成本方面的原因，所以当时只是用于航天、航空等军事和精密测量等领域。集成电路技术出现后，直到1965年左右，随着半导体技术的发展，第一块锁相环芯片出现之后【3】，锁相环才作为一个低成本的多功能组件开始大量应用各种领域。最初的锁相环是纯模拟的(APLL)，所有的模块都由模拟电路组成，它大多由四象限模拟乘法器来构建环路中的鉴相器，环路滤波器为低通滤波器(由电阻R电容C组成)，压控振荡器的结构多种多样。由于APLL在稳定工作时，各模块都可以认为是线性工作的，所以也称为线性锁相环LPLL(Linear Phase．hckedbop)。APLL对正弦特性信号的相位跟踪非常好，它的环路特性主要由鉴相器的特性决
12.4.1 鉴相器12.4.2 低通滤波器 12.4.3 压控振荡器(VCO)12.4.4 锁相环路的数学模型 频电子线路》（第四版）张肃文主编高等教育出版
图12.4.1 基本锁相环路方框图 ) cos()(V V Vm V θω+=t V t v )cos()(R R Rm R θω+=t V t v 锁相环路（Phase locked loop 缩写PLL ）是一种相位自动控制电路，其作用是实现环路输出信号与输入信号之间无误差的频率跟踪，仅存在某一固定的相位差。频电子线 路》（第四 版 ）张肃文主编高等教育出版
鉴相器是锁相环路中的关键部件。它的形式很多，但在 频率合成器中所采用的鉴相器主要有正弦波相位检波器与脉１）正弦波相位检波器 O )(t a ) (t θ?) (t b )(t θ?)(t b )()(t b t a +)(0t θ)(t ?)(sin 21)(2200220t V V V V V V t V θ?bm bm bm +?++=)](sin 2 11[220 t M V V θ?++≈bm (引用10.8节相位鉴相器的结论)频电子 线 路》（第 四版） 张肃文 主编高等教育出版
１）正弦波相位检波器 )] (sin 2 1 1[)(2 2 0t M V V t θ?++≈bm d v 图12.4.2 正弦波相位检波器图12.4.3 正弦鉴相特性 频电子线路》（第四版）张肃文主编 高等 教育出版
２）脉冲抽样保持相位比较器图12.4.4 脉冲抽样保持相位比较器的基本方框图 频电 子线路》（第四版）张肃文主编高等教育出版
摘要：锁相环路是PLL 是一个能够跟踪输入信号相位变化，以消除频率误差为目的的闭环自动控制系统。锁相环环路PLL 主要由鉴相器PD 、环路滤波器LF 和电压控制振荡器VCO 组成，工作原理主要是频率牵引和相位锁定。PLL 在无线电技术很多领域，如调制与解调、频率合成、数字同步系统等方面得到了广泛运用，已经成为现代模拟与数字通信系统中不可缺少的基本部件。 关键词：锁相环；鉴相器；压控振荡器；环路滤波器 1锁相环基本工作原理 锁相环（PLL ）主要由鉴相器（PD ）、环路滤波器(LF) 、压控振荡器(VCO)三部分组成。基本组成框图如图1所示。 图1 锁相环结构图 图1中，输入信号()i u t 与反馈输出信号()o u t 的相位进行比较，得到误差相位()e t θ，并由此产生误差电压()D u t ，误差电压经过环路滤波器过滤得到控制电压()c u t ，()c u t 控制VCO 的振荡频率，改变输出信号 ()o u t 的频率和相位，同时改变了输出信号和输入信号的相位差()e t θ。即控制电压加到压控振荡器上使之 产生频率偏移，来跟踪输入信号频率()i w t 。当输出信号频率等于输入信号频率时，会有一个稳态相位差，使鉴相器输出一个稳定的直流误差电压，控制VCO 输出信号频率稳定在输入信号频率上，即为PLL 的锁定状态。 在PLL 中，鉴相器的鉴相特性 ()()D d e u t K t θ= （1） 式中：d K 为鉴相器灵敏度。 压控振荡器VCO 的控制特性为 v w =o w +c K ()c u t （2） 式中：o w 为压控振荡器的自由振荡频率（c u 为0时的固有频率），c K 为压控灵敏度。若输入信号()i u t 为单频信号，()sin[]i i i i u t U wt θ=+，则相位误差()e t θ为 ()[()]()()t t e i i o c c i o i c c t w t w K u t dt w w t K u t dt θθθ=+-+=-+-?? （3）