《数字电子技术》综合复习资料
一、单项选择题
1．在下列各图中，同或逻辑Z 对应的逻辑图是 。
A.
≥1
≥1 Z D.
=1 Z
2. 逻辑表达式A （B+C ）=AB+AC 的对偶式是 。 A.
))((C A B A C B A ++=+ B. A+BC=（A+B ）
（A+C ） C. AB+AC=A （B+C ） D.
))((C A B A C B A ++=+
3．如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为 。 A ． 0 B .1 C .00110101 D .其它 4. 三态门有一使能控制端，当使能端为无效电平时，正确的是 。 A. 输出端为高阻态 B . 输出端为高电平
C. 输出端为低电平
D. 输出与输入间有正常的逻辑关系 5．用四选一数据选择器实现函数Y =0101A A A A +，应使 。 A.D 0=D 2=0，D 1=D 3=1 B.D 0=D 2=1，D 1=D 3=0 C.D 0=D 1=0，D 2=D 3=1 D.D 0=D 1=1，D 2=D 3=0
6．有一个与非门构成的基本ＲＳ触发器，欲使其输出状态保持原态不变，其输入信号应为 。 Ａ. Ｓ＝Ｒ＝０ B. Ｓ＝０ Ｒ＝１ Ｃ. Ｓ＝１ Ｒ＝０ Ｄ. Ｓ＝Ｒ＝１ 7.若用J K 触发器来实现状态方程为AB Q A Q n 1
n +=+，则J 、K 端的驱动方程为 。
A.J =A B ，K =B A +
B.J =A B ，K =
B A
C.J =
B A +，
K =A B D.J =
B A ，K =A B
8．一个8421B C D 码十进制计数器，设其初态Q 3Q 2Q 1Q 0=0011，输入的时钟脉冲频率 f =1k H z 。试问在100m s 时间后，计数器的状态为 。 A ．0010； B ．0011； C ．0111 D.0110
9．欲将容量为1K ×4的R A M 扩展为4K ×4，则需要控制各片选端的辅助译码器的输出端数
为 。
A.1
B.2
C.4
D.8
10．一个8位A/D 转换器，若所转换的最大模拟电压为5V ，当输入2V 电压时，其输出的数字量为 。 A ．00111001 B ．01100110 C ．10011001
D ．01010010
11．一个7位二进制加法计数器，如果输入脉冲频率 f=256kHz ，试求此计数器最高位触发器输出脉冲频率为____________。 A ．32kHz ； B ．2kHz ； C ．128 kHz D ．256kHz 12．用n 个触发器构成计数器，可得到的最大计数长度（模值）为____________。 A. n B. 2n C.
2n D. n 2
13．由555u u o 4V
A ．5
B ．4
C ．2
D ．5/3
14．设F=AB+D C ，则它的反函数是____________。
A.
F =（A+B ）
（D C +） B.F =（B A +）（C+D ） C.
F = D C B A +?+ D.以上都不正确
15．能使逻辑函数Ｆ＝Ａ⊕Ｂ⊕Ｃ⊕Ｄ均为1的输入变量组合是____________。 A. 1101，0001，0100，1000 B . 1100，1110，1010，1011 C. 1110，0110，0111， 1111 D .1111，1001，1010，0000
二、单项选择题，请将正确答案的题号填入相应的横线上。 1. F=A )(B A ⊕
⊕的值是 。
A. B
B. A
C.
B A ⊕ D. A ⊙B
2.
C B A ++= 。
A.
C B A ++ B. ABC C. C
B A ?? D. ABC
3．设S 1S 0为四选一数据选择器的地址输入端，X 0～X
3为数据输入端，Y 为数据输出端，则Y= 。
A.
S 1
S 0X 0+
S 1S 0X 1+S 1
S 0X 2+S 1S 0X 3
B.
S 1
S
0X 3+ S 1S 0X 2+S 1S
0X 1+S 1S 0X 0
C.
S 1S 0X 0+S 1S
0X 1+
S 1
S
0X 2+S 1S 0X 3
D.
S
1
S
0X+
S
1S 0X+S 1S
0X+S 1S 0X 0
4．如果要采用奇校验方式传送一个七位二进制代码0011010，则其校验位为 。 A ． 0 B ．1 C ．00110101 D ．其它
5．在图示的TTL 门电路中，要求实现下列规定的逻辑功能时，其连接没有错误的是 。
CD AB L ?=1 AB L =2 C AB L +=3
C D
L B A 1
B
&
A =1
V CC
L 2
3
C
B A
6.
1F =AB C AB C B A C B A +++，2F =)(C A B B A ⊕+, 它们之间的关系是____________。 A.
1F =2F B.1F =2F C.1F =2'F D.21'F F =
7、逻辑函数
F=A+BC （A+B ），当ABC 的取值为______________时，F=1。 A ． 000 B ．
011 C ． 101 D ．111 8．如图所示电路中硅三极管的
输出电压为______________V 。
A ．12
B ．6
C ．6.7
D ．0.3
9．如图所示电路均为TTL 电路，假设电路参数合理，则可以正常工作的是____________。
10．现在要用一个四位二进制加法器实现余三码到8421BCD 码的转换，将A 3A 2A 1A 0端与余三码相连接，CI 接“0”，则在B 3
B 2 B 1 B
0 端加上二进制数
便可。
A ．1100
B ．1101
C ．0011
D ．1011 11. 下面逻辑式中，正确的是 。
A. A （A+B ）=B
B. A （A+B ）=A
C. A （A+B ）=AB
D. A （A+B ）=A+B
12．对于T T L 与非门闲置输入端的处理，不可以 。 A.接电源 B.通过电阻3k Ω接电源 C.接地 D.与有用输入端并联
13．逻辑状态表如下所示，能实现该功能的逻辑部件是______________。 A ． 十进制译码器 B ． 二进制译码器 C ． 二进制编码器 D ．十进制编码器
14．一位８４２１ＢＣＤ码译码器的数据输入线与译码器输出线组合是 。 Ａ. ４：１６ Ｂ. １：１０ Ｃ. ４：１０ Ｄ.２：４
u i V O
&
D ．
V
C
B ．
&
&
15．下列表达式对应的电路不存在竞争冒险的是 。 A ．C B B A L
+= B ．))((A B C B L ++=
C ．C A C B B A L ++=
D ．C A B A AC L ++=
三、填空题1。
1、（62）10 ＝（______________________）2
2、十进制数 –13的反码为____________。
3、函数Ｆ＝ＡＢ＋ＡＣ＋ＢＣ＋ＣＤ＋Ｄ的最简与或式为______________________。
4、三态门（TS 门）的输出状态除了高电平或低电平两种状态外，还有第三状态是 。
5、对25个信号进行编码，则转换成的二进制代码至少应有 ___ 位。
6、图示电路中，三极管工作在饱和状态，其CE 间的输出电压约等于 v 。
7、时序电路中所有触发器的状态变化是在同一时钟脉冲控制下同时发生，这种时序电路称为 _______________ 。 8、在组合逻辑电路中，若出现F =A ·
A ，则有可能产生______型冒险。
9、由555定时器构成的单稳态电路中，给定外围的定时元器件R ＝1K Ω，C ＝0.1uF ，则暂稳态的持续时间是_________毫秒。 10、8位A/D 转换器，若所转换的最大模拟电压为5V ，当输入2V 电压时，其输出的数字量为 。 11、 25=（ ）2 。 12、（43）10=（ ）8421 。 13、最小项
D C B A 的相邻项有 个。
14、逻辑函数F=A ○+ (AB)，欲使F=1，则A 、B 取值为 。 15、编码器有10个输入，则输出应有 位。
16、欲将1kH Z 的脉冲信号分频为100 H Z ，应选用 进制计数器。
17、若需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加计数器构成的分频器至少需要 个触发器。 18、一个16 KB 的RAM ，具有 根地址线。
19、由555定时器构成的施密特触发器如图所示，该电路的回差电压为 V 。 .
20、（22）10=（ ）2。 21、（－9）补码=（ ）。
22、n 个变量可以构成 个最小项。
u u o 4V
23、 若偶数个1相异或，其结果为 。 24、D 触发器的次态方程是Q 1
+n = 。
四、填空题2
1、十进制数(14)10的8421BCD 编码为 。
2、逻辑代数1+1+1= 。
3、L=AC+BC ，其与非—与非表达式为 。
4、三态门的三个状态分别是1、0、 。
5、某二进制代码是11011，若加入一位偶校验码，则该校验位是 。
6、对于JK 触发器，若K=
J
，则可完成 触发器的功能。
7、给定周期为1ms 的脉冲信号，将其分频为50 Hz 的信号，则应选用_________进制计数器。 8、不考虑溢出，欲将一个存放在移位寄存器中的二进制数除以8，需要 个移位脉冲。 9、一个16 KB 的RAM ，具有 根地址线。
10、555定时器可以构成多种脉冲电路，其中可以用于定时的电路是 。 11、（43）10 =（ ）2。
12、将逻辑函数F=∑m （0，2，3，4，6，7，10，11，14，15），化简为最简与或式结果为 。 13、三态门的输出状态除了高电平或低电平两种状态外，还有第三状态是 。 14、若用二进制代码对48个字符进行编码，则至少需要 位二进制。 15、JK 触发器的次态方程是Q
1
+n = 。
16、若奇数个1相同或，其结果为 。
17、欲将32768H Z 的脉冲信号分频为1024 H Z ，应选用 进制计数器。 18、一个16 KB 的RAM ，具有 根数据线。
19、采用74138级联来构成一个4-16线译码器，则需要____________片74138。 20、在组合逻辑电路中，若出现F =A+A ，则有可能产生____________型冒险。
21、D 触发器的次态方程是Q
1
+n =________________________。
22、不考虑溢出的情况，欲将一个存放在移位寄存器中的二进制数乘以16，需要＿＿＿＿个移位脉冲。
23、有一个电路需要每输入240个脉冲分频器能输出一个脉冲，则由二进制加法计数器构成的分频器至少需要 个触发器。
24、若要求D A C 电路的分辨率达到千分之一，则至少应选用____________位二进制代码输入的转
换器。
25、一片存储容量为32K ×8的只读存储器ROM ，应该具有____________根地址线。 五、分析计算题
1、一个逻辑函数F =Σm (2,6,7)。
（1）写出其反函数F 1的最小项标准表达式； （2）用代数法将F 1化简为最简或与表达式。
2、八路数据选择器构成的电路如图所示，012A A A 、、为地址码，0D ～7D 为数据输入，写出该电路所实现的函数
F
的最简逻辑表达式。
3、用卡诺图法
化简
逻辑函数 并将最简式变换为与非—与非的形式。
4、分析图示逻辑电路。（写出逻辑函数Y ；列出真值表；说明该电路的逻辑功能）
5、分析电路的模为何值，并画出有效循环状态图。
6、分析图示电路的逻辑功能。
7、如图所示由数据选择器构成的电路 (1)写出电路输出Z 的表达式； (2)求出Z 的最简与或表达式。
A B
F
L 1
● ○
&
&
&
●
≧1
○
D 0 D 1
D 2 D 3
S 1 S 0
≥1 Y
●
1
1 ●
●
●
●
●
& & & &
1
8、化简逻辑函数
()∑=m D C B A F 13129876,3,2)(，，，，，、、、为最简与或式，将最简式变换为与非形式。
9、试分析如图所示逻辑电路，分别写出L1和L2的最简与或式。
六、逻辑电路设计题
1、试用译码器74138和适当的门电路实现逻辑函数：
L =AB+BC+CA
2、用译码器74LS138实现C B A F ⊕⊕=。
3、集成4位同步二进制加法计数器74LS161的功能表如下所示。试用74LS161设计一个模值为13的计数器。要求：（1）采用反馈清零法；（2）外加门电路要少；（3）写出简要设计步骤；（4）在给定的逻辑图的基础上完成连线和设计。
注：0 ×
D 保持（CP Cr LD P T D 0 D 1 D 2D 3Q 0Q 1Q 2Q 3×××××
××× 1 1 0 1 ××××
× 1 1 ×0 ×
×××1 1 1 1 ×
××
×1 0 ××D 0 1 D 2D 30 0 0 0D 0 D 1 D 2D 3
保持C 0=0） 计数
C 0= Q 3 Q 2 Q 1 Q 0 T 四位二进制计数器
4、有一火灾报警系统，设有烟感A 、温感B 和紫外光感C 三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或以上的探测器探测出火灾信号时，报警系统方发出报警信号。试用或非门实现产生报警信号的逻辑电路。
2
B L 1
C
L Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74LS138译码
S 1 S 2 S 3
A 2 A 1 A 0
D 0 D 1 D 2 D 3 T LD C
CR
P 74LS161
C
P
Q 0 Q 1 Q 2 Q 3
Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74138译码器
S 1 S 2 S 3
A 2 A 1 A 0
七、分析计算题。
1、如图所示为PLD 实现的逻辑函数，请写出输出端的逻辑表达式。
2、一个由3：8线译码器构成的逻辑电路如图所示，写出逻辑函数
1F ，2F 的最简逻辑表达式。
3、4位同步二进制计数器74LS161的构成如下所示计数电路： 试分析计数器的模值，并画出其有效的状态循环图。
4、化简逻辑函数），，，（），，，，（、、、12,11109815141354)
(Φ∑+∑=D C B A F ，将最简式变换为与非的形式。
5、74LS90构成如下所示计数电路，试分析计数器的模值，并画出其有效的状态循环图。
6、卡诺图化简F(A,B,C,D)=∑m(3,5,7,8,9,10,11)+ ∑d(0,1,2,13,14,15)
7、试分析如图所示计数电路的模值，并写出其有效的状态循环码。
PLD 电路图
F
1 0 0 1
1 D 0 D 1 D
2 D
3 T ●
LD C CR
P
74LS161
C
P
Q 0 Q 1 Q 2 Q 3
& 1
八、逻辑电路设计题。
1、用8选1 MUX 设计一个逻辑电路，实现逻辑函数F =∑（1，2，4，7）。
2、请用4位同步二进制计数器74LS161采用置零法设计一个模值为9的计数
器，
并画出其有效的状态循环图。
3、请分别用八选一数据选择器实现逻辑函数C B A F ⊕⊕=
4、请用4位同步二进制计数器74LS161采用置零法设计一个模值为7的计数器，并画出其有效的状态循环图。
5、试用所示3线‐8线译码器74LS138
）（C B A C AB F ++=1 ））（（C B A C A F +++=2
6、请设计一个多数表决电路。要求A 、B 、C 三人中只要有两个或两个以上的人同意（采用“1”表示），则决议就能通过（采用“1”表示）。但C 还有决定权，即只要C 同意，即使其他人不同意也能通过。 参考答案： 一、单项选择题 DBAAA DBBBB BDCBA
二、单项选择题
CP
●
Q 0 Q 2 Q 1 Q 3 CR & C P 74161
T 1
1
D 0 D 2 D 1 D 3
LD Y D 0 D 1
D 2 D 3 D 4 D 5 D 6
D 7
EN S 2 S 1 S 0
MUX
D 0 D 1 D 2 D 3 T LD C CR P 74LS161
C P Q 0 Q 1 Q 2 Q 3 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74LS138译码
S 1 S 2 S 3
A 2 A 1 A 0
1、A
2、A
3、A
4、B
5、B
6、A
7、B
8、C
9、C 10、B 11、B 12、C 13、B 14、C 15、C 三、填空题1。
1、111110
2、10010
3、1
4、高阻
5、5
6、0.3V
7、同步时序逻辑电路
8、1
9、1.1 10、66H 11、11001 12、01000011 13、4 14、10 15、4 16、10 17、8 18、14 19、2 20、10110 21、10111 22、2n
23、0 24、0
四、填空题2
1、00010100
2、1
3、
BC AC 4、高阻 5、0
6、D
7、20
8、3 9 、14 10、单稳态触发器 11、101011 12、D A C
+ 13、高阻 14、6 15、J n Q +n Q K
16、1 17、32 18、8 19、2 20、0
21、D 22、4 23、8 24、10 25、15 五、分析计算题
1、（1）F =Σm (0，1，3，4，5) （2）答案略
2、F =Σm (0，4，5)
3、
D B A +
4、4选1 MUX
5、M=7
6、
B A AB B A AB AB B AB A F +=+=+=)(
本电路实现同或逻辑功能。
7、解：
(1) Z =
+
+
+
+
+ + +
=
+
+
+ +
+
+ +
=
+
+ +
+ +
=
（2）采用卡诺图法化简，卡诺图如下，化简为最简与或表达式
Z=
+ +
+
8、C A C A F
+=
9、L1=A ⊕B ⊕C L2=AB+BC+CA 六、逻辑电路设计题 1、F=（3，5，6，7）， 2、F =Σm (0，3，5，6) 3、
Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7
74LS138译码
S 1 S 2 S 3
A 2 A 1 A 0
4、
F=（3，5，6，7）
七、分析计算题 1、B A B A F
+=
2、 F 1=（1，2，3，7）
F 2=（3，5，6，7） 3、 M=8
1001 0000 0001 0010 0011 0100 0101 0110 4、C B A F
+=
5、M=6
0000 0001 0010 0011 0100 0101 6、D A B F
+=
7、M=9
0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 八、逻辑电路设计题
1、D 0D 3D 5D 6=0 D 1D 2D 4D 7=1
2、
3、
∑=⊕⊕=⊕⊕=)7,4,2,1(C B A C B A F
D 0D 3D 5D 6=0 D 1D 2D 4D 7=1
CP
●
Q 0 Q 2 Q 1 Q 3 CR & C P 74161
T 1
1
D 0 D 2 D 1 D 3
LD
CR C &
1
●
1 LD
P 74161
C P
T D 0 D 1 D 2 D 3
Q 0 Q 1 Q 2 Q 3
4、
5、F1=∑（1，2，3，6） F2=∑（0，2，5，6，7）
6、根据题意列出函数的真值表如表所示。
根据真值表可以写出逻辑表达式：C B A C B A C B A BC A C B A L
??+??+??++=
数字电路笔试汇总 2、什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同 步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。由於非同步電 路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性-- 因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用 非同步電路設計。 异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻 辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存 器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路 共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。 3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试） 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻） 4、什么是Setup 和Holdup时间？（汉王笔试） 解释setup和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题） Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信 号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下 一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不 变的时间。如果hold time不够，数据同样不能被打入触发器。 建立时间(Setup Time)和保持时间（Hold time）。建立时间是指在时钟边沿前，数据信号需要保持不 变的时间。保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现
. 一、填空题 1. PN 结具有单向导电性。正向偏置时，多子以扩散运动为主，形成正向电流；反向 偏置时，少子漂移运动，形成反向饱电流。 2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。 3. 已知三态与非门输出表达式C AB F ?=，则该三态门当控制信号C 为高电平时， 输出为高阻态。 4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。 5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。 6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。 7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。 8. 下图所示电路中，Y 1 ＝B A Y 1= 2Y 3 ＝AB Y 3= 二、选择题 1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。 A. Y=A+BC B. Y=ABC+ACD C. C B A C B A Y +?= D. BC A C B A Y +?= 2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。 A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。 A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿ A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重 新 B 2 B V CC Y 1
数字电子技术基础期末考试试卷 1.时序逻辑电路一般由和两分组成。 2.十进制数（56）10转换为二进制数为和十六进制数为。 3.串行进位加法器的缺点是，想速度高时应采用加法器。 4.多谐振荡器是一种波形电路，它没有稳态，只有两个。 5.用6个D 触发器设计一个计数器，则该计数器的最大模值M=。 123（1（24．T ，图1 5 时，6．D 触发器 的Q 和Q1的表达式，并画出其波形。 图 D=Q n+1=Q 1= 7.已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表；
⑤电路功能。图4 1．设计一个三变量偶检验逻辑电路。当三变量A 、B 、C 输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。 要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2ABCF 2求： （1（21.3.4.产生5.32 10分，共 70分） 1．解： 2．证明：左边 3．解： （1）化简该 函数为最简与或式： 解： F 3()43A B C D E A B C D E AB AC A D E =++++--------------=?+++--------------=++-------------分 分 分 ()()33()(1)22BC D B C AD B BC D BAD CAD BC BC BC D BA CA =++++--------------=++++--------------=++++-----------------------分 分分分
填对卡诺图圈对卡诺图-----------2分 由卡诺图可得： F A B A C D A C D B C B D =++++------------------------------2分 （2）画出用两级与非门实现的最简与或式电路图： 则可得电路图如下：------------------------------------------------2分 4．T 1=0.7T=0.7f= T 1=q= 1T T 5．6． 方程： n n n Q Q K Q 0 0000=+ 1111110(n n n n Q J Q K Q Q X +=+=⊕（2分） ③输出方程：n n Q Q Y 01=-----------------------------------------（1分） ④状态表：--------------------------------------------------------------------（3分） ⑤从状态表可得：为受X 控制的可逆4进制值计数器。-----------------------------（2分） 1．解：（1）依题意得真值表如下:--------------------------3分 0102J J Q ⊕（分）
太原科技大学 数字电子技术 课程试卷 B 卷 一、单选题（20分，每小题1分）请将本题答案全部写在下表中 1、8421BCD 码10000001转化为十六进制数是( )。 A 、15 B 、51 C 、81 D 、18 2、n 位二进制数的反码或其原码，表示的十进制数是( )。 A 、21n - B 、2n C 、1 2n - D 、2n 3、TTL 与非门多余输入端的处理是( )。 A 、接低电平 B 、任意 C 、 通过 100W 电阻接地 D 、通过 100k W 电阻接地 4、OD 非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A 、高电平 B 、低电平 C 、开路 D 、不确定 5、与()Y A B A =e e 相等的逻辑函数为（ ）。 A 、Y B = B 、Y A = C 、Y A B =? D 、Y A B =e 6、下列(,,)F A B C 函数的真值表中1Y =最少的为( )。 A 、Y C = B 、Y AB C = C 、Y AB C =+ D 、Y BC C =+ 7、( )是组合逻辑电路的特点。 A 、输出仅取决于该时刻的输入 B 、后级门的输出连接前级门的输入 C 、具有存储功能 D 、由触发器构成 8、半加器的两个加数为A 和B ，（ ）是进位输出的表达式。 A 、AB B 、A B + C 、AB D 、AB 9、欲使JK 触发器1 n Q Q +=，J 和K 取值正确的是（ ）。 A 、,J Q K Q == B 、J K Q == C 、0J K == D 、,1J Q K == 10、字数为128的ROM 存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A 、8，8 B 、8，7 C 、4，7 D 、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A 、0000 B 、0001 C 、0011 D 、0010 12、要用1K×8的RAM 扩展成8K×16的RAM ，需选用( )译码器。 A 、 3线-8线 B 、2线-4线 C 、1线-2线 D 、4线-16线
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是（与运算、或运算、非运算） 2、逻辑代数中三个基本运算规则 （代入规则、反演规则、对偶规则） 3、逻辑函数的化简有 公式法 ， 卡诺图 两种方法。 4、A+B+C= A ’B ’C ’ 。 5、TTL 与非门的u I ≤U OFF 时，与非门 关闭 ，输出 高电平 ，u I ≥U ON 时，与非门 导通 ，输出 低电平 。 6、组合逻辑电路没有 记忆 功能。 7、竞争冒险的判断方法 代数方法 ， 卡诺图法 。 8、触发器它2 稳态,主从RS 触发器的特性方程Q ’’=S+RQ ’ SR=0 ， 主从JK 触发器的特性方Q ’’=JQ ’+K ’Q ，D 触发器的特性方程 Q ’’=D 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ C ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ C ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A （A) 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ A ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说确的是 （ A ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说确的是 （ C ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ A ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制
泰山学院课程考试专用 《数字电子技术》模拟试题 4 （试卷共8页，答题时间120分钟） 一、填空题（每空 1分，共 20 分。） 1、(33)10=( )16=( )2 2、若各门电路的输入均为A 和B ，且A=0，B=1；则与非门的输出为_________,或非门的输出为___ ___,同或门的输出为__ __。 3、一个数字信号只有 种取值，分别表示为 和 。 4、一个三态门如图1.4， 当E ′=__________时,Y=)('AB 。 5、某EPROM 有8位数据线、13位地址线，则其存储容量为 位。 6、若要构成七进制计数器，最少用 个触发器，它有 个无效状态。 7、多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 8、A/D 转换的一般步骤包括 、 、 和 。 9、欲将触发器置为“1”态，应使D R '= , D S '= 。 二、选择题（每题 2分，共 20 分。请将答案填在下面的表格内）1、在不影响逻辑功能的情况下,CMOS 与非门的多余输入端可_______。 A.接高电平 B.接低电平 C.悬空 D.通过大电阻接地 2、下图中,满足Q ＊ =1 的触发器是_____________。
3、由四个触发器构成十进制计数器,其无效状态有__________。 A.四个 B.五个 C.六个 D.十个 4、以下电路中,欲获得一个数字系统的时钟脉冲源,应采用____________。 A ．D 触发器 B.多谐振荡器 C.单稳态触发器 D.施密特触发器 5、逻辑代数中有3种基本运算： 、 和 。 A. 或非，与或，与或非 B. 与非，或非，与或非 C. 与非，或，与或 D. 与，或，非 6、用555定时器构成的施密特触发器的回差电压可表示为 。 A. cc V 3 1 https://www.doczj.com/doc/b711570682.html, V 3 2 C. V cc D. cc V 4 3 7、在下列门电路中，输出端不可以并联使用的是 。 A. 三态门 B.集电极开路门（OC 门） C.具有推挽输出结构的TTL 门电路 D.CMOS 传输门 8、某A/D 转换器有8路模拟信号输入，若8路正弦输入信号的频率分别为1KHz ,…,8KHz ，则该A/D 转换器的采样频率f s 的取值应为 。 A. f s ≤1KHz B. f s =8KHz C. f s ≥16KHz D. f s ≥2KHz 9、四位环形计数器的有效状态有 个。 A. 2 B. 4 C. 6 D. 8 10、下列电路中不属于时序逻辑电路的是 。 A.计数器 B. 全加器 C.寄存器 D.分频器 1、Y 1=A )('BC +AB C ' 2、Y 2（A ，B ，C ，D ）=∑m （1,3,5,7,8,9）+∑d(11,12,13,15)四、1、电路如图4.1(a)所示,各电路的CP 、A 、B 、C 波形如图（b ）所示。
数字电子技术期末复习 题库及答案 HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】
第1单元能力训练检测题 一、填空题 1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑 关系的数学工具称为逻辑代数。 2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。 3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和 非逻辑。 4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的 权不同。十进制计数各位的基数是10，位权是10的幂。 5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。 6、进位计数制是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均采用按位权展开求和的方法。 7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用 乘2取整法。 8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换 的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。 9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和 非非律。 10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。 13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。 14、在化简的过程中，约束项可以根据需要看作1或0。 二、判断正误题 1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对） 2、异或函数与同或函数在逻辑上互为反函数。 （对） 3、8421BCD码、2421BCD码和余3码都属于有权码。 （错） 4、二进制计数中各位的基是2，不同数位的权是2的幂。 （对）
数字电子技术基础—试题—解答
三、逻辑函数化简（每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 1、Y=A+B 2、用卡诺图法化简为最简或与式 Y= + C +A D， 约束条件：A C + A CD+AB=0 2、用卡诺图圈0的方法可得：Y=（+D）（A+ ）（+ ） 四、分析下列电路。（每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。 图 4 1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0。 2、写出如图5所示电路的最简逻辑表达式。 2、 B =1，Y = A ， B =0 Y 呈高阻态。
五、判断如图 6所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形（8分） t 图 6 五、 u 0 = u A · u B ,输出波形 u 0 如图 10所示: 图 10 六、用如图 7所示的8选1数据选择器CT74LS151实现下列函数。（8分） Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14) 图 7 答： 七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图。（CT74LS161如图8所示，其LD端为同步置数端，CR为异步复位端）。（10分） 图 8 七、接线如图 12所示：
三、将下列函数化简为最简与或表达式（本题 10分） 1. （代数法） 2、F 2 （ A,B,C,D）=∑m (0,1,2,4,5,9)+∑d (7,8,10,11,12,13)（卡诺图法） 三、 1. 2. 四、分析如图 16所示电路，写出其真值表和最简表达式。（10分） 四、 1. 2. , , , 五、试设计一个码检验电路，当输入的四位二进制数 A、B、C、D为8421BCD码时，输出Y为1，否则Y为0。（要求写出设计步骤并画电路图）（10分） 五、 六、分析如图17所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？（10分） 六、同步六进制计数器，状态转换图见图 20。 图 20
《数字电子技术》模拟试题 20分）一、填空题（每题2分，共 1511、十六进制数97 。，对应的十进制数为 0 时，输出为2”描述的是与运算的规则。、“至少有一个输入为 0 变量逻辑函数有16个最小项。、 4 3 运算。非和 4、基本逻辑运算有: 与、或 加器。半 5、两二进制数相加时，不考虑低位的进位信号是 电平。高 6、TTL器件输入脚悬空相当于输入 线、地址线和控制线。数据 7、RAM的三组信号线包括：位。最高8、 采用四位比较器对两个四位数比较时，先比较 15分）二、单项选择题（每个3分，共的国标逻辑符号中是异或门。B 1、图1 图1 C 。2、下列逻辑函数表达式中可能存在竞争冒险的是 B)(B?(A?C)F? B A )B?C)(?(A?BFF?(A?B)(B?C)F?(A?B)(B?C) D C 3、下面逻辑式中，不正确的是_ A___。 ABC?A?B?C B. A. A??ABA D. C. AA??B)A(BAAB?4、时序逻辑电路中必须 有___B___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器 5、有S1，S2两个状态，条件 B 可以确定S1和S2不等价。 A. 输出相同次态不同D. 次态相同C. 输出不同 B. 10分）三、简答题（共A??B左边＝（A?）（A?B）（?1A?A?B）?解：分） 1、（证明：
4B?BA?A?A12、某逻辑函数的真值表如表所示，画出卡诺图。（6分）某逻辑函数的真值表 1 表 F B A C 0 0 0 0 1 1 0 0 1 0 1 0 X 1 1 0 X 0 0 1 0 0 1 1 1 1 0 1 X 1 1 1 分）四、分析题（20 Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝CP↑；CP0＝CP↑。 2）列出其驱动方程：（4分） Q1；K0＝＝1 ；J0。Q0J1＝；K1＝1?Q?Q1或XX3）列出其输出方程：（1分）Z＝XQ1Q0 n?1n?1?QQ1Q0Q?Q1?Q0?XQ1或Q1?Q0?XQ1Q04）求次态方程：4（分）；10分）9）作状态表及状态图（5．
. 数字电子技术基础期末考试试卷 一、填空题 1. 时序逻辑电路一般由 和 两分组成。 2. 十进制数（56）10转换为二进制数为 和十六进制数为 。 3. 串行进位加法器的缺点是 ，想速度高时应采用 加法器。 4. 多谐振荡器是一种波形 电路，它没有稳态，只有两个 。 5. 用6个D 触发器设计一个计数器，则该计数器的最大模值M= 。 二、化简、证明、分析综合题： 1．写出函数F (A,B,C,D) =A B C D E ++++的反函数。 2．证明逻辑函数式相等：()()BC D D B C AD B B D ++++=+ 3．已知逻辑函数F= ∑（3,5,8,9，10，12）+∑d(0,1,2) （1）化简该函数为最简与或式： （2）画出用两级与非门实现的最简与或式电路图： 4．555定时器构成的多谐振动器图1所示，已知R 1=1K Ω，R 2=8.2K Ω，C=0.1μF 。试求脉冲宽度 T ，振荡频率f 和占空比q 。 ………………………密……………………封…………………………装…………………订………………………线……………………… 系别 专业（班级） 姓名 学号
图1 5．某地址译码电路如图2所示，当输入地址变量A7-A0的状态分别为什么状态 时，1Y 、6Y 分别才为低电平（被译中）。 图2 6．触发器电路就输入信号的波形如图3所示，试分别写出D 触发器的Q 和Q1的表达式，并画出其波形。 图3 ………………封…………………………装…………………订………………………线………………………
D= Q n+1= Q1= 7. 已知电路如图4所示，试写出: ①驱动方程； ②状态方程； ③输出方程； ④状态表； ⑤电路功能。图4 三、设计题：（每10分，共20分） 1．设计一个三变量偶检验逻辑电路。当三变量A、B、C输入组合中的“1”的个数为偶数时F=1，否则F=0。选用8选1数选器或门电路实现该逻辑电路。要求： （1）列出该电路F(A,B,C)的真值表和表达式； （2）画出逻辑电路图。 2．试用74161、3-8译码器和少量门电路，实现图5所示波形VO1、VO2，其中CP为输入波形。要求： （1）列出计数器状态与V01、V02的真值表；
《 数字电子技术》试卷 姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于 十进制数（ ）。 2.三态门电路的输出有高电平、低电平和（ ）3种状态。 3．TTL 与非门多余的输入端应接（ ）。 4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。 5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（ ） 。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。 7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。 8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。 9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。该ROM 有（ ）根地址线，有（ ）根数据读出线。 10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。 11. ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。 13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。 二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。） 1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。 A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（ ）。 A ．111 B. 010 C. 000 D. 101 3．十六路数据选择器的地址输入（选择控制）端有（ ）个。 A ．16 B.2 C.4 D.8 4. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 5．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 11111111 6. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。 A ．15 B ．8 C ．7 D ．1
数字电子技术试卷(1) 一．填空（16） 1．十进制数123的二进制数是 1111011 ；十六进制数是 7B 。 2．100001100001是8421BCD 码，其十进制为 861 。 3．逻辑代数的三种基本运算是 与 ， 或 和 非 。 4．三态门的工作状态是 0 ， 1 ， 高阻 。 5．描述触发器逻辑功能的方法有 真值表，逻辑图，逻辑表达式，卡诺图，波形图 。 6．施密特触发器的主要应用是 波形的整形 。 7．设4位D/A 转换器的满度输出电压位30伏，则输入数字量为1010时的输出模拟电压为 。 8．实现A/D 转换的主要方法有 ， ， 。 二．判断题（10） 1．BCD 码即8421码 （ 错 ） 2.八位二进制数可以表示256种不同状态。 （ 对 ） 3．TTL 与非门与CMOS 与非门的逻辑功能不一样。 （ ） 4．多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。 （对 ） 5．计数器可作分频器。 （ 对 ） 三．化简逻辑函数（14） 1．用公式法化简- - +++=A D DCE BD B A Y ，化为最简与或表达式。 解；D B A Y +=- 2．用卡诺图化简∑∑= m d D C B A Y ），，，，（）＋，，，， （84210107653),,,(，化为最简与或表达式。 四．电路如图1所示，要求写出输出函数表达式，并说出其逻辑功能。（15） 解；C B A Y ⊕⊕=， C B A AB C )(1++=，全加器，Y 为和，1C 为进位。 五．触发器电路如图2（a ）,（b ）所示，⑴写出触发器的次态方程； ⑵对应给定波形画出Q 端波形（设初态Q ＝0）(15) 解；（1）AQ Q Q n +=- +1 ，（2）、A Q n =+1 六．试用触发器和门电路设计一个同步的五进制计数器。（15） 七．用集成电路定时器555所构成的自激多谐振荡器电路如图3所示，试画出V O ，V C 的工作波形，并求出振荡频率。（15）
数字电子技术模拟试题及 答案 Prepared on 24 November 2020
《数字电子技术》模拟试题 一、填空题（每题2分，共20分） 1、十六进制数97，对应的十进制数为 （1） 。 2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。 3、 （3） 变量逻辑函数有16个最小项。 4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。 5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。 6、TTL 器件输入脚悬空相当于输入 （8） 电平。 7、RAM 的三组信号线包括： （9） 线、地址线和控制线。 8、采用四位比较器对两个四位数比较时，先比较 （10） 位。 二、单项选择题（每个3分，共15分） 1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。 A ))((C B B A F ++= B ))((C B B A F ++= C ))((C B B A F ++= D ))((C B B A F ++= 3、下面逻辑式中，不正确的是_ （13）____。 A.C B A ABC ??= B. A AB A += C. ()A A B A += D. AB BA = 4、时序逻辑电路中必须有___（14）___。 A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码 器
5、有S1，S2两个状态，条件（15）可以确定S1和S2不等价。 A. 输出相同 B. 输出不同 C. 次态相同 D. 次态不同 三、简答题（共10分） 1、证明：B A+ = +（4分） A A B 2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 X 1 0 0 X 1 0 1 0 1 1 0 1 1 1 1 X 四、分析题（20分） Z 图2 分析图2所示电路的逻辑功能。 1）列出其时钟方程：（2分） CP1＝；CP0＝。 2）列出其驱动方程：（4分） J1＝；K1＝；J0＝；K0＝。 3）列出其输出方程：（1分） Z＝
数字电子技术基础考题 一、填空题：（每空3分，共15分） 1．逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）和（卡诺图）。 2．将2004个“1”异或起来得到的结果是（0 ）。 3．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。4．TTL器件输入脚悬空相当于输入（高）电平。 5．基本逻辑运算有: （and ）、（not ）和（or ）运算。 6．采用四位比较器对两个四位数比较时，先比较（最高）位。 7．触发器按动作特点可分为基本型、（同步型）、（主从型）和边沿型；8．如果要把一宽脉冲变换为窄脉冲应采用（积分型单稳态）触发器 9．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。 10．施密特触发器有（2）个稳定状态.，多谐振荡器有（0 ）个稳定状态。 11．数字系统按组成方式可分为功能扩展电路、功能综合电路两种；12．两二进制数相加时，不考虑低位的进位信号是（半）加器。 13．不仅考虑两个_______本位_____相加，而且还考虑来自___低位进位____相加的运算电路，称为全加器。 14．时序逻辑电路的输出不仅和___该时刻输入变量的取值______有关，而且还与_电路原来的状态_______有关。 15．计数器按CP脉冲的输入方式可分为__同步计数器和____异步计数器_。 16．触发器根据逻辑功能的不同，可分为_____rs______、______jk_____、___t________、___d________、___________等。 17．根据不同需要，在集成计数器芯片的基础上，通过采用__反馈归零法_________、__预置数法_________、__进位输出置最小数法__等方法可以实现任意进制的技术器。 18．4. 一个JK 触发器有 2 个稳态，它可存储 1 位二进制数。 19．若将一个正弦波电压信号转换成同一频率的矩形波，应采用多谐振荡器电路。20．把JK触发器改成T触发器的方法是 j=k=t 。 21．N个触发器组成的计数器最多可以组成2n 进制的计数器。 22．基本RS触发器的约束条件是rs=0 。
数 字 电 子 技 术 2011年7月23日星期六
1 1 : 对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。 (2分） A:0 B:1 C:Q' D:不确定 您选择的答案: 正确答案： A 知识点：JK触发器的特性为：J=1， K=1时，Q状态为翻转，即Q= Q’ -------------------------------------------------------------------- 2 : 已知Y=A+AB′+A′B,下列结果中正确的是（） (2分） A:Y=A B:Y=B C:Y=A+B D:Y=A′+B′ 您选择的答案: 正确答案： C 知识点：利用公式A+AB′=A和A+A′B=A+B进行化简 -------------------------------------------------------------------- 3 : (1001111)2的等值十进制数是（） (2分） A:97 B:15.14 C:83 D:79 您选择的答案: 正确答案： D 知识点：把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。 -------------------------------------------------------------------- 4 : 图中为CMOS门电路，其输出为（）状态 (2分） A:高电平 B:低电平 C:高阻态 D:不确定 您选择的答案: 正确答案： A 知识点：对于CMOS门电路，输入端接负载时，输入电平不变 -------------------------------------------------------------------- 5 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（） (2分） A:A1′A0′D0+ A1′A0D1+ A1A0′D2+ A1A0D3 B:A1′A0′D0
一、单项选择题（每小题1分，共15分） 在下列每小题的四个备选答案中选出一个正确的答案，并将其字母标号填入题干的括号内。 1．一位十六进制数可以用多少位二进制数来表示？（ C ） A . １ B . ２ C . ４ D . 16 2．以下电路中常用于总线应用的是（ A ） A.T S L 门 B.O C 门 C. 漏极开路门 D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是（ D ） A.C ·C =C 2 B.1+1=10 C.0<1 D.A +1=1 4．T 触发器的功能是（ D ） A ． 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器（D ） A.2 B.3 C.4 D.8 6．多谐振荡器可产生的波形是（ B ） A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ） A.1 B.2 C.4 D.16 8．引起组合逻辑电路中竟争与冒险的原因是（ C ） A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。 9．同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟C P 控制 10．N 个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N -1 B.N C.N +1 D.2N 11．若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为 （ B ） A.J =A B ，K =B A B.J =A B ，K =B A C.J =B A +，K =A B D.J =B A ，K =A B 12．一个无符号10位数字输入的D A C ，其输出电平的级数是（ C ） A.4 B.10 C.1024 D.100 13．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？（ D ） A.2 B.4 C.8 D.32 14．随机存取存储器R A M 中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ C ） A.全部改变 B.全部为1 C.不确定 D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为（ B ） A.0.7RC ； B.1.1RC ； C.1.4RC ； D.1.8RC ；
数字电子技术基础1 一．1．（1５分） 试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。设各触发器初态为“0”。 二．（15分） 已知由八选一数据选择器组成的逻辑电路如下所示。试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。 八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。 三．（8分） 试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A （A1、A0），B（B1、B0）。要求用三个3输入端与门和一个或门实现。 四．（12分） 试按步骤用74LS138和门电路产生如下多输出逻辑函数。 74LS138逻辑表达式和逻辑符号如下所示。 五．（15分） 已知同步计数器的时序波形如下图所示。试用维持-阻塞型D触发器实现该计数器。要求按步骤设计。 六．（18分） 按步骤完成下列两题 1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。 2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。 图5-1
图5-2 七． 八．（10分） 电路下如图所示，按要求完成下列问题。 1．指出虚线框T1中所示电路名称. 2．对应画出V C 、V 01、A 、B 、C 的波形。并计算出V 01波形的周期T=？。 数字电子技术基础2 一．（20分）电路如图所示，晶体管的β＝100,Vbe=0.7v 。 （1）求电路的静态工作点; （2） 画出微变等效电路图, 求Au 、r i 和r o ； （3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化？并定性说明变化趋势. 二．（15分）求图示电路中a U 、b U 、b U 、c U 及L I 。 三．（8分）逻辑单元电路符号和具有“0”、“1”逻辑电平输入信号X 1如下图所示，试分别画出各单元电路相应的电压输出信号波形Y 1、Y 2、Y 3。设各触发器初始状态为“0”态。 四．（8分）判断下面电路中的极间交流反馈的极性（要求在图上标出瞬时极性符号）。如为负反馈，则进一步指明反馈的组态。 （a ） （b ）
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分） 1． (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为：、和。 4 . 主从型JK触发器的特性方程= 。 5 . 用4个触发器可以存储位二进制数。 6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。 图 1 2.下列几种TTL电路中，输出端可实现线和功能的电路是（）。 A、或非门 B、和非门 C、异或门 D、OC门 3.对CMOS和非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ） B、悬空 C、通过小电阻接地（<1KΩ） D、通过电阻接V CC 4.图2所示电路为由555定时器构成的（）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（）。图2 A、计数器 B、寄存器 C、译码器 D、触发器 6．下列几种A/D转换器中，转换速度最快的是（）。图2 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8．要将方波脉冲的周期扩展10倍，可采用（）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器
数字电子技术试卷试题答案汇总(完整版)
数字电子技术基础试卷试题答案汇总 一、 填空题（每空1分，共20分） 1、逻辑代数中3种基本运算是 ， ， 。 2、逻辑代数中三个基本运算规 则 ， ， 。 3、逻辑函数的化简有 ， 两种方法。 4、A+B+C= 。 5、TTL 与非门的u I ≤U OFF 时，与非门 ，输出 ，u I ≥U ON 时，与 非门 ，输出 。 6、组合逻辑电路没有 功能。 7、竞争冒险的判断方法 ， 。 8、触发器它有 稳态。主从RS 触发器的特性方 程 ， 主从JK 触发器的特性方程 ，D 触发器的特性方 程 。 二、 选择题（每题1分，共10分） 1、相同为“0”不同为“1”它的逻辑关系是 （ ） A 、或逻辑 B 、与逻辑 C 、异或逻辑 2、Y （A ，B ，C ，）=∑m （0，1，2，3）逻辑函数的化简式 （ ） A 、Y=AB+BC+ABC B 、Y=A+B C 、Y=A 3、 A 、Y=A B B 、Y 处于悬浮状态 C 、Y=B A + 4、下列图中的逻辑关系正确的是 （ ） A.Y=B A + B.Y=B A + C.Y=AB 5、下列说法正确的是 （ ） A 、主从JK 触发器没有空翻现象 B 、JK 之间有约束 C 、主从JK 触发器的特性方程是CP 上升沿有效。 6、下列说法正确的是 （ ） A 、同步触发器没有空翻现象 B 、同步触发器能用于组成计数器、移位寄存器。 C 、同步触发器不能用于组成计数器、移位寄存器。 7、下列说法是正确的是 （ ） A 、异步计数器的计数脉冲只加到部分触发器上 B 、异步计数器的计数脉冲 同时加到所有触发器上 C 、异步计数器不需要计数脉冲的控制 8、下列说法是正确的是 （ ）