当前位置:文档之家› 蓝牙及FM的Layout注意事项

蓝牙及FM的Layout注意事项

蓝牙及FM的Layout注意事项

蓝牙部分

1:蓝牙天线的布局不要离蓝牙模块太远,天线匹配电路靠近蓝牙天线放置

2:如果蓝牙天线由于结构原因不得不离蓝牙模块很远,那么连接天线的线要走阻抗线,阻抗线可以走微带线或者带状线,但是一定要保证整段阻抗线的阻抗均匀(参考同一层地,线上不要有其他大小不一样的焊盘),阻抗线的周围要挖地,并且打满地孔

3:蓝牙天线尽量放到上下左右没有金属件的板边,放置蓝牙天线的区域要求全部挖地

4:整个蓝牙模块下多打地孔

FM部分

1:LC震荡电路一定要很靠近芯片放置,电感离芯片更近,电容在电感的外面。LC震荡电路的走线周围要包地,不能有其他的线干扰这两根走线

2:FM输出的几级LC滤波电路一定要良好接地,一定要保证每个电容引脚边上打一个过孔,否则会严重影响滤波效果

3:FM输出的匹配电路一定要靠近输出引脚放置,这样芯片输出到匹配电路的走线不用走阻抗线

4:FM的天线长度要保证在120mm以上,如果板子空间有限可以考虑用蛇形线,线间距应该是线宽的2倍。

5:FM天线整个下面应该挖空,周围也应该挖空,挖空的面积越大FM天线的性能就越好,一般情况下应该保证FM天线离周围的地有1.3mm以上。在布局时一定要考虑将FM天线放到没有金属件影响的地方

layout注意事项

Layout注意问题 一:ESD 器件 由于ESD器件选择和摆放位置同具体的产品相关,下面是一些通用规则: 1.让元器件尽量远离板边。 2.敏感线(Reset,PBINT)走板内层不要太靠近板边;RTC部分电路不要靠近板边。 3.可能的话,PCB四周保留一圈露铜的地线。 4. ESD器件接地良好,直接(通过VIA)连接到地平面。 5. 受保护的信号线保证先通过ESD器件,路径尽量短。 二:天线 13MHz泄漏,会导致其谐波所在的Channel: Chan5, Chan70,Chan521、586、651、716、781、846等灵敏度明显下降;13MHz相关线需要充分屏蔽。 一般FPC和LCDM离天线较近,容易产生干扰,对FPC上的线需要采取滤波(RC 滤波)措施和屏蔽FPC,并可靠接地。 靠近天线部分的板上线(不管什么类型)尽量要走到内层或采取一定的屏蔽措施,来降低其辐射。(板内的其他信号可能耦合到走在表层的信号线上,产生辐射干扰。) 三.LCD 注意FPC连接器的信号定义:音频信号线最好两边有地线保护;音频信号线与电平变换频繁的信号线要有足够间距; FPC上的时钟信号及其他电平变换频繁的信号要有地线保护减少EMI影响; LCD的数据线格式是否和BB芯片匹配?例如i80或M68在时序上要求不一致等问题。 设计中对LCM 上的JPEG IC时钟信号的频率,幅值要满足需求。如果时钟幅度不够可能导致JPEG不工作或不正常;注意Camera的输入时钟对Preview的影响,通常较高的Preview刷新帧数要求时钟频率高。 布局上,升压电路远离天线;音频器件和音频走线;给Camera供电的LDO靠近Camera放置;主板上Hall器件的位置要恰当,不能对应上盖LCD屏的位置,否则上盖的磁铁不能正对着Hall器件。 四.音频设计PCB布局 音频器件远离天线、RF、数字部分,防止天线辐射对音频器件(音频功放等)的干扰;如果靠的很近,应该考虑使用屏蔽罩。 所有audio信号在进入芯片(SC6600B,音频功放等)的地方应该加滤波电路,防止天线辐射通过音频信号线进入到芯片。 差分电路布局时应该做到对称;应该考虑电路信号的走向,并且要考虑到布线的顺畅。 音频器件周围尽量不放置别的器件,从布局上防止其他电路对Audio电路的影响。布局时应该考虑安装,防止整机安装以后,音频器件可能受到的异常干扰,如cable,LCD,机壳等。 MIC和耳机信号的滤波电容应尽量靠近相应的接口。为了减小噪声的引入,AVDDVB,AVDDVBO,AVDDAUX,AVDDBB,VBRER1的滤波电容离PIN要尽可能

Layout(集成电路版图)注意事项及技巧总结

Layout主要工作注意事项 ●画之前的准备工作 ●与电路设计者的沟通 ●Layout 的金属线尤其是电源线、地线 ●保护环 ●衬底噪声 ●管子的匹配精度 一、l ayout 之前的准备工作 1、先估算芯片面积 先分别计算各个电路模块的面积,然后再加上模块之间走线以及端口引出等的面积,即得到芯片总的面积。 2、Top-Down 设计流程 先根据电路规模对版图进行整体布局,整体布局包括:主要单元的大小形状以及位置安排;电源和地线的布局;输入输出引脚的放置等;统计整个芯片的引脚个数,包括测试点也要确定好,严格确定每个模块的引脚属性,位置。 3、模块的方向应该与信号的流向一致 每个模块一定按照确定好的引脚位置引出之间的连线 4、保证主信号通道简单流畅,连线尽量短,少拐弯等。 5、不同模块的电源,地线分开,以防干扰,电源线的寄生电阻尽可能较小,避免各模块的 电源电压不一致。 6、尽可能把电容电阻和大管子放在侧旁,利于提高电路的抗干扰能力。 二、与电路设计者的沟通

搞清楚电路的结构和工作原理明确电路设计中对版图有特殊要求的地方 包含内容:(1)确保金属线的宽度和引线孔的数目能够满足要求(各通路在典型情况和最坏情况的大小)尤其是电源线盒地线。 (2)差分对管,有源负载,电流镜,电容阵列等要求匹配良好的子模块。 (3)电路中MOS管,电阻电容对精度的要求。 (4)易受干扰的电压传输线,高频信号传输线。 三、layout 的金属线尤其是电源线,地线 1、根据电路在最坏情况下的电流值来确定金属线的宽度以及接触孔的排列方式和数目,以避免电迁移。 电迁移效应:是指当传输电流过大时,电子碰撞金属原子,导致原子移位而使金属断线。在接触孔周围,电流比较集中,电迁移更容易产生。 2、避免天线效应 长金属(面积较大的金属)在刻蚀的时候,会吸引大量的电荷,这时如果该金属与管子栅相连,可能会在栅极形成高压,影响栅养化层质量,降低电路的可靠性和寿命。 解决方案:(1)插一个金属跳线来消除(在低层金属上的天线效应可以通过在顶层金属层插入短的跳线来消除)。 (2)把低层金属导线连接到扩散区来避免损害。 3、芯片金属线存在寄生电阻和寄生电容效应 寄生电阻会使电压产生漂移,导致额外的噪声的产生 寄生电容耦合会使信号之间互相干扰 关于寄生电阻: (1)镜像电流镜内部的晶体管在版图上放在一起,然后通过连线引到各个需要供电的版图。

PCB LAYOUT安规设计注意事项

安规设计注意事项 1.零件选用 (1)在零件选用方面,要求掌握: a .安规零件有哪些?(见三.安规零件介绍) b.安规零件要求 安规零件的要求就是要取得安规机构的认证或是符合相关安规标准; c.安规零件额定值 任何零件均必须依MANUFACTURE规定的额定值使用; I 额定电压; II 额定电流; III 温度额定值; (2). 零件的温升限制 a. 一般电子零件: 依零件规格之额定温度值,决定其温度上限 b. 线圈类: 依其绝缘系统耐温决定 Class A ΔT≦75℃ Class E ΔT≦90℃ Class B ΔT≦95℃ Class F ΔT≦115℃ Class H ΔT≦140℃ c. 人造橡胶或PVC被覆之线材及电源线类: 有标示耐温值T者ΔT≦(T-25)℃ 无标示耐温值T者ΔT≦50℃ d. Bobbin类: 无一定值,但须做125℃球压测试; e. 端子类: ΔT≦60℃ f. 温升限值 I. 如果有规定待测物的耐温值(Tmax),则: ΔT≦Tmax-Tmra II. 如果有规定待测物的温升限值(ΔTmax),则: ΔT≦ΔTmax+25-Tmra 其中Tmra=制造商所规定的设备允许操作室温或是25℃ (3).使用耐然零件: a.PCB: V-1以上; b.FBT, CRT, YOKE :V-2以上; c.WIRING HARNESS:V-2以上; d.CORD ANONORAGE: HB以上; e.其它所有零件: V-2以上或HF-2以上; f.例外情形: 下述零件与电子零件(限会在失误状况下,因温度过高而引燃的电子零件)若相隔13mm以上,或是相互间以至少V-1等级之障碍物隔开,则其耐燃等级要求如下: I.小型的齿轮,凸轮,皮带,轴承及其它小零件,不须防火证明; II.空气载液的导管,粉状物容器及发泡塑料零件,防火等级为HB以上或HBF以上 g.下述件不须防火证明: I.胶带;

初学PCB Layout注意事项

一.Layout 注意事项 1.原理图正确,网络正确;封装正确; PCB元件编号,一定要按原理图的编号。 (电容封装要求:≥4.7uf,0603封装; ≥10uf,0805封装;). 2.布局:1)USB头,LED灯,开关,SATA座及特殊要求元件等先定好位置(不能因好走线而变更)。 主控尽量靠近USB头,电感/滤波C靠近主控PIN脚,晶振也尽量靠近主控且与周边元 件预留位置利于放置。(FLASH,TF卡尽量居中放置,多个FLASH方向最好一致) 2)优先考虑USB差分线空间方向(满足等长平行);再考虑数据线D0---D7空间方向(尽 量平行,等长,等间距)预留足够空间走线,再根据主控和FLASH位置确定其周边元件 位置。 3)LDO电源IC及周边元件尽量靠近,电感,电容靠近电源IC PIN脚且放置COPPER加 多孔。电感或磁珠中间不能有地穿过(加keepout)。电源尽量走第三层,布局时考虑各 电源走线分割。 4)当FALSH用ULGA52 ULGA60 或BGA132 BGA152,要考虑是否共LAYOUT; 3.设置:层设置(差分线下层设置为地层),线宽,间距设置,差分线≥8mil,信号线≥6mil, 铜皮间距≥12mi l,一块板中最多有两种孔(24/16mil;20/12mil)。 {BGA内走线≥3.5mil,孔16/8mil} 4.注意电源1.8V,3.3V走线处理,1.8V走线12mil(0.3048MM)以上且尽量不打孔,3.3V走 16mil(0.4MM)以上,5V走线24mil(0.6MM), 3.3V要先经滤波C后再分流出去。5V走线尽量最短经过滤波再分流出去。电源线尽量不走平行线且尽量走线最短且圆弧走线。 3.3V滤波出来供电有瓶颈时主控和FLASH要分开供电,避免一个点取电。 5.地线处理,最少打两个地孔并能与大面积地相连,板边尽量包地。 U盘:1)SM3257主控22/41PIN,C1/C2/C3滤波地尽量引出并与大面积地USB头GND相连,FLSH(TSOP48)PIN13/36GND也尽量粗的与主地连接。 D+,D-差分线(走线宽度≥8mil)包地处理背面保证有大面积地,尽量与大地相连。 2)USB3.0,D+,D-;RX+ -;TX+ -差分走线,包地处理,背面尽量不走线,一定要走线时也要与之垂直,以消除磁场干扰。 SD卡:金手指GND走线≥30mil,必须引出到大面积地相连(地孔最少三四个)。 SDD0/SDD1/SDD2/SDD3/SDC/SDCLK尽量包地。 SSD: RX_N/P;TX_N/P差分走线一定要包地处理且背面有大面积地(GND层),线宽间距设置。

DC_DC 变换的PCB layout 注意事项

Layout Considerations for Non-Isolated DC-DC Converters DC-DC converters are an excellent source of electric fields and magnetic fields. Their EMI spectrum begins at the switching frequency and often extends over 100MHz. To minimize capacitive couplings and magnetic couplings care must be exercised in printed circuit board (PCB) layout. Parasitic capacitance and parasitic inductance of the circuit must be evaluated so that the proper trade-off can be made early in the design phase. For many years, repeated introductions of integrated DC-DC power-supply controllers have given us ever-higher levels of performance. These ICs unburden the systems engineer by removing the task of power-supply design, but this simplification has led to a loss of knowledge. Switching converters should therefore serve as a reminder to be careful. The following discussion presents rules for avoiding surprises when designing board layouts for non-isolated DC-DC converters. The first rule in optimizing such a layout is to isolate the converter. DC-DC converters are an excellent source of electric and magnetic fields. Their EMI spectrum begins at the switching frequency and often extends over 100MHz. To minimize capacitive couplings and "magnetic-field-to-loop" couplings, you should locate the converter away from other circuitry, especially from low-level analog circuitry. Isolating the converter is not always easy. Some boards accept input voltage on one side of the converter and distribute output voltages on the other side. VME cards or telecom cards, for example, include very complex routings with currents as high as 20A. A single connector brings in the input voltage and distributes several output voltages to the backplane. Therefore, there's a strong temptation to place the converter near this connector to reduce resistive drop. The area, however, is dense with interface drivers, backplane buses, and so forth, with the associated risk of noise coupling. A power connector can be added in some cases, but that solution entails extra board area and cost. Resistance in the copper traces is the most constraining factor. For a trace of a given length and thickness, this resistance is

FPC layout 注意事项

FPC layout 注意事项FPC (Flexible Producing Circuit)是软性电路板,工艺要求及基材与硬板有所区别。 软板的一般流程:双面板—钻孔—PTH—镀铜—压膜—曝光--显影/蚀刻/去膜—线检—CLV假贴合—CLV压合—冲孔—电镀—印刷—冲型—电测 以能量产的设计要求为参考: 1.外型与导线之间的距离为A:简易钢模为 0.1MM(打样一般用简易钢模比较合适) B:刀 模为0.3MM. C:开模钢模的公差为0.1MM. 2.最小线宽,最小线间距为0.1MM. 3.两PAD之间的过线,开窗离导线的间距为 0.1MM. 4.PAD开窗大小是PAD的内切圆. 5.PAD最小长度是0.8MM,便于FPC生产测试用. 6.CONNECT的PAD走线尽量让其产生小泪滴或者从PAD里走出的一小段线粗一点. 7.PAD与导线之间圆滑过渡即让PAD产生泪滴,改变导线与PAD的角度,以提高FPC的蚀刻良 品率和分散弯折应力. 8.过孔最小设计0.3(孔径)/0.6(孔焊盘)MM,如果空间允许,最好是0.3/0.7MM或0.4/0.8MM.

9.将导线的转角(整个板的各个导线转角)处设计成R角,即走成圆弧形,原因为:A 在蚀刻时因蚀 刻液经喷嘴喷洒到基材上,把不需要的铜蚀刻 掉,在这个过程中,把导线的转角设计成90度或 45度,蚀刻液极容易汇集到转角造成过蚀.B 将 导线的转角处设计成R角,便于分散弯折的应 力,增强FPC的弯折寿命. 10.弯折区域的线路设计:线路的两侧最好追加保护铜线,即在导线与板边的中间(可以靠近板边)加 根0.1MM以上的铜皮或走一根0.1MM以上的地线.这根线由于离外型较近,与外型的间距小 于0.2MM(就我们目前带双BTB CONNECT的 FPC来说),在做外型时若被冲断一些是允许的, 不影响里头的信号线.最好是整个FPC板的外 边都用地包起来,保护里头的线. 11.一般FPC都会有部分区域要求能弯折较好即动太区域(ACTIVE LAYER)就是FPC业界所说 的无开胶区. 12.为了增强可焊性,要焊器件的地方要做补强(HOLD LAYER),补强的材料厚度在0.2MM以 内的有FR4\PI\钢片;FR4的硬度要比PI好但不

Allegro Layout 注意事项

Allegro Layout 注意事项 一、导入结构图,网络表。 根据要求画出限制区域ROUTE KEEPIN, PACKAGE KEEPIN,(一般为OUTLINE内缩40mil),PACKAGE KEEPOTU,ROUTE KEEPOUT(螺絲孔至少外扩20 mils); 晶振,电感等特殊器件的MOA T区。 二、布局,摆元器件。 设置W/S 走线规则。 画出板边ANTI ETCH,在ROUTE KEEPIN之内每一层画20MIL的环板GND Shape (电源层Shape板边比GND层内缩40 MIL) 三、布线 1、特殊信号走线: 泛指CLOCK、LAN、AUDIO 等信号(此区块的处理请一次性完成,不要留杂线) A、进出CHIP(集成电路芯片) 的TRACE要干净平顺 B、进出Connector 时要每一颗EMI零件顺序走过 C、Connector的零件区内走线,Placement净空(只出不进) 2、高速信号走线:泛指FSB、DDR、等信号 A、表层走线尽量短,绕等长时以内层为主。 B、走线需注意不可跨PLANE ,不可进入大电流的电感、MOS区及其它电路区块(MOAT) C、走高速线区块时,顺手把附近的杂线,POWER、GND VIA 引出 D、请看Guideline 处理走线(避免设置时的失误) 3、BGA走线注意事项: A、BGA走线一律往外走(如需内翻时请先告知),走线预留十字电源通道。BGA中以区块走线的方式,非其本身的信号不要进入。 B、当BGA的TRACE 在经过特殊信号处理,及BUS线处理等过程后整个BGA已完成2/3的走线时,可将剩余的所有TRACE引出BGA,以完成BGA区域处理。 C、BGA走线清完后,请CHECK 于GND PLANE 的BGA区,CHECK PLANE是否过于破碎、导通不足,请调整OK 4、CLK信号走线: A、CLK 信号必须用规定的层面和线宽走线、长度符合要求,走线时应少打VIA(一个网络信号一般不多于2个)、少换层,不能跨PLANE B、CLK信号输出先接Damping电阻(阻抗匹配),再接电容(滤除噪声),再由电容接出 C、CLK线要尽量远离板边(>300MIL),应避免在SLOT槽、BGA等重要组件中走线 D、CLK Generator下方要净空,下方通常每层会铺GND SHAPE,并打GND VIA, CLK Generator的GND PIN可以内引接到SHAPE上, 5、SHAPE 注意事项: A、板上大电流信号的SHAPE (例如:+VBAT、+V AC_IN、、、等),此为进入板内的主电源,线宽要足够大,请尽量保持SHAPE 宽度,如有其它信号在上面打VIA,注意VIA方向,不要使SHAPE 在VOID 后过于破碎,影响信号导通。 B、CHECK VCC PLAN时注意SHAPE被隔断或不足、VIA被隔开,及PIN造成两端SHAPE短路状况 6、线宽参考: A、所有电源组,线宽约20~40MIL ,所有*REF*信号、电流、电压FEEDBACK信号约 W=12~20MIL ,其它区域电源电路,控制信号约W=15~20MIL B、POWER区、AUDIO区电路未设线宽的信号约W=10~12MIL , C、AUDIO、CRT、USB、CLOCK、耗电量约W=40MIL ; CARD BUS、LAN、LVDS、IDE、CDROM耗电量约W =60~80MIL;若共享主线时,线宽加倍 7、包地线: 当TRACE有包GND时,要在GND TRACE上不等距加GND VIA,但此VIA 不可与其它GND信号共用 四、后置检查 1、重叠零件CHECK,零限高是否有元件摆入,结构是否有对准。(布局完成后CHECK) 2 板子MARK点,零件光学定位孔是否OK

layout 注意事项---减少EMC

layout 注意事项——减少EMC 数字电路的噪声与布线 模拟电路的噪声通常来自于电路板的外部,然而数字电路的噪声则往往由内部产生,因此如何降低内部噪声是数字电路板布线的首要考虑因素。 在 MCU为主的系统中最敏感的信号是时序、重置和中断线路,震荡器在开机时尤为敏感。千万不要将这些线路与高电流开关线路平行,如此易于被电磁交互耦合信号破坏。此效应容易破坏MCU经由中断码的执行,引起非预期的重置或中断。时序信号受到干扰,将造成失相(lose phase)使整个系统失去同步,由于MCU的执行是依据适当的时钟脉波,因此不要期望它们能在EMI的干扰下恢复正常操作。 震荡器或陶瓷共振时钟是一种RF电路,必须绕线以减少它的发射位准及敏感性。图15以一个震荡器或陶瓷共振器与DIP包装的例子来说明,尽量将震荡电路的配置靠近MCU,若是震荡器或陶瓷共振器的本体很长,就放在PCB之下并将包装接地。如果震荡器在PCB之外,就将MCU放在离PCB 连接器的附近,不然,就将MCU尽量摆近震荡器以缩短绕线距离。震荡线路的地线应该连接组件可能使用最短绕线的接地脚位,电源和接地脚应该直接绕线到PCB的电源部分。图16 说明PCB 挈b的?/FONT> I/O接地与I/O电缆线的解耦电容布线方式。 模拟电路的噪声与布线 低阶信号(low-level signal)容易受到数字信号的干扰;如果模拟和数字信号必须混杂,要确定彼此的线路相交成90度角,这将会降低交互耦合(cross coupling)的效应。 如果模拟电路的signal reference未与数字线路隔离的话,模拟-数字转换器的讯号会受到严重的干扰,因此不可将数字电源和接地直接输入模拟-数字转换器的signal reference线路。这些脚位应直接绕线自母板的电源端之参考电压,此电压参考脚位应用 l K奥姆的电阻和l.0 ?F电容来滤波。 3W法则 有些讯号,尤其是固定周期的频率讯号,带有强烈的高频成分。当它与其它信号线太靠近时,会将这些已达RF频率的能量传到其它的信号上,带来EMI的困扰。尤其若是被感染的信号线接往I/O 的连接头时,这个问题就更加严重。这个问题其实就是前一节所提的隔线干扰。对EMI而言,通常要求信号线中心对信号线中心的距离,维持3倍信号线宽度的距离,称为3W法则。3W法则可保持70%的电场不互相干扰。若要达到98%的电场不互相干扰,可使用10W的间距。 接地的方式: 一个电子设备的设计关键即在于具有强韧的与可靠的电源系统,而接地布局尤为其中关键。事实上,接地可视为所有好的PCB设计的基础。大部分的EMI问题皆可藉由良好的接地来解决。 良好的接地方式是最经济有效的方式。在PCB的设计上可使用二种接地方式。 但是接地方式的选择是看产品应用而定。 在应用多点接地,切不可混用单点接地,除非有(isolation)式是依功能区分之子系统。 讯号接地的种类有二: 1.单点接地 2.多点接地 单点接地: 单点接地又分为串接单点接地和并接单点接地。

MTKPCBlayout注意事项

MTKPCBlayout注意 事项

MTK PCB LAYOUT 注意事项 一零件布局 PCB 零件摆位对整体的性能影响比较大, 合理的布局是取决于整个PCB设计成功的前提。总体来说, 要遵循器件集中/隔离原则;实现同一种功能的电路相关部分要相对集中, 保持不同部分信号的回路的通畅和相对独立. TOP面

t 上图是一个典型的六层板placement, 主要从以下方面考虑: 1, 基带处理芯片及外部MEMORY 尽量靠近, 并采用屏蔽盖屏蔽, 从总线考虑, 保证BB 到flash(MCP)的走线最顺畅; 2, RF 同BB 相对隔开,RF 功放部分和Transceiver 部分要分开做屏蔽框 , 布局保证RF 走线尽量短, 而且不要有交叉; 大功率线( PA 输出和从开关到天线的连线) 优先级更高; BB fla F pm I/O ANT Blue Spea Spea

3, Digital同analogy隔开; 4, Audio同RF/ Digital隔开; 5,电源布局合理, 应优先考虑从电池连接器出来到PA的电源线最短, 有源器件的电容尽量靠近相应的管脚; 6, 从EMI/ESD方面考虑,FPC的EMI尽量靠近connector,ESD器件要就近摆放; 7, 各功能IC部分周围器件严格按照参考设计摆放, 晶振必须放在离芯片最近的地方, 但不要放在靠近板边的地方; 8, 屏蔽盖的焊接线的宽度视屏蔽盖厚度而定, 但至少25mil, 元器件距离屏蔽盖的焊接线距离至少12mil, 同时要考虑器件的高度是否超出屏蔽盖。 9, 升压电路, 音频电路、 FPC远离天线 10, 充电电路远离RF、 Audio以及其它敏感电路。 11, AUDIO部分滤波电路的输入输出级应该相互隔离, 不能有耦合 二走线规则, 首先给PCB作层定义: L1 主零件层 L2 singer trace L3 gnd L4 power L5 singer trace L6 零件层 走线时遵循以下原则: 1, 同样性质的线尽量压缩; 2, 不同性质的线之间尽量用GND+VIA隔开; 3, 保证信号回路的相对独立; 4, 保证地的完整性, 每个GND PIN需要可靠连接到主GND平面(L4);

LAYOUT注意事项

1.每天须中午时分回传工作档, 如有SW AP DSN,当天须将DSN回传, 回传之档案需分开 单个压缩,不能一起压缩. 2.对线走线须尽可能保持美观,换层处VIA水平或者垂直方向须对齐,不可有反向的走线 (见红圈).并须加一GND VIA.(如图:修改前/后) 3. 4.

5.接口部分USB信号不可从LAN CONN中间穿越, LAN信号须直接拉出,顺序不对则直接 拉出打VIA换层.(如图:修改前/后) 6. 7. 8.BOT层SMD零件PIN 边缘与DIP 零件PIN 边缘尽量隔开,120MIL 以上较好,80 MIL 以上次之, 而最少须60mil 以上.(如图)

9. 10.对于封装为SOT23_5的零件须留心,注意走线宽度. 当需要走粗线时,宽度尽量保持 20mil 以上. 11. 12.电源转换处各层所铺铜箔尽可能做到大小一样,不要一层很大,一层很小. 13.30mil 和30mil 以上的电源线贯孔要用PWRVIA30, 电源转换处贯孔用PWRVIA30,

VCORE部分电源转换贯孔用PWRVIA. 并且须注意VIA的整齐度. 14.晶震的GND不能与其它GND相连,包括Shape.(如图) 15. 16.CLK与USB间距须在50MIL以上.(如图:蓝色----CLK, 紫色----USB) 17. 18.工厂有规范:一般情况BGA实际大小往外扩大3MM 同层不能摆放贴片零件,(封装有多

加一个外框,可见.) 除非有特殊规定,否则一律要避免.(如图) 19. 20.一些高频信号(USB , LAN , SATA , VGA 等)走线如有经过其他高频信号(如CLK , 晶震) 的PIN或VIA(包括相互之间),间距也必须足够.(如图: 假设图中为一对LAN信号与两根CLK信号,则X mil 与Y mil 都须达到安全间距.) 21.

PCBLAYOUT安规设计注意事项

PCBLAYOUT安规设计注意事项 1

安规设计注意事项 1.零件选用 (1)在零件选用方面,要求掌握: a .安规零件有哪些?(见三.安规零件介绍) b.安规零件要求 安规零件的要求就是要取得安规机构的认证或是符合相关安规标准; c.安规零件额定值 任何零件均必须依MANUFACTURE规定的额定值使用; I 额定电压; II 额定电流; III 温度额定值; (2). 零件的温升限制 a. 一般电子零件: 依零件规格之额定温度值,决定其温度上限 b. 线圈类: 依其绝缘系统耐温决定 Class A ΔT≦75℃ Class E ΔT≦90℃ Class B ΔT≦95℃ Class F ΔT≦115℃ Class H ΔT≦140℃ c. 人造橡胶或PVC被覆之线材及电源线类: 有标示耐温值T者ΔT≦(T-25)℃ 2

无标示耐温值T者ΔT≦50℃ d. Bobbin类: 无一定值,但须做125℃球压测试; e. 端子类: ΔT≦60℃ f. 温升限值 I. 如果有规定待测物的耐温值(Tmax),则: ΔT≦Tmax-Tmra II. 如果有规定待测物的温升限值(ΔTmax),则: ΔT≦ΔTmax+25-Tmra 其中Tmra=制造商所规定的设备允许操作室温或是25℃ (3).使用耐然零件: a.PCB: V-1以上; b.FBT, CRT, YOKE :V-2以上; c.WIRING HARNESS:V-2以上; d.CORD ANONORAGE: HB以上; e.其它所有零件: V-2以上或HF-2以上; f.例外情形: 下述零件与电子零件(限会在失误状况下,因温度过高而引燃的电子零件)若相隔13mm以上,或是相互间以至少V-1等级之障碍物隔开,则其耐燃等级要求如下: I.小型的齿轮,凸轮,皮带,轴承及其它小零件,不须防火证明; II.空气载液的导管,粉状物容器及发泡塑料零件,防火等级为HB以 3

工程LAYOUT注意事项20091028

工程LAYOU注意事项 一、LAYOU步骤 1、先将结构图理解透彻。 2、按结构的要求进行布局。 3、设定要各类参数后进行布线。 4、布线完结进行综合检查。 二、布局方面 1、屏的显示区域要居中,屏的方向要正确。 2、屏、摄像头、连接排线的FPC插座前面5mm以内的区域不能放元件。 3、电池焊盘周围要留出足够的焊接空间,并且跟电池在同一层,放在容易焊接的地方。 4、屏的背光驱动或有辐射的电源部分如DC-DC,要尽量远离摄像头或FLASH、FM等非电源部分元件。 5、FM模块要尽量放近用做天线的耳机座。 6、FLASH要放在好焊接的地方,并且焊盘周围要留出足够的空间焊接。 7、卡座口前面严禁元件。 8、螺丝位要注意避空,如果外壳有螺丝打向板内,线路板对应螺丝口的位置留5×5mm的无铜区域。 9、严格按照结构图上的限高进行布局。结构限定的元件要按结构图上要求的层和位置摆放。 10、元件的摆放按走线最近的原则进行,同一功能部分的元件尽量放在一起。 三、布线方面 1、过孔要求:1.00mm以下板厚: 1.2~1.60mm板厚: 2、槽孔孔径不小于:0.55mm,长度不小于1.20mm。 3、外形锣槽宽度不小0.80mm。 4、安全间距设定 5、铜皮网格不小于:0.25x0.25mm 6、电源网络主线线宽不小于0.5mm,从小焊盘元件出线时线宽不小于无件的焊盘宽度。 7、地线网络主线线宽不小于0.5mm,从小焊盘元件出线时线宽不小于无件的焊盘宽度。 8、USB的D+ / D- 线宽不小于0.2mm,并且要包地线。 9、音频类走线(左右声道/麦克风)要包地线,左右声道平行走线时中间要加地线隔离。

MTK PCB layout 注意事项(精华)

MTK PCB LAYOUT 注意事项 一 零件布局 PCB 零件摆位对整体的性能影响比较大,合理的布局是取决于整个PCB 设计成功的前提。总体来说,要遵循器件集中/隔离原则;实现同一种功能的电路相关部分要相对集中, 保持不同部分信号的回路的通畅和相对独立. TOP 面 t 上图是一个典型的六层板placement ,主要从以下方面考虑: 1,基带处理芯片及外部MEMORY 尽量靠近,并采用屏蔽盖屏蔽,从总线考虑,保证BB 到flash(MCP)的走线最顺畅; 2,RF 同BB 相对隔开,RF 功放部分和Transceiver 部分要分开做屏蔽框 ,布局保证RF 走线尽量短,而且不要有交叉;大功率线(PA 输出和从开关到天线的连线)优先级更高; BB flash FM pmu I/O ANT Blue Tooth Speak Speak

3,Digital同analogy隔开; 4,Audio同RF/ Digital隔开; 5,电源布局合理,应优先考虑从电池连接器出来到PA的电源线最短,有源器件的电容尽量靠近相应的管脚; 6,从EMI/ESD方面考虑,FPC的EMI尽量靠近connector,ESD器件要就近摆放; 7,各功能IC部分周围器件严格按照参考设计摆放,晶振必须放在离芯片最近的地方,但不要放在靠近板边的地方; 8,屏蔽盖的焊接线的宽度视屏蔽盖厚度而定,但至少25mil,元器件距离屏蔽盖的焊接线距离至少12mil,同时要考虑器件的高度是否超出屏蔽盖。 9,升压电路,音频电路、FPC远离天线 10,充电电路远离RF、Audio以及其它敏感电路。 11,AUDIO部分滤波电路的输入输出级应该相互隔离,不能有耦合 二走线规则,首先给PCB作层定义: L1 主零件层 L2 singer trace L3 gnd L4 power L5 singer trace L6 零件层 走线时遵循以下原则: 1,同样性质的线尽量压缩; 2,不同性质的线之间尽量用GND+VIA隔开; 3,保证信号回路的相对独立; 4,保证地的完整性,每个GND PIN需要可靠连接到主GND平面(L4); 5,敏感线的包GND和隔离处理 下面对不同的功能块部分layout作简要介绍: 1, BB部分:总线尽量压缩,从BB先到Flash(SRAM).再到其他总线设备;32K时钟线尽量最短,周围要作包地保护,晶体器件层及其下层不得有其它信号线通过,并保证其局部有一块完整的GND通过; 2, RF Part ●可靠的接地,PA电流可靠的回流路径; ●充足的GND VIA,特别是PA和switchplexer下面; ●注意阻抗控制线,铺GND时用12mil clearance; ●避免PA的输入和输出之间,开关的输入和输出之间的耦合; ●Transceiver下面在表层不要有线; ●为减小寄生电容,挖GND处理:天线的PAD下面全部挖空,表层RF线和PAD下面,以L3为参 考GND; ●Vramp/AFC/IQ线/clk线避免被其他信号干扰或干扰别人; ; 三 PCB的抗ESD设计

MIPI FPC Layout注意事项

MIPI FPC Layout 注意事项 刘国桥 2015/03/19

前言 ?随着新的总线协议不断提高信号速率,如今的FPC设计人员需要充分理解高速布线的要求并控制走线的阻抗; 对于MIPI信号来说,FPC走线不再是简单的连接,而是传输线。 MIPI属于差分信号(Differential Signal),差分信号的优点在于更好的抗干扰性、更高的速率和更少的信号线。 关键词: 线对:指一组差分线。如CLK-和CLK+,D0-和D0+

差分阻抗控制 ?FPC走线的关键参数之一是其特性阻抗(即信号沿导线传送时电压与电流的比值)。其是衡量高速FPC设计的重要指标,高速信号走线的阻抗必须与信号所要求的阻抗保持一致。阻抗偏差过大或不一致会导致信号失真,造成不工作或不稳定。 ?MIPI差分线阻抗控制标准为:100欧姆,误差不可大于±10%。

FPC叠层分析 ?以下为FPC走线结构,在MIPI走线时MIPI信号线宽度W一般设置为0.07mm,MIPI线对之间的距离一般建议为2W,即0.14mm,当然根据实际走线情况可作调整,建议至少保证在0.1mm以上。

约束 FPC Layout ?MIPI信号线下方一定要有参考地,且需尽量保证参考地的连续性;最好是一整片的地层,如若做不到至少要保证MIPI信号线下方的参考地比MIPI信号线每边宽4W,参考 层会对MIPI信号线的阻抗有一定影响。

?MIPI信号线对要始终保持等长等距。等长是为了保证两个差分信号能同时到达接收端,以防其接收不到正确的数据; 等距对称是为了保证走线阻抗一致,减少反射,对称性不好会使信号失真,导致不稳定或无显。

[总结]线宽间距及layout知识

[总结]线宽、间距及Layout知识.txt 一、元器件封装编号: 编号原则:元器件类型+引脚距离(或引脚数)+元器件外形尺寸 二、单位: PCB中有两种单位,分别为英制(Imperial)和公制(Metric) 换算如下: 1米(m)=3.28英尺 1英尺=12英寸(inch) 1英寸=1000密尔(mil)=2.54cm 1mm=39.37mil≈40mil 1mil=0.0254mm(10mil=0.254mm) 1um=39.37微英寸(mil) 1盎司=35微米(um) 此单位表示铜箔的厚度 三、PCB布局: 1、设置板框尺寸(根据结构图)、安装孔、接插件等需定位器件,并不可移动(Lock),加尺寸标注。 2、设置印制板的禁止布线区、禁止布局区。 3、综合考虑PCB性能和加工的效率选择加工流程: 加工工艺的优选顺序为:元件面单面贴装——元件面贴、插混装——双面贴装——元件面贴插混装、焊接面贴装。 4、布局操作的基本原则: A. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核心元器件应当优先布局。 B. 参考原理框图,根据单板的主信号流向规律安排主要元器件。 C. 尽量满足以下要求:总的连线尽可能短,关键信号线最短; 高电压、大电流信号与小电流,低电压的弱信号完全分开; 模拟信号与数字信号分开; 高频信号与低频信号分开; 高频元器件的间隔要充分。 D. 相同结构电路部分,尽可能采用“对称式”标准布局; E. 按照均匀分布、重心平衡、版面美观的标准优化布局; G. 如有特殊布局要求,应双方沟通后确定。 5、同类型插装元器件在X或Y方向上应朝一个方向放置。同类型的有极性分立元件方向上保持一致,便于生产和检验。 6、发热元件应均匀分布,以利于单板和整机的散热,除温度检测元件以外的温度敏感器件应远离发热量大的元器件。 第 1 页

layout学习与注意事项

假设说一条金属3层的线出现了antenna。就是说连到gate上的金属3层的面积超过了范围。解决的办法就是将金属3层的面积缩小。保持最小线宽,缩短长度。将这条线截成两段,往高层(4,5,6...)跳。在工艺生产金属3层时,这两段是断开的,因为高层的金属还没做。这样连到gate上的金属3层的面积就变小了。但是如果往低层(1,2)跳,在生产金属3层时,这两段通过低层金属连接在一起,其中一段金属积累的电荷会向另一段传递,从而又积累到gate上。因此,往低层跳没解决问题。所以跳层只往上跳,产生antenna要有两个基本条件: 1,antenna报错的metal连接到了poly上。2,antenna报错的metal 面积比相对应poly 的面积大,超过了design rule. antenna的是制造metal连线的过程(印象中是etch这一步)中导致的metal电贺积聚,每次生产完这一层metal还会进行清洗,这一步会释放掉本层以及一下层所带电贺,以此类推。所以,这个只是制造过程中的一个阶段性的产物,能够在制造这一层的时候避免掉就OK. 比如Antenna现象是由于Metal 2比gate poly面积大太多倍,那么我在Metal 2靠近gate的地方切断这根Metal 2向上跳了两层用Metal 4再将其连接起来,这样在制造Metal 2的时候就只有一小段Metal 2是和gate poly连接的,其余部分呢只有到了Metal 4造好后才会连起来,那时候Metal 2上面的电贺早释放了,当然也就不会有影响了。 金属线是为了传输电流,因此主要需要从解决和减小它的(寄生)电阻、(寄生)电容方面下多做考虑。(寄生)电感一般忽略,高频电路除外。 这主要从两个方面分析解决: 1. 电路方面 A、如果所用金属线,主要是流过电流(如电流镜MOS管的漏极连线、功率MOS管的漏极等)。在这种情况下金属连线的寄生电阻越小越好,此时需要金属导线尽可能的宽,以减少寄生电阻,降低导线压降IR。 B、如果所用金属线,是用于高频信号,如clock等,金属连线不能太宽,否则寄生电容过大,影响频率。此时信号还应加shield信号线。 C、其他低频控制信号,如enable 、able等信号,这些信号通常接MOS管的栅极,流过的电流很小,这些金属连线宽窄(寄生电容、寄生电阻)不是很重要,不需要过多考虑。 2. 版图方面 在考虑金属线周围环境的前提下。 A、对于走大流的信号线,从电路方面越宽越好,但从版图方面很宽的金属线由于受到工艺、物理条件等的制约会受到限制。 过于宽的金属线,由于高温、应力等影响,会翘起变形甚至折断。所以很宽的金属线需要打slot,slot的尺寸因各个工艺厂的工艺不同而有区别。 另外,由于趋肤效应,电流走金属表面和边缘,金属线太宽也不好,这样金属的线上电流分布不均匀。 电流很大时应采取两种方式排布金属线: 更过同层金属线并联(类似很宽金属线打了slot); 不同金属线并联,过孔要尽可能多大,节省面积。 B、不同层金属导线的连接,要尽可能打更多的孔(contact),以减少寄生电阻。过孔尺寸和个数最少的情况因电路和工艺而定。 C、越靠近AA(有源区)的金属例如M0,尽量不要从上面经过MOS管、敏感电阻等器件。因为在金属线的工艺后期处理中(高温溅射、刻蚀、退火等)会影响这些器件的性能。尽可能换用更高层的金属线。

layout注意事项

基于BD9893的19寸INVERTER的layout注意事项 1.POWER GND 和Signal GND 要分隔。所谓的Signal GND是只要和IC的PIN相连接的零件的GND(包括变压器的二次侧)都称之为Signal GND;所谓的POWER GND 是指MOS及变压器一次侧的GND。两个GND只在电解电容处相接,不可中途连接,以避免干扰。切记勿使GND形成loop。 2.回授电阻(R10,R31,R19)及整流二极管(D2,D4,D5,D6)最好摆在变压器的一次侧(低压侧),切勿直接摆在灯管的CONNECTOR附近,因为CONNECTOR是高压区,易受干扰,SENSE CURRENT 的电阻最好摆在变压器的一次侧,因为此信号是CURRENT的形式,不适合跑太长的线,需转成电压的形式,以便进入IC。 3.IC周边的零件,距离IC越近越好。尤其是IC的PIN1,PIN2,PIN3,PIN4,PIN5,PIN8,PIN10的零件,线越短越好。因为PIN3,PIN4,PIN5是OP,OP的INPUT端是高阻抗,高阻抗的线如果太长,将形成天线效应,把杂讯耦合进OP,导致系统不稳定; 而PIN1,PIN2,PIN8,PIN10是IC的TIMMING PIN,线也是越短越好,避免时序被干扰。 4.所有IC周边零件的GND请直接拉至IC的PIN6,尤其是PIN8,PIN10的电容的GND 必须直接拉至IC的PIN6,不可透过VIA接至GND。 5.IC的BYPASS电容(C5)最好摆至IC旁边,并且必须直接拉线至IC的PIN16和PIN6,避免将BYPASS电容的线透过VIA连至IC,或先绕到其他地方再接至IC,这样将失去BYPASS的作用,最好的做法就是BYPASS电容的线直接接IC,此电容的GND先接至IC的PIN6后再下VIA到SOLDSIDE的铺铜。 6.所有回授零件尽量摆在变压器一次侧的地方,且回授线要跑SOLD SIDE靠近板边,避开变压器的正下方,变压器的二次侧仅可摆放高压电容(C4,C16)及输出端子(JP1,JP2),且变压器到输出端子的高压线越短越好,变压器底下是LAYOUT禁止区,变压器的二次侧绝对禁止跑线。 7.变压器底部通常会开槽,作散热用。高压侧的同一对走线之间(包括输出端子)通常也需开槽,以增加电气安全性。MOS底下的跑线越大片越好,可帮助散热。 8.注意留若干信号的测试Pad,分别是Is,Vs,Comp,Rt,Bct,SS和GND的信号要引出,以便在测试阶段量测信号。 bypass电容:旁路或者叫做滤波电容,主要是用于高频滤波,降低噪声的。在三极管电路中有一些电阻用来稳定直流工作点,但是对交流信号而言这个电阻的位置希望其阻抗越小越好,在电阻两端并一个电容。像电解电容比较合适于电源的旁路,稳定电源供电。单片陶瓷电容比较适合于高频电路的退偶,因为有比较低的等效串连电感。这些都是BYPASS电容的应用。 OP:运算放大器 0欧姆电阻的用途 A模拟地和数字地单点接地 只要是地,最终都要接到一起,然后入大地。如果不接在一起就是"浮地",存在压差,容易积累电荷,造成静电。地是参考0电位,所有电压都是参考地得出的,地的标准要一致,故各种地应短接在一起。人们认为大地能够吸收所有电荷,始终维持稳定,是最终的地参考点。虽然有些板子没有接大

相关主题
相关文档 最新文档