Altium 中导入ALLEGRO的brd文件
一步一步教你如何在Altium Designer中导入ALLEGRO的brd文件
[本文由 Hiber 发表在 https://www.doczj.com/doc/c98951220.html,/post.1766615.html]
课题组其他人都用ALLEGRO，我一个人死撑着用AD。共享设计时原理图还方便导入，PCB文件麻烦了，于是一直在找如何从AD中导入ALLEGRO的brd文件的方法，一直未果（曾经找了个CAMCAD Pro，号称可以，但不会用--呵呵，也可能是不可以）。
AD不支持导入ALLEGRO的brd文件，orcad的layout的max文件倒是支持，可是同为cadence的产品，居然layout不能导入brd。我算是一个准超级AD fans，经过自己的摸索，找到一些实现的曲线实现方法。我用Altium Designer 6.6，下面以6.6为例讲讲如何将ALLEGRO的brd板子导入Protel (DXP)中。
基本思想是用CAM文件，具体步骤：
1、从ALLEGRO PCB Editor中导出Gerber文件和IPC网表文件（不要IPC网表也可以，不过那样导入的PCB网络名是AD随机命名的）。也可以导出ODB++文件（可能还是需要IPC网表），我觉得这个比Gerber 方便。ALLEGRO需要安装第三方软件才能输出ODB++，这个在导出时会提示下载的（软件是free的）。
2、在AD中新建一个CAM文件。
3、通过AD的File/Import导入ALLEGRO输出的Gerber/ODB++，（可选）通过File/Import/Net List导入IPC网表。
4、使用Tool/Netlist/Extract提取导入的Gerber/ODB++的网络（将相连的Track视为同一网络，网络名随机生成）。
5、（可选）通过File Import/NetList导入IPC网表。如果3中已导入，忽略本步。
6、通过Tool/NetList/Campare将Extrat的网表和IPC网表进行比较，从而将网络（大部分）命名为ALLEGRO 中原来的网络名。
7、通过File/Export/Export to PCB，将CAM文件导出到PCB。至此基本完成了导入功能，但是所有的元件已经分解成了Pad，overlay上的Designator也已经不再是Text型。
8、元件的“恢复”：选中一个元件的所有primitive，将其作为一个Union，然后使用准备好的封装进行替换。这个可能比较费时了:-)其实也可以不准备封装，直接选中一个元件的所有primitive，复制到PCB library的新建空元件中，就制成了一个和原来一样的封装了。
9、也可以这样恢复元件：建一个不包括任务元素的PCB封装，放置到要恢复的元件附近，然后将元件的primitive加入到这个元件中（右键菜单中找）。
总结：通过1-7步可以完成在Altium Designer中打开ALLEGRO的brd文件，也可以用来提取ALLEGRO 的封装（不过AD画封装已经够容易了，估计不会有人需要这么做吧），通过手动元件恢复，可以重建原brd文件。
P.S.：1、如果AD支持通过选定内容创建元件就好了，哪位写一个插件（Altium Designer的脚本支持还是够好的，肯定可以做到）。
2、其实可以通过这种方式从Gerber和ODB++等CAM文件中Reverse Engine出PCB来。
3、抛砖引玉，哪位有更好的方法请告诉我!
点击此处下载ourdev_335863.rar(文件大小:3.23M)(原文件名:c2_dsp_b.rar)
从PROTEL到ALLEGRO的过渡！
Protel SCH/PCB到Cadence的数据转换
随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。在长期实际的基础上，结合现有工具的特点，提供一种将Protel 原理图、PCB转化到Cadence平台上的方法。
1．使用的工具a) Protel DXP SP2 b) Cadence Design Systems, Inc. Capture CIS c) Cad ence Design Systems, Inc. Orcad Layout d) Cadence Design Systems, Inc. Layout2allegr o(可到ftp个人临时区lwh中下载) e) Cadence Design Systems, Inc. Allegro f) Cadence De sign Systems, Inc. Specctra
2．Protel 原理图到Cadence Design Systems, Inc. Capture CIS 在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。这里，我们仅提出几点通过实践总结出来的注意事项。
1) Protel DXP在输出Capture DSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。
2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。
3) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。
4) 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。
3．Protel 封装库的转化长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用O rcad Layout，和免费的Cadence工具Layout2allegro来完成这项工作。
1) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCI I的格式输出出来；2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；3) 使用La yout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；4) 接下来，我们使用Al legro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
4．Protel PCB到Allegro的转化有了前面两步的基础，我们就可以进行Protel PCB到Allegro 的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB 的布局和布线。
1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点；2) 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为All egro的Placement文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：4) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomla yer，而在Allegro中这两层曾称为TOP和BOTTOM；5) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息，可以使用sessi on, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Al legro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。Protel到Allegro转化的方法
当今IT产业的发展日新月异，对硬件设备的要求也越来越高，硬件设计师们面临如何设计高速高密度PCB的难题。常言道，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的P CB设计工具，进而选择Cadence等公司提供的高性能PCB EDA软件的原因。但是这种变革必然会带来这样或那样的问题。由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将手头的Protel设计移植到Cad ence PCB设计软件中的问题。在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT的强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真，设置线网的布线拓扑结构等工作。对于第
一种情况，要做的转化工作比较简单，可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况，要做的工作相对复杂一些，下面将这种转化的方法作一简单的介绍。Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件，而Allegr o可以读入合乎其要求的第三方网表，Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求，这样就可以将Protel文件注入Allegro。这里有两点请读者注意。首先，Allegro 第三方网表在$PACKAGE段不允许有“．”；其次，在Protel中，我们用BasName[0:N]的形式表示总线，用BasName[x]表示总线中的一根信号，Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX，读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。
Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件，它的格式如下：Package: package type Class: classtype Pincount: total pinnumber Pinused: ...
其中常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了器件的封装，但Alle gro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型，以便信噪分折，Cadence将器件分为IC,IO，DISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件，Device.txt文件中包含有这三项就足够了。有了第三方网表和设备描述文件，我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中，接下来，设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。如果已经在Protel作了PCB布局的工作，Allegro的script功能可以将Protcl 中的布局在Allegro中重现出来。在Protel中，设计师可以输出一个Place & Pick文件，这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息，可以通过这个文件很方便的生成一个Allegro的script文件，在Allegro中执行这个script就能够重现Protel中的布局了，下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码，笔者使用这段代码，仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。FILE *f p1, *fp2; ::AfxMessageBox("hello"); fp1=fopen("pick.txt", "rt"); if (fp1==NULL) ::AfxMess ageBox("Can not open the file!!!"); fp2=fopen("place.txt","wt"); if (fp2==NULL) ::AfxMess ageBox("Can not create the file!!!"); char refdes[5], Pattern[5]; float midx,midy,refx,refy, padx,pady,rotation; char tb[1]; char tmp='"'; fprintf(fp2,"%s\n", "# Allegro script"); fprint f(fp2,"%s\n", "version 13.6"); fprintf(fp2,"%s\n", "place refdes"); while (!feof(fp1)) { fsca nf(fp1,"%s", refdes); fscanf(fp1,"%s", Pattern); fscanf(fp1,"%f", &midx); fscanf(fp1,"%f", &midy); fscanf(fp1,"%f", &refx); fscanf(fp1,"%f", &refy); fscanf(fp1,"%f", &padx); fscanf(f p1,"%f", &pady); fscanf(fp1,"%s", tb); fscanf(fp1,"%f", &rotation); fprintf(fp2, "fillin % c%s%c \n",tmp,refdes,tmp); if (rotation!=0) { fprintf(fp2, "rotate\n"); fprintf(fp2, "iangle %f\n", rotation); }; char yy=tb[0]; if (yy!='T') fprintf(fp2, "pop mirror\n"); fprintf(fp2, " pick %f %f \n", padx,pady); fprintf(fp2, "next \n"); }; fprintf(fp2, "done"); fclose(fp1); f close(fp2); 以上简单介绍了Protel到Allegro转化的方法，希望能对读者的设计工作有所帮助。
Protel99软件PCB图库向PWS图库的转换方法
1) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB
2.8 ASCII的格式输出出来；
2) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；
3) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；
4) 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
4．Protel PCB到Allegro的转化
有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线。
1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点；
2) 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。
3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：
4) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP 和BOTTOM；
5) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。在allegro中定义过孔从Specctra中输出布线信息，可以使用session, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB到Allegro BRD的转化工作。
Protel到Allegro转化的方法
当今IT产业的发展日新月异，对硬件设备的要求也越来越高，硬件设计师们面临如何设计高速高密度PCB的难题。常言道，工欲善其事，必先利其器，这也是越来越多的设计师放弃低端的PCB设计工具，进而选择Cadence等公司提供的高性能PCB EDA软件的原因。
但是这种变革必然会带来这样或那样的问题。由于接触和使用较早等原因，国内的Protel用户为数众多，他们在选择Cadence高速PCB解决方案的同时，都面临着如何将
手头的Protel设计移植到Cadence PCB设计软件中的问题。
在这个过程当中碰到的问题大致可分为两种：一是设计不很复杂，设计师只想借助Cadence CCT的强大自动布线功能完成布线工作；二是设计复杂，设计师需要借助信噪分析工具来对设计进行信噪仿真，设置线网的布线拓扑结构等工作。
对于第一种情况，要做的转化工作比较简单，可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况，要做的工作相对复杂一些，下面将这种转化的方法作一简单的介绍。
Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件，而Allegro
可以读入合乎其要求的第三方网表，Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求，这样就可以将Protel文件注入Allegro。
这里有两点请读者注意。首先，Allegro第三方网表在$PACKAGE段不允许有“．”；其次，在Protel中，我们用BasName[0:N]的形式表示总线，用BasName[x]表示总线中的一根信号，Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX，读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。
Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件，它的格式如下：
Package: package type
Class: classtype
Pincount: total pinnumber
Pinused: ...
其中常用的是PACKAGE，CLASS，PINCOUNT这几项。PACKAGE描述了器件的封装，但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS 确定器件的类型，以便信噪分折，Cadence将器件分为IC,IO，DISCRETE三类。PINCOUNT
说明器件的管脚数目。对于大多数器件，Device.txt文件中包含有这三项就足够了。
有了第三方网表和设备描述文件，我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中，接下来，设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。
如果已经在Protel作了PCB布局的工作，Allegro的script功能可以将Protcl 中的布局在Allegro中重现出来。在Protel中，设计师可以输出一个Place & Pick文件，这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息，可以通过这个文件很方便的生成一个Allegro的script文件，在Allegro中执行这个script就能够重
现Protel中的布局了，下面给出了完成Place & Pick文件到Allegro Script文件转化的C++代码，笔者使用这段代码，仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。
FILE *fp1, *fp2;
::AfxMessageBox("hello");
fp1=fopen("pick.txt", "rt");
if (fp1==NULL) ::AfxMessageBox("Can not open the file!!!");
fp2=fopen("place.txt","wt");
if (fp2==NULL) ::AfxMessageBox("Can not create the file!!!");
char refdes[5], Pattern[5];
float midx,midy,refx,refy,padx,pady,rotation;
char tb[1];
char tmp='"';
fprintf(fp2,"%s\n", "# Allegro script");
fprintf(fp2,"%s\n", "version 13.6");
fprintf(fp2,"%s\n", "place refdes");
while (!feof(fp1)) {
fscanf(fp1,"%s", refdes);
fscanf(fp1,"%s", Pattern);
fscanf(fp1,"%f", &midx);
fscanf(fp1,"%f", &midy);
fscanf(fp1,"%f", &refx);
fscanf(fp1,"%f", &refy);
fscanf(fp1,"%f", &padx);
fscanf(fp1,"%f", &pady);
fscanf(fp1,"%s", tb);
fscanf(fp1,"%f", &rotation);
fprintf(fp2, "fillin %c%s%c \n",tmp,refdes,tmp);
if (rotation!=0) {
fprintf(fp2, "rotate\n");
fprintf(fp2, "iangle %f\n", rotation);
};
char yy=tb[0];
if (yy!='T') fprintf(fp2, "pop mirror\n");
fprintf(fp2, "pick %f %f \n", padx,pady);
fprintf(fp2, "next \n");
};
fprintf(fp2, "done");
fclose(fp1);
fclose(fp2);
以上简单介绍了Protel到Allegro转化的方法，希望能对读者的设计工作有所帮助。
Protel 原理图/PCB到Cadence的数据转换
随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。
在长期实际的基础上，结合现有工具的特点，提供一种将Protel原理图、PCB转化到Cadence 平台上的方法。
1．使用的工具
a) Protel DXP SP4
b) Cadence Design Systems, Inc. Capture CIS
c) Cadence Design Systems, Inc. Orcad Layout
d) Cadence Design Systems, Inc. Layout2allegro
e) Cadence Design Systems, Inc. Allegro
f) Cadence Design Systems, Inc. Specctra
2．Protel 原理图到Cadence Design Systems, Inc. Capture CIS
在Protel原理图的转化上我们可以利用Protel DXP SP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到Capture CIS中。
这里，我们仅提出几点通过实践总结出来的注意事项。
1) Protel DXP在输出Capture DSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCB Footprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与Protel PCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。
2) 一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。
3) 在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。
4) 对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。
基本上注意到上述几点，借助Protel DXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。3．Protel 封装库的转化
长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当
设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用Orcad Layout，和免费的Cadence工具Layout2allegro来完成这项工作。
a) 在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用Protel PCB 2.8 ASCII的格式输出出来；
b) 使用Orcad Layout导入这个Protel PCB 2.8 ASCII文件；
c) 使用Layout2allegro将生成的Layout MAX文件转化为Allegro的BRD文件；
d) 接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel 封装库到Allegro转化。
4．Protel PCB到Allegro的转化
有了前面两步的基础，我们就可以进行Protel PCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现Protel PCB的布局和布线。
1) 将第二步Capture生成的Allegro格式的网表传递到Allegro BRD中，作为我们重现工作的起点；
2) 首先，我们要重现器件布局。在Protel中输出Place & Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement 文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。
3) 布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的Specctra DSN文件。对于这个DSN文件我们要注意以下2点：
a) Protel中的层命名与Allegro中有所区别，要注意使用文本编辑器作适当的修改，例如Protel中顶层底层分别为Toplayer和Bottomlayer，而在Allegro中这两层曾称为TOP和BOTTOM；
b) 注意在Specctra中查看过孔的定义，并添加到Allegro的规则中。
在allegro中定义过孔
从Specctra中输出布线信息，可以使用session, wires, 和route文件，建议使用route文件，然后将布线信息导入到我们以及重现布局的Allegro PCB中，就完成了我们从Protel PCB 到Allegro BRD的转化工作
Allegro 如何导入网表 一．首先要保证原理图Design rule check 没有问题。 二．从原理图中导出Netlist 。 原理图中Tools->Create Netlist 或者直接点击快捷键 ；出来如下图所示选择框，选择网表放 置的文件夹，点击确定。 导出完成后会生成Netlist 文件（共三个文件）。 注意：导出网表时有时候会提示有error ，如果有error 则无法生成网表，需要按提示将error 解决，然后重新导出。 三．从PCB 中导入Netlist 。 1．打开allegro 新建一个.brd 文件。 2．绘制PCB 边框。 选择菜单项Add->Line 。Options 窗口设置如下图所示，Line width(线宽)选择0.15mm 。
然后在工作区域内画出一个PCB边框的区域。 3．设置library路径。 选择Setup->User Preferences，弹出User Preferences Editor 对话框，点击 Paths 前面的‘+’号展开来，再点击Library，需要设置其中三个参数，将封装库添加到目录下，如下图所示。
4．导入网络表。 选择菜单File->Import->Logic，如下图所示。Import dirctionary选择网表放置的文件夹。 点击Import Candence，开始导入。 5．放置元器件。 点击Place->Quickplace菜单，弹出Quickplace对话框，如下图所示。
点击Place 按钮后，元件自动的摆放出来，单击OK 按钮就可以关闭对话框。完成后如下图所示。
allegro中很方便导入导 dxf格式的CAD图纸，在设计过程中，有些客户希望导 带钻孔的cad图纸，进行结构和孔尺 的 。在allegro中的操作如 a.修改钻孔参数，操作如图所示 b.点 drill customization...后，会弹 一个窗口，在其中修改相 应的参数， 窗口如 图 第一 点 auto generator symbols，会发现symbol size X和symbol size Y中的参数会变成和左侧size X中的参数一致，同时symbol figure 也会发生变化
第二 修改symbol figure中的钻孔形状 左侧type 一致 第 清除symbol character中的 符 第四 点 merge，合并其中的一些孔 可能有些单板中 在需要合并的孔 第五 点 ok退 ，完成参数的设置 设置好参数的参数如 图 c.DXF文件导 设置 和 常导 的操作方法一 ，打开想要导 的图层，一定要把manufacturing/nclegend-1-xx 一层打开，因为 才设置的参数都体现在 一层面， xx 应板子的层数，如八层板， 为...-1-8 ,操作如图 注 如果 想显示via的孔，可以在钻孔参数设置时，在symbol figure 列中将其type选择为null d. 于直接导 的dxf文件，钻孔的尺 在AUTOCAD中无法直接进行标 注， 时将 面导 的文件导入到allegro中，然后再导 DXF文件， 时的dxf文件在cad中就可以进行尺 标注了。 特 附 效果图如 其中内圆就是钻孔，在autocad中可以进行标注。
在allegro中，也可以通过skill来实现钻孔的导 ，在没有skill的情况 ， 种方法 是很 错的。 Edited by Kevin 2013/11/29
如何将dxf导入Allegro Allegro可以导入AutoCAD产生的DXF文件（支持DXF R10-R14版本）。同时Allegro也可以将设计文件 导出为DXF文件，供其他CAD工具使用。 该DXF 文件可以包含过孔、焊盘、封装符号以及图形数据等等。也就是说，你可以把经过AutoCAD定位后的文件调入Allegro进行布局；也可以把公司的标志做成DXF文件，放到你的PCB板上；还可以把All egro或其他PCB工具完成的设计放到AutoCAD进行修改然后导入Allegro等等。 下图是DXF导入Allegro的一般过程： 在导入DXF文件前，需要先完成以下准备工作： 1、准备DXF文件： ○如果DXF设计文件中包含填充过的矩形，应先在AutoCAD中使用SOLID命令进行定义； ○如果DXF设计文件中包含详细的Via和Symbol信息，应先使用ATTDEF命令定义ATTDEF Tag1和Ta g2的值，如下图。
2、如果DXF设计文件中包含Block的话，应建立一个symbol和via的转换文件(symbol and via conversi on file)。通过这个文件使Allegro可以识别DXF文件中的block到底是板外形、零件封装还是制图框等，并进行对应。该文件可以使用任何文本编辑器进行编辑。
3、层转换文件(layer conversion file)，用来将Allegro及DXF文件中的层进行对应。下面是Allegro和DX F文件中图形元素的对照： 下面是一个layer conversion file的例子：
完成上面的数据准备以后，你就可以把一个DXF设计文件导入到Allegro里面来了。当然，如果你的DXF文件仅仅是些符号定位信息，那么操作步骤将会很简单了。 命令：File>Import>DXF
orcad 导出网表到allegro的方法 注意事项： 一.Capture原理图的准备工作 1。Part的Pin的定义 为了能顺利产生网络表，必须对Part Pin的Name、Number和Type都要定义好，并且同一Part的Name和Number是不能重复的，只有当Pin Type为Power时Pin Name才允许相同注意：如果一个零件的Power Pin有好几种Pin Name，而不同的Pin Name的Pin要接相同的Net，如：Pin name为VDD但需要接到VCC,而且Pin name为VSS也要接到VCC，此时就必须对Capture里的零件Part做一些设定 2。Part的PCB Footprint的定义 在Edit-Properties中设定PCB Footprint 当然先的做好封装库,你可以把它们放在./symbols下，最好建立自己的库目录。 3。不同Part的Device设定必须不同 在DEVICE栏设定值，不同Part的值不能相同，或者干脆不命名生成网表时CAPTURE会自动命名，使用他的封装，参数，还有其他的属性给他联合命名即类似 如:“CAP NP_0805_0.1U”这就是自动命名的结果 4。NC Pin 定义 有的时候工程师在建Capture零件的时候会把没有连接Net的Pin省略，而这些Pin在Layout 实际零件上是有的，针对这种情况需要对Capture里的零件Part做一下设定： 在Capture中双击Part进入Edit Properties新增一项NC Property Property的Name需大写NC 在Value输入零件的NC Pin 5。有些字符在导入网络表时是不允许的, 例如: … ！
EDA工程师在PCB设计过程中，往往需要与结构工程师打交道，结构图纸即DXF文件就是结构工程师与EDA工程师沟通的媒介。本文针对Allegro导入DXF文件的详细过程做详细说明，本人看到网上大部分相关文章写得都比较糟糕，所以撰写本文以便更好地帮助读者解决问题。 1. 据我所知，国内大部分结构工程师会默认给出DWG格式的文件，这种文件在Allegro 中是不支持的，EDA工程师可要求结构工程师给出DXF格式的文件。如果EDA工程师不想麻烦结构工程师，那么也可以自己下载合适的软件将DWG格式转为DXF格式。下图是打开的DXF文件。 2. 将DXF文件导入Allegro之前，务必要做一个准备工作：将DXF文件与PCB设置为同样的单位。在我的工作经历中，结构工程师给出的DXF/DWG文件都是mm单位的，为了后续的导入过程顺利进行，强烈建议将DXF与PCB设置为相同的单位。EDA工程师采用的通常是mil单位，建议EDA工程师首先将单位更改为mm。 3. 在Allegro中点击Setup—>Design Parameters，并在弹出的Design Paramters Editor 对话框中，点击Design标签，将User Units更改为Milimeter，最后点击OK确认。过程如下图。
4. 点击File—>Import–>DXF，如下图。
5. 找到欲导入的DXF文件。
6. 此时需要注意，有一个非常重要的操作，就是勾选Incremental addtion，即在原有基础上新增。我看到网上有很多网友碰到这样的问题：导入DXF之后，PCB中原有的所有内容都消失了，就是因为没有勾选Incremental addtion。正确的方式如下图。 7. 点击Lib…图标，将配置文件保存在合适的目录下，其实默认不做调整也是OK的。比较重要的操作是点击Edit/View layers…图标，选择需要导入的层。
在进行中等以上规模电路设计的时候，一般都是专人负责原理图原理图，专人负责layout，orCAD因为他的输出网表种类相当丰富，操作方便深受原理设计人员青睐，orCAD可以输出目前市面上大部分PCB 设计软件的网表，包括protel、AltiumDesigner、PADS、Alegrro等等，下面介绍一下两者交互设计时候网表导入和更新问题。 1、生成网表。 首先在rocad中选中要生成网表的原理图文件夹，之后执行Tool/Creat Netlist命令，之后弹出下面的对话框： 在other页面中Formatter中选择orPadspc.dll,之后点击确定，便会生成PDAS所使用.asc格式的网表，如下图所示： 2、导入网表。 新建一个PADS PCB文件，在此假设名字为Demo.pcb.如下图所示：
新建文件之后，首先要有自己的PCB封装库，并且设置好自己的PCB封装库路径，设置PCB封装库路径发方法如下： 工具/选项之后弹出来如下界面： 点击右侧的库列表文件夹，如下图所示，之后选择自己的PCB封装库所在位置： 这样自己的封装库路径设置完成了。之后可以在PADS layout软件中导入网表了。 打开刚才创建的Demo.pcb文件，执行"文件/导入"命令，打开刚才用orcad生成的.asc文件。之后会弹出一个检验文本，提示所有的错误和警告，如下图所示：
之后还会弹出一个警告对话框，可以忽略之。 之后所有的原件就导入进来了，如下图所示，此时元件是堆放在一起的： 执行命令：“工具/分散元器件”，之后元器件被分散开来，如下图所示： 这样，就完成了PCB的导入，之后可以进行布线工作。 3、更新原理图中修改的网表。 在PCB布线的时候可能会修改原理图中的部分器件或者连线，这时候就要进行网表更新。步骤如下： a、更改好原理图之后，重新生成网表，然后新建一个空的PCB文件，给这个pcb文件起一个名字（名字随便起），这里就叫做temp.pcb. b、打开temp.pcb文件，执行"文件/导入"命令，导入新生成的.asc网表,之后关闭temp.pcb。 c、打开原来需要修改的Demo.pcb文件，执行“工具/对比ECO”命令，弹出如下所示的对话框：
Allegro绘制PCB流程 单位换算 1mil=0.0254mm 1mm=39.3701mil 默认情况下我们更倾向于使用mil单位绘制PCB板。 1新建工程，File-->New... -->[Project Directory]显示工程路径 -->[Drawing Name]工程名称，Browse...可选择工程路径 -->[Drawing Type]工程类型，绘制PCB板选择Board，封装选择Packagesymbol 2设置画布参数，Setup-->Design Parameters... -->[Design] 单位为Mils，Size为other，2位精度， Width与Height分别代表画布的宽高 LeftX与LowerY代表原点位置坐标 点击Apply使修改生效 -->[Display]
勾选Gridon,打开SetupGrids... 将Non-Etch和AllEtch中的所有Spacing设为1mil=0.0254mm 3设置库路径，Setup-->User Preference... 将所有绘制好的元件封装复制到同一目录下，方便设置库目录， -->[Paths] -->[Library]指定modulepathpadpath parampath psmpath到封装所在目录 4绘制板框，Add-->Line Class:SubClass=Board Geometry:Outline 5倒角，Manufacture-->Dimimension/Draft-->fillet 倒角半径（Radius）参考：100mmx100mm板倒角100mil~200mil 分别点击倒角的两条边完成倒角 6设置允许布线区，Setup-->Areas-->RouteKeepin Class:SubClass=Route Keepin:All 一般情况，RouteKeepin距离板框0.2mm(8mil)~0.5mm(20mil) 方法2：使用Z-Copy命令，Edit-Z-Copy
解决DXF文件导入到POWER PCB内尺寸不对问题 Auto Cad文档转成DXF文件导入到POWER PCB使用时，会出现尺寸对不上的问题，一般可有以下二种方法可以解决此问题： 一、修改AUTO CAD文件： 1、打开Auto Cad文档； 2、删除不需要部份； 3、输入无模指令“X”并按空格把图形打散； 4、选取要保留部份的文件； 5、按空格确定； 6、选取中图档，在图层特性管理器中选择0和Bylayer，并把Bylayer设为 实线；见下图： 7、在菜单栏内点“文件-绘图实用程序-清理”：
8、在弹出窗口内点“全部清理”后关闭 窗口，
9、在菜单内选择“绘图-块-创建” 10、弹出窗口； 11、选中图档，并把原点设为0，0；
12、选中图档，键入无模指令“W”+空格，弹出窗口：（注意单位喔） 13、关闭文档，并打开新的块文档， 14、把此文档另存为一个扩展名为DXF的文档； 15、打开POWER PCB,选择“Import”导入此DXF文件即可开始使用罗：
二、这种方法最简单，将DXF原文档放大39.37倍再导到POWERPCB 中去即可： 1、用AUTO CAD打开DXF文档； 2、选中需要导出的文件； 3、输入“SC+空格”指令； 4、根据提示指定基点； 5、输入“39.37+回车”； 6、此时你的文件即放大了39.37倍； 7、以DXF格式存档； 8、导入到POWERPCB中，将Mils修改为Metric即可； 9、使用Dimensioning Toolbar工具测量一下图档的尺寸，呵呵，就是原来在AUTO CAD时的尺寸啦。 ************************************************************更多使用中的问题，大家共同讨论！ ************************************************************ 资料整理：小米奇 电子邮箱：sunny3278@https://www.doczj.com/doc/c98951220.html, MSN: sunny3278@https://www.doczj.com/doc/c98951220.html,
Allegro导入DXF的方法 1.国内大部分结构工程师会默认给出DWG格式的文件，这种文件在Allegro中是不支持的，EDA 工程师可要求结构工程师给出DXF格式的文件。如果EDA工程师不想麻烦结构工程师，那么也可以自己下载合适的软件将DWG格式转为DXF格式。下图是打开的DXF文件。 2.将DXF文件导入Allegro之前，务必要做一个准备工作：将DXF文件与PCB设置为同样的单位。在我的工作经历中，结构工程师给出的DXF/DWG文件都是mm单位的，为了后续的导入过程顺利进行，强烈建议将DXF与PCB设置为相同的单位。EDA工程师采用的通常是mil单位，建议EDA 工程师首先将单位更改为mm。 3.在Allegro中点击Setup—>Design Parameters，并在弹出的Design Paramters Editor对话框中，点击Design标签，将User Units更改为Milimeter，最后点击OK确认。过程如下图。
4.点击File—>Import–>DXF，如下图。
5.找到欲导入的DXF文件。
6.此时需要注意，有一个非常重要的操作，就是勾选Incremental addtion，即在原有基础上新增。我看到网上有很多网友碰到这样的问题：导入DXF之后，PCB中原有的所有内容都消失了，就是因为没有勾选Incremental addtion。正确的方式如下图。 7.点击Lib…图标，将配置文件保存在合适的目录下，其实默认不做调整也是OK的。比较重要的操作是点击Edit/View layers…图标，选择需要导入的层。
Allegro16.3 Subdrawing 如何导入Allegro15.5 主要介绍allegro16.3通过subdrawing 功能实现16.3走的线导入到15.5，实现不同版本之间的粘贴与复制，不同版本之间可以通过subdrawing 功能实现多人合作，进而提高工作效率 描述： 现在Allegro软件有很多版本，比如：15.5 15.7 16.2 16.3等等，这些版本之间是高版本可以打开低版本设计的图纸，而低版本却无法打开高版本的档案，例如，16.3可以打开15.5,15.5却打不开16.3，有时候我们需要将高版本的走线复制粘贴到低版本上，subdrawing功能无法实现复制粘贴，既然有想把高版本的走线复制粘贴到低版本上的需要，那我们就肯定要想办法实现这个目的 1 案例分析 将16.3版本的pcb直接导出subdrawing
然后按下回车键，会出现以下截图 此时产生了一个standard.clp的文档， 然后将standard.clp直接导入15.5打开的pcb中，会出现以下截图对话框
此截图说明我们导入subdrawing 失败。，没能实现16.3的走线通过allegro自带的subdrawing功能导入到15.5中去 2 解决过程 通过上网查资料和实际操作发现，16.3通过subdrawing产生的standard.clp文件和15.5通过subdrawing产生的standard.clp是有区别的，所以出现了刚才我们导入不成功的问题。那么我们下面分别用记事本格式打开16.3产生standard.clp和15.5产生的standard.clp，来比较下区别在哪里. 16.3格式的subdrawing：
Allegro中网络表的导入以及回编到Capture中的一些注意事项 前言： 网络表（Netlist）是沟通电路原理图和Layout实际板子的桥梁。 网络表包含的内容有零件Pin的连接线关系以及零件的包装等基本信息，Cadence提供的Capture到Allegro新的网络表的转发除了可以把一基本信息带 到PCB Layout中，还可以把一些layout时用到的设定、约束通过网络表带到Allegro中，使工程师在设计电路时就可以大致了解PCB板子上的布线情况，从而也节省了Layout工程师的时间，提高了工作效率！例如：电子工程师可以在原理图中把一些Power线设定好最小线宽，这样用新转法时就可以直接把设定带入Allegro，可以防止Layout工程师疏忽忘了设定走线没有达到要求。 相反把PCB上的信息反馈到原理图中，这过程一般称为回编（Backannotation），以保证实物PCB与原理图同步。例如：Layout工程师会对PCB上的零件作swap，rename等动作，为了保持PCB与原理图的统一必须把PCB中更改的内容回编到原理图中。 用Capture设计的原理图转入Allegro中有两种方式： 第一种，第三方软件导入netlist的方式 第二种，针对Cadence产品的直接导入方式，也称为新转法 下面内容将会对这两种方式的特定和操作做相应介绍。 第一种，第三方软件导入netlist的方式
优点：在Capture中定义可以相对简单， 缺点：导入网络表和回编原理图都相对复杂，导入时需要Device file，回编时需要提供.swp file 主要特点： 这种方式是Capture 9.2以前的版本产生网络表导入Allegro的唯一方法，就是通过Capture Create Netlist的Other方式，格式选Allegro.dll就可以了，现在很多公司还常使用这种方式。注意，在9.2以后的Capture中已经取消了这种转法，不过用户可以在9.2以前的版本中将allegro.dll复制到9.2以后的版本，放置路径预设C：\Cadence\PSD14.1\Capture\Netforms ，就可以使用这种转法了。 这种方式的主要优点：在Capture中原理图的整理相对简单，主要缺点：导入网络表和回编原理图都相对复杂，导入时需要Device file，回编时需要手动提供.swp file 产生和导入网络表操作步骤： 1. 在Capture中Create netlist 选择Other方式出现下图窗体：
Cadence Allegro导出dxf格式CAD文件 （软件版Cadence ） Cadence Allegro导出dxf格式CAD文件，表层和底层可以导出dxf文件，中间层只能到处pdf文件，表层和底层导出dxf文件要注意三点，第一Options 对话框中Active Class and Subclass下面第一个下拉菜单选择Ref Des选项，第二个下拉菜单选择Silkscreen-TOP并且关闭它的显示，第二Visibility对话框中的Views选择Film：SILKTOP。第三关闭其他所有层的显示只打开TOP层的Pin显示。如图18-图20所示，底层导出设置类似，不作具体说明。 图18
图19 图20 左键单击File菜单，向下选择Export菜单，然后选择DXF...，如图21所示，单击得到图22
` 图21 选择DXF output file文件位置，并为输出文件取名，顶层一般取名为。底层取名。Layer conversion file会自动关联不用输入，如果不能正确自动关联可以点击后面的...进行手动关联。设置完毕，点击Edit得到图23结果。
图22 下图中红圈位置打上对勾，点击Map后再点击OK，得到图24。 图23 图24点击Export，进行输出如图25所示。
图24
· 图25 这时dxf文件已经导出，用AutoCAD打开如图26所示，只有布局中有导出的结果，模型中没有结果，这时我们要点击模型，在命令中输入z回车（图27），然后输入a回车（图28），就可以得到结果图29。 图26
第十一课:存板框檔 1 选File 一 Create Symbol 设入档名如 cds_outline 后选Save会存成cds_outline.bsm 的Board Symbol檔. 2 再选File 一 Save 存成 cds_outline.dra 的图形文件. 第十二课:建立环境档 Master Design File (.brd) 环境档通常是只先放入板框而未含有逻辑数据的作图文件.利用它把大家讨论过认证的 Geometry 先设好的存在图档上.达到统一作图环境的目的.当成公司内的标准档. 1、选File 一 New,在檔名 Drawing Name中敲入如cds_master.请注意格式为 Layout后按OK 2、设绘图区选Setup 一 Drawing Size.将图区 Size 设成 B.,小数后位数 Accuracy 设成 2.并把 DRAW Extent 的 Left X 设成-5000 ,Lower Y设成-5000完成按OK 3、放入板框零件,选 Place 一 By Symbol 一 Mechanical,先点 Library键才会列出各Mechanical Symbol,选先前建的 cds_outline 后按OK键准备放到图上 4、在命令列敲入 x 0 0 ,放到图上(0,0)点.完毕按 Done 第十三课:加图框 Format Symbols 如果要加上图框或其它注意事项宣告 1、Place 一 By Symbol一 Format, 先点 Library 键使列出各 Format Symbol.如果点选Asizeh.表示要挂上 A Size 横向的图框 2、用光标把图框放至工作区上(请并确定板框数据含于图框范围内) 3、按右键选 Next 选到 Note 这个 Symbol 4、请放在图框内板框外的适当区域中
DWG文件的修改 Allegro中只能导入dxf格式的文件，并且不太方便编辑，这里通常选择在AutoCAD里面对dwg文件进行编辑，最后保存为一个dxf的文件供allegro导入。 第一步：使用AutoCAD打开dwg格式的文件，再对文件进行编辑。先删除多余的标注 点击鼠标左键框选要删除的部分，这时被选中部分会高亮，使用Delete键删除，删除后的效果如下：
第二步：打散图形和捆绑。 框选所有的图形，使处于被选中状态，点击”x”键，然后点击回车确定。这时图形被打散 第三步：图层镜像 把需要放在PCB底层的部分做一次镜像。先选中这部分图形，然后在“修改”菜单下选择“镜像”命令。
这时会有“指向镜像线的第一点”字样黏在鼠标上，造一个空的位 置点击鼠标左键。 此时被镜像的图形会出现，同时“指向镜像线的第二点”会黏在鼠 标上。为了让图形呈水平或竖直放置，点击状态显示栏的“正交”。
鼠标左键点击一个空的位置，这时软件会提示“要删除源对象吗？”，后面还有一个文本框，填写“Y”或“N”后，在回车。就删除或保留源对象。 有时候镜像后发现方向不对，这时可以对图像进行旋转。“旋转”命令在“修改”菜单下面，其操作和“镜像”相似。完成以上操作后的界面：
第四步：新建和删除层，显示或关闭层 在“格式”菜单下选择“图层” 出现“图形特性管理器”在这里可以删除多余的层和新建层。 通过新建和删除操作后得到我们需要的层，新建了一个outline,dxf_top,dxf_bottom层
第五步：图层的转移 框选对应的层，鼠标右键“特性” 在特性框中“图层”的下拉框中选择需要转移到的层，然后关闭这个对话框。
EDA工程师在设计过程中，往往需要与结构工程师打交道，结构图纸即DXF文件就是结构工程师与EDA工程师沟通的媒介。本文针对导入DXF文件的详细过程做详细说明，本人看到网上大部分相关文章写得都比较糟糕，所以撰写本文以便更好地帮助读者解决问题。 1.据我所知，国内大部分结构工程师会默认给出DWG格式的文件，这种文件在中是不支持的，EDA工程师可要求结构工程师给出DXF格式的文件。如果EDA工程师不想麻烦结构工程师，那么也可以自己下载合适的软件将DWG格式转为DXF格式。下图是打开的DXF 文件。 2.将DXF文件导入之前，务必要做一个准备工作：将DXF文件与设置为同样的单位。在我的工作经历中，结构工程师给出的DXF/DWG文件都是mm单位的，为了后续的导入过程顺利进行，强烈建议将DXF与设置为相同的单位。EDA工程师采用的通常是mil单位，建议EDA工程师首先将单位更改为mm。 3.在中点击Setup—>DesignParameters，并在弹出的DesignParamtersEditor对话框中，点击Design标签，将UserUnits更改为Milimeter，最后点击OK确认。过程如下图。 4.点击File—>Import–>DXF，如下图。 5.找到欲导入的DXF文件。 6.此时需要注意，有一个非常重要的操作，就是勾选Incrementaladdtion，即在原有基础上新增。我看到网上有很多网友碰到这样的问题：导入DXF之后，中原有的所有内容都消失了，就是因为没有勾选Incrementaladdtion。正确的方式如下图。 7.点击Lib…图标，将配置文件保存在合适的目录下，其实默认不做调整也是OK的。比较重要的操作是点击Edit/Viewlayers…图标，选择需要导入的层。 8.在弹出的DXFInEdit/ViewLayers对话框中，勾选Selectall，意为全部导入。点击Class 后面的下拉框选择BoardGeometry，即将DXF文件全部导入至BoardGeometry大类下，如下图。 9.按照我的习惯，我会新建一个Subclass。点击Newsubclasses按钮，并在弹出的对话框中输入合适的名称，例如此处将其命名为beamsky，点击OK添加，如下图。 10.这时点击Map按钮，就可将DXF文件中的所有内容Map到BoardGeometry/beamsky 下面，如下图。
Allegro操作流程 （廖平） 一常用命令键介绍................................................................................. 1- 4二建立板框、层数设定、GBR底片文件设定............. 5- 7 三 DXF的输入、输出.......................................................................... 8- 9 四 NET IN （导网表）........................................................................ 10-12 五 LAY线规则设置............................................................................ 13- 21七零件的检查.. (22) 八出GERBER ............................................................................................ 23- 30
一常用命令键介绍 1 菜单窗口中快捷常用命令键介绍 2其它常用键介绍 File菜单中常用介绍“Import”输入主要命令如左下图；“Export”输出主要命令如右下图； File中“Plot Setup”打印设置；“Plot Preview”打印预览；“Plot”打印； “Change Editor”更改版本；
一般Layout人员拿到结构工程师给的结构图后，要先了解整体，即了解结构工程师的思路，对板子一些指定位置摆放的元件及限高要求。先拿一个简单的图来说一下。用AutoCAD打开结构图，看下图 看到了结构图后，很明确我们LAYOUT要用到的是箭头所指的这二个图，为什么呢？因这这二个图指明了特殊定位的元件摆放，所以我们就只选取这二个图，其它的删除。得到下图 然后确定用那一面做PCB的正反面，即TOP和BOTTOM层。据整个结构来看，左边的图为PCB 的正面，右边为反面（这里的图只是一小部份，其实这只是一个小板的结构，另有一个大板的结构的，所以说要了解整个结构嘛） 然后在AutoCAD里操作，先新建三个层，1：正面的布局参考层；2：背面的布局参考层；3：板框层 看下图
打开图层特性管理器，在里新建三个层
按上面方法建好三个层，如下图
然后点确定回到操作界图，复制一个TOP层布局的参考层。 点复制对象后选中左边的图的所有组成部份，复制一个出来，如下图 复制出来后，轮到操作右的BOTTOM图了，因为是在底层，所以要镜像过来，为什么要镜像呢？那你看左边的图与右边的图合在一起时能对应得上吗？看左边图的左缺口明显与右边的图的左缺口不一样大小嘛。反而与右边图的右缺口对应得上，所以就要镜像。（注意：要
看清楚结构工程师给你的图是不是已经镜像过的了）下图 点镜像，然后选中右边的全图， （小技巧：在镜像时指定第二点时图是会旋转的，在下面工具栏中选正交就是90度旋转的。这像得到的图与原图是同一水平而且镜像的,看下图 )
在上图中，指定位置后在输入命令栏输入Y然后回车删除原来的图。下图。 得到下图
Allegro导入中文的处理2009-11-18 17:59 在Allegro中，有时可能需要在PCB上添加中文字，而Allegro是不支持直接输入或导入中文字体的。通常我们要借助一些插件转换或者在CAM软件中重新输入带图形属性的文字，这样才能加工出文字。 其实通过AutoCAD就可以进行这些转换，本文将介绍如何进行此类文字转换。下面我们就通过一个实例来讲解。 在进行转换前，我们首先要进行一些必要的辅助工作。 首先打开AutoCAD2004,单击文件（File）\打印机管理器（Plotter Manager），系统出现如下对话框。 双击添加打印机向导（Add-A-Plotter Wizard）系统出现添加打印机对话框。 单击下一步（Next），出现如下对话框。选择我的电脑，下一步（Next）。
选择AutoCAD DXB File\DXB File，下一步（Ｎext），其余均按照默认设置完成，打印机列表里就出现了一个DXB打印机，DXB File.pc3。 接下来，我们在命令行中输入Fillmode，将其值改为0。 注：该变量是控制图形是否填充，0为不填充，1为填充。 我们在AutoCAD中输入中文“中华人民共和国”，字高200。 注：字高尽量设置大一些，转换后再通过缩放命令调整大小，否则转换后插入的DXB文件将会变形。 单击文件（File）\打印（Plot），出现如下对话框。
选择刚才添加的DXB打印机，其它选项按照默认设置。 转到打印设置页，将渲染模式（Shade Plot）设置为消隐（hidden），单击确认，系统将输出一个DXB文件。注：若不选择消隐，转换后的DXB图形将被填充。 单击插入（Insert）\图元交换二进制，出现如下对话框。
Allegro PCB 设计流程 一、焊盘规则 1)焊盘的命名规则 注：见《Allegro lib封装命令规则》 二、元器件封装规则 1)封装的命名规则 注：见《Allegro lib封装命令规则》 三、板框规则 1)导入结构的dxf文件。Dxf文件要求：板框的line需要做成封闭线，才能做outline 使用；另需要定义一个原点，原点在所有版本中都不能更改。建议：在左下角使用 圆形符合来做。（autocad生成板框封闭线，请参考《powerpcb导入板框教程》） 2)在allegro新建一个Mechanical symbol文件。 a)使用file/import dxf菜单，打开dxf in菜单框。 b)在dxf file选择结构工程师给出的dxf文件。 c)Dxf units选择mm（与结构工程师确认，一般是mm） d)点击edit/view layer按钮，进入Dxf In Edit / View layers菜单框。 i.勾选Select all ii.在Map selected items的class选择BOARD GEOMETRY，Subclass选择SILKSCREEN_TOP，点击Map按钮。完成Dxf layer对应Class，Subclass 的映射。 iii.在Dxf layer的下属层中会有一层PCB层（是结构定义的），将其所对应的Subclass选择为outline；在点击ok，返回到Dxf in菜单框。 e)点击Import即可导入结构外框。 f)查看原点的当前坐标位置。即：center-xy。 g)打开Design Parameter Editor，找到在Design \Move origin。在X：Y：输入的 原点的坐标位置，点击Apply即可。 h)点击File / Save。 注：经过上述过程产生的外框器件，其原点在0，0；这在后续brd文件可以很方 便的定位。 3)打开brd文件 a)使用Place /Manually菜单，打开Placement 菜单框 b)勾选Advanced Settings 下的Library。 c)在Placement List选择Mechanical symbols，即可找到之前生产的板框文件。 d)如是第一次，完成以上步骤后，即可布局。如是结构的板框文件升级，则继续 以下步骤。 e)找到之前板框的原点坐标位置。使用move命令选择Mechanical symbols，之 后在Command命令行输入x 0 0 （0 0为原点坐标位置）。 四、布局规则 1)在完成板框文件导入后，再进行以下步骤。 2)放置外围接口件 a)由于接口件的封装是依据规格书而生成的。同时其原点也是设置在规格书的中 心点。因而在放置时，先查看Mechanical symbols中，每个接口的中心点坐标