EDA课程设计
题目：基于VHDL的数字秒表设计
学生姓名 ____
学号 __________
学院 ____________
专业 ___________
指导教师 _____
二零一二年十二月
基于VHDL的数字秒表设计
摘要
当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，省电的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。此次课程设计先确定了系统的逻辑功能，选择电路结构，然后确定并设计电路所需的数据处理以及控制模块，在Quartus II上以超高速硬件描述语言VHDL为系统逻辑描述方法完成了数字秒表所需的分频模块，十进制计数控制模块，六进制计数控制模块与顶层设计和引脚分配，对其进行编译仿真，并下载到实验板上实际验证，通过本设计锻炼了计算机应用能力、VHDL语言的编程能力和Quartus II的使用能力，此次设计圆满完成了用VHDL语言设计1/1000秒数字秒表并仿真和实际下载到ALTERA公司的ACEX1K系列的EP1K30TC144-3中实现。
关键词：EDA、Quartus II、VHDL、模块、仿真、ACEX1K
Abstract
The electronic system design is moving speed, large capacity, small volume, light weight, energy saving direction. The trend of rapid development of determinant is the use of modern EDA design tools. This course is designed to determine the logic function of the system, establish the algorithm process, selection of circuit structure and circuit design, and then determine the desired data processing and control module, in the Quartus II to very high speed hardware description language VHDL as the system logical description method for completing the digital stopwatch desired frequency module, decimal counting control module, base six counting control module with top design and pin assignment, the compiled simulation, and downloaded to the experiments on actual test and verify, through the design of exercise ability of computer application and VHDL programming language and Quartus II using capability, the design was completed by VHDL language design 1\/1000 seconds stopwatch and simulation and the actual download to ALTERA company's ACEX1K series EP1K30TC144-3 implementation.
Key Words：EDA、Quartus II、VHDL、Module、Simulation、ACEX1K
目录
摘要----------------------------------------------------------------2 Abstract------------------------------------------------------------2
一、设计要求--------------------------------------------------------4
二、设计思想与方案论证----------------------------------------------4
2.1 设计思想----------------------------------------------------4
2.2 方案论证----------------------------------------------------4
三、系统设计--------------------------------------------------------5
3.1 顶层电路设计------------------------------------------------5
3.2时钟分频电路模块---------------------------------------------6
3.3十进制计数控制模块-------------------------------------------7
3.4六进制计数控制模块-------------------------------------------7
四、系统仿真--------------------------------------------------------8
4.1 模块仿真----------------------------------------------------8
4.1.1 时钟分频电路模块仿真 ----------------------------------8
4.1.2 十进制计数控制模块仿真---------------------------------9
4.1.3 六进制计数控制模块仿真---------------------------------9
4.2 总体仿真---------------------------------------------------10
五、下载实现--------------------------------------------------------10
5.1 引脚分配---------------------------------------------------11
5.2 下载验证---------------------------------------------------11
六、问题与不足-----------------------------------------------------13七、心得体会-------------------------------------------------------13参考文献-----------------------------------------------------------14
附录---------------------------------------------------------------14
附录1 ：本设计各模块代码-------------------------------------------14
一、设计要求
设计用于体育比赛用的数字秒表，要求
1、计时精度大于1/1000秒，计时器能显示1/1000秒的时间，提供给计时器内部定时的时钟频率为12MHz；计时器的最长计时时间为1小时，为此需要一个7位的显示器,显示的最长时间为59分59.999
秒
2、设计有复位和起/停开关
(1) 复位开关用来使计时器清零，并做好计时准备。
(2) 起/停开关的使用方法与传统的机械式计时器相同，即按一下起/停开关，启动计时器开始
计时，再按一下起/停开关计时终止。
(3) 复位开关可以在任何情况下使用，即使在计时过程中，只要按一下复位开关，计时进程立
刻终止，并对计时器清零。
二、设计思想与方案论证
2.1设计思想
通过分频器将12M晶振所提供的信号进行6000分频，生成脉冲作为计时信号，经计数器累加计数实现数字秒表计数的功能。设计采用七位LED数码管显示分、秒，需要5个10计数器和2个模6计数器。使用按键开关可实现开始/结束计时操作以及复位清零操作。
2.2方案论证
利用VHDL语言进行数字秒表设计有多种方法。
可以利用原件例化语句将各模块联系起来，也可以使用原理图的方法实现此功能，考虑到此次设计中端口众多，使用例化语句繁琐易错，因此采用了条理清晰的绘制原理图的方法生成顶层文件，实现数字秒表功能。
在设计中可以将每个单独的功能写成一个独立的VHDL文件，此次设计中没有将控制模块独立出来，而是将它融合到十进制计数程序和六进制计数程序中，最终生成十进制计数控制器和六进制计数控制器。虽然显得繁琐，但是比较易于理解，程序中也比较容易操作。
三、系统设计
整个系统设计是采用自顶向下分析，自底向上设计。将数字秒表系统的整体分解为各个模块电路。该部分详细介绍了数字秒表系统的各个模块的设计，并对各个模块的每一个部分进行了分析，在第四部分对系统模型进行了访真与程序调试。
3.1 顶层电路设计
在顶层设计中，要对内部分各功能块的连接关系和对外的接口关系进行描述，而功能块实际的逻辑功能和具体的实现形式则由下一层模块来描述。
3-1数字秒表原理图
3-2顶层电路图
根据数字秒表的原理图来进行顶层文件的设计。此次设计中使用了总线，从而简化了顶层电路图的绘制。
3.2 时钟分频电路模块
在基于EDA技术的数字电路系统设计中，分频电路应用十分广泛。常常用分频电路来得到数字系统中各种不同频率的控制信号。所谓分频电路，就是将一个给定的频率较高的数字输入信号经过适当处理后，产生一个或数个频率较低的数字输出信号。
本设计需要一个计时范围为0.001s－59分59.999秒的秒表，首先输入一个频率为12MHZ时钟信号源，由CLK输入，经其进行6000分频后获得一个比较精确的1000Hz计时脉冲，即周期为1/1000秒的计时脉冲，由CLR_CNT输出。
3-3分频器符号
3.3 十进制计数控制模块
计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
此次设计中为程序方便没有将按键控制功能单独设为一个模块，而是将其添加到了普通十进制计数器程序中，将两者综合生成十进制计数控制模块。
3-4十进制计数控制模块符号
其中CLK为时钟信号输入端、RST为复位信号输入端、 EN为使能控制信号输入端、 DOUT[3..0]为十进制计数数据输出端、 COUT为进位信号输出端。
3.4 六进制计数控制模块
六进制计数器与十进制计数器类似，同样此处为程序方便没有将按键控制功能单独设为一个模块，而是将其添加到了普通六进制计数器程序中，将两者综合生成六进制计数控制模块。
3-5六进制计数控制模块符号
其中CLK为时钟信号输入端、RST为复位信号输入端、 EN为使能控制信号输入端、 DOUT[3..0]为六进制计数数据输出端、 COUT为进位信号输出端。
四、系统仿真
系统设计完成后需要对其编译仿真，观看仿真波形图来判断设计的是否以实现期望功能。时序仿真也叫后仿真，时序仿真使用布局布线后器件给出的模块和连线的延时信息，在最坏的情况下对电路的行为作出实际地估价。时序仿真使用的仿真器和功能仿真使用的仿真器是相同的，所需的流程和激励也是相同的；惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时，并且在仿真结果波形图中，时序仿真后的信号加载了时延，而功能仿真没有，时序仿真波形会有毛刺现象。
4.1 模块仿真
4.1.1 时钟分频电路模块仿真
4-1时钟分频电路模块仿真结果
4.1.2 十进制计数控制模块仿真
4-2十进制计数控制模块仿真结果
4.1.3 六进制计数控制模块仿真
4-3六进制计数控制模块仿真结果
4.2 总体仿真
4-4总体仿真结果
五、下载实现
EDA设计最终要下载到实际硬件中进行测试才可检测设计的是否可靠，在现代化的软件中利用清晰明了的算法编写程序，然后把程序下载到可编程芯片中自动进行调试，大大方便了现有工作人员，减轻了其工作量，不用再在纸上画好算好逻辑门电路，再人工装成电路。Quartus II软件编译仿真功能强大，使用方便，但是也有很多问题不会在软件仿真时出现，不能最终判定设计是完善的，下载到硬件中实际运行才能检测设计是否可靠。
此次设计采用ACEX1K系列的EP1K30TC144-3中实现，根据需要实现的功能最终选用了其中的模式0。
5.1 引脚分配
为实现数字秒表的规定功能，需用到一个12M的时钟源，两个电平按键（一个用来进行复位功能，一个用来控制数字秒表的开启与关闭），除此之外还需要七个数码管（高两位数码管用于显示分，第三位的数码管用于显示时分秒、百分秒、千分秒，剩余的中间两位数码管用来显示秒）。具体的引脚分配如下：
5-1引脚分配图
5.2 下载验证
下载到芯片需要连接实验板与电脑，我们采用USB BLASTER来连接下载。具体的下载操作此处不再叙述。此次设计下载到试验箱后的具体操作如下：
1、将短路帽接到clock0中12M处；
2、按下按键3，数字秒表开始计时，再次按下按键3，数码管停止计时并持续显示最终的结果；再次按下按键3，数字秒表在停止时数的基础上继续计时；
3、无论在数字秒表工作的任何时刻，按下按键4，都会使数字秒表计时清零。
实际部分操作的效果图如下：
分 / 秒 / 十分、百分、千分
六、问题与不足
此次实验虽然实现了题目要求的基本功能，但并没有对功能进行必要的拓展，着实显得内容空洞，除此之外由于大部分时间都浪费在了考虑太多错误问题导致最终没有时间来考虑按键毛刺对实验结果的影响。
七、心得体会
此次课程设计题目简单，但由于自身对EDA掌握程度有限，以及对试验箱不熟悉，导致把简单的问题复杂化走了不少弯路。起初看到题目，没有仔细审题，将题目中要求的按键要实现的功能理解错误，接近尾声时才发现题目理解错了；由于对试验箱各部件不熟悉加上近期频繁接触单片机，因此错误认为EDA中按键也是产生脉冲的，想通过控制程序对脉冲进行控制，又想到当按键按下松开瞬间秒表开始工作，再次按下按键时秒表停止工作，第一次按键按下持续时间长短对结果无影响，所以就对程序进行了大改进，最终十进制计数控制程序仅对第一位数码管有效，对高位数码管并不起控制作用。在进行测试时偶然间发现实验箱上按键能保持电平，才恍然大悟把所有的问题都复杂化了，删掉了复杂的变量控制程序，留下最简单的，最终实现了题目要求的功能。
通过此次课程设计，学到了很多。即使再简单的题目也会因为知识的匮乏而显得困难，因此需要加强对EDA知识的学习；现阶段接触到的单片机按键产生脉冲，因此就定势思维的认为EDA中也是如此，导致了一连串的复杂化，可能翻一下课表，查一下不确定的问题，就不会出现此类问题；实验是学习EDA最好的方法，在没做实验前，纯理论的学习效率很低，接触实验后，才明白好多不懂的问题，做了一个完整的题目就对EDA的基本流程有了大致的了解，胜于看几遍书，以后要加强实验练习。
参考文献
[1]潘松黄继业编著.EDA技术使用教程---VHDL版（第四版）.科学出版社.2011
附录
附录1 ：此次设计各模块代码
时钟分频电路模块
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CLKGEN IS
PORT( CLK : IN STD_LOGIC;
CLR_CNT: OUT STD_LOGIC );
END CLKGEN;
ARCHITECTURE behav OF CLKGEN IS
SIGNAL MIDDLECLK : STD_LOGIC;
BEGIN
PROCESS(CLK)
VARIABLE K :INTEGER:=6000;
BEGIN
IF CLK'EVENT AND CLK = '1' THEN
K := K-1;
IF K = 0 THEN
MIDDLECLK <= NOT MIDDLECLK;
K := 6000;
END IF;
END IF;
END PROCESS;
CLR_CNT <= MIDDLECLK;
END behav;
六进制计数控制模块
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT6 IS
PORT( CLK,RST,EN : IN STD_LOGIC;
DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT : OUT STD_LOGIC );
END CNT6;
ARCHITECTURE behav OF CNT6 IS
BEGIN
PROCESS (CLK,RST,EN)
VARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
IF RST = '1' THEN Q := (OTHERS=>'0');
ELSIF CLK'EVENT AND CLK = '1' THEN
IF EN = '1' THEN
IF Q<5 THEN
Q := Q + 1;
ELSE
Q := (OTHERS=>'0');
END IF;
ELSE
Q := Q ;
END IF;
END IF;
IF Q = "0101" THEN COUT <= '0';
ELSE COUT <= '1';
END IF;
DOUT<= Q ;
END PROCESS;
END behav;
十进制计数控制模块
ENTITY CNT10 IS
PORT( CLK,RST,EN : IN STD_LOGIC;
DOUT : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
COUT : OUT STD_LOGIC );
END CNT10;
ARCHITECTURE behav OF CNT10 IS
BEGIN
PROCESS (CLK,RST,EN)
VARIABLE Q : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN
IF RST = '1' THEN Q := (OTHERS=>'0');
ELSIF CLK'EVENT AND CLK = '1' THEN IF EN = '1' THEN
IF Q<9 THEN
Q := Q + 1;
ELSE
Q := (OTHERS=>'0');
END IF;
ELSE
Q := Q ;
END IF;
END IF;
IF Q = "1001" THEN COUT <= '0';
ELSE COUT <= '1';
END IF;
DOUT<= Q ;
END PROCESS;
END behav;
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
“秒表测时”实验报告 一、实验任务 利用秒表对电脑主机主要元件装配作业进行测时，计算标准时间 二、实验目的 1、掌握秒表测时技术； 2、掌握标准时间的制定原理、方法、程序和步骤； 3、学会正确划分各测时单元及其计时点，并学会确定正确的宽放率； 4、掌握必要的软件工具。 三、实验原理 1、秒表测时的定义 2、秒表测时的用途 3、测时单元的划分 四、实验设备、仪器、工具及资料 1、电脑主机 2、计算机 3、装拆工具、笔、纸、记录表格 4、秒表、计算器 五、实验过程 1、实验分组，每四人一组，两人负责装配产品，两人负责观测记录 2、收集资料，实验准备，布置工作地 3、划分操作单元，确定计时点 4、测时 采用连续法记录时间研究，在现场记录时用铅笔填写秒表读数“W.R”，见附件：时间研究表（一）。计算基本时间“B.T”。 4、填写时间研究表（二），剔除异常值，用三倍标准法决定正常值范围（正常值范围在x±3σ内）。 5、决定宽放时间 取宽放率为：15%。宽放时间=正常时间×宽放率
6、计算标准时间：标准时间=平均操作时间×评比系数+宽放时间 六、整理时间研究表（一）和时间研究表（二） 时间研究表（一）（现场记录）
时间研究表（二）（统计表）
七、绘制管制界限图 对每一个操作单元进行异常值剔除，选取其中一个操作单元绘制其管制界限图 1、剔除异常值 （1）、操作单元1： n X X n i i ∑== 1 11（其中n=8） 计算得69.71=X n X X n i i ∑=-= 1 2 111)(σ 计算得=1σ 1.48 正常值为σ3±X 之内，即在（3.25，12.13）之间，所以操作单元1无异常值 （2）、操作单元2： n X X n i i ∑== 1 22（其中n=8） 计算得=2X 6.79 n X X n i i ∑=-= 1 2 222)(σ 计算得=2σ0.28 正常值为σ3±X 之内，即在（5.95，7.63）之间，所以操作单元2无异常值 （3）、操作单元3： n X X n i i ∑== 1 33（其中n=8） 计算得=3X 6.42 n X X n i i ∑=-= 1 2 333)(σ 计算得=3σ0.32 正常值为σ3±X 之内，即在（5.46，7.38）之间，所以操作单元3无异常值 （4）、操作单元4： n X X n i i ∑== 1 44（其中n=8） 计算得=4X 6.55 n X X n i i ∑=-= 1 2 444)(σ 计算得=4σ0.90
数字式秒表实验报告 摘要 本次设计任务是设计一个数字式秒表 经查阅资料后我把实验分为1.脉冲产生部分。2.电路控制部分。3.计数部分4.译码部分。5显示部分。 脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。 使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。 实验要求 1.秒表最大计时值为99分59.99秒； 2. 6位数码管显示，分辨率为0.01秒； 3 .具有清零，启动计时，暂停及继续计数等控制功能； 4.控制操作间不超过二个。 实验分析 数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求最大记数值为99，59，99，那则需要六个数码管。要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。 数字式秒表是一个频率（100HZ）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。数字电子钟的总体图如图所示。由图可见，
数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等 七段显示器 译码器译码器译码器 100进制计数器 60进制计数器 100进制计数器 控制开关 555多谐振器 1． 555构成的多谐振荡器 555构成的多谐振荡器电路图
实 验 报 告 系别 信工系 专业 班级 姓名 学号 简易秒表设计 实验目的： 1、 熟悉Keil C51软件的使用方法及proteus 仿真软件的使用； 2、 综合运用所学的理论知识（数码管、按键），通过实践加强对所学知识的理解，具备设计单片机应用系统的能力。 3、 通过本次试验，增强自己的动手能力。认识单片机在日常生活中的应用的广泛性，实用性。 设计要求： 制作简易秒表，用三个按键分别实现秒表的启动、停止与复位，利用两位共阴级的数码管显示时间。 设计思路： 硬件设计：数码管部分采用2位共阴极的数码管，在P0口接上拉电阻，公共端低电平扫描。按键电路部分，将按键一侧与单片机任一I/O 口相连。 软件设计：模块化思想，使用定时器T0的工作方式1，编写显示子程序，延时子程序，初始化程序，主程序设计时注意按键消抖。 原理图： XTAL218XTAL119ALE 30EA 31PSEN 29RST 9P0.0/AD0 39P0.1/AD1 38P0.2/AD2 37P0.3/AD3 36P0.4/AD4 35P0.5/AD5 34P0.6/AD6 33P0.7/AD7 32P1.01P1.12P1.23P1.34P1.45P1.56P1.6 7P1.7 8P3.0/RXD 10P3.1/TXD 11P3.2/INT0 12P3.3/INT1 13P3.4/T0 14P3.7/RD 17P3.6/WR 16P3.5/T1 15P2.7/A15 28P2.0/A8 21P2.1/A9 22P2.2/A10 23P2.3/A11 24P2.4/A12 25P2.5/A13 26P2.6/A14 27U1AT89C51C1 1nF C21nF R110k C31uF 234567891 RP1 RESPACK-8 源代码： #include<>
实验三：秒表实验报告 一、实验目的 1、了解74ls273的工作原理； 2、看懂8086工作的时序图，并且掌握8086总线的技术； 3. 通过此实验，熟悉protues7.9的基本操作和工作环境以及MASM32文件的建立与运行； 二、实验原理 用74ls273扩展IO口，通过片选信号和写信号奖数据总线上的值锁存在273中，同时在273的输出端口输出，当数据总线上的值撤销以后，由于74ls273能够锁存信号，所以273的输出端保持不变，直到下次有新的数据被锁存，通过按键可以控制数据的变化，cpu根据按键变化控制输出，通过总线就可以控制数码管的变化，显示出秒表的效果。 3、实验步骤 1、根据实验目的及内容在proteus画出电路图，如下图所示 2、画好电路图后用汇编软件，按要求写出实验代码，代码如下: .MODEL SMALL .8086 .stack .code
.startup MOV DX,0200H LOOP0: MOV BL,SEC AND BX,000FH MOV SI,BX MOV AL,SITUATION[SI] MOV BL,SEC AND BX,00F0H MOV CL,4 SHR BX,CL MOV SI,BX MOV AH,SITUATION[SI] OUT DX,AX CALL DELAY MOV AL,SEC ADD AL,1 DAA MOV SEC,AL CMP SEC,60H JB LOOP0 MOV SEC,0 JMP LOOP0 DELAY PROC NEAR PUSH BX PUSH CX MOV BX,50 DEL1: MOV CX,5882 DEL2: LOOP DEL2 DEC BX JNZ DEL1 POP CX POP BX RET DELAY ENDP .data SEC DB 00H
电子技术课程设计 报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要
秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器
目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)
实验九电子秒表 一、实验目的 1、学习数字电路中基本ＲS触发器、单稳态触发器、时钟发生器及计数、译码显示 等单元电路的综合应用。 ２、学习电子秒表的调试方法。 二、实验原理 图形１７－１为电子秒表的电原理图。按功能分成四个单元电路进行分析。 １、基本RＳ触发器 图形１7-1中单元I为用集成与非门构成的基本RＳ触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出Ｑ作为单稳太触发器的输入,另一跟路输出Q作为与非门5的输入控制信 号。按动按钮开关K2(接地)，则门1输出＝１；门2输出Q=０,Ｋ2复位后Q、状态保持不变。再按动按钮开关K1；则Q由0变为１,门5开启,为计数器启动作为准备。 由1变０,启动单稳态触发器工作。 基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。 ２、单稳态触发器 图１7-1中单元II为用集成与非门构成的微分型单稳态触发器，图17－２为各点波形图。 单稳态触发器的输入触发脉冲信号V1由基本RＳ触发器端提供,输出负脉冲Ｖ0通过非门加到计数器的清除端R。 静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R OFＦ。定时元件RC取值不同，输出脉冲宽度也不同。当触发脉冲宽度小于输出脉冲宽度时,可以省去输入微分电路的RＰ和C P。 单稳态触发器在电子秒表中的职能是为计数器提供清零信号。 图1７-1 电子秒表原理图 3时钟发生器
图1７-１中单元IＩＩ为用５55定时器构成的多谐振荡器,是一种性能较好的时钟源。 调节电位器ＲW，使在输出端3获得频率为5０ＨZ的矩形波信号，当基本ＲS触发器Ｑ＝1时，门5开启,此时50HＺ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP２。 ３、计数及译码显示 二—五—十进制加法计数器74LS9０构成电子秒表的计数单元,如图１7—1中单元IV所示。其中计数器①接成五进制形式,对频率为50HＺ的时钟脉冲进行五分频,在输出端QD 取得周期为0.1S的矩形波脉冲,作为计数器②的时钟输入。计数器②及计数器③接成84２1码十进制形式,其输出端与实验装置上译码显示单元的相应输入端连接，可显示０.1~0.9秒；1~9．９秒计时。 注：集成异步计数器74ＬS9０ 7４LS９0是异步二—五—十进制加法计数器,它既可以作二进制加法计数器,又可以作五进制和十进制加法计数器。 图17—３为74LS９0引脚排列,表17—1为功能表。 通过不同的连接方式,7４LS9０可以实现四种不同的逻辑功能;而且还右借助R０（1）、R0(2)对计数器清零,借助S９(1）、S9(２)将计数器置9。其具体功详述如下: （1）计数脉冲从CP1输入,Q A作为输出端,为二进制计数器。 （2）计数脉冲从CＰ2输入,Q D Q L Q H作为输出端，为异步五进制加法计数器。 （3）若将CP2和ＱA相连，计数脉冲由CP1输入,Q D、Q C、Q B、Q A作为输出端,则构成异步84２1码十进制加法计数器。 （4）若将CＰ１与QＤ相连,计数脉冲由CP２输入,Q A、Q D、QＣ、QＢ作为输出端,则构成异步54２1码十进制加法计数器。 （5）清零、置9功能。 a)异步清零 当R０(1）、R0（2）均为“1”;Ｓ9(1)、Ｓ9（2)中有“0”时,实现异步清零功能，即Q D ＱC QＢＱA＝００00。 b)置9功能 当S９（１）、S9(2）均为“1”;R0（1）、R0（2）中有“0”时,实现置9功能，即Q D Q C ＱB QＡ =1０01． 表１7-１
安徽科技学院机电与车辆工程学院 《电子电路课程综合实训》 验收材料 题目: 电子秒表 姓名(学号) 胡斌1609110208 李绪1609110214 王增龙1609110227 段鑫鹏 专业: 电气工程及其自动化 班级: 112班 指导教师：叶爱芹 2013 年 12 月 29日
目录 第一章单片机课程设计任务书 (1) 一、目的意义 (1) 二、设计时间、地点和班级 (1) 三、设计内容 (1) 四、参考电路图形 (2) 五、单片机的相关知识 (3) 第二章硬件设计 (5) 一、单片机简介 (5) 二、电源电路 (5) 三、晶振振荡电路 (5) 四、复位电路 (5) 五、显示电路 (6) 六、键盘电路 (6) 七、硬件主电路图设计 (7) 八、元件清单 (7) 第三章软件设计 (8) 一、软件设计概述 (8) 二、主程序流程图 (8) 三、程序中各函数设计 (8) 四、C语言主程序设计 (10) 第四章课程设计体会 (13) ..
五、单片机相关知识 本课题在选取单片机时，充分借鉴了许多成形产品使用单片机的经验，并根据自己的实际情况，选择了AT89C51。 AT89C51单片机采用40引脚的双列直插封装方式。图1.2为引脚排列图，40条引脚说明如下： 主电源引脚Vss和Vcc ①Vss接地 ②Vcc正常操作时为+5伏电源 外接晶振引脚XTAL1和XTAL2 ①XTAL1内部振荡电路反相放大器的输入端，是外接晶体的一个引脚。当采用外部振荡器时，此引脚接地。 ②XTAL2内部振荡电路反相放大器的输出端。是外接晶体的另一端。当采用外部振荡器时，此引脚接外部振荡源。 图1.2 AT89C51单片机引脚图 控制或与其它电源复用引脚RST/VPD，ALE/PROG，PSEN和EA/Vpp ①RST/VPD 当振荡器运行时，在此引脚上出现两个机器周期的高电平（由低到高跳变），将使单片机复位在Vcc掉电期间，此引脚可接上备用电源，由VPD向内部提供备用电源，以保持内部RAM中的数据。 ②ALE/PROG正常操作时为ALE功能（允许地址锁存）提供把地址的低 字节锁存到外部锁存器，ALE 引脚以不变的频率（振荡器频率的1/6）周期性地发出正脉冲信号。因此，它可用作对外输出的时钟，或用于定时目的。但要注意，每当访问外部数据存储器时，将跳过一个ALE脉冲，ALE 端可以驱动（吸收或输出电流）八个LSTTL电路。对于EPROM型单片机，在EPROM编程期间， 此引脚接收编程脉冲（PROG功能）
淮阴工学院 《数字电子技术》课程实验期末考核 2014-2015学年第2学期实验名称：电子秒表电路的设计 班级： 学号： 姓名： 学院：电子与电气工程学院 专业：自动化 系别：自动化 指导教师：《数字电子技术》实验指导教师组成绩： 2015年07月
电子秒表电路的设计 一、实验目的 1 .学习数字电路中基本RS 触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。 2 .学习电子秒表的调试方法。 二、实验原理 图11 －1 为电子秒表的电原理图。按功能分成四个单元电路进行分析。
1.基本RS 触发器 图11 －1 中单元I 为用集成与非门构成的基本RS 触发器。属低电平直接触发的触发器，有直接置位、复位的功能。 它的一路输出作为单稳态触发器的输入，另一路输出Q 作为与非门5 的输入控制信号。 按动按钮开关K 2（接地），则门1 输出＝1 ；门2 输出Q ＝0 ，K 2 复位 后Q 、状态保持不变。再按动按钮开关K 1 , 则Q 由0 变为1 ，门5 开启, 为计数器启动作好准备。由1 变0 ，送出负脉冲，启动单稳态触发器工作。 基本RS 触发器在电子秒表中的职能是启动和停止秒表的工作。 2. 时钟发生器 图11 －1 中单元Ⅲ为用555 定时器构成的多谐振荡器，是一种性能较好的 时钟源。 调节电位器 R W ，使在输出端3 获得频率为50HZ 的矩形波信号，当基本RS 触发器Q ＝1 时，门5 开启，此时50HZ 脉冲信号通过门5 作为计数脉冲加于 计数器①的计数输入端CP 2 。
图11-2 单稳态触发器波形图图11－3 74LS90引脚排列 3.计数及译码显示 二—五—十进制加法计数器74LS90 构成电子秒表的计数单元，如图11 －1 中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ 的时钟 取得周期为0.1S 的矩形脉冲，作为计数器②的脉冲进行五分频，在输出端Q D 时钟输入。计数器②及计数器③接成8421 码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1 ～0.9 秒；1 ～9 秒计时。 注：集成异步计数器74LS90 74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
EDA实验报告 数字秒表的设计 指导老师：谭会生 班级：电技1503 学号： ：博 交通工程学院 2017.10.28
实验二数字秒表电路的设计 一、实验目的 1.学习Quartus Ⅱ软件的使用方法。 2.学习GW48系列或其他EDA实验开发系统的基本使用方法。 3.学习VHDL程序的基本结构和基本语句的使用。 二、实验容 设计并调试一个计时围为0.01s~1h的数字秒表，并用GW48系列或其他EDA实验开发系统进行硬件验证。 三、实验要求 1.画出系统的原理框图，说明系统中各主要组成部分的功能。 2.编写各个VHDL源程序。 3.根据系统的功能，选好测试用例，画出测试输入信号波形或编好测试程序。 4.根据选用的EDA实验开发装置偏好用于硬件验证的管脚锁定表格或文件。 5.记录系统仿真，逻辑综合及硬件验证结果。 6.记录实验过程中出现的问题及解决方法。 四、实验条件 1.开发软件：Quartus Ⅱ13.0. 2.实验设备：GW48系列EDA实验开发系统。 3.拟用芯片：EP3C55F484C7 五、实验设计 1.设计思路 要设计一个计时为0.01S~1h的数字秒表，首先要有一个比较精确的计时基准信号，这里是周期为1/100s的计时脉冲。其次，除了对每一个计数器需要设置清零信号输入外，还需为六个技术器设置时钟使能信号，即计时允许信号，以便作为秒表的计时起、停控制开关。因此数字秒表可由一个分频器、四个十进制计数器以及两个六进制记数器组成，如图1所示。
系统原理框图 2.VHDL程序 （1）3MHz→100Hz分频器的源程序CLKGEN.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CLKGEN IS PORT(CLK: IN STD_LOGIC; --3MHZ信号输入 NEWCLK: OUT STD_LOGIC); --100HZ计时时钟信号输出 END ENTITY CLKGEN; ARCHITECTURE ART OF CLKGEN IS SIGNAL CNTER: INTEGER RANGE 0 TO 10#239999#; --十进制计数预置数 BEGIN PROCESS(CLK) IS BEGIN IF CLK' EVENT AND CLK='1'THEN IF CNTER=10#239999#THEN CNTER<=0; --3MHZ信号变为100MHZ，计数常熟为30000 ELSE CNTER<=CNTER+1; END IF; END IF; END PROCESS; PROCESS(CNTER) IS --计数溢出信号控制 BEGIN IF CNTER=10#239999#THEN NEWCLK<='1'; ELSE NEWCLK<='0';
电工电子综合试验——数字计时器实验报告 学号： 姓名： 学院： 专业：通信工程
目录 一，实验目的及要求 二，设计容简介 四，电路工作原理简述 三，设计电路总体原理框图五，各单元电路原理及逻辑设计 1. 脉冲发生电路 2. 计时电路和显示电路 3. 报时电路 4. 较分电路 六引脚图及真值表
七收获体会及建议 八设计参考资料 一，实验目的及要求 1，掌握常见集成电路实现单元电路的设计过程。 2，了解各单元再次组合新单元的方法。 3，应用所学知识设计可以实现00’00”—59’59”的可整点报时的数字计时器 二，设计容简介： 1，设计实现信号源的单元电路。（ KHz F Hz F Hz F Hz F1 4 , 500 3 , 2 2 , 1 1≈ ≈ ≈ ≈ ） 2，设计实现00’00”—59’59”计时器单元电路。 3，设计实现快速校分单元电路。含防抖动电路（开关k1,频率F2,校分时秒计时器停止）。4，加入任意时刻复位单元电路（开关K2）。 5，设计实现整点报时单元电路（产生59’53”,59’55”,59’57”,三低音频率F3,59’59”一高音频率F4）。 三，设计电路总体原理框图 设计框图： 四，电路工作原理简述 电路由振荡器电路、分频器、计数器、译码器、显示器、校时电路和报时电路组成。振荡器产生的脉冲信号经过十二级分频器作为秒脉冲，秒脉冲送入计数器，计数器通过“时”、“分”、“秒”译码器显示时间，将分秒计时器分开，加入快速校分电路与防抖动电路，并控制秒计
时器停止工作。较分电路实现对“分”上数值的控制，而不受秒十位是否进位的影响，在60进制控制上加入任意时刻复位电路。报时电路通过1kHz或2kHz的信号和要报时的时间信号进行“与”的运算来实现的顶点报时的，通过两个不同频率的脉冲信号使得在不同的时间发出不同的声响。 五，各单元电路原理及逻辑设计 （1）脉冲发生电路 脉冲信号发生电路是危机时期提供技术脉冲，此次实验要求产生1HZ的脉冲信号。用NE555集成电路和CD4040构成。555定时器用来构成多谐振荡器，CD4040产生几种频率为后面电路使用。 实验电路如下（自激多谐振荡电路,周期矩形波发生电路） 震荡周期T=0.695(R1+2*R2)C，其中R1=1KΩ，R2=3KΩ，C=0.047uf，计算T=228.67*10-6 s ，f=4373.4Hz产生的脉冲频率为4KHz,脉冲信号发生电路 和CD4040连接成如图所示的电路，则从Q12输出端可以得到212分频信号F1,即1Hz的信号，Q11可以得到F2即2Hz的信号提供给D触发器CP和校分信号，Q3输出分频信号500Hz，Q2输出1KHz提供给报时电路 二，秒计时电路 应用CD4518及74LS00可以设计该电路，CD4518是异步清零，所以在进行分和秒十位计数的时候，需要进行清零，而在个位计数的时候不需要清零。所以Cr2=2QcQb,Cr4=4Qc4QB。当秒个位为1001时，秒十位要实现进位，此时需要EN2=1Qd，同理分的个位时钟EN3=2Qc，分十位时钟端EN4=3Qd。因此，六十进制计数器逻辑电路如下图所示
《FPGA原理及应用》 实验报告书 （7） 题目秒表设计 学院专业 姓名学号 指导教师 2015年10-12月 一、实验目的 掌握小型电路系统的 FPGA 设计法。 二、实验内容
用文本法结合原理图的方法设计一个秒表，并在实验箱上进行验证。秒表基本功能要求如下： (1)要求设置复位开关。当按下复位开关时，秒表清零并做好计时准备。在任何情况下只要按下复位开关，秒表都要无条件地进行复位操作，即使是在计时过程中也要无条件地进行清零操作。 (2)要求设置启/停开关。当按下启/停开关后，将启动秒表并开始计时，当再按一下启/停开关时，将终止秒表的计时操作。 (3)要求计时精确度大于秒。要求设计的计时器能够显示分(2 位)、秒（2 位）、秒（1 位）的时间。 (4)要求秒表的最长计时时间为 1 小时。 要求外部时钟频率尽量高，分频后再给秒表电路使用。 三、实验条件 1、开发软件：QuartusⅡ 2、实验设备：KX_DN8EDS实验开发系统 3、拟用芯片：EP3C55F484C8 四、实验设计 1、六进制计数器 仿真波形
2、十进制计数器 3、分频计 4、七段数码管译码器
5、100进制原理图 6、60进制原理图 7、秒表原理图
8、管脚锁定 新建好工程文件，芯片选择Cyclone Ⅲ下面的EP3C55F484C8系列。然后锁定引脚：选择Assignments → Assignments Editor命令。
9、编译文件下载 将编译产生的SOF格式配置文件下载进FPGA中。 10、FPGA实验箱接线 在KX-EDA40A++实验箱上进行连线，分配J4,J5的引脚，输入CLK（PIN_接到时钟信号,输入的EN,RST 接到电平开关L1，L2。 五、实验总结 经过本次实验，我对QuartusⅡ的使用认识更加深刻，对FPGA技术有了更深层次的认识，有助于我对以后的电子电路设计有极大帮助。
* * 交通大学 信息科学与工程学院 综合性实验报告 姓名：*** 学号631206050*** 班级：2012 级软件2班 实验项目名称：电子秒表 实验项目性质：设计性实验 实验所属课程：数字电路技术基础 实验室（中心）：电子电工实验室 指导教帅： *** _________________________ 实验完成时间：2013 年J2 月20 日
一、实验目的 1. 熟悉计数器的工作原理及特点； 2. 了解和掌握四位同步可预置二进制计数器 74LS161的使用方法; 3. 学习设计N进制加法计数器的方法； 4. 了解电子秒表的设计原理； 5. 掌握电子秒表的设计方法； 二、实验内容及要求 1. 自己设计的同学可以在实验中验证； 2. 按老师要求做的最好回去用EW殷计60分钟的电子秒表； 3. 完成实验报告，附上电路图及仿真结果； 4. 总结数字电路设计的一般方法，掌握常见的数字电路设计的软件。 三、实验原理 本实验采用4枚74LS161计数器及少量的门电路组成。当原有计数器从全0状态开始计数并接收了n个脉冲后，电路进入SN状态；如果将SN状态译码产生一个置零信号加入到计数器的置零输入端，则计数器立刻返回S0状态，因此可以得到相应进制 的计数器。由丁电路一旦进入SN状态后立刻乂被置成S0状态，所以SN状态只在极短的时间
出现，在稳定的状态循环中不包括SN状态。 本实验采用的4枚74LS161计数器中其中两枚采用十进制计数，另外两枚采用六进制计数用丁实现60分钟秒表的设计。 五、实验过程及原始记录（含电路图） 本实验采用4枚74LS161计数器进行实验设计，用丁构成秒表；设计过程中其中两枚需设计成十进制计数器；另外两枚需设计成6进制计数器。 六进制计数器：当Q3Q2Q1Q0=0110时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=0101时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 十进制计数器：当Q3Q2Q1Q0=1010时，置零输入端输入置零信号使计数器活零；当Q3Q2Q1Q0=1001时，产生一个进位信号输入下一级计数器的EP、ET工作状态控制端。 其电路图实现如下：
电子技术课程设计报告 设计题目：电子秒表 院（部）：物理与电子信息学院 专业班级：电子信息工程 学生姓名: 学号: 指导教师: 摘要 秒表应用于我们生活、工作、运动等需要精确计时的方面。它由刚开始的机械式秒表发展到今天所常用的数字式秒表。秒表的计时精
度越来越高，功能越来越多，构造也日益复杂。 本次数字电路课程设计的数字式秒表的要求为：显示分辨率为 1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。 针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。其次安装并学习了数字电路设计中所常用的Multisim 仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。 关键字：555定时器十进制计数器六进制计数器多谐振荡器
目录 1.选题与需求分析 (1) 1.1设计任务 (1) 1.2 设计任务 (1) 1.3设计构思 (1) 1.4设计软件 (2) 2.电子秒表电路分析 (3) 2.1总体分析 (3) 2.2电路工作总体框图 (3) 3.各部分电路设计 (4) 3.1启动与停止电路 (4) 3.2时钟脉冲发生和控制信号 (4) 3.3 设计十进制加法计数器 (6) 3.4 设计六进制加法计数器 (7) 3.5 清零电路设计 (8) 3.7 总体电路图： (10) 4 结束语与心得体会 (12)
电子秒表显示器实验报告 洛阳理工学院实验报告系别计算机系班级 B140502 学号 B14050226 姓名韩亚辉课程名称单片机原理及应用实验日期 2016-5-6 实验名称电子秒表显示器成绩实验目的:掌握中断和定时/计数器的工作原理，熟悉C51编程与调试方法实验条件:计算机一台、ISIS、Proteus软件 实验内容: (1)提前阅读与实验5相关的阅读材料; (2)参照实验原理图，在ISIS中完成电路原理图的绘制; (3)参照软件流程图，在uVision3中编写和编译C51程序，生成可执行文件; (4)在uVision3中启动ISIS的仿真运行，并进行联机调试实验步骤: (1)理解定时器的工作原理，完成定时中断程序的编写与调试; (2)练习uVision3与ISIS的联机仿真方法 一、实验原件清单 元件类别电路符号元件名称 Microprocessor ICs U1 80C51 Miscellaneous X1/12MHz CRYSTAL Capacitors C1~C2/1nF CAP Capacitors C3/22uF CAP-ELEC Resistors Packs R2~R8/1k RES Resistors R1/100Ω RES Optoelectronics LED1~LED2 7SEG-COM-CAT-GRN 二、根据原理图画出的实验图
实验电路在软件配合下，要求实现如下功能:数码管的初始显示值为“00”;当1s产生时，秒计数器加1;秒计数到60时清0，并从“00”重新开始，如此周而复始进行。 三、实验程序如下: #include
这里可以加学校LOGAL 单片机课程设计报告 院系：12级物信系 班别：光信息科学与技术7班 课程名称：秒表设计 姓名：龚俊才欧一景 学号：1210407033 1210407041 指导老师：张涛 2011.12.23
目录 1课程设计的目的和任务 1.1 单片机秒表课程设计的概述 1.2课程设计思路及描述 1.3 课程设计任务和要求 2硬件与软件的设计流程 2.1系统硬件方案设计 2.2软件方案设计 3 程序编写流程及课程设计效果3.1源程序及注释 3.2原理图分析 3.3课程设计效果 4 心得体会 5 相关查阅资料
1. 课程设计的目的和任务 1.1单片机秒表课程设计的概述 一、课程设计题目 秒表系统设计——用STC89C52RC设计一个4位LED数码显示“秒表”，显示时间为 00.00~99.99秒，每10毫秒自动加一，每1000毫秒自动加一秒。 二、增加功能 增加一个“复位”按键（即清零），一个“暂停”和“开始”按键。 三、课程设计的难点 单片机电子秒表需要解决三个主要问题，一是有关单片机定时器的使用；二是如何实现LED 的动态扫描显示；三是如何对键盘输入进行编程。 四、课程设计内容提要 本课程利用单片机的定时器/计数器定时和记数的原理，结合集成电路芯片8051、LED数码管以及课程箱上的按键来设计计时器。将软、硬件有机地结合起来，使得系统能够正确地进行计时，数码管能够正确地显示时间。其中本课程设计有两个开关按键：其中key1按键按下去时开始计时，即秒表开始键(同时也用作暂停键)，key2按键按下去时数码管清零，复位为“00.00”. 五、课程设计的意义 1)通过本次课程设计加深对单片机课程的全面认识复习和掌握，对单片机课程的应用进一步 的了解。 2)掌握定时器、外部中断的设置和编程原理。 3)通过此次课程设计能够将单片机软硬件结合起来，对程序进行编辑，校验。 4)该课程通过单片机的定时器/计数器定时和计数原理，设计简单的计时器系统，拥有正确的 计时、暂停、清零，并同时可以用数码管显示，在现实生活中应用广泛，具有现实意义 六、课程设计仪器 a) 集成电路芯片8051，七段数码管，89C51单片机开发板 b) MCS-51系列单片机微机仿真课程系统中的软件（Keil uvision2）。
EDA课程设计 题目：基于VHDL的数字秒表设计 学生姓名 学号 学院电子信息学院 专业 10通信工程 指导教师 二零一二年十二月
基于VHDL的数字秒表设计 摘要 当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，省电的方向发展。推动该潮流迅速发展的决定性因素就是使用了现代化的EDA设计工具。此次课程设计先确定了系统的逻辑功能，选择电路结构，然后确定并设计电路所需的数据处理以及控制模块，在Quartus II上以超高速硬件描述语言VHDL为系统逻辑描述方法完成了数字秒表所需的分频模块，十进制计数控制模块，六进制计数控制模块与顶层设计和引脚分配，对其进行编译仿真，并下载到实验板上实际验证，通过本设计锻炼了计算机应用能力、VHDL语言的编程能力和Quartus II 的使用能力，此次设计圆满完成了用VHDL语言设计1/1000秒数字秒表并仿真和实际下载到ALTERA公司的ACEX1K系列的EP1K30TC144-3中实现。 关键词：EDA、Quartus II、VHDL、模块、仿真、ACEX1K Abstract The electronic system design is moving speed, large capacity, small volume, light weight, energy saving direction. The trend of rapid development of determinant is the use of modern EDA design tools. This course is designed to determine the logic function of the system, establish the algorithm process, selection of circuit structure and circuit design, and then determine the desired data processing and control module, in the Quartus II to very high speed hardware description language VHDL as the system logical description method for completing the digital stopwatch desired frequency module, decimal counting control module, base six counting control module with top design and pin assignment, the compiled simulation, and downloaded to the experiments on actual test and verify, through the design of exercise ability of computer application and VHDL programming language and Quartus II using capability, the design was completed by VHDL language design 1\/1000 seconds stopwatch and simulation and the actual download to ALTERA company's ACEX1K series EP1K30TC144-3 implementation. Key Words：EDA、Quartus II、VHDL、Module、Simulation、ACEX1K
实 验 报 告 班级 姓名 实验课题：用打点计时器测速度 实验目的：（1）认识打点计时器的结构及工作原理 （2）练习使用打点计时器，并根据纸带研究物体的运动 （3）根据纸带上的点迹求平均速度及粗略的测量物体的瞬时速度 （4）能认识、描绘v--t 图象，并根据v--t 图象判断物体的运动情况 实验器材：学生电源、导线、打点计时器、纸带、复写纸（斜面、小车、钩码）刻度尺 实验原理： 1、打点计时器的工作原理：打点计时器是利用电磁感应原理制造的，通过打点来计时的一种仪器。当通有交流电（4~6V ）时，线圈变为一电磁铁（N 极，S 极不断变化），与永久磁铁相互作用，造成振片上下振动，带动振针在运动的纸带上打下一系列的点迹。由于交流电为50Hz ，故打下的每两个点之间的时间间隔为0.02秒，打下的点不仅记录了物体的位置，也记录了运动所用的时间。 2、测一段位移的平均速度：取纸带上某两点之间为研究对象，用刻度尺测出它们之间的距离Δx ，通过两点之间的间隔数n ，求出该段位移所用时间Δt=n ×0.02s,利用平均速度的公式求出该位移的平均速度。 3、粗略测量瞬时速度：测量某点（位置）瞬时速度时，在其两侧（包含该点）取一段小位移，求出其平均速度，可以粗略的代替该点的瞬时速度。 实验步骤： 1、 认识打点计时器的构造及工作原理： 2、 练习使用打点计时器： （1） 将打点计时器固定，熟悉实验仪器。 （2） 用导线将学生电源与打点计时器连接 （学生电源处于关闭状态）。 （3） 装好复写纸片及纸带，启动电源，用手水平拉动纸带，纸带上就打出一行小 点，随后立即关闭电源。
（4） 取下纸带，从能够看清的某个点开始，往后数出若干个点。如果数出n 个点， 由间隔数计算出第一个点到第n 个点的运动时间。 （5） 用刻度尺测量出第一个点到第n 个点的距离，由平均速度的公式，求出该段 位移内的平均速度。 3、 测量瞬时速度： （1）、取纸带上某一点为计时零点，每隔0.1s （5个间隔）取一测量点，分别用数字0， 1， 2，3，4，5标出这些“测量点”。 (3)将上表中的瞬时速度在v —t 图中描点连线，画出v —t 图象。 注意事项： 1、实验时注意人身安全及仪器安全， 打点计时器应使用10V 以下交流电源。 2、实验时先接通电源，再拉动纸带，实验 完毕立即关闭电源。 4、 手拉纸带时，速度应快些，以防点迹太密集。 5、 利用小车时，应用手接好小车，防止小车落地损坏实验仪器。