盐城工学院
2015~2016学年第1学期
集成电路课程设计报告题目：《基于CMOS的非门异或门电路设计》
姓名：陈胜
学号：1210705102
班级：B电科121
学院：信息工程学院
教师：高直
目录
摘要 (1)
Abstract (1)
1. 设计要求 (2)
2. 设计原理 (2)
3. 设计思路 (3)
3.1 非门电路 (3)
3.2 异或门电路 (4)
3.3 时间计划 (5)
4. 非门异或门电路设计 (5)
4.1 原理图设计 (5)
4.2 仿真分析 (6)
5. 版图设计 (8)
5.1 PMOS管版图设计 (8)
5.2 NMOS管版图设计 (10)
5.3非门异或门的版图设计 (11)
5.4总版图DRC检查 (13)
6. 心得体会 (14)
7. 课程设计总结 (14)
8. 参考文献 (15)
附录： (16)
1. 非门电路原理图 (16)
2. 异或门电路原理图 (17)
3. NMOS管版图 (17)
4. PMOS管版图 (18)
5. 非门电路版图 (18)
6. 异或门电路版图 (19)
摘要
本文从设计到仿真以及后面的版图制作等主要用到了Multisim软件和L-Edit软件等。设计的题目是基于CMOS的二输入异或门电路，电路设计的思路是使用一个二输入的或非门加一个与或非门来实现二输入异或门的功能，其中电路设计部分用的是Multisim软件，仿真部分主要做的是时序仿真，后面的版图制作用的是L-Edit软件，由于版图制作只使用了一个L-Edit软件，所以版图完成之后只做了一个基本的DRC检查。
关键词：CMOS门电路、或非门、与或非门、异或门
Abstract
In this paper, from design to production simulation and the back of the map, mainly use the Multisim software and L-Edit software, etc. Design the topic is based on CMOS two exclusive-or gate, circuit design train of thought is to usea two input nor gate and an and-or-not gateto
realize the input exclusive-or the function of the door, the circuit design part with Multisim software, main do is timing simulation, simulation of the back of the map production using
L-Edit software, due to the map making only USES a L - Edit software, so the layout is compled o nly done a basic DRC check.
Keywords: CMOS gate, NOR gate, AND-OR-NOT gate,Exclusive-OR gate
1. 设计要求
1、要求：用MOS器件设计非门异或门电路。
2、内容：用Multisim软件进行电路原理图的绘制并仿真。
3、用L-edit软件进行电路板图的制作及DRC的检查。
2. 设计原理
非门有一个输入端和一个输出端，输入端为A，输出端为Y，当输入A为高电平时输出Y为低电平，当输入A为低电平时输出Y为高电平，即Y=A—。真值表如下：
A Y
0 1
1 0
表2-1 非门真值表
图2-1 非门逻辑符号
异或门有两个输入端和一个输出端，输入端为A和B，输出端为Y，当输入A为高电平B为低电平和A为低电平B为高电平时输出Y为高电平，当输入A为高电平B为高电平和A为低电平B为低电平时输出Y为低电平，即Y=A⊕B。
真值表如下：
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
表2-2 异或门真值表
也就是说，如果A、B两个值不相同，则异或结果为1。如果A、B两个值相同，异或结果为0。
图2-2 异或门逻辑符号
3.设计思路
3.1 非门电路
CMOS非门即反相器是由一个N管和一个P管组成的，P管源极接Vdd,N管源极接GND，若输入IN为低电平，则P管导通，N管截止，输出OUT为高电平。若输入IN为高电平，则N管导通，P管截止，输出OUT为低电平。从而该电路实现了非的逻辑运算，构成了CMOS反相器。CMOS反相器的电路图如图3-1所示。
低电平输出特性：
当输出为低电平时，即Vo=VoL时，反相器的P沟道管截止、N沟道导通。
高电平输出特性：
当输出为高电平时，即Vo=VoH时，反相器的N沟道管截止、P沟道导通。
图3-1 CMOS反相器电路图
还有就是CMOS电路的优点：
（1）微功耗。CMOS电路静态电流很小，约为纳安数量级。
（2）抗干扰能力很强。输入噪声容限可达到VDD/2。
（3）电源电压范围宽。多数CMOS电路可在3~18V的电源电压范围内正工作。
（4）输入阻抗高。
（5）负载能力强。CMOS电路可以带50个同类门以上。
（6）逻辑摆幅大（低电平0V，高电平VDD）。
3.2异或门电路
异或门电路图如图3-2所示。
图3-2 异或门电路图
异或门可用或非门和与或非门实现，电路图中前四个MOS管组成的是或非门，后四个组成与或非门。
其中，或非门是数字逻辑电路中的基本元件，实现逻辑或非功能。有多个输入端，1个输出端，多输入或非门可由2输入或非门和反相器构成。只有当两个输入A和B为低电平（逻辑0）时输出为高电平（逻辑1）。也可以理解为任意输入为高电平（逻辑1），输出为低电平（逻辑0）。
异或门是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端，多输入异或门可由2输入异或门构成。若两个输入的电平相异，则输出为高电平1；若两个输入的电平相同，则输出为低电平0。亦即，如果两个输入不同，则异或门输出高电平。
3.3 时间计划
2015.11.26布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。
2015.11.27-11.30学习L-Edit软件的功能和使用方法，到图书馆查阅相关资料，复习Multisim的操作方法和所设计内容的基本理论知识。
2015.12.1-12.3先对非门电路和异或门电路通过Multisim软件进行设计仿真工作，仿真成功后再用L-edit软件对非门和异或门电路进行版图设计工作。
2015.12.4-12.7完成课程设计报告的撰写。
2015.12.8 提交课程设计报告。
4. 非门异或门电路设计
4.1 原理图设计
非门原理图如图4-1所示。
由图可见，反相器由一个PMOS管和一个NMOS管组成，PMOS管源极接+5V 的VDD，漏极和栅极分别接到NMOS管的漏极和栅极，NMOS管的源极接地。输入A接两个MOS管的栅极，输出Y接两个MOS管的漏极。
另外，为了体现出反相器的反相特性，将输入A输入一个频率为1kHz、高电平电压为5伏的方波。输出Y接到示波器B通道上，示波器将反相器作用后的方波信号显示出来。而示波器的A通道接输入A，显示的即为输入的方波信号波形。
图4-1 反相器原理图
异或门原理图如图4-2所示。
由图可见，异或门是由或非门和与或非门组成，输入A和输入B刚好为或非门的输入端或非门的输出端又作为下一级的输入端，输出Y为与或非门的输出
端。
为了体现出异或门的逻辑关系，分别在输入A和B上接一个开关和示波器，在输出Y上也接一个示波器。利用开关控制输入A和B的电平高低，示波器可以显示在开关变化时，输入和输出电平之间的逻辑关系。
图4-2 异或门原理图
4.2 仿真分析
反相器仿真图如图4-3所示。
图中Y轴上方波形为反相器输出波形，下方波形为反相器输入波形。由图可以看出，输入A的波形和输出Y的波形刚好相反。即当输入为高电平时，输出为低电平，输入为低电平时输出为高电平。
图4-3 反相器仿真图
异或门仿真图如图4-4、图4-5所示。
由图可见，当输入A为高电平时，输入B波形与输出波形相反；当输入B 为低电平时，输入A波形与输出波形一致。也就是说，异或门仿真结果正确。
图4-4 异或门输入端波形仿真图
图4-5 异或门输出端波形仿真图
5.版图设计
5.1 PMOS管版图设计
PMOS管版图设计步骤：
（1）打开L-Edit程序：L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上。
（2）另存为新文件：选择执行File/Save As子命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存贮目录，在“文件名”文本框中输入新文件名称，如Ex1。
图5-1 替换设置信息对话框
（3）替换设置信息：用于将已有的设计文件的设定（如格点、图层等）应
用于当前的文件中。选择执行File/Replace Setup子命令打开对话框，单击“From File”栏填充框的右侧的Browser按钮，选择X: \Tanner\Ledit100\Samples\SPR\example1\lights.tdb文件，如图5-1所示，单击OK就将lights.tdb文件中的格点、图层等设定应用在当前文件中。
（4）编辑单元：L-Edit编辑方式是以单元（Cell）为单位而不是以文件（File）为单位的，每一个文件可有多个Cell，而每一个Cell可表示一种电路的版图或说明，每次打开新文件时自动打开一个Cell并将之命名为Cell0，如图5-2所示，其中编辑窗口中的十字为坐标原点。
图5-2 编辑单元Cell0
图5-2 工艺设定
（5）设计环境设置：绘制版图时必须要有确定的大小，因此在绘图前首先要确定或设定坐标与实际长度的关系。选择执行Setup/Design子命令，弹出Setup Design对话框，在Technology标签页中可设置工艺的名称、单位等，本例以Lambda为单位，而Lambda与内部单位（Internal Unit）的关系可在Technology setup选项中进行设置，如图5-3所示，设定1个Lambda为1000个Internal Unit，即设定1个Lambda等于1个Micron。
（6）图层的设置：在Layers面板的下拉列表中选取图层。PMOS版图需要用到N Well、Active、N Select、P select、Ploy、Matal1、Matal2、Active Contact、Via等图层。
（7）绘制N Well：在Layers面板的下拉列表中选取N Well选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口画出横向24格纵向15格的方形即为N Well。
（8）绘制Active图层：在Layers面板的下拉列表中选取Active选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口的N Well中画出横向14格纵向5格的方形Active区。
（9）绘制P Select图层：选取Layers面板中下拉列表中的P Select选项，在N Well中绘制横向18格，纵向9格的P Select区。
（10）绘制Ploy图层：在Layers面板的下拉列表选取Ploy项，在N Well 的有源区中间绘制长为2个栅格、宽为7个栅格的矩形。如DRC检查有错误，则需注意Ploy必须延伸出Active区域最小2个Lambda的距离。
（11）绘制Active Contact图层：在Layers面板的下拉列表中选择Active Contact选项，在Active层中画出横向2格、纵向2格的方形，左右两个扩散区各画一个Active Contact。
（12）绘制Metal1图层：在Layers面板的下拉列表中选取Metal1选项，在Active Contact周围绘制横向4格、纵向4格的方形，左右两个扩散区各画一个。
经过以上步骤，PMOS管版图如图5-3所示。
图5-3 PMOS管版图
5.2 NMOS管版图设计
（1）新建NMOS单元：选择Cell/New命令，打开Create New Cell对话框，在其中的New cell name栏中输入nmos，单击OK按钮。
（2）绘制NMOS单元：根据绘制PMOS单元的过程，依次绘制Active图层、N Select图层、Ploy图层、Active Contact图层与Metal1图层。其中，Active 宽度为14个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；N Select 宽为18个栅格，高为9个栅格；两个Active Contact的宽和高皆为2个栅格；两个Metal1的宽和高皆为4个栅格。
NMOS管版图如图5-4所示。
图5-4 NMOS管版图
5.3非门异或门的版图设计
（1）非门版图如图5-5所示。
非门版图是在PMOS管和NMOS管版图基础上得到的，由图可见非门图中多出了PMOS和NMOS衬底接触点单元、电源Vdd和GND、输入输出端口和金属层。
PMOS衬底接触点单元的绘制：N Well宽为15栅格、高为15栅格，Active 宽为5个栅格、高为5栅格，N Select宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。
NMOS衬底接触点单元的绘制：Active宽为5个栅格、高为5栅格，P Select 宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。
电源Vdd和GND的绘制：在pmos的上方和nmos的下方各绘制一个宽为39个栅格、高为5个的电源线。注意Metal1层与Metal1层的最小间距为3个Lambda。单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的宽为39栅格、高为5个栅格的方格后，将自动出现Edit Object(s)对话框，在“On”框的下拉列表中选择Metal1，在Port name栏内键入Vdd，在Text Alignment选项中选择文字相对于框的位置的右边。然后单击“确定”按钮。用同样的方式标出GND。
输入输出端口的绘制：输入端口需要绘制Metal2图层、Via图层、Metal1图层、Ploy Contact图层与Ploy图层，才能将信号从Metal2层传至Ploy层。Ploy Contact图层横向为2格、纵向为2格，Ploy图层横向为5格、纵向为5格，Metal1图层横向为10格、纵向为4格，Via图层横向和纵向各为2格，Metal2图层横向和纵向各为4格。输出端口可在连接pmos和nmos漏极的Metal1上绘制Via层与Metal2层，实现信号的输出。
输入的组合与命名：先用选择按钮选取要组合的图形，再执行Draw/Group 命令，弹出Group对话框，在Group Cell Name栏内键入名称，然后单击OK按钮。单击图标，再选取Metal2图层，用鼠标左键拖曳出一个与portA单元的Metal2图层重叠的宽为4格、高为4格的区域后，弹出Edit Object(s) 对话框，在Port name栏内键入A，在Text Alignment选项中选择文字在框的左边，再单击“确定”按钮。
最后按照原理图将非门版图完整的连接出来。
图5-5 非门版图
（2）异或门版图如图5-6所示。
版图中共十个MOS管，其中5个PMOS管和5个NMOS管。按照原理图将各个MOS管之间的栅极、源极、漏极、衬底连接起来即可得到异或门的版图。
图5-6 异或门版图
5.4总版图DRC检查
（1）非门版图DRC检查如图5-7所示。
图5-7 非门版图DRC检查
对非门版图进行DRC检查结果为无DRC错误。
（2）异或门版图DRC检查如图5-8所示。
图5-8 异或门版图DRC检查对异或门版图进行DRC检查结果为无DRC错误。
6. 心得体会
在这次设计中不仅增进了我们同学之间的关系，也使我从他们身上学会了很多东西。在设计过程中总会出现这样那样的问题，而我又解决不了时，我总会请教其它同学，他们也都会给我耐心的解答。有些问题拿捏不准时，我们也会互相商量，积极地参与讨论，使问题逐渐的明了化。在此，我还要感谢高老师的帮助，没有老师的帮助，完成设计对我来说将会很困难。
另外，在这次设计中，我第一次使用L-edit这个软件，刚开始用这个软件画图时，我感觉很困难，但是经过几天的实践，我渐渐掌握了使用此软件的技巧。做此设计的过程更是学习新知识的的过程，画电路版图使我更佳清晰的了解了电路工作原理。
7. 课程设计总结
通过这次设计，我对L-edit这个软件有了深刻的认识。L-Edit是Tanner EDA 软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit包含IC设计编辑器(Layout
Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit 丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。
设计最初只是画了PMOS管和NMOS管这样比较简单的版图，接着花了比较复杂一点的非门版图，最后画了更复杂的异或门版图。从一开始的简单的，到最后复杂的，是一个循序渐进的过程。由简到难，再将难题分解成各个简单的问题一点一点的进行解决。这样做不仅使设计过程更有条理，而且往往事半功倍。
当然，这次设计时间并不长，所以在对软件学习的过程中还有很多不足，比如说版图走线和排版的更加简单和整齐，还有其他很多需要改进的地方。这些我会在以后多做些实践，从而在实践中提高自己，熟练掌握此软件。
8. 参考文献
[1] 阎石. 数字电子技术基础（第五版）. 北京：高等教育出版社，2006
[2] 孙宏国，周云龙. 电子系统设计与实践. 北京：清华大学出版社，2012
[3] 康华光. 电子技术基础模拟部分（第五版）. 北京：高等教育出版社，2006
[4] 龙忠琪，龙胜春. 数字集成电路教程（第二版）. 北京：科学出版社，2007
[5] 路勇，刘颖. 模拟集成电路基础（第三版）. 北京：中国铁道出版社，2014
附录：
1. 非门电路原理图
2. 异或门电路原理图
3. NMOS管版图
4. PMOS管版图
5. 非门电路版图
CMOS逻辑电路 CMOS是单词的首字母缩写，代表互补的金属氧化物半导 体(Complementary Metal-Oxide-Semiconductor)，它指的是 一种特殊类型的电子集成电路(IC)。集成电路是一块微小的硅 片，它包含有几百万个电子元件。术语IC隐含的含义是将多个 单独的集成电路集成到一个电路中，产生一个十分紧凑的器件。在通常的术语中，集成电路通常称为芯片，而为计算机应用设计的IC称为计算机芯片。 虽然制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS 集成电路来完成所需的功能。当我们注意到所有的个人计算机都使用专门的CMOS 芯片，如众所周知的微处理器，来获得计算性能时， CMOS IC的重要性就不言而喻了。CMOS之所以流行的一些原因为: ?逻辑函数很容易用CMOS电路来实现。 ?CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小，可以制造在极小的面积上。 ?用于制造硅片CMOS芯片的工艺已经是众所周知，并且CMOS芯片的制造和销售价格十分合理。 这些特征及其它特征都为CMOS成为制造IC的主要工艺提供了基础。 CMOS可以作为学习在电子网络中如何实现逻辑功能的工具。CMOS它允许我们用简单的概念和模型来构造逻辑电路。而理解这些概念只需要基本的电子学概念。 CMOS逻辑门电路的系列及主要参数: 1．CMOS逻辑门电路的系列 CMOS集成电路诞生于20世纪60年代末，经过制造工艺的不断改进，在应用的广度上已与TTL平分秋色，它的技术参数从总体上说，已经达到或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。CMOS集成电路主要有以下几个系列。 （1）基本的CMOS——4000系列。 这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。 （2）高速的CMOS——HC（HCT）系列。 该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。它的输入电压参数为VIH（min）=2.0V；VIL（max）=0.8V，与TTL完全相同。另外，
课程设计任务书 学生姓名：专业班级：电子1003班 指导教师：封小钰工作单位：信息工程学院 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日
摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)
成绩评定表
课程设计任务书
目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一：电路原理图网表 (9) 附录二：版图网表 (10)
1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件，许多EDA系统软件的电路模拟部分是应用Spice程序来完成的，而tanner软件是一款学习阶段应用的版图绘制软件，对于初学者是一个上手快，操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真，并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图，并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。
CMOS逻辑门电路 CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS电路的工作速度可与TTL 相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。 早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。 MOS管结构图 MOS管主要参数： 1.开启电压V T ·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，V T约为3～6V； ·通过工艺上的改进，可以使MOS管的V T值降到2～3V。 2. 直流输入电阻R GS ·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的R GS可以很容易地超过1010Ω。 3. 漏源击穿电压BV DS ·在V GS=0（增强型）的条件下，在增加漏源电压过程中使I D开始剧增时的V DS称为漏源击穿电压BV DS ·I D剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿 ·有些MOS管中，其沟道长度较短，不断增加V DS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后 ，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的I D 4. 栅源击穿电压BV GS ·在增加栅源电压过程中，使栅极电流I G由零开始剧增时的V GS，称为栅源击穿电压BV GS。 5. 低频跨导g m ·在V DS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
四位与非门的电路设计 一、课程设计的目的 1、学会使用电路设计与仿真软件工具Hspice ，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice 内部元件库。通过该实验，掌握Hspice 的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。 2、本次课程设计是用Hspice 软件来实现对四位与非门电路的设计与仿真，熟悉用MOS 器件来设计四位逻辑输入与非门电路，了解用MOS 器件设计与TTL 与非门的优缺点。 二、课程设计的内容和要求 1、内容：用仿真软件HSPICE ，用网表文件来描述模拟电路； 2、要求：用MOS 器件来设计四位逻辑输入与非门电路。 三、设计的原理 1、四输入与非门符号图及原理 A OUTPUT NAND4 1 2 3 45 D C B 真值表如下所示
A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 四输入端CMOS与非门电路，其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C、D中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B、C、D全为高电平时，才会使四个串联的NMOS管都导通，使四个并联的PMOS管都截止，输出为低电平。设计电路图如下图所示：
什么是与门电路及与非门电路原理？ 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如．一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。
图15-17甲是我们实验用的与用的与门，它有两个输入端Ａ、Ｂ和一个输出端。图15-17乙是它连人电路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输出端电位的高低。
输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输出瑞的电位是高电位，二极管发光。 可见，与门只在输入端A与输入端Ｂ都是高电位时，输出端才是高电位；输入端Ａ、Ｂ只要有一个是低电位，或者两个都是低电位时，输出端也是低电位。输人端空着时，输出端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端Ａ、Ｂ同低电位间的开关同时断开，Ａ与Ｂ才同时是高电位，输出端也因而是高电位，用电器开始工作。
MOS管及简单CMOS逻辑门电路原理图 现代单片机主要是采用CMOS工艺制成的。 1、MOS管 MOS管又分为两种类型：N型和P型。如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss，1端接正电压，称为“漏极”，漏极电压记作VDD。要使1端与3端导通，栅极2上要加高电平。 对P型管，栅极、源极、漏极分别为5端、4端、6端。要使4 端与6端导通，栅极5要加低电平。 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管”。 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。 高电平视为逻辑“1”，电平值的范围为：VDD的65%～VDD（或者～VDD）
低电平视作逻辑“0”，要求不超过VDD的35%或0～。 +～+应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有助于降低功耗。VDD为的CMOS器件已大量使用。在便携式应用中，VDD为，甚至的单片机也已经出现。将来电源电压还会继续下降，降到，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律仍然是适用的。 3、非门 非门（反向器）是最简单的门电路，由一对CMOS管组成。其工作原理如下：A端为高电平时，P型管截止，N型管导通，输出端C的电平与Vss保持一致，输出低电平；A端为低电平时，P型管导通，N型管截止，输出端C的电平与V一致，输出高电平。 4、与非门
Lab 2 二与非门电路原理图设计 1.实验目的 1.1了解Schematic设计环境 1.2掌握二与非门电路原理图输入方法 1.3掌握逻辑符号创建方法 2.实验原理 2.1Schematic设计环境 启动Schematic Editor后，在命令解释窗口CIW中，打开任意库与单元中的Schematic视图，浏览Schematic Editing窗口如图2.1所示，顶部为菜单栏（Menu），左侧为图标栏（Icon Bar），具体介绍如下： 图2.1 Schematic Editing窗口 菜单栏 菜单栏中可选菜单有Tool、Design、Window、Edit、Add、Check、Sheet、Options等项。其中常用菜单有： Tool菜单提供设计工具以及辅助命令。比如，lab4、lab5所使用的仿真工具ADE，就在Tool下拉菜单中。 Window菜单中的各选项有调整窗口的辅助功能。比如，Zoom选项对窗口放大（Zoom in）与缩小（Zoom out），fit选项将窗口调整为居中，redraw选项为刷新。 Edit菜单实现具体的编辑功能，主要有取消操作（Undo）、重复操作（Redo）、拉伸（Stretch）、拷贝（copy）、移动（Move）、删除（Delete）、旋转（Rotate）、属性（Properties）、选择（Select）、查找（Search）等子菜单，在以下实验中将大量应用。 Add菜单用于添加编辑所需要的各种素材，比如元件（Instance）或输入输出端点（pin）等。 图标栏 图标栏内的所有命令都可以在菜单栏实现，图标栏提供使用频率较高的一些
实验二组合逻辑设计 一、实验目的 1、掌握组合电路设计的具体步骤和方法； 2、巩固门电路的运用和电路搭建能力； 3、掌握功能表的建立与运用； 4、为体验MSI（中规模集成电路）打基础。 二、实验使用的器件和设备 四2输入异或门74LS86 1片 四2输入正与非门74LS00 1片 TDS-4数字系统综合实验平台1台 三、实验内容 1．测试四2输入异或门74LS86 一个异或门的输入和输出之间的逻辑关系。 2．测试四2输人与非门74LS00一个与非门的输入和输出之间的逻辑关系。 3．等价变换Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 4．画出变换后的原理图和接线图。 四、实验过程 1、选择实验题目，分析逻辑功能 用门电路设计一位的全加器 一位全加器：在进行两个数的加法运算时不仅要考虑被加数和加数而且要考虑前一位(低位)向本位的进位的一种逻辑器件。 2、根据逻辑功能写出真值表； 3、根据真值表写出逻辑函数表达式； Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 4、利用卡诺图法或布尔代数法对逻辑函数表达式进 行化简； 不需化简 Si=Ai○十Bi○十Ci-1 Ci=AiBi +（Ai○十Bi）Ci-1 5、将化简的逻辑表达式等价变换，统计出实验所需芯片；
Si=Ai○十Bi○十Ci-1 所需芯片： 四2输入异或门74LS86 1片 四2输入正与非门74LS00 1片 6、根据各芯片的引脚图，测试所有需用芯片的功能，画出各芯片的功能表； VCC VCC 74LS86接线图 74LS00接线图 74LS 86芯片测试结果74LS00 芯片测试结果
CMOS与非门集成电路设计 目录 一、实践目的 (1) 二、实践要求 (1) 三、实验内容 (1) （一）与非门 (1) （二）Tanner Pro EDA工具简介 (1) （三）使用S-Edit设计电路原理图 (3) （四）T-Spice模拟分析 (7) （五）L-Edit版图设计 (12) （六）LVS比较 (20) 四、与非门工作曲线分析 (23) （一）直流分析 (23) （二）负载电容瞬态分析 (26) 五、实践总结 (30)
一、实践目的 根据半导体集成电路和VLSI课程所学知识，以及数字电路等课程的知识，使用集成电路工艺完成CMOS与非门单元电路的设计。希望通过此单元电路的全面学习来完全掌握数字集成电路的设计流程，熟练掌握Tanner Pro EDA工具软件的使用。 二、实践要求 所完成的电路设计包括逻辑表达式，真值表，电路原理图及仿真曲线图，版图，LVS报告，后仿真曲线及分析。负载要求可驱动1pF电容，在测试中分别加载1fF,100fF,500fF,0.5pF,1pF,2pF电容，进行延时以及曲线slop等比较。 三、实验内容 （一）与非门 与非门是与门和非门的结合，先进行与运算，再进行非运算。其电路符号、逻辑表达式和真值表如图3.1.1所示。 图3.1.1、与非门 （二）Tanner Pro EDA工具简介 Tanner Pro是一套集成电路设计软件，包括S-EDIT，T-SPICE，W-EDIT，
L-EDIT，与LVS。他们的主要功能分别如下： ↗S-Edit：编辑电路原理图 ↗T-Spice：电路分析与仿真模拟 ↗W-Edit：显示T-Spice模拟波形结果 ↗L-Edit：编辑布局图、自动配置与绕线、设计规则检查、截面观察、电路转化 ↗LVS：电路图与布局结果对比 Tanner Pro的设计流程可用图3.2.1表示。将要设计的电路先以S-Edit编辑出电路图，再将该电路图输出成SPICE文件。接着利用T-Spice将电路图模拟并输出成SPICE文件，如果模拟结果有错误，返回S-Edit检查电路图，如果T-Spice 模拟结果无误，则以L-Edit进行布局图设计。用L-Edit进行布局图设计后要以DRC 功能做设计规则检查，若违反设计规则，再将布局图进行修改直到设计规则检查无误为止。将验证过的布局图转化成SPICE文件，再利用T-Spice模拟，若有错误，再回到L-Edit修改布局图。最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比，若对比结果不相等，则回去修正L-Edit 或S-Edit的图。直到验证无误后，将L-Edit设计好的布局图输出成GDSII文件类型，再交由工厂去制作半导体过程中需要的掩膜版。 图3.2.1、Tanner设计流程
目录 1绪论 (2) 1.1 设计背景 (2) 1.2设计目标 (2) 2与门电路设计 (3) 2.1电路原理 (3) 2.2电路结构 (3) 2.3与门电路仿真波形 (4) 2.4与门电路的版图绘制及DRC验证 (5) 2.5与门电路版图仿真 (6) 2.6 LVS检查匹配 (6) 总结 (8) 参考文献 (9) 附录一版图网表： (10) 附录二电路图网表 (12)
1绪论 1.1 设计背景 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用MOS场效应管实现二输入与门电路。 2.用tanner软件中的原理图编辑器S-Edit编辑反相器电路原理图。 3.用tanner软件中的W-Edit对反相器电路进行仿真，并观察波形。 4.用tanner软件中的L-Edit绘制反相器版图，并进行DRC验证。 5.用W-Edit对反相器的版图电路进行仿真并观察波形。 6.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的 匹配程度。
课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图： .spc文件（瞬时分析）： * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. *
*
* * WARNING: Layers with Unassigned FRINGE Capacitance. * * * * * * WARNING: Layers with Unassigned FRINGE Capacitance. * * * 课程设计任务书 学生姓名：王伟专业班级：电子1001班 指导教师：刘金根工作单位：信息工程学院题目: 基于CMOS的二输入与门电路 初始条件： 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰 写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习Cadence IC软件和L-Edit软件。 （2）设计一个基于CMOS的二输入的与门电路。 （3）利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习Cadence IC和L-Edit软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对二输入与门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日系主任（或责任教师）签名：年月日 目录 摘要 (2) 绪论 (3) 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 3.3、二输入与门电路 (8) 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计................................................... (20) 5.1、PMOS管版图设计 (20) 5.2、NMOS管版图设计 (22) 5.3、与门版图设计 (23) 5.4、总版图DRC检查及SPC文件的生成 (25) 六、心得体会 (28) 七、参考文献 (29) 八、附录 (30) CMOS 集成逻辑门电路特点及使用方法1．CMOS集成电路特点 CMOS集成电路的特点是功耗极低、输出幅度大噪声容限大、扇出能力强。MOS逻辑门电路主要分为NMOS、PMOS、CMOS三大类，PMOS是MOS逻辑门的早期产品，它不仅工作速度慢且使用负电源，不便与TTL电路连接，CMOS是在NMOS的基础上发展起来，它的各种性能较NMOS都好。 2．集成CMOS电路的特性参数 CMOS门电路主要参数的定义同TTL电路，下面主要说明CMOS电路主要参数的特点。 (1)输出高电平U OH 与输出低电平U OL CMOS门电路U OH的理论值为电源电压U DD，U OH(min)=0.9U DD；U OL的理论值为0V，U OL(max)=0.01U DD。所以CMOS门电路的逻辑摆幅(即高低电平之差)较大，接近电源电压U DD值。 (2)阈值电压U TH 从CMOS 非门电压传输特性曲线中看出，输出高低电平的过渡区很陡，阈值电压U TH 约为U DD/2。 (3)抗干扰容限 CMOS非门的关门电平U OFF为0.45U DD，开门电平U ON为0.55U DD。因此，其高、低电平噪声容限均达0.45U DD。其他CMOS门电路的噪声容限一般也大于0.3U DD，电源电压U DD 越大，其抗干扰能力越强。 (4)传输延迟与功耗 CMOS电路的功耗很小，一般小于1 mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC 高速CMOS系列的工作速度已与TTL系列相当。 (5)扇出系数 因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定的扇出系数可达50。 但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。 以测试过的CD4001为例，其主要特性参数见表11-12。 表3 CD4001四2或非门主要特性参数 四输入与非门课程设计任务书 学生姓名：专业班级： 指导教师：工作单位： 题目: CMOS四输入与非门电路设计 初始条件： 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） 1、课程设计工作量：2周 2、技术要求： （1）学习ORCAD软件、L-EDIT软件。 （2）设计一个CMOS四输入与非门电路。 （3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计，并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。 时间安排： 2013.11.22布置课程设计任务、选题；讲解课程设计具体实施计划与课程设计报告格式的要求；课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作，完成课设报告的撰写。 2013.12.6 提交课程设计报告，进行答辩。 指导教师签名：年月日 系主任（或责任教师）签名：年月日 摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15) 1绪论 1.1设计背景 集成电路的出现与飞速发展彻底改变了人类文明和人们日常生活的面目。近几年，中国集成电路产业取得了飞速发展。 集成电路掩模版图设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能是否正确，而且也会极大程度地影响集成电路的性能、成本与功耗。集成电路掩模版图设计是一门技术，它需要设计者具有电路系统原理与工艺制造方面的基础知识。但它更需要设计者的创造性、空间想象力和耐性，需要设计者长期工作的经验和知识的积累，需要设计者对日新月异的集成电路发展密切关注和探索。 互补金属-氧化物-半导体集成电路，简称CMOS电路，是集成电路中于六十年代后期才发展起来的后起之秀。到了六十年代，随着平面型晶体管的发展，以及人们对于半导表面性质认识的深化，特别是具有优良性能的热生长二氧化硅薄膜的成功生长，才导致MOS绝缘栅场效应晶体管和MOS集成电路的问世。 为了把设计的线路生产为集成电路，还必须进行版图设计。即根据线路中各器件的尺寸和互连进行合理的布局。版图设计的优劣，很大程度上决定了产品的成品率和可靠性。 在版图设计中的考虑原则是尽可能缩小有源区（即仅包括器件和互连引线部分，不包括键合点)。这不仅可以减小芯片面积，而且有 利于成品率提高。电源线和地线的走线要通畅，减小串联电阻，保证电路的参量指标。在可能的条件下，引线孔尽量开大，保证接触良好。现代化的计算机辅助制版技术，能大大减小人力，做出最佳图形，特别是为大规模集成电路所必需。 中国集成电路产业已经形成了IC设计、制造、封装测试三业及支撑配套业共同发展的较为完善的产业链格局，随着IC设计和芯片制造行业的迅猛发展，国内集成电路价值链格局继续改变，其总体趋势是设计业和芯片制造业所占比例迅速上升。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑三输入与门电路原理图。 2.用tanner软件中的L-Edit绘制三输入与门电路版图，并进行DRC 验证。 3.用tanner软件中的W-Edit对三输入与门电路图进行仿真，并观察波形。 4.用tanner软件中的W-Edit对三输入与门电路版图进行仿真，并观察波形。 5.用tanner软件中的layout-Edit对反相器进行LVS检验观察原理图与版图的匹配程度。 MOS 管及简单CMOS 逻辑门电路原理图 现代单片机主要是采用CMO 工艺制成的。 1、MOS 管 MOS 管又分为两种类型：N 型和P 型。如下图所示: V DD 4 5 I c 6 =Vss P 型MOS 管 以N 型管为例，2端为控制端，称为“栅极”；3端通常接地，称为 “源极”；源极电压记作Vss , 1端接正电压，称为“漏极”，漏极电压记作VDD 要使1端与3端导通，栅极2 上要加高电平。 对P 型管，栅极、源极、漏极分别为 5端、4端、6端。要使4 端与6端 导通，栅极5要加低电平。 在CMO 工艺制成的逻辑器件或单片机中，N 型管与P 型管往往是 成对出 现的。同时出现的这两个 CMO 管，任何时候，只要一只导通，另一只则 不导通（即“截止”或“关断”），所以称为“互补型—CMO 管”。. 2、CMO 逻辑电平 高速CMO 电路的电源电压 VDD S 常为+5V; Vss 接地，是0V 。 高电平视为逻辑“ 1”，电平值的范围为：VDD 勺65%-VDD 或者VDD-1.5V ? VDD 低电平视作逻辑“ 0”，要求不超过 VDD 的35%或 0?1.5V 。 +1.5 V ?+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为3.3V 的CMO 器件已大量使用。在便携式应用中， VDC 为 2.7V ，甚至1.8V 的单片机也已经出现。将来电源电压还会继续下降，降到0.9V ， 但低于VDD 的 35%勺电平视为逻辑“ 0”，高于VDD 勺65%勺电平视为逻辑“ 1” 的规律仍然是适用的。 VDD Vss 什么就是与门电路及与非门电路原理？ 什么就是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么就是门电路 “门”顾名思义起开关作用。任何“门”的开放都就是有条件的。例如.一名学生去买书包,只买既好瞧又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。 门电路就是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。 图15-17甲就是我们实验用的与用的与门,它有两个输入端Ａ、Ｂ与一个输出端。图15-17乙就是它连人电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是低电位,二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管就是否发光,判定输出端电位的高低。 输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。 可见,与门只在输入端A与输入端Ｂ都就是高电位时,输出端才就是高电位;输入端Ａ、Ｂ只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。输人端空着时,输出端就是高电位。 与门的应用 图15-19就是应用与门的基本电路,只有两个输入端Ａ、Ｂ同低电位间的开关同时断开,Ａ与Ｂ才同时就是高电位,输出端也因而就是高电位,用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机,当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。 与非门,与非门就是什么意思 DTL与非门电路: 常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离, 并提高带负载能力。 什么是与门电路及与非门电路原理? 什么是与门电路 从小巧的电子手表，到复杂的电子计算机，它们的许多元件被制成集成电路的形式，即把几十、几百，甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如?一名学生去买书包，只买既好看又给买的，那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同，而分为与门、非门、与非门等等。 与门 我们先学习与门，在这之前请大家先看图15-16，懂得什么是高电位，什么是低电位。 图15-17甲是我们实验用的与用的与门，它有两个输入端A、E和一个输出端。图15-17乙是它连人电 路中的情形，发光二极管是用来显示输出端的电位高低：输出端是高电位，二极管发光；输出端是低电位，二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线，表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光，判定输岀端电位的高低。 输入端着时，它的电位是高电位，照图15-18戊那样，让两输人端都空着，则输岀瑞的电位是高电位, 二极管发光。 可见，与门只在输入端A与输入端E都是高电位时，输岀端才是高电位；输入端A、E只要有一个是低电位，或者两个都是低电位时，输岀端也是低电位。输人端空着时，输岀端是高电位。 与门的应用 图15-19是应用与门的基本电路，只有两个输入端A、E同低电位间的开关同时断开，A与E才同时是高电位，输出端也因而是高电位，用电器开始工作。 实验 照图15-20连接电路。图中输入端与低电位间连接的是常闭按钮开关，按压时断开，不压时接通 观察电动机在什么情况下转动。 如果图15-20的两个常闭按钮开关分别装在汽车的前后门，图中的电动机是启动汽车内燃机的电动机, 当车间关紧时常闭按钮开关才能被压开，那么这个电路可以保证只有两个车门都关紧时汽车才能开动。与非门,与非门是什 么意思二输入与非门、或非门版图设计
集成电路课程设计(CMOS二输入与门).
CMOS 集成逻辑门电路特点及使用方法
电路四输入与非门设计 - 副本
三输入与非门电路设计
MOS管及简单CMOS逻辑门电路原理图
与门电路和与非门电路原理
与门电路和与非门电路原理
相关主题
文本预览