浙江大学远程教育学院试题模拟卷
课程名称眼耳鼻咽喉口腔科护理学
年级专业（层次）学号姓名
请务必将答案写在答题卷上，写在试题卷上一律不予批改，责任自负。
一、填空题：（共30分）
1.虹膜睫状体炎治疗中，阿托品眼药水的作用是散大瞳孔和麻痹睫状肌。
2.化学伤是眼科危急重症，争分夺秒，就地取材，彻底冲洗是急救原则，酸性灼伤中和的冲洗液用３％碳酸氢钠溶液，硷性灼伤时中和冲洗液用３％硼酸溶液。
?
3.我国人正常眼压为10-21 mmHg, 两眼眼压差不超过 5 mmHg, 日眼压波动不超过8 mmHg。
4.前葡萄膜炎包括虹膜炎、虹膜睫状体炎、前部睫状体炎三种类型
5.视网膜静脉栓塞一般可分为两种类型，即视网膜中央静脉阻塞和视网膜分支静脉阻塞。
6.喉的外部检查主要是视诊和触诊。
7. 声导抗测试是临床最常用的客观测试听力的方法之一。
8.鼻腔纱条填塞者，第1-2 天开始石蜡油滴鼻。
9.耳鼻咽喉科病人护理评估包括健康史、身体状况、辅助检查、心理—社会状况。
10.慢性扁桃体炎抗生素首选青霉素。
11.口腔健康标准牙齿清洁，无龋洞，无疼痛感，牙龈颜色正常，无出血现象。
12.龋病的四联因素细菌，食物，宿主，时间。
：
13.保存活髓的治疗方法有盖髓术和活髓切断术
14.先天性唇裂的护理评价焦虑，有窒息的危险，潜在并发症，语言沟通障碍
15.口腔颌面部感染的途径牙源性，腺源性，损伤性，血源性，医源性。
二．选择题：（共15分）
1.玻璃体后脱离最常见的主诉是（A ）
A.眼前飞蚊
B.视力下降
C.视野缺损
D.闪光感
E.视物变形
2.视网膜脱离病人手术前应采取的正确体位（ A ）
A. 使视网膜裂孔位于最低位
B. 使视网膜裂孔位于最高位
C. 体位无限制
D. 俯卧位
E. 仰卧位
$
3.远视与眼球的何种状态有关（ A ）
A. 眼轴过短
B. 眼轴过长
C.眼球突出
D. 眼球内陷
E.以上都不是
4.共同性斜视首先考虑的治疗方法（ C ）
A.理疗和针刺疗法
B.激素和维生素
C.纠正调节因素
D.手术治疗
E.寻找病因，针对病因治疗
5.眼球穿透伤最重要的治疗措施是（ A ）
A.防治感染
B.缝合伤口
C.并发症治疗
D.止血
E.观察随访
6.急性化脓性中耳炎最常见的感染途径为A
A.咽鼓管途径
B.外耳道鼓膜途径
C.血行途径
D.中耳途径
E.内耳途径
7.多数鼻窦恶性肿瘤首选的治疗措施是C
A.单纯性根治性放疗
B.化疗
C.手术治疗
D.生物治疗
E.免疫治疗
，
8.喉癌最常见的病理类型是B
A.未分化癌
B.鳞状细胞癌
C.腺癌
D.淋巴肉瘤
E.纤维肉瘤
9.下列哪项不属于鼻出血患者的护理诊断E
A.潜在并发症
B.恐惧
C.自理能力下降
D.知识缺乏
E.急性疼痛
10.关于急性会厌炎的叙述，下列错误的是D
A.最常见的病因是感染
B.会厌舌面高度肿胀
C.病人喉痛剧烈，吞咽时加重
D.多数病人伴声嘶
E.严重时可引起喉梗塞症状
11.导致牙齿松动与脱落的最主要疾病是B
A.牙外伤
B.牙周病
C.牙髓炎
D.龋病
E.根尖周病
12.颌面外科术后引流量若12小时内超过（D）应及时处理
-
B. 150ml
C. 200ml
D. 250ml
E. 300ml
13.楔状缺损好发于C
A.上前牙
B.下前牙
C.前磨牙
D.上磨牙
E.下磨牙
14.牙龈炎的始动因子是E
A.牙结石
B.食物嵌塞
C.牙错位
D.不良修复体
E.牙菌斑
15.单侧唇裂整复术最适合的年龄是A
月 B. 6-12月 C. 1-2岁 D. 2-4岁 E. 学龄前
三．名词解释：（共5小题，每小题5分，共25分）
1.视网膜脱离：指视网膜的神经上皮层和色素上皮层之间的脱离
—
2.耳聋：是听觉传导通路发生病变致听力障碍或听力减退，为人耳听觉功能损失的总称。
3.弱视：指眼本身无器质性改变，矫正远视力在或以下者
4. 喉梗塞：是因喉部或其相邻组织的病变，使喉部通道发生狭窄或阻塞引起呼吸困难，使机体缺氧，二氧化碳潴留，严重者可引起窒息死亡的耳鼻咽喉科常见急症
5.疖：单一毛囊及其附件的急性化脓性炎症
四．问答题：（共30分）
1.近视的治疗要点：
近视治疗方法包括配戴框架眼镜、角膜接触镜、角膜矫形镜、药物治疗和屈光手术等。
（1）框架眼镜是矫正真性近视最常用的方法，镜片为凹透镜，使用安全、简便且经济，矫正近视的读书原则上以矫正视力达到的最低度数为准。
（2）角膜接触镜亦称隐形眼镜，不仅可用于严重屈光参差无法耐受普通框架眼镜病人的配戴，而且无棱镜效应，视野较大，特别适用于高度近视及不适合配戴框架眼镜的特殊职业者。{
（3）对于假性近视只需使用睫状肌麻痹剂松弛调节即可达到矫治目的，常用睫状肌麻痹剂有1%阿托品滴眼液和%托品卡胺滴眼液。
（4）屈光手术包括角膜屈光手术、晶状体屈光手术和巩膜屈光手术三种，近视屈光手术主要是针对角膜进行矫治。
2.简述鼻科手术后护理常规
（1）局麻病人术后给予半卧位，利于鼻腔分泌物渗出物引流，同时减轻头部充血（2）全麻按全麻护理常规至病人清醒后，改为半卧位
（3）按医嘱及时使用抗生素，预防感染
（4）注意观察鼻腔渗血情况，嘱病人如后鼻孔有血液流出，一定呀吐出，以便观察出血量，并防止血液进入胃内，刺激胃粘膜引起恶心呕吐
（5）叮嘱病人不要用力咳嗽或打喷嚏，以免鼻腔内纱条松动或脱出而引起出血。
（6）局麻病人术后2小时，全麻病人术后6小时可进温、凉的流质或半流质，保证营养，避免辛辣刺激性食物
（7）鼻腔填塞纱条者，第2天滴液状石蜡，便于抽取
（8）因鼻腔不能通气，病人需张口通气，口唇易干裂，做好口腔护理，保持口腔清洁。（9）测量口温改为测量腋温
（10）注意保护鼻部勿受外力碰撞，防止出血和影响鼻部手术效果
3. .简述颌面部感染的特点
常由金黄色葡萄球菌、溶血性链球菌、大肠杆菌等及类杆菌属、梭杆菌属等厌氧菌引起，最多见的是需氧菌与厌氧菌的混合感染。当人体局部或全身的防御功能减弱，或病原菌数量、毒力过大时才会发病。
实验报告课程名称电子技术综合设计与实践 题目名称实验三、实验四 学生学院自动化学院 专业班级物联网工程 学号 学生姓名 指导教师 2016年 6 月 26 日 一、实验目的 1、（实验三）用两片加法器芯片74283配合适当的门电路完成两个BCD8421码的加法运算。 2、（实验四）设计一个计数器完成1→3→5→7→9→0→2→4→6→8→1→…的循环计数（设初值为1），并用一个数码管显示计数值（时钟脉冲频率为约1Hz）。 二、功能描述及分析 实验三： （1）分别用两个四位二进制数表示两个十进制数，如：用A3 A2 A1A0表示被加数，用B3B2B1B0表示加数，用S3 S2 S1 S0表示“和”，用C0表示进位。 （2）由于BCD8421码仅代表十进制的0—9，所以加法修正规则：当S>9时，修正值为D3D2D1D0=0110； 当S<9时，修正值为D3D2D1D0=0000。
（3）由真值表，我们可以得出D3=D0=0，D2=D1=FC4 + S4(S3+S2) 实验四： (1)分别用四位二进制数来表示十进制数，触发器状态用DCBA表示，10个技术状态中的初值状态为0001。 (2)列出状态表，如下 （3）得出次态方程： D n+1=BC， C n+1=B⊕C， B n+1=A D， A n+1=A⊕D （4）选用D触发器来实现，求触发器激励函数 D4=BC， D3=B⊕C， D2=A D， D1=A⊕D （5）画出逻辑电路图如下： (6）四个触发器输出端一次输入到7447数码管译码器输入端。 三、实验器材 实验三： （1）两片加法器芯片74283，两个或门，一个与门，8个按键，5个LED 显示灯。 （2）DE2开发板和QuartusⅡ7.2软件
数字逻辑第五章课后习题答案 5-1、解：(1) 列出电路的激励函数和输出函数表达式： 1111J K CP CP ==??=? 22321,1J Q K CP Q ?==??=?? 323331 ,1 J Q Q K CP Q ?==?? =?? Q 1n+1)； Q 2n+1); Q 3 n+1) (2) (4) 功能描述：由状态图可知，此电路为一带自启动能力的六进制计数器。 1 2 3 4 5 6 7 8 CP Q 1 Q 2 Q 3 时间图
5-2、解：表5.29所示为最小化状态表，根据状态分配原则，无“列”相邻（行相邻在脉冲异步时序电路中不适用。），在“输出”相邻中，应给AD、AC分配相邻代码。取A为逻辑0，如下卡诺图所示，状态赋值为：A=00，B=11；C=01；D=10。于是，二进制状态表 如下，根据D触发器的激励表可画出CP2、D2、CP1、D1、Z的卡诺图， 二进制状态表 状态编码 D触发器的激励表
5-3、解： 原始状态图 5-4、解：（1）写出电路的激励函数和输出函数表达式： Y 2=x 2+x 12x 1(2)作状态流程表： （3）作时间图：
设输入状态x2x1的变化序列为00 01 11 10 00 10 11 01.初始总态为（x2x1,y2y1）=(00,00). 从本题的状态流程表推演出总响应序列为 总态响应序列表 x2 x1 y2 y1 Z 时间图 （4）电路功能：当输入状态x2x1的变化序列为01 11 10 00时，电路输出高电平1，其余情况输出低电平0.因此，该电平异步时序电路为01 11 10 00序列检测器。 5-5、解： 时间图如下
数字逻辑模拟试题 一．单项选择题1．表示任意两位无符号十进制数至少需要（）二进制数。 A ．6 B．7 C．8 D．9 2．余3码10001000对应的2421码为（）。 A ．01010101 B.10000101 C.10111011 D. 11101011 3．下列四个数中与十进制数（72）10 相等的是（）A．（01101000）2 B. （01001000）2 C.（01110010）2 D. （01001010）2 4．某集成电路芯片，查手册知其最大输出低电平U oLmax =0.5V，最大输入低电平U lLmax =0.8V，最小输出咼电平U oHmi n= 2.7V，最小输入高电平U lHmi n= 2.0V，则其高电平噪声容限U NH=（） A．0.3V B.0.6V C.0.7V D.1.2V
5 ?标准或-与式是由（）构成的逻辑表达式。 A ?与项相或 B.最小项相或 C.最大项相与 D.或项相与 6.根据反演规则， F A C C DE E的反函数为（）。 A. F [AC C(D E)]E B.F AC C(D E)E C. F (AC CD E)E D.F AC C(D E)E 7、对于TTL或非门多余输入端的处理，不可以（）（ A、接电源 B、通过0.5k Q电阻接地 C、接地 D、与有用输入端并联 8?下列四种类型的逻辑门中，可以用（）实现三种基本逻辑运算。 A.与门 B.或门 C.非门 D.与非门 9.将D触发器改造成T触发器，图1所示电路中的虚线框内应是（）。
A.或非门 B.与非门 C.异或门 D.同或门 10.以下电路中可以实现线与功能的有（）。 A. 与非门 B.三态输出门 C.传输门 D.漏极开路门 11 ?要使JK触发器在时钟作用下的次态与现态相反， JK端取值应为（）。 A. JK=00 B. JK=01 C. JK=10 D. JK=11 12?设计一个四位二进制码的奇偶校验器，需要（）个异或门。 A . 2 B. 3 C. 4 D. 5 13.相邻两组编码只有一位不同的编码是（） A. 2421BCD码 B.8421BCD码 C.余3 码 D.循环码14?下列电路中，不属于时序逻辑电路的是（） A.计数器 B.全加器 C.寄存器 D.RAM
3.11 对图X3.11（a）所示的AOI 电路图，采用AND，OR,INV 画出对应的逻辑图。 解：Z = (A?B + C + D)' 3.12 对图X3.11（b）所示的OAI 电路图，采用AND，OR,INV 画出对应的逻辑图。 解：Z = ((A + B)?C ?D)' 13 画出NOR3 对应的电路图。 解：3 输入端或非门结构应为：上部3 个P 管串联，下部3 个N 管并 联，结构如图所示。 3.15 画出OR2 所对应的电路图。 解：在NOR2 电路的输出端后面级联一个INV。 3.59 画出图X3.59 逻辑图所对应的电路图。 解： 3.21 若输出低电平阈值和高电平阈值分别设置为1.5V 和3.5V，对图X3.21 所示的反相器特性，确定高态与低态的DC 噪声容限。解：由图中可以看到，输出3.5V 对应的输入为2.4V,输出1.5V 对应的输入为2.5V；所以，高态噪声容限为：3.5-2.5=1 V ;低态噪声
容限为：2.4-1.5=0.9 V。 3.26 利用表3-3 计算74HC00 的p 通道和n 通道的导通电阻。解：采用极端值计算（对商用芯片，最低电源电压设为 4.75V）表中所列输出电压与电流关系如图所示： 根据电流定律，高态输出时可以建立下列方程： p n R R 0.35 0.02 = 4.4 ? ? ? ? ?? ? ? ? p n R R 0.91 4 = 3.84 ? ? ? ? ?? ? ? ? 联立求解可得：R = 0.151kΩ = 151Ωp 低态输出时可以建立下列方程： n p R R 0.1 0.02 = 4.65 ? ?? ? ??? ?
4、如果竞争的结果导致电路最终进入同一稳定总态，则称为临界竞争。 （ ） 5、门电路的扇出是表示输出电压与输入电压之间的关系。 （ ） 三、简答题（每题5分，共10分） 1、请列出3种“曾经是模拟的”现在却“已经成为数字的”系统，并简述为什么会有这种转变。 2、采用CMOS 晶体管实现的“与非门”和“或非门”，哪个速度快？为什么？ 四、应用题（共70分） 1、已知接收端收到的汉明码码字a7a6a5a4a3a2a1=1100010，问在最多一位错的情况下发送端发送的码字是什么？（5分） 2、用卡诺图化简下列函数：（5分） ()()15,14,13,2,1,012,11,10,5,4,3,,,d F Z Y X W += ∑ 3、旅客列车分为特快A ，直快B 和慢车C ，它们的优先顺序为：特快、直快、慢车。同一时间内，只能有一趟列车从车站开出，即只能给出一个开车信号，试设计满足上述要求的开车信号控制电路。（10分） （1）列出真值表（5分） （2） 写出最简的输出逻辑表达式（5分） 4、运用一个MSI 器件实现余3码向8421BCD 码的转换。（10分） 5、运用“圈到圈”逻辑设计思想，采用74X138译码器和适当的逻辑门设计一个1位十进制数2421码的奇偶位产生电路（假定采用奇检验）。（10分）
1）作出状态/输出表（5分）。 2）说明它是Mealy 机还是Moore 机（2分） 3）说明这个电路能对何种输入序列进行检测。（3分） 7、作“0101”序列检测器的Mealy 型状态表和Moore 型状态表。凡收到输入序列为“0101”时，输出为1；并规定检测的“0101”序列不重叠。典型输入输出序列如下：（10分） 输入X ：1 1 0 1 0 1 0 1 0 0 1 1 输出Z ：0 0 0 0 0 1 0 0 0 0 0 0 看下面的例子就清楚了： 某序列检测器有一个输入端x 和一个输出端Z 。输入端 x 输入一串随机的二进制代码，当输入序列中出现011时，输出Z 产生一个1输出，平时Z 输出0 。典型输入、输出序列如下。 输入 x: 1 1 1 1 1 1 1 输出 Z: 1 1 试作出该序列检测器的原始状态图和原始状态表。 解.假定用Mealy 型同步时序逻辑电路实现该序列检测器的逻辑功能。 设: 状态A ------为电路的初始状态。 状态B ------表示收到了序列"011"中的第一个信号"0"。 状态C ------表示收到了序列"011"中的前面两位"01" 。 状态D ------表示收到了序列"011"。 ※ 当电路处在状态A 输入x 为0时，应令输出Z 为0转向状态B ；而处在状态A 输入x 为1时，应令输出Z 为0停留在状态A ，因为输入1不是序列"011"的第一个信号，故不需要记住。该转换关系如图5.16(a )所示。 Q1 Q2
C 本科试题（五） 一、选择题（每小题2分，共20分） 1. A 3、A 2、A 1、A 0是四位二进制码，若电路采用奇校验，则校验位C 的逻辑表达式是___________。 A. B. C. D. 2. 要使3:8 线译码器（74LS138）能正常工作，使能控制端的 电平信号应是____________。 A. 001 B. 011 C. 100 D. 111 3. 最小项的逻辑相邻项是___________。 A. B. C. D. 4. 设，则它的非函数是___________。 A. B. C. D. 5. 下列各函数相等，其中无冒险现象的逻辑函数是___________。 A. B. C. D. 6. 为实现将D 触发器转换为T 触发器，图1所示电路的虚线框内应是_________。 a) 或非门 b) 与非门 c) 异或门 d) 同或门 7. 用计数器产生110010序列，至少需要________个触发器。 A. 2 B. 3 C. 4 D. 8 8. 从编程功能讲，E 2PROM 的与阵列________，或阵列________。 A. 固定，可编程 B. 可编程，固定 C. 可编程，可编程 D. 固定，固定 9. 在图 。 10123⊕⊕⊕⊕A A A A 0123A A A A ⊕⊕⊕00123⊕⊕⊕⊕A A A A 0123A A A A +++ B A G G G 221,,D C B A ABC D CD B A D C B A D C B A D C AB F +=D C B A F +?+=)()(D C B A F +?+=)()(D C B A F +?+=D C AB F +=CD C B AC F ++=D AC C B CD F ++=AB BD CD C B AC F ++++=BD D C B CD AC F +++=n n Q Q =+1图1 T A B D
习题四部分习题参考答案 4.1 将下列函数简化，并用与非门和或非门画出逻辑电路图。& （3）C B C A D C A B A D C B A F +++=),,,( 解：化简得F=C B C A B A ++ F 的与非式为：F=C B C A B A ?? ，逻辑电路图如图1所示。 F 的或非式为：F=C B A C B A C B A ABC F +++++=+=，逻辑电路 图如图2所示。 图1 图2 4.3分析图4.59所示的逻辑电路图，并说明其逻辑功能。 解：（1）由逻辑电路图写出逻辑表达式并化简可得： D C D B D C D B F D BC D C B D C A D BC D C B D C A F CD ABD CD ABD F +=?=++=??=+=?=012 （2）根据逻辑表达式，其逻辑功能如表所示。 1 C 1 & 1 & & & & & & A B ≥1 0 ≥1 ≥1 ≥1 A C B ≥1 ≥1 F
由真值表可知，DCBA 表示的二进制数，当该值小于等于5，F0＝1，当当该值小于等于10，大于5，F1＝1，当该值小于等于15，大于10，F2=1。 4.4 试分析图4.60 所示的码制转换电路的工作原理 答：①写出逻辑表达式 001G B B =⊕ 112G B B =⊕ 223G B B =⊕ 33G B = D C B A F2 F1 F0 输 入 输 出 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 1 0 1 0 1 0 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 0 1 0 0 1 1 1 1 1 0 0
华中科技大学数字逻辑实验报告 姓名: 专业班级: 学号: 指导老师： 完成时间：
实验一：组合逻辑电路的设计 一、实验目的： 1．掌握组合逻辑电路的功能测试。 2．验证半加器和全加器的逻辑功能 3．学会二进制的运算规律。 二、实验所用组件： 二输入四与门74LS08,二输入四与非门74LS00,二输入四异或门74LS86,六门反向器74LS04芯片，三输入三与非门74L10，电线若干。 三、实验内容： 内容A：全加全减器。 实验要求： 一位全加/全减法器，如图所示： 电路做加法还是做减法运算是由M决定的，当M=0做加法，M=1做减法。当作为全加法起时输入A.B和Cin分别为加数，被加数和低位来的进位，S和数，Co位向上位的进位。当作为全减法器时输入信号A,B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上的借位。 实验步骤： 1．根据功能写出输入/输出观察表：
2． 3．做出卡诺图，确定输出和激励的函数表达式：
4．根据逻辑表达式作出电路的平面图： 5．检查导线以及芯片是否完好无损坏，根据平面图和逻辑表达式连接电路。 实验结果： 电路连接好后，经检测成功实现了一位全加/全减法器的功能。 内容B：舍入与检测电路的设计： 试验要求： 用所给定的集合电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四
舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大宇或等于（5）10时，电路的输出F1=1；其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如下所示： （1）按照所设计的电路图接线，注意将电路的输入端接试验台的开关，通过拨动开关输入8421代码，电路输入按至试验台显示灯。 （2）每输入一个代码后观察显示灯，并将结果记录在输入/输出观察表中。 实验步骤 1．按照所给定的实验要求填写出F1，F2理论上的真值表。 2．根据真值表给出F1和F2的卡诺图。
中国石油大学（北京）远程教育学院 《数字逻辑》期末复习题 一、单项选择题 1. TTL 门电路输入端悬空时，应视为( A ) A. 高电平 B. 低电平 C. 不定 D. 高阻 2. 最小项D C B A 的逻辑相邻项是（ D ） A ．ABCD B ．D B C A C ．C D AB D ．BCD A 3. 全加器中向高位的进位1+i C 为( D ) A. i i i C B A ⊕⊕ B.i i i i i C B A B A )(⊕+ C.i i i C B A ++ D.i i i B C A )(⊕ 4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量 A. 4 B. 5 C. 10 D. 16 5. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码 A. 4 B. 7 C. 78 D. 10 6. 十进制数25用8421BCD 码表示为（B ） A.10 101 B.0010 0101 C.100101 D.10101 7. 常用的BCD 码有（C ） A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码 8. 已知Y A AB AB =++,下列结果中正确的是（C ） A:Y=A B:Y=B C:Y=A+B D: Y A B =+ 9. 下列说法不正确的是（ D ） A:同一个逻辑函数的不同描述方法之间可相互转换 B:任何一个逻辑函数都可以化成最小项之和的标准形式 C:具有逻辑相邻性的两个最小项都可以合并为一项 D:任一逻辑函数的最简与或式形式是唯一的 10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）
A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。 A. 代入规则 B. 反演规则 C. 对偶规则 D. 加法规则 12．已知函数E)D (C B A F +?+=的反函数应该是( A ) 。 A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?= D. [] )E D (C B A F +?+?= 13．组合逻辑电路一般由（ A ）组合而成。 A 、门电路 B 、触发器 C 、计数器 D 、寄存器 14．求一个逻辑函数F 的对偶式，可将F 中的（ A ）。 A 、“·”换成“+”，“+”换成“·”,常数中的“0”“1”互换 B 、原变量换成反变量，反变量换成原变量 C 、变量不变 D 、常数中的“0”换成“1”，“1”换成“0” 15．逻辑函数()()()()=++++=E A D A C A B A F ( A ) 。 A. AB+AC+AD+AE B. A+BCED C. (A+BC)(A+DE) D. A+B+C+D+E 16．下列逻辑电路中，不是组合逻辑电路的有（ D ） A 、译码器 B 、编码器 C 、全加器 D 、寄存器 17．逻辑表达式A+BC=（ C ）
习题与答案 《数字逻辑与数字系统（第四版）》，白中英 第1章习题P30 7 证明下列等式 (2) AC AB C AB C B A ABC +=++ 证明: AB AC ABC C AB C B A ABC +=+++=左式 8 用布尔代数简化下列各逻辑函数表达式 (4) C AB C B BC A AC F +++= 解: BC BC BC A C B A BC C B A BC A ABC C B A C B BC A AC F =+=++=+++=++++=) () )(())()(( 9 将下列函数展开为最小项表达式 (1) )(),,(C B A C B A F += 解: ∑=+++++=+++++=+++=+++=+=() 7,6,5,4,1()()()()(),,(m C B A C B A C B A C B A C AB ABC C B A C B A C C B A C C AB C B A C B A B A AB C B A A B B A C B A C B A F 10 用卡诺图化简下列各式 （2） C B A D A B A D C AB CD B A F ++++= 解： C 由卡诺图知，D A B A F +=
（4） ∑∑ +=?)11,10,9,3,2,1()15,14,13,0(),,,(m D C B A F 解： A C AD AC B A F ++= 12 逻辑函数 A C C B B A X ++=，试用真值表、卡诺图、逻辑图、波形图表示该函数。 解：（1）真值表 （2）卡诺图 （3）逻辑图 （4）波形图 14 输入信号A ，B ，C 的波形如图P1.2所示，试画出电路输出F1、F2的波形图 B F C B A
数字逻辑实验报告、总结 专业班级：计算机科学与技术3班学号：41112115 姓名：华葱一、实验目的 1．熟悉电子集成实验箱的基本结构和基本操作 2．通过实验进一步熟悉各种常用SSI块和MSI块的结构、各管脚功能、工作原理连接方法 3．通过实验进一步理解MSI块的各输入使能、输出使能的作用（存在的必要性） 4．通过实验明确数字逻辑这门课程在计算机专业众多课程中所处的位置，进一步明确学习计算机软硬件学习的主线思路以 及它们之间的关系学会正确学习硬件知识的方法。 二、实验器材 1．集成电路实验箱 2．导线若干 3．14插脚、16插脚拓展板 4．各种必要的SSI块和MSI块 三、各次实验过程、内容简述 （一）第一次实验：利用SSI块中的门电路设计一个二进制一位半加器 1.实验原理：根据两个一位二进制数x、y相加的和与进 位的真值表，可得：和sum=x异或y，进位C out=x×y。 相应电路：
2. 实验内容： a) 按电路图连接事物，检查连接无误后开启电源 b) 进行测试，令
. . 电子科技大学网络教育考卷（C 卷） (20 年至20 学年度第 学期) 考试时间 年 月 日(120分钟) 课程 数字逻辑设计及应用（本科） 教师签名_____ 大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分) 1、10111012= 135 8= 5D 16= 1110011 格雷码 2、FF 16= 255 10= 001001010101 8421BCD = 010********* 余3码 3、已知某数的反码是1010101，则该数的对应的原码是 1101010 ，补码是 1101011 ； 4、逻辑运算的三种基本运算是 与或非 ； 5、一个逻辑在正逻辑系统下，表达式为B A +，则该逻辑在负逻辑系统下，表达式为 AB ； 6、逻辑式A /(B+CD /)的反演式为 A+B /(C /+D) ； 7、已知∑= )3,1,0(),,(m C B A F ,则∑=m F / （ 2,4,5,6,7 ） M ∏=（ 2,4,5,6,7 ） ； 8、请问图1-8逻辑为Y= (AB)/ ； 9、n 选1的数据选择器的地址输入的位数为 log 2n(向上取整) 位，多路输入端得个数为 n 个； 10、如果用一个JK 触发器实现D 触发器的功能，已知D 触发器的输入 信号为D ，则该JK 触发器的驱动为： J=D;K=D / ； 11、如果用一个D 触发器实现T 触发器的功能，已知T 触发器的输入信号为T ，则该D 触发器的驱动为： T ⊕Q ； 12、如果让一个JK 触发器只实现翻转功能，则该触发器的驱动为： J=K=1 ； 13、利用移位寄存器实现顺序序列信号1001110的产生，则该移位寄存器中触发器的个数为： 大于或等于3 个； 二、选择题（每题1分，共10分） 1、以下有关原码、反码和补码的描述正确的是： ①.二进制补码就是原码除符号位外取反加1； ②.补码即是就是反码的基础上再加1； ③.负数的原码、反码和补码相同； ④.正数的原码、反码和补码相同； 2、下列逻辑表达式中，与D BC C A AB F / / / 1++=不等的逻辑是： ①./ / / BC C A AB ++ ②./ ///D BC C A AB ++ ③．/ /C A AB + ④．BD C A AB ++/ / 3、已知门电路的电平参数如下：，，，，V 3.0V V 0.3V V 25.0V V 2.3V L I IH OL OH ≤≥≤≥请问其低电平的噪声容限为： ①. 0.05V ②. 0.2V ③. 2.95V ④. 2.7V 4、下列逻辑中，与/ A Y =相同的逻辑是： ①.1A Y ⊕= ②.0A Y ⊕= ③.A A Y ⊕= ④./ )A A (Y ⊕= 5、有如下所示波形图，已知ABC 为输入变量，Y 为输出变量，我们可以得到该逻辑的函数式为： ①.AC AB Y += ②.C B A Y ++= ③.C B A Y ??= ④./ / / C B A Y ++= 6、在同步状态下，下面哪种时序逻辑器件的状态更新仅仅发生在时钟触发沿来临的瞬间，并且状态更新的依据也仅仅取决于当时的输入情况： ①.锁存器 ②.电平触发的触发器 ③.脉冲触发的触发器 ④.边沿触发的触发器器 7、或非门所构成的SR 触发器的输入为S 和R ，则其工作时的约束条件为： ①.1R S =+ ②.0R S =? ③.0R S / / =+ ④.R S = 8、要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为： ①.8 ②.4 ③.3 ④.2 9、下面的电路，属于组合逻辑的电路是： ①.串行数据检测器 ②.多路数据选择器 ③.顺序信号发生器 ④.脉冲序列发生器 10、下面哪些器件不能够实现串行序列发生器 ①.计数器和组合门电路 ②.数据选择器和组合门电路 ③.移位寄存器和组合门电路 ④.触发器和组合门电路 姓名__________________ 专业名称__________________ 班号________________学号__________________教学中心_________________ …………………… …… … … … … …密………………… …… … … … … ……封……………… …… … … …线… … … …… … … …………………… 图1-8 图2-5
《数字逻辑》期末考试 A卷参考答案 https://www.doczj.com/doc/d44054028.html,work Information Technology Company.2020YEAR
《数字逻辑》期末考试A卷参考答案 一、判断题：下面描述正确的打‘√’，错误的打‘×’（每小题1分，共10分） 1、为了表示104个信息，需7位二进制编码[√ ] 2、BCD码能表示0至15之间的任意整数 [× ] 3、余3码是有权码 [× ] 4、2421码是无权码[× ] 5、二值数字逻辑中变量只能取值0和1，且表示数的大小[× ] 6、计算机主机与鼠标是并行通信[× ] 7、计算机主机与键盘是串行通信[√ ] 8、占空比等于脉冲宽度除于周期[√ ] 9、上升时间和下降时间越长，器件速度越慢[√ ] 10、卡诺图可用来化简任意个变量的逻辑表达式 [× ] 二、写出图中电路的逻辑函数表达式。（每小题5分，共10分） AB+ 1、F=A⊕B 2、F=CD 三、选择题：（多选题，多选或少选不得分，每小题2分，共20分）
四、填空题（每空1分，共20分） 1、一个触发器可表示__1__位二进制码，三个触发器串接起来，可表示__3__ 位二进制数。 2、欲表示十进制的十个数码，需要__4__个触发器。 3、寄存器中，与触发器相配合的控制电路通常由_门电路_（选择提示：门电路、触发器、晶体二极管）构成。 4、一个五位的二进制加法计数器，由00000状态开始,问经过75个输入脉冲后，此计数器的状态为__01011_。 5、四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过__3__个时钟周期。 6、_RS_触发器存在输入约束条件，_主从JK_触发器会出现一次翻转现象。 7、负跳沿触发翻转的主从JK触发器的输入信号应该在CP为_低电平_时加入，在CP为_高电平_时输入信号要求稳定不变。 8、正跳沿触发翻转的D触发器的输入信号在CP _上升沿_前一瞬间加入。 9、由与非门组成的基本RS触发器当输入R=0,S=0时，同向输出端Q＝__1__，反向输出端Q＝__1__，当_R、S同时由0变1_时，输出不定状态。 10、T触发器是由_JK_触发器的数据输入端短接而成。 11、触发器的脉冲工作特性是指对_时钟脉冲_和_输入信号的时间关系_的要求。 五、用CMOS电路实现下面的逻辑函数，画出其内部电路图(用场效应管作为基本单元) ，要求清晰整洁。（共10分，每小题5分） 1、L=B A 2、L=AB
考 生 信 息 栏 学院 专业 班级 姓名 学号 装 订 线 P1 P2 得 分 得 分 得 分 集 美 大 学 试 卷 纸 2009—2010 学年 第 1 学期 试卷评分标准及参考答案 课程名称 数字逻辑 试卷 卷别 A 卷 适 用 学院、专业、 年级 计算机工程学院 考试 方式 闭卷 √ 开卷 □ 备注 考试时间120分钟 总分 题号 一 二 三 四 五 六 七 八 九 十 得分 阅卷人 一、将8421BCD 码011010001001转换成十进制数和二进制数（10分）。 解：十进制数为689 5分，错一个扣2分 二进制数为1010110001 5分，顺序错扣1分，其它每错一个扣0.5 分，由于上一步的错而引起的错不扣分 二、用代数法化简函数F(A,B,C,D) = AC+ A B+BC 为 最简“积之和”形式(10分)。 解：F(A,B,C,D)= AC + A B+ BC +BC 只写答案扣5分，其它每 =AC + A B+ B ( C+C) 错一个扣1分（严重的扣2分） =AC + A B+ B =AC + B 三、把函数F(A,B,C,D) = AC+ A B+BC 化为“最小项之和” 形式(10分)。 解：F(A,B,C,D)= Σm(4,5,6,7,8,9,12,13,14,15) 错一个扣1分
考 生 信 息 栏 学院 专业 班级 姓名 学号 装 订 线 P3 P4 得 分 得 分 得 分 得 分 四、用卡诺图化简包含无关最小项的函数(10分)。 F(A,B,C,D)=Σm(3,5,7,8,9,10,12) +Σd(0,1,2,13) 解： d 0 1 1 d 1 d 1 1 1 0 0 d 0 1 F(A,B,C,D)= A D+ AC +B D 五、将函数F(A,B,C) =Σm(0,2,3,7)简化，并转化为“与非—与 非”形式和“或非—或非”形式(10分)。 解： 1 1 0 0 0 1 1 F(A,B,C) = A C + B C = A C B C F(A,B,C) = A C + B C F(A,B,C) = A C + B C = ( A + C ) ( B + C ) = A + C + B + C 六、用两个四位二进制并行加法器实现两位十进制BCD 码 到余3码的转换(10分)。 解： 七、简化下表所示的状态表(10分)。 现态 次态/输出 X=0 X=1 A B C D E F G B/0 D/0 F/0 A/1 A/0 A/0 A/1 C/0 E/0 G/0 A/0 A/1 A/1 A/0 解：等效类：(E,F),(D,G) 选择：(A)→A, (B)→B , (C)→C (这三个可不写) 4分 错一个扣1分 (D,G) →D, (E,F) →E 状态 次态 x=0 x=1 A B/0 C/0 B D/0 E/0 C E/0 D/0 D A/1 A/0 E A/0 A/1 00 01 11 10 6分 数据填写错一个或卡诺圈错一个扣1 分，但是由于数据填写错而引起的卡诺圈错不扣分 4分 错一个扣2分，但是由于上一 步的错误而引起的错不扣分 AB 00 01 11 10 CD 3分 00 01 11 10 AB C 0 1 错一个扣1分，但是由上一 步的错而引起的错不扣分 3分 4分 F 4 F 3 F 2 F 1 74283 C 0 A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 十位余3码 十位十进制数 8421BCD 码 0 0 1 1 F 4 F 3 F 2 F 1 74283 C 0 A 4 A 3 A 2 A 1 B 4 B 3 B 2 B 1 个位和十位各5分 错一个扣1分，同样的错只扣1次 个位余3码 0 0 1 1 个位十进制数 8421BCD 码 6分 错一个扣1分，但由于 上一步的错误而引起的错不扣分
数字逻辑实验报告（1）数字逻辑实验1 一、系列二进制加法器 设计50% 二、小型实验室门禁系 统设计50% 总成绩 姓名： 学号： 班级： 评语：（包含：预习报告内容、实验过程、实验结果及分析）
指导教师： 计算机科学与技术学院 20 年月日 数字逻辑实验报告系列二进制加法器设计预习报告
一、系列二进制加法器设计 1、实验名称 系列二进制加法器设计。 2、实验目的 要求同学采用传统电路的设计方法，对5种二进制加法器进行设计，并利用工具软件，例如，“logisim”软件的虚拟仿真功能来检查电路设计是否达到要求。 通过以上实验的设计、仿真、验证3个训练过程使同学们掌握传统逻辑电路的设计、仿真、调试的方法。 3、实验所用设备 Logisim2.7.1软件一套。 4、实验容 对已设计的5种二进制加法器，使用logisim软件对它们进行虚拟实验仿真，除逻辑门、触发器外，不能直接使用logisim软件提供的逻辑库元件，具体容如下。 （1）一位二进制半加器 设计一个一位二进制半加器，电路有两个输入A、B，两个输出S和C。输入A、B分别为被加数、加数，输出S、C为本位和、向高位进位。 （2）一位二进制全加器 设计一个一位二进制全加器，电路有三个输入A、B和Ci，两个输出S和Co。输入A、B和Ci分别为被加数、加数和来自低位的进位，输出S和Co为本位和和向高位的进位。 （3）串行进位的四位二进制并行加法器 用四个一位二进制全加器串联设计一个串行进位的四位二进制并行加法器，
电路有九个输入A3、A2、A1、A0、B3、B2、B1、B0和C0，五个输出S3、S2、S1、S0和C4。输入A= A3A2A1A0、B= B3B2B1B0和C0分别为被加数、加数和来自低位的进位，输出S= S3S2S1S0和Co为本位和和向高位的进位。 （4）先行进位的四位二进制并行加法器 利用超前进位的思想设计一个先行进位的四位二进制并行加法器，电路有九 个输入A 3、A 2 、A 1 、A 、B 3 、B 2 、B 1 、B 和C ，五个输出S 3 、S 2 、S 1 、S 和C 4 。输入 A= A 3A 2 A 1 A 、B= B 3 B 2 B 1 B 和C 分别为被加数、加数和来自低位的进位，输出S= S 3 S 2 S 1 S 和C o 为本位和和向高位的进位。 （5）将先行进位的四位二进制并行加法器封装成一个组件并验证它的正确性 将设计好的先行进位的四位二进制并行加法器进行封装，生成一个“私有”库元件并验证它的正确性，以便后续实验使用，封装后的逻辑符号参见图1-1所示。 图1-1“私有”的先行进位的四位二进制并行加法器 5、实验方案设计 （1）一位二进制半加器的设计方案
上海应用技术学院2009—2010学年第2学期 《数字电子技术》期（末）（A）试卷 课程代码: B203115 学分: 3 考试时间: 100 分钟 课程序号:1862 1863 1864 1865 班级：学号：姓名: 我已阅读了有关的考试规定和纪律要求，愿意在考试中遵守《考场规则》，如有违反将愿接受相应的处理。 题号一二三四五六七八九十总分 应得分20 8 6 8 16 8 16 8 10 实得分 一、选择填空(每题2分，共20分) 1．2005个1连续异或的结果是( b )。 (a)0 (b)1 (c)不唯一(d)逻辑概念错误 2．用卡诺图化简具有无关项的逻辑函数时，若用圈1法，在包围圈内的x是按( b )处理； 在包围圈外的x是按( )处理。 (a)1,1 (b)1,0 (c)0,0 (d)不确定 3．用三态门可以实现“总线”连接，但其“使能”控制端应为( d )。 (a)固定接0 (b) 固定接1 (c)同时使能(d)分时使能 4．TTL门电路输人端对地所接电阻R≥R ON时，相当于此端( a )。 (a)接逻辑“1”(b)接逻辑“0”(c)接2.4V电压(d) 逻辑不定 5．多路数据选择器MUX的输入信号可以是( d )。 (a)数字信号(b)模拟信号(c)数模混合信号(d)数字和模拟信号 6．两个与非门构成的基本RS锁存器，当Q=1、=0时，两个输入信号R=1和S＝1。触发器的输出Q会( b ) 。 (a)变为0 (b)保持1不变(c)保持0不变(d)无法确定 7．某触发器的状态是在CP的下降沿发生变化，它的电路符号应为（ b ）。
（a）（b）（c）(d) 8．欲把串行数据转换成并行数据，可用（c ）。 (a)计数器(b)分频器(c)移位寄存器(d)脉冲发生器9．数字系统中，常用( a )电路，将输入缓变信号变为矩形脉冲信号。 (a)施密特触发器(b)单稳态触发器 (c)多谐振荡器(d)集成定时器 10．把模拟量转换成为相应数字量的转换器件称为( d )。 (a)数—模转换器(b)DAC (c)D／A转换器(d)ADC 二、用卡诺图法化简函数（8分） (1) 解：本题的卡诺图如图1所示： 1 1 1 1 A B C D 1 图1 1 1 1 1 1 其化简结果为：
武汉工程大学数学逻辑答案 第3章 组合逻辑电路 3.1解题指导 例3-1 试写出图3-1所示电路输出F 的表达式。74148为优先编码器。其功能见表3-1所示。 表3-1 74148的真值表 解：图3-1中电路的74148的70~I I 虽然都接地，但只对7I 编码，74151的A 2A 1A 0等于74148的012A A A 等于000，使F =D 0=A 。 例3-2 试分析图3-2所示电路的逻辑功能。 图3-1 例3-1逻辑图 B A 0 5图3-2 例3-2 的逻辑图
解：题示电路中74138的A 2=0，使74138变成2线-4线译码器。AB =00时，00=F 1321===F F F 。 若此时CD =00，则F =D 0=0；而CD ≠00时，F ≠D 0，F =1。故该电路的功能为AB =CD 时，输出F =0，AB ≠CD 时，F =1。 例3-3人类有四种基本血型—A 、B 、AB 、O 型。输血者与受血者的血型必须符合下述原则：O 型血可以输给任意血型的人，但O 型血只能接受O 型血；AB 型血只能输给AB 型，但AB 型能接受所有血型；A 型血能输给A 型和AB 型，但只能接受A 型或O 型血；B 型血能输给B 型和AB 型，但只能接受B 型或O 型血。试用与非门设计一个检验输血者与受血者血型是否符合上述规定的逻辑电路。如果输血者与受血者的血型符合规定电路输出“1”（提示：电路只需要四个输入端。它们组成一组二进制代码，每组代码代表一对输血—受血的血型对）。 解：用变量A 、B 、C 、D 表示输血者、受血者的血型对作为输入变量，用F 表示血型是否符合作为输出变量。得到血型与二进制数间的对应关系，从而得到真值表如表3-2所示。 血型与二进制数对应关系 表 由真值表画出卡诺图如图3-3所示。 由卡诺图得表达式如下：C B CD D A B A C B CD D A B A F ???=+++= 由表达式画出逻辑图如图3-4所示。 B O A B
计算机专业类课程 实 验 报 告 课程名称：数字逻辑 学院：计算机科学与工程学院专业：计算机科学与技术 学生姓名： 学号： 指导教师： 评分： 日期：2014年6月2日 电子科技大学计算机学院实验中心
电 子 科 技 大 学 实 验 报 告 实验一：基本门电路的功能和特性实验 实验时间： 2014.4.20 一、实验目的 I.了解集成电路的外引线排列及其使用方法 II. 掌握常用集成门电路的逻辑功能与特性 III.学习组合逻辑电路的设计及测试方法 IV.了解集成电路外引线的方式方法。 V.了解测试电路的基本方法 VI. 掌握常用集成门电路的逻辑功能与特性 实验内容 部分TTL 门电路逻辑功能验证包括： ● 二输入四与非门7400 ● 二输入四或门7432 ● 二输入四异或门7486 ● 6反相器7404 二、实验原理 1）逻辑代数系统满足的5条公理 ● 交换律：A B B A +=+ A B B A ?=? ● 结合律：)()(C B A C B A ++=++ )()(C B A C B A ??=?? ● 分配律：C A B A C B A ?+?=+?)( )()(C A B A C B A +?+=?+ ● 0-1律：A A =+0 11=+A A A =?1 00=?A ● 互补律：1=+A A 0=?A A 此外，还满足摩根定律：B A B A +=? B A B A ?=+ 2）实验涉及门电路的引脚图如图1.1所示
电子科技大学计算机学院实验中心 图1.1 3) 组合逻辑电路的分析思路： 4) 组合逻辑电路设计思路： 如果掌握了以上两种分析方法后，再对我们的需求进行分析，即可对一般电路进行分析、设计，从而可以正确的使用被分析的电路一级设计出能满足逻辑功能和技术指标要求的电路了！ 写函数关系式 对函数式进行化简或变换； 根据最简式列真值表 判断逻辑功能 根据给定事件的因果关系列出真值表 由真值表写函数式 对函数式进行化简或变换 画出逻辑图，并测试逻辑功能