东南大学电工电子实验中心
实验报告
课程名称：数字逻辑电路实验
第二次实验
实验名称：门电路和组合逻辑
院（系）：电气工程专业：电气工程及自动化姓名：学号：
实验室: 104 实验时间：2013年11月8日评定成绩：审阅教师：
（1）掌握TTL和CMOS器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；
（2）掌握通过数字器件手册查看器件静态和动态特性参数；
（3）掌握不同结构的数字器件之间的互连；
（4）掌握OC门和三态门的特性和使用方法；
（5）加深示波器测量技术的训练；
（6）掌握小规模组合逻辑的工程设计方法；
（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。
二、实验器材
74LS00 74LS20
74LS244 74HC01
74LS04
1.（1）用 OC 门实现三路信号分时传送的总线结构
a. 用OC 门实现三路信号分时传送的总线结构，框图如图2.5.5所示，功能如表2.5.2
所示。（注意OC 门必须外接负载电阻和电源，E C 取5V ）
待
设计电路
D 2
D 1
D 0
A 2
A 1
A 0
Y 图2.5.5 三路分时总线原理框图
① 查询相关器件的数据手册，计算OC 门外接负载电阻的取值围，选择适中的电阻值，连
接电路。
)(107.6610
5.039
.45'36
min max Ω?=??-=?+-=
-IH CEO OH C C I N nI V E R )(5.91110
2.526
.053
max ax min Ω=?-=?--=
-IL OL OLm C C I N I V E R 选取Ω=k R
C 2。
设计图如右图所示
接线图如下
表2.5.2 设计要求的逻辑功能
控制输入
输出
A 2 A 1 A 0 Y 0 0 1 D 0 0 1 0 D 1 1
D 2
② 静态验证：控制输入和数据输入端加高低电平，用电压表测量输出高低电平的电压值，
注意测量A 2A 1A 0=000时的输出值。
③ 动态验证：控制输入加高低电平，数据输入端加连续脉冲信号，用示波器双踪显示输入
和输出波形，测量波形的峰峰值、高电平电压和低电平电压，对结果进行分析并解释为输出Y
④ 器件电源电压V CC 仍为5V ，将E C 改为10V ，重复①和②，分析两者的差别。注意，不要
直接将V CC 改为10V ，避免烧毁器件。 选取Ω=k R C 2，真值表如下：E c =10.02V
0 1 0 X 1 X 1 9.96V
1 0 0 0 X X 0 0.346V
1 0 0 1 X X 1 9.95V
0 0 0 X X X 1 9.95V
1.(2)用三态门实现三路信号分时传输
要求：用三态门实现实验容7中的三路信号分时传输
①重复实验容7中的②和③，注意不要同时将两个或两个以上的三态门的控制端处于使
能状态。
②将A2A1A0设为“000”， D2D1D0设为“111”，此时输出端为高阻状态，测量输出端电压值，
总结如何用万用表判断高阻态。
用三态门实现三路信号分时传送的总线结构电路图如下图所示。
实验接线图如下
真值表如下：
A 2A
1
A
D
2
D
1
D
Y 电压/V
0 0 1 X X 0 0 0.012 0 0 1 X X 1 1 4.845 0 1 0 X 0 X 0 0.011
0 1 0 X 1 X 1 4.846
1 0 0 0 X X 0 0.013 1 0 0 1 X X 1 4.847 0 0 0 X X X 1 0.252V
输入TTL方波：
波形图如下：
输出Y
. 数字钟设计实验报告 专业:通信工程 :王婧 班级:111041B 学号:111041226 .
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生器、“时、 ３
Image Image 高等数学数学实验报告 实验人员：院（系） ___________学号_________姓名____________实验地点：计算机中心机房 实验一 1、 实验题目： 根据上面的题目，通过作图，观察重要极限：lim（1+1/n）n =e 2、 实验目的和意义 方法的理论意义和实用价值。 利用数形结合的方法观察数列的极限，可以从点图上看出数列的收敛性，以及近似地观察出数列的收敛值；通过编程可以输出数列的任意多项值，以此来得到数列的收敛性。通过此实验对数列极限概念的理解形象化、具体化。 三、计算公式 （1+1/n）n 四、程序设计 五、程序运行结果 六、结果的讨论和分析 当n足够
Image Image 大时，所画出的点逐渐接近于直线，即点数越大，精确度越高。对于不同解题方法最后均能获得相同结果，因此需要择优，从众多方法中尽可能选择简单的一种。程序编写需要有扎实的理论基础，因此在上机调试前要仔细审查细节，对程序进行尽可能的简化、改进与完善。 实验二一、实验题目 制作函数y=sin cx的图形动画，并观察参数c对函数图形的影响。 二、实验目的和意义 本实验的目的是让同学熟悉数学软件Mathematica所具有的良好的作图功能，并通过函数图形来认识函数，运用函数的图形来观察和分析函数的有关性态，建立数形结合的思想。三、计算公式：y=sin cx 四、程序设计五、程序运行结果 六、结果的讨论和分析 c的不同导致函数的区间大小不同。 实验三 一、实验题目 观察函数f(x)=cos x的各阶泰勒展开式的图形。 二、实验目的和意义 利用Mathematica计算函数的各阶泰勒多项式，并通过绘制曲线图形，来进一步掌握泰勒展开与函数逼近的思想。 三、计算公式
数字逻辑电路 实验报告 指导老师: 班级: 学号: 姓名： 时间： 第一次试验一、实验名称：组合逻辑电路设计
二、试验目的： 1、掌握组合逻辑电路的功能测试。 2、验证半加器和全加器的逻辑功能。 3、、学会二进制数的运算规律。 三、试验所用的器件和组件： 二输入四“与非”门组件3片，型号74LS00 四输入二“与非”门组件1片，型号74LS20 二输入四“异或”门组件1片，型号74LS86 四、实验设计方案及逻辑图： 1、设计一位全加/全减法器，如图所示： 电路做加法还是做减法是由M决定的，当M=0时做加法运算，当M=1时做减法运算。当作为全加法器时输入信号A、B和Cin分别为加数、被加数和低位来的进位，S 为和数，Co为向上的进位；当作为全减法时输入信号A、B和Cin分别为被减数，减数和低位来的借位，S为差，Co为向上位的借位。 （1）输入/输出观察表如下： （2）求逻辑函数的最简表达式 函数S的卡诺图如下：函数Co的卡诺如下： 化简后函数S的最简表达式为： Co的最简表达式为：
（3）逻辑电路图如下所示： 2、舍入与检测电路的设计： 用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421码，F1为“四舍五入”输出信号，F2为奇偶检测输出信号。当电路检测到输入的代码大于或等于5是，电路的输出F1=1;其他情况F1=0。当输入代码中含1的个数为奇数时，电路的输出F2=1，其他情况F2=0。该电路的框图如图所示： （1）输入/输出观察表如下： B8 B4 B2 B1 F2 F1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 0 1 1 1
专业： 班级： 学号： 姓名： 指导教师： 电气学院
实验一集成门电路逻辑功能测试 一、实验目的 1. 验证常用集成门电路的逻辑功能; 2. 熟悉各种门电路的逻辑符号; 3. 熟悉TTL集成电路的特点，使用规则和使用方法。 二、实验设备及器件 1. 数字电路实验箱 2. 万用表 3. 74LS00四2输入与非门1片74LS86四2输入异或门1片 74LS11三3输入与门1片74LS32四2输入或门1片 74LS04反相器1片 三、实验原理 集成逻辑门电路是最简单，最基本的数字集成元件，目前已有种类齐全集成门电路。TTL集成电路由于工作速度高，输出幅度大，种类多，不宜损坏等特点而得到广泛使用，特别对学生进行实验论证，选用TTL电路较合适，因此这里使用了74LS系列的TTL成路，它的电源电压为5V+10%,逻辑高电平“1”时＞2.4V，低电平“0”时＜0.4V。实验使用的集成电路都采用的是双列直插式封装形式，其管脚的识别方法为：将集成块的正面（印有集成电路型号标记面）对着使用者，集成电路上的标识凹口左，左下角第一脚为1脚，按逆时针方向顺序排布其管脚。 四、实验内容 ㈠根据接线图连接，测试各门电路逻辑功能 1. 利用Multisim画出以74LS11为测试器件的与门逻辑功能仿真图如下
按表1—1要求用开关改变输入端A,B,C的状态，借助指示灯观测各相应输出端F的状态，当电平指示灯亮时记为1，灭时记为0，把测试结果填入表1—1中。 表1-1 74LS11逻辑功能表 输入状态输出状态 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 悬空 1 1 1 悬空0 0 0 2. 利用Multisim画出以74LS32为测试器件的或门逻辑功能仿真图如下
数字电路实验报告 姓名：张珂 班级：10级8班 学号：2010302540224
实验一：组合逻辑电路分析一．实验用集成电路引脚图 1．74LS00集成电路 2．74LS20集成电路 二、实验内容 1、组合逻辑电路分析 逻辑原理图如下：
U1A 74LS00N U2B 74LS00N U3C 74LS00N X1 2.5 V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V GND 图1.1组合逻辑电路分析 电路图说明：ABCD 按逻辑开关“1”表示高电平，“0”表示低电平； 逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。 真值表如下： A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 表1.1 组合逻辑电路分析真值表 实验分析： 由实验逻辑电路图可知：输出X1=AB CD =AB+CD ，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。 2、密码锁问题： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。
试分析下图中密码锁的密码ABCD 是什么？ 密码锁逻辑原理图如下： U1A 74LS00N U2B 74LS00N U3C 74LS00N U4D 74LS00N U5D 74LS00N U6A 74LS00N U7A 74LS00N U8A 74LS20D GND VCC 5V J1 Key = Space J2 Key = Space J3 Key = Space J4 Key = Space VCC 5V X1 2.5 V X2 2.5 V 图 2 密码锁电路分析 实验真值表记录如下： 实验真值表 A B C D X1 X2 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 1 1 1 0 0 0 1 1 1 0 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 表1.2 密码锁电路分析真值表 实验分析： 由真值表（表1.2）可知：当ABCD 为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD 为1001.因而，可以得到：X1=ABCD ，X2=1X 。
高等数学实验报告 实验人员：院（系）化学化工学院 学号19013302 姓名 黄天宇 实验地点：计算机中心机房 实验七：空间曲线与曲面的绘制 一、 实验目的 1、利用数学软件Mathematica 绘制三维图形来观察空间曲线和空 间曲面图形的特点，以加强几何的直观性。 2、学会用Mathematica 绘制空间立体图形。 二、实验题目 利用参数方程作图，做出由下列曲面所围成的立体图形： (1) x y x y x z =+--=2 222,1及xOy 平面； (2) 01,=-+=y x xy z 及.0=z 三、实验原理 空间曲面的绘制 作参数方程],[],,[,),(),() ,(max min max min v v v u u v u z z v u y y v u x x ∈∈? ?? ??===所确定的曲面图形的 Mathematica 命令为： ParametricPlot3D[{x[u,v],y[u,v],z[u,v]},{u,umin,umax}, {v,vmin,vmax},选项] 四、程序设计及运行 (1)
(2)
六、结果的讨论和分析 1、通过参数方程的方法做出的图形，可以比较完整的显示出空 间中的曲面和立体图形。 2、可以通过mathematica 软件作出多重积分的积分区域，使积分能够较直观的被观察。 3、从(1)中的实验结果可以看出，所围成的立体图形是球面和圆柱面所围成的立体空间。 4、从(2)中的实验结果可以看出围成的立体图形的上面曲面的方程是xy z =，下底面的方程是z=0，右边的平面是01=-+y x 。 实验八 无穷级数与函数逼近 一、 实验目的 (1) 用Mathematica 显示级数部分和的变化趋势； (2) 展示Fourier 级数对周期函数的逼近情况; (3) 学会如何利用幂级数的部分和对函数进行逼近以及函数值的近似计算。 二、实验题目 （1）、观察级数 ∑ ∞ =1 ! n n n n 的部分和序列的变化趋势，并求和。 （2）、改变例2中m 及x 0的数值来求函数的幂级数及观察其幂级数逼近函数的情况 （3）、观察函数? ? ?<≤<≤--=ππx x x x f 0,10 ,)(展成的Fourier 级数
实验名称： 数字逻辑实 验 系 别： 年 级： 专 业： 班 级： 学 号： 姓 名： 成 绩： 任课教师： 2016 年 5 月 21 日 试验一门电路逻辑功能及测试
1、实验目的 1、熟悉门电路逻辑功能 2、熟悉数字逻辑学习机及示波器的使用 2、实验仪器及材料 器件： 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 3、预习要求 1、复习门电路工作原理及相应的逻辑表达式 2、熟悉所用集成电路的引线位置及各引线用途 3、了解双踪示波器使用方法 4、实验内容 实验前先检查机器电源是否正常。 1、测试门电路逻辑功能 （1）选用双四输入与非门74LS20一只，插入电路板，连线后根据芯片图检测门电路功能是否正确。 （2）将电平开关按表1.1置位，分别测出输出电压及逻辑状态。 表1.1 输入输出 1234Y H H H H L H H H L L H H L L L H
L L L L 2、 异或门逻辑功能测试 （1）二输入四异或门电路74LS86，按图1.2接线，输入端1，2，4，5接电平开关，输出端A、B、y接电平显示发光二 极管。 （2）将电平开关按表1.2置位，将结果填入表中。 输入 输出 A B Y L L H L H H H H H H L H L L L L L L H L H H L H 3、逻辑电路的逻辑关系 （1）用74LS00按图1.3，1.4接线，将输入输出的逻辑关系分别填入表1.3，1.4中。
（2）写出上面两个电路逻辑表达式。 5、思考 怎样判断门电路逻辑功能是否正常？
实验二半加半减器的设计 一、实验目的 1、利用普通的门电路或使用译码器或使用数据选择器设计一个半加半减器。 二、实验仪器及器件 1、数字电路试验箱，示波器 2、虚拟器件：74LS197，74LS138,74LS00，74LS20，74LS151 三、实验预习 在proteus上进行了仿真实验，通过普通的门电路连接成半加半减器的逻辑电路。 在之后的课上了解了编码器和译码器以及数据选择器。 四、实验原理 1、用普通门电路实现组合逻辑电路 2、用译码器实现组合逻辑电路 译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。 3、用数据选择器实现组合逻辑电路 数据选择器的功能是从一组输入数据中选出某一个信号输出。或称为多路开关。 五、实验内容 首先，根据半加半减器的电路逻辑列出真值表： 输入输出 S A B Y C(进/借位) 74LS138对应输出位置0 0 0 0 0 Y0 0 0 1 1 0 Y1 0 1 0 1 0 Y2 0 1 1 0 1 Y3 1 0 0 0 0 Y4 1 0 1 1 1 Y5 1 1 0 1 0 Y6 1 1 1 0 0 Y7 根据真值表画出Y和C卡诺图： Y: S\AB 00 01 11 10 0 1 1 1 1 1 C: S\AB 00 01 11 10 0 1 1 1 根据卡诺图可得逻辑表达式： Y=A⊕B C=(S⊕A)B
然后，开始在数电实验箱上连接电路，我选择的芯片是：74LS197，74LS00，74LS20，74LS138.对于74LS197，先将CP1接连续脉冲，然后分别将Q1，Q2，Q3接到“0-1”显示器上检查电路是否正常，接着将Q3，Q2，Q1分别接到74LS138的S0,S1,S2作为八进制输入，Q3，Q2，Q1分别代表S,A,B。根据真值表，Y在Y1,Y2,Y5,Y6处有高电平的输出，C在Y3，Y5处有高电平输出，分别将它们接入与非门芯片74LS20、74LS00即可得到Y和C的输出。 最后，将CP1，S,A,B,Y,C接入示波器得到下图： 从上到下分别是CP1,B,A,S,C,Y.
《数字电子技术》实验报告 实验序号：01 实验项目名称：门电路逻辑功能及测试 学号姓名专业、班级 实验地点物联网实验室指导教师时间2016.9.19 一、实验目的 1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。 2. 掌握数字电路实验箱及示波器的使用方法。 3、学会检测基本门电路的方法。 二、实验仪器及材料 1、仪器设备：双踪示波器、数字万用表、数字电路实验箱 2. 器件： 74LS00 二输入端四与非门2片 74LS20 四输入端双与非门1片 74LS86 二输入端四异或门1片 三、预习要求 1. 预习门电路相应的逻辑表达式。 2. 熟悉所用集成电路的引脚排列及用途。 四、实验内容及步骤 实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中
1.与非门电路逻辑功能的测试 （1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显 图 1.1 示发光二极管D1~D4任意一个。 （2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。 表1.1 输入输出 1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v） H H H H 0 0 L H H H 1 1 L L H H 1 1 L L L H 1 1 L L L L 1 1 2. 异或门逻辑功能的测试
图 1.2 （1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。 （2）将逻辑开关按表1.2的状态，将结果填入表中。 表1.2 输入输出 1(K1) 2(K2) 4(K35(K4) A B Y 电压（V） L H H H H L L L H H H H L L L H H L L L L L H H 1 1 1 1 1 1 1 1
一、实验目的与要求 1．了解和正确使用MSI组合逻辑部件； 2．掌握一般组合逻辑电路的特点及分析、设计方法； 3. 学会对所设计的电路进行静态功能测试的方法； 4. 观察组合逻辑电路的竞争冒险现象。 预习要求： （1）复习组合逻辑电路的分析与设计方法； （2）根据任务要求设计电路，并拟定试验方法； （3）熟悉所用芯片的逻辑功能、引脚功能和参数； （4）了解组合逻辑电路中竞争冒险现象的原因及消除方法。 （5）二、实验说明 译码器是组合逻辑电路的一部分。所谓译码就是不代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。译码器分成三类： 1．二进制译码器：把二进制代码的各种状态，按照其原意翻译成对应输出信号的电路。如中规模2线—4线译码器74LS139，3线—8线译码器74LS138等。 2.二—十进制译码器：把输入BCC码的十个代码译成十个高、低电平信号。 3．字符显示译码器：把数字、文字和符号的二进制编码翻译成人们习惯的形式并直观地显示出来的电路，如共阴极数码管译码驱动的74LS48（74LS248），共阳极数码管译码驱动的74LS49（74LS249）等。 三、实验设备 1．RXB-1B数字电路实验箱 2．器件 74LS00 四2输入与非门 74LS20 双4输入与非门 74LS138 3线—8线译码器 四、任务与步骤 任务一：测试3线—8线译码器74LS138逻辑功能 将一片3线—8线译码器74LS138插入RXB-1B数字电路实验箱的IC空插座中，按图3-15接线。A0、A1、A2、STA、STB、STC端是输入端，分别接至数字电路实验箱的任意6个电平开关。Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0输出端，分别接至数字电路实验箱的电平显示器的任意8个发光二极管的插孔8号引脚地接至RXB—IB型数字电路实验箱的电源“ ”，16号引脚+5V接至RXB-1B数字电路实验箱的电源“+5V”。按表3-2中输入值设置电平开关状态，观察发光二极管（简称LED）的状态，并将结果填入表中。 根据实验数据归纳出74LS138芯片的功能。 表3-2 3线－8线译码器74LS138功能表
数字电路实验报告 班级：1403011 学号： 姓名：于梦鸽地点：EII-310 时间：第五批
实验一基本逻辑门电路实验 （一）实验目的 １.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。 ２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。 （二）实验所用器件 二输入四与非门74LS00 1片 （三）实验容 1、测试74LS00逻辑关系接线图 输 入输 出 引脚1引脚3 引脚2 K1 K2 23 LED0 L L L L H H H H 图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表 2.用３个三输入端与非门IC芯片74LS10安装如图所示的电路 从实验台上的时钟脉冲输出端口选择两个不同频率（约 7khz和 14khz）的脉冲信号分别加到Ｘ0和Ｘ1端。对应Ｂ和Ｓ端数字信号的所有可能组合，观察并画出输出端的波形，并由此得出Ｓ和Ｂ（及/Ｂ）的功能。 （四）实验数据结果 1、测试74LS00的逻辑关系 ?逻辑关系连接图
? 真值表 2.测试74LS86的逻辑关系 ? 逻辑关系连接图 ? 真值表 3.测试74LS10的逻辑关系 ? 真值表 输 入 输出 引脚1 引脚2 引脚3 L L H L H H H L H H H L 输 入 输出 引脚1 引脚2 引脚3 L L H L H L H L L H H H S B Y L L 0 L H 0 H L X1 H H X0 LED K1 K2 LED K1 K2
实验二组合逻辑电路部件实验 （一）实验目的： 掌握逻辑电路设计的基本方法 掌握EDA工具MAX-PlusII的原理图输入方法 掌握MAX-PlusII的逻辑电路编译、波形仿真的方法 （二）实验容 1.逻辑单元电路的波形仿真 利用EDA工具的原理图输入法，分别输入74138图元符号；建立74138的仿真波形文件，并进行波形仿真，记录波形；分析74138逻辑关系。 3-8译码器74138的波形仿真 实验数据及结果 2.设计并实现一个3位二进制全加器 输入输出 E A1 A2 Q0 Q1 Q2 Q3 1 ΦΦ 1 1 1 1 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 E为允许使能输入线，A1、A2为译码器输入，Q0、Q1、Q2、Q3分别为输出。
高等数学A（下册）实验报告 院（系）: 学号：姓名： 实验一 利用参数方程作图，作出由下列曲面所围成的立体： （1） 2 2 1Y X Z- - = ， X Y X= +2 2 及 xOy 面 ·程序设计： -1, 1},Axe s2=ParametricPlot3D[{1/2*Cos[u]+1/2,1/2*Sin[u],v},{u,- s3=ParametricPlot3D[{u,v,0},{u,-1,1},{v,- DisplayFunction 程序运行结果： 实验二 实验名称：无穷级数与函数逼近 实验目的：观察的部分和序列的变化趋势，并求和
实验内容： （1）利用级数观察图形的敛散性 当n 从1~400时，输入语句如下： 运行后见下图，可以看出级数收敛，级数和大约为1.87985 （2先输入： 输出： 输出和输入相同，此时应该用近似值法。输入： 输出： 1.87985 结论：级数大约收敛于1.87985 实验三： 1. 改变例2中m 的值及的数值来求函数的幂级数及观察其幂级数逼近函数的情况
·程序设计： m 5; f x_:1 x^m;x0 1; g n_,x0_ :D f x, x, n .x x0; s n_,x_: Sum g k,x0/k x x0 ^k, k, 0, t Table s n, x, n, 20; p1 Plot Evaluate t ,x,1,2,3 2; p2 Plot 1 x ^m , x,1 2,3 2, PlotStyle RGBColor 0,0,1; Show p1,p2 ·程序运行结果 实验四 实验名称：最小二乘法 实验目的：测定某种刀具的磨损速度与时间的关系实验内容：
实验一组合逻辑电路设计与分析 1.实验目的 （1）学会组合逻辑电路的特点； （2）利用逻辑转换仪对组合逻辑电路进行分析与设计。 2.实验原理 组合逻辑电路是一种重要的数字逻辑电路：特点是任何时刻的输出仅仅取决 于同一时刻输入信号的取值组合。根据电路确定功能，是分析组合逻辑电路的过 程，一般按图 1-1 所示步骤进行分析。 组合逻辑电路逻辑表达式最简表达式真值表确切电路功能 图 1-1组合逻辑电路的分析步骤 根据要求求解电路，是设计组合逻辑电路的过程，一般按图1-2 所示步骤进 行设计。 问题提出真值表逻辑表达式化简变换逻辑图 图 1-2组合逻辑电路的设计步骤 3.实验电路及步骤 （1）利用逻辑转换仪对已知逻辑电路进行分析。 a.按图 1-3 所示连接电路。 XLC1 U1A U2A 74LS136D74LS04D U1C U2C U1B U2B 74LS136D74LS04D B74LS136D74LS04D A 图1-3 待分析的逻辑电路 A b.在逻辑转换仪面板上单击由逻辑电路转换为真值表的按钮和由真值表导出 简化表达式后，得到如图 1-4 所示结果。观察真值表，我们发现：当四个输
入变量 A,B,C,D 中 1 的个数为奇数时，输出为 0，而当四个输入变量A,B,C,D 中1 的个数为偶数时，输出为 1。因此这是一个四位输入信号的奇偶校验电 路。 图 1-4 经分析得到的真值表和表达式 （2）根据要求利用逻辑转换仪进行逻辑电路的设计。 a.问题提出：有一火灾报警系统，设有烟感、温感和紫外线三种类型不同的火灾 探测器。为了防止误报警，只有当其中有两种或两种以上的探测器发出火灾探 测信号时，报警系统才产生报警控制信号，试设计报警控制信号的电路。 b.在逻辑转换仪面板上根据下列分析出真值表如图1-5 所示：由于探测器发出 的火灾探测信号也只有两种可能，一种是高电平（ 1），表示有火灾报警；一种是低电平（ 0），表示正常无火灾报警。因此，令 A、B、C 分别表示烟感、温感、紫外线三种探测器的探测输出信号，为报警控制电路的输入、令 F 为报 警控制电路的输出。
哈尔滨理工大学数字集成电路设计实验报告 学院：应用科学学院 专业班级：电科12 - 1班 学号：32 姓名：周龙 指导教师：刘倩 2015年5月20日
实验一、反相器版图设计 1.实验目的 1）、熟悉mos晶体管版图结构及绘制步骤； 2）、熟悉反相器版图结构及版图仿真； 2. 实验内容 1）绘制PMOS布局图； 2）绘制NMOS布局图； 3）绘制反相器布局图并仿真； 3. 实验步骤 1、绘制PMOS布局图： (1) 绘制N Well图层；(2) 绘制Active图层； (3) 绘制P Select图层； (4) 绘制Poly图层； (5) 绘制Active Contact图层；(6) 绘制Metal1图层； (7) 设计规则检查；(8) 检查错误； (9) 修改错误； (10)截面观察； 2、绘制NMOS布局图： (1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览； 3、绘制反相器布局图： (1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点； (11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice 模拟； 4. 实验结果 nmos版图
课程实验报告 专业年级2016级计算机类2班课程名称高等数学 指导教师张文红 学生姓名李发元 学号20160107000215 实验日期2016.12 .21 实验地点勤学楼4-24 实验成绩 教务处制 2016 年9月21 日
实验项 目名称 Matlab软件入门与求连续函数的极限 实验目的 及要求 实验目的： 1.了解Matlab软件的入门知识； 2.掌握Matlab软件计算函数极限的方法； 3.掌握Matlab软件计算函数导数的方法。 实验要求： 1.按照实验要求，在相应位置填写答案； 2.将完成的实验报告，以电子版的形式交给班长, 转交给任课教师，文件名“姓名+ 学号”。 实验内容利用Matlab完成下列内容： 1、（1） 2 2 1 lim 471 x x x x →∞ - -+ ；（2） 3 tan sin lim x x x x → - ；（3） 1 lim 1 x x x x →∞ - ?? ? + ??2、（1）x x y ln 2 =，求y'；（2）ln(1) y x =+，求()n y 实验步骤1.开启MATLAB编辑窗口,键入编写的命令，运行； 2.若出现错误，修改、运行直到输出正确结果; 3.将Matlab输入输出结果，粘贴到该实验报告相应的位置。第一题 2 2 1 lim 471 x x x x →∞ - -+ 运行编码是 >> syms x >> limit((x^2-1)/(4x^2x+1),x,inf) ans =
1/4 第二题3 0tan sin lim x x x x →- >> syms x >> limit((tanx-sinx)/(x^3),x,0) ans = 1 第三题1lim 1x x x x →∞-?? ?+?? >> syms x >> limit(((x-1)^x)/(x+1),x,inf) ans = 2 第四题（1）x x y ln 2=，求y '； >> syms x >>f(x)=x^2in(x) f(x)=x^2in(x) >>diff(f(x))， ans = 2xinx+x 第五题ln(1)y x =+，求()n y >> syms x >>f(x)In(1+x) f(x)In(1+x) >>diff(f(x),n)， ans =
数字时钟设计实验报告
电子课程设计题目：数字时钟
数字时钟设计实验报告一、设计要求： 设计一个24小时制的数字时钟。 要求：计时、显示精度到秒；有校时功能。采用中小规模集成电路设计。 发挥：增加闹钟功能。 二、设计方案： 由秒时钟信号发生器、计时电路和校时电路构成电路。 秒时钟信号发生器可由振荡器和分频器构成。 计时电路中采用两个60进制计数器分别完成秒计时和分计时；24进制计数器完成时计时；采用译码器将计数器的输出译码后送七段数码管显示。 校时电路采用开关控制时、分、秒计数器的时钟信号为校时脉冲以完成校时。 三、电路框图：
图一 数字时钟电路框图 四、电路原理图： （一）秒脉冲信号发生器 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 ? 振荡器: 通常用555定时器与RC 构成的多谐振荡器，经过调整输出1000Hz 脉冲。 ? 分频器: 分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能 扩展电路所需要的信号，选用三片74LS290进行级联，因为每片为1/10分频器，三片级联好获得1Hz 标准秒脉冲。其电路图如下： 图二 秒脉冲信号发生器 译译译时计 分计秒计 校 时 电 路 秒信号发生器
（二）秒、分、时计时器电路设计 秒、分计数器为60进制计数器，小时计数器为24进制计数器。 ?60进制——秒计数器 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。其电路图如下： 图三60进制--秒计数电路 ?60进制——分计数电路 分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。其电路图如下：
《数学实验——高等数学分册》（郭科主编） ---《实验报告册》参考答案 ------轩轩 第5章 1.（1） syms x y; f=(1-cos(x^2+y^2))/((x^2+y^2)*exp(x^2*y^2)); limit(limit(f,x,0),y,0) ans = （2） syms x y; f=(log(x*exp(x)+exp(y)))/sqrt(x^2+y^2); limit(limit(f,x,0),y,0) ans = NaN 另解 syms x y; f=log(x*exp(x)+exp(y)); g=sqrt(x^2+y^2); limit(limit(f/g,x,0),y,0) ans = NaN 注：“（）”多了以后，系统无法识别，但在matlab的语法上是合理的。在有的一些matlab 版本上可以识别。在以下的题目答案中同理。 （3） syms x y; f=(2*x*sin(y))/(sqrt(x*y+1)-1); limit(limit(f,x,0),y,0) ans = 4 另解
syms x y; f=2*x*sin(y); g=sqrt(x*y+1)-1; limit(limit(f/g,x,0),y,0) ans = 4 2.（1） syms x y; z=((x^2+y^2)/(x^2-y^2))*exp(x*y); zx=diff(z,x) zx = (2*x*exp(x*y))/(x^2 - y^2) - (2*x*exp(x*y)*(x^2 + y^2))/(x^2 - y^2)^2 + (y*exp(x*y)*(x^2 + y^2))/(x^2 - y^2) zy=diff(z,y) zy = (2*y*exp(x*y))/(x^2 - y^2) + (x*exp(x*y)*(x^2 + y^2))/(x^2 - y^2) + (2*y*exp(x*y)*(x^2 + y^2))/(x^2 - y^2)^2 注：所有的x在高的版本中都可以替换为x。（即，不用单引号，结果任然正确。前提为：不与前面的函数冲突。） （2）syms x y z; u=log(3*x-2*y+z); ux=diff(u,x) ux = 3/(3*x - 2*y + z) uy=diff(u,y) uy = -2/(3*x - 2*y + z) uz=diff(u,'z') uz = 1/(3*x - 2*y + z) （3）syms x y; z=sqrt(x)*sin(y/x);
北京邮电大学数字电路实验报告
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能，并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器能够由两个半加器和一个或门构成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表 示式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)(
高等数学实验报告 实验人员：院（系）学号姓名 实验地点：计算机中心机房 实验一 一、实验题目： 作出曲面 x2 + z = 1，y2 + z = 1和 z = 0 所围成的立体。 二、实验目的和意义 掌握数学软件的使用并加以实践。通过数学软件将曲面形象生动地展现出来，建立直观的印象，有助于更直观地得到曲面的一些性质。从而将数学软件发展为辅助学习高等数学的工具。 三、程序设计
四、程序运行结果 五、结果的讨论和分析 曲面 x2 + z = 1，y2 + z = 1，z = 0 的参数方程分别为： x = u，y = v，z = -u2 + 1； x = u，y = v，z = -v2 + 1； x = u，y = v，z = 0； 再利用空间图形叠加语句作出图像。 通过三维图形，我们认识到两个抛物面围成的形状，有助于我们在解题时的理解和思考。
实验二 一、实验题目： 利用参数方程作图，作出由曲面 z = 0，z = 1 与z2 + 1 = x2 + y2所围成的立体。 二、实验目的和意义 根据曲面方程，将它转换为参数方程。再利用数学软件作图，通过数形结合，直观得出曲面性质。通过本实验，可以加深我们对马鞍面的理解，有助于我们在解题过程中的理解和思考。 三、程序设计 四、程序运行结果 五、结果的讨论和分析 由解析几何知识，曲面 z = 0，z = 1 和 z2 + 1 = x2 + y2所围成的立体是一个单叶双曲面介于平面 z = 0 和 z = 1 之间的部分，若不化成参数方程，直接输入程序，则输出的图形不完整，因为在一些点无定义，所以应化成参数方程。
数字逻辑实验报告（2） 数字逻辑实验2 多功能电子钟系统设计成绩 评语：（包含：预习报告内容、实验过程、实验结果及分析） 教师签名 姓名： 学号： 班级：物联网1701 指导教师：徐有青 计算机科学与技术学院 20 年月日
数字逻辑实验报告 多功能电子钟系统设计实验报告
多功能电子钟系统设计 1、实验名称 多功能电子钟系统设计。 2、实验目的 要求同学采用传统电路的设计方法，对一个“设计场景”进行逻辑电路的设计，并利用工具软件，例如，“logisim”软件的虚拟仿真来验证电子钟电路系统的设计是否达到要求。 通过以上实验的设计、仿真、验证3个训练过程使同学们掌握小型电路系统的设计、仿真、调试方法以及电路模块封装的方法。 3、实验所用设备 Logisim2.7.1软件一套。 4、实验容 设计场景：多功能数字钟是一种用数字显示秒、分、时的计时装置，当前从小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟无处不在。 多功能数字钟的基本功能如下： （1）显示时、分、秒； （2）可以采用24小时制或12小时制（上午和下午）； （3）整点报时，整点前10秒开始，整点时结束； （4）单独对“时、分”计时校准，对分钟值校准时最大分钟值不向小时值进位； （5）闹钟10秒提醒。 使用logisim软件对你设计电子钟电路进行虚拟仿真验证，具体要求如下。 （采用logisim软件提供的“时钟频率”为8hz的信号源）
（1） 具有校准计数值功能的六十进制计数器电路 采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个具有对计数值进行校准的六十进制计数器，并封装，该计数器逻辑符号参见图2-1所示。 图2-1 校准计数值的60进制计数器 六十进制计数器的输入输出引脚定义如下： （a ）一个清零端Clr ； （b ）一个累加计数脉冲输入端CP U ； （c ）一个累减计数脉冲输入端CP D ； （d ）八个计数器状态输出值Q 1D Q 1C Q 1B Q 1A Q 0D Q 0C Q 0B Q 0A ，采用8421码分别表示计数器状态的十位和个位； （e ）一个计数值校准输入控制信号Adj ，当Adj 为“1”时通过CP U 对计数值进行加计数或校准，Adj 为“0”时通过CP D 对计数值进行减计数校准（由于受“四位二进制可逆计数器”约束），CP D 可以对计数值的十位或个位进行递减校准（递减的时候不需要循环，回到0即可）； （f ）每当计数累计满60产生一个进位输出信号Qcc 。 计数器的状态请采用“十六进制的数字显示器”显示。 （2）具有校准计数值的十二进制计数器或二十四进制的计数器电路 采用“四位二进制可逆计数器”这个“私有”元件和相应元器件，设计一个具有对计数值进行校准的十二进制计数器或二十四进制的计数器，并封装，该计数器逻辑符号参见图2-2所示。