第一章：
1.2.如有一个经解释实现的计算机，可以按功能划分成4级。每一级为了执行一条指令需要下一级的N条指令解释，若执行第一级的一条指令需kns，那执行第2级、第3级、第4级的指令需要多少时间？
第1级1条1级指令 k ns
第2级1条2级指令N条1级指令 1·N·k ns = Nk ns
第3级1条3级指令N条2级指令 1·N·N·k ns = N2k ns
第4级1条4级指令N条3级指令 1·N·N·N·k ns = N3k ns
1.8.从机器（汇编）语言程序员看，以下哪些是透明的？
指令地址寄存器；指令缓冲器；时标发生器；条件码寄存器；乘法器；主存地址寄存器；磁盘外设；先行进位链；移位器；通用寄存器；中断字寄存器。
第二章：
2.2 在尾数采用补码、小数表示且p=6，阶码采用移码、整数表示且q=6，尾数基rm 为16，阶码基re为2的情况下：(1) 最大尾数为：1－rm-p＝1－16-6，0.FFFFFF(2) 最小正尾数为：1/rm＝1/16，0.100000(3) 最小尾数为： -1， 1.000000(4) 最大负尾数为：-(rm-1 + rm-p)＝(16-1 + 16-6)，1.EFFFFF(5) 最大阶码为：req－1＝26－1＝63，7F，包括符号位共7个1(6) 最小阶码为：-req＝-26＝-64，00，包括符号位共7个0(7) 最大正数为：(1－16-6)1663，7FFFFFFF(8) 最小正数为：16-65，00100000(9) 最大负数为：-(1 6-1 + 16-6) 16-64，80EFFFFF(10) 最小负数为：-1663，FF000000(11) 浮点零为：00000 000(12) 表数精度为：16-5/2＝2-21《13) 表数效率为：15/16＝9
3.75％(14) 能表示的规格化浮点数个数为：2×15×165×27+1
2.13 一个处理机共有10条指令，各指令在程序中出现的概率如下表：
指令信号出现概率 Huffman编砝码 2/8扩展编砝码 3/7扩展编砝码
I1 0.25 01 00 00
I2 0.20 11 01 01
I3 0.15 001 1000 10
I4 0.10 101 1001 11000
I5 0.08 0000 1010 11001
I6 0.08 1001 1011 11010
I7 0.05 1000 1100 11011
I8 0.04 00011 1101 11100
I9 0.03 000101 1110 11101
I10 0.02 000100 1111 111100
已知10条指令使用频度，求3种编码方法的平均码长与信息冗余量。
(1)此问中的“最优Huffman编码法”实际是指码长下限，即信源的平均信息量──熵，代公式得H=2.9566。
(2)Huffman编码性能如下表；
(3)2/8扩展编码是8/64/512法的变种，第一组2条指令，码长为2（1位扩展标志，1位编码）,第二组8条指令，码长为4（1位扩展标志，与第一组区别，加3位编码），编码性能如下表；
(4)3/7扩展编码是15/15/15法的变种，第一组3条指令，码长为2（共有4种组合，其中3种组合分别代表3条指令，留1种组合作为扩展前缀标志）,第二组7条指令，码长为5（2位固定的前缀扩展标志，与第一组区别，加3位编码，只用其中7种组合），编码性能如下表。
2.14
一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。
(1)要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。
(2)设计8字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于±127。请设计指令格式，并给出各字段的长度和操作码的编码。解：
(1)要使得到的操作码长度最短，应采用Huffman编码，构造Huffman树如下：
由此可以得到7条指令的编码分别如下：
指令出现的频率编码
1 35% 00
2 25% 01
3 20% 10
4 10% 110
5 5% 1110
6 3% 11110
7 2% 11111
这样，采用Huffman编码法得到的操作码的平均长度为：
H = 2×(0.35+0.25+0.20) + 3×0.10 + 4 ×0.05
+ 5×(0.03 + 0.02)
= 1.6+0.3+0.2+0.25
=2.35
(2)
设计8位字长的寄存器-寄存器型变址寻址方式指令如下，因为只有8个通用寄存器，所以寄存器地址需3位，操作码只有两位，设计格式如下：
三条指令的操作码分别为00，01，10
设计16位字长的寄存器-存储器型变址寻址方式指令如下：
四条指令的操作码分别为1100，1101，1110，1111
2.15
某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令三类，并假设每个地址字段的长度均为6位。
(1)如果双地址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。
(2)如果要求三类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。
解：
(1) 15条/63条/64条
(2) 14条/126条/128条
(1)根据指令地址的数量来决定各种指令在指令空间上的分布：
如果我们按照从小到大的顺序分配操作码，这样，按照指令数值从小到大的顺序，分别为双地址指令、单地址指令和零地址指令。
其次可以根据指令的条数来大致的估计操作码的长度：
双指令15条，需要4位操作码来区分，剩下的12位操作码平均分给单地址和零地址指令，每种指令可以用6位操作码来区分，这样，各指令的条数为：
双地址指令15条，操作码：0000~1110；
单地址指令2^6-1=63条，操作码：1111 000000~1111 111110；
零地址指令64条，操作码：1111 111111 000000~1111 111111 111111。
(2)与上面的分析相同，可以得出答案：
双地址指令14条，操作码：0000~1101；
单地址指令2^6 x 2-2 = 126条，
1110 000000~1110 111110，
1111 000000~1111 111110；
零地址指令128条
1110 111111 000000~1110 111111 111111,
1111 111111 000000~1111 111111 111111
(2)B
双地址指令同上,14条，操作码：0000~1101；
单地址指令64 + 62 = 126条，
64 条单地址指令操作码1110 000000~1110 111111，
62 条单地址指令操作码1111 000000~1111 111101；
零地址指令128条
1111 111110 000000~1110 111110 111111,
1111 111111 000000~1111 111111 111111
第三章：
3.9 ：一个页式虚拟存储器的虚存空间大小为4Gb，页面大小为4KB，每个页表存储子要占用4个字节。
（1）计算这个页式虚拟存储器需要采用几级页表？
答：Log2（4G/4K）/Log2（4K/4）=2.0.取整得2，所以需要2级页表
（2）如果要求页表所占用的总主存页面数最小，请分配每一级页表的实际存储容量各为多少字节？
答：第一季页表为一个页面大小，为4kb，第二级页表被占用1k个页面，为4mb
（3）页表的哪些部分必须存放在主存中？哪些可以放在辅存中？
答：第一级页表必须放在主存中，二级页表只需将正在运行的程序的相关页表放在主存中，其他都可以放在辅存中。
3.12 一个有快表和慢表的页式虚拟存储器，最多有64个用户，每个用户最多要用1024个页面，每页4K字节，主存容量8M字节。
（1）写出多用户虚地址的格式，并标出各字段的长度。（2）写出主存地址的格式，并标出各字段的长度。
（3）快表的字长为多少位？分几个字段？各字段的长度为多少位？（4）慢表的容量是多少个存储字？每个存储字的长度为多少位？
答：用户号：64＝26，虚页号：1024＝210，页内地址：4K＝212，主存页数：8M/4K＝211（1）多用户虚地址：
用户号（6位）＋虚页号（10位）＋页内地址（12位）共28位
（2）主存地址：
主存实页号（11位）＋页内地址（12位）共23位
（3）快表字长27位；分3个字段：用户号6位，虚页号10位，实页号11位
（4）（4）慢表容量为2(6+10)，每个存储字长为：主存页号＋1＝12位。
3.143.14
在页式虚拟存储器中，一个程序由P1~P5共5个虚页组成。在程序执行过程中依次访问到的页面如下：
P2 ，P3，P2，P1 ，P5 ，P2 ，P4 ，P5 ，P3 ，P2 ，P5 ，P2
假设系统分配给这个程序的主存有3个页面，分别采用FIFO、LRU和OPT三种替换算法对这三页主存进行调度。
（1）画出主存页面调入、替换和命中的情况表。
（2）统计三种页面替换算法的页命中率。
答案：解：三种替换算法的替换过程：
页地址流 2 3 2 1 5 2 4 5 3 2 5 2
FIFO 2 2 2 2 5 5 5 5 3 3 3 3
命中3次 3 3 3 3 2 2 2 2 2 5 5
1 1 1 4 4 4 4 4 2
调调命调替替替命替命替替
进进中进换换换中换中换换
2 2 2 1 5 2 4 5
3 2 5 2
LRU 3 3 2 1 5 2 4 5 3 2 5
命中5次 3 2 1 5 2 4 5 3 3
调调命调替命替命替替命命
进进中进换中换中换换中中
OPT 2 2 2 2 2 2 4 4 4 2 2 2
命中6次 3 3 3 3 3 3 3 3 3 3 3 1 5 5 5 5 5 5 5 5 5
调 调 命 调 替 命 替 命 命 替 命 命 进 进 中 进 换 中 换 中 中 换 中 中
3.15.一个程序由五个虚页组成，采用lfu 替换算法，在程序中依次访问的页地址流如下： P4，P5，P3，P2，P5，P1，P3，P2，P3，P5，P1，P3 (1)可能的最高页命中率是多少？
(2)至少要分配给该程序多少个主存页面才能获得最高的命中率? (3)如果在程序中每访问一个页面，平均要对该页面内的存储单元访问1024次，求访问单元的命中率？
答案：（1）在分配的主存页面数目大于等于5的情况下，这时，除了第一次调入不命中，以后的访问均命中，可以达到最高的页面命中率：实际命中的次数为7次，所以可能达到的最高页面命中率为：
5833.012
7
==
H （2）由于在页面数大于等于5的情况下，肯定可以达到最高命中率，所以我们来看页面数小于5时能否达到该命中率：
分配的主存页面数等于4时，调度过程如下：
此时也可以达到最高命中率；
分配的主存页面等于3时，调度过程如下：
此时不能达到最高命中率。
所以至少应该分配4个主存页面。
（3) 我们假设程序每次只访问一个存储单元，这样，对每一个特定页面的访问过程可以描述如下：
因为第一次总是不命中的，而平均起来，随后的1023次总是命中的，然后再次被调出主存，并再次重复先前的过程。
所以访问存储单元的命中率为：
999.01024
1023
==
H
欲知可能的最高命中率及所需的最少主存页数，较好的办法是通过“堆栈模拟法”，求得命中次数随主存页数变化的函数关系。下图就是“堆栈模拟图”，其中“√”表示命中。
(1)H max (2)n=4
P= 4 5 3 2 5 1 3 2 3 5 1 3 命中次数
n=1 0 n=2 1 n=3 3 n=4 7 n=5
7
(3)当1次页面访问代表连续1024次该页内存储单元访问时，后1023次单元访问肯定是命中的，而第1次单元访问的命中情况与这1次页面访问的命中情况相同。根据上图中最高命中情况，共有7次页命中（折算为7×1024次单元命中），5次页不命中（折算为5×1023次单元命中，也可写为5×1024-5），单元访问总次数为12×1024，故有：
H cell=(12×1024-5)/(12×1024)=12283/12288≈99.96%
3.16.一个程序由1200条指令组成，每条指令的字长均为4B。假设这个程访问虚拟存储器的字地址流为：12，40，260，280，180，800，500，560，600，1100，1200，1000。采用FIFO替换算法，分配给这个程序的主存容量为2048B。
在下列不同的页面大小情况下，分别写出该程序执行过程中访存的虚页地址流，并分别计算主存命中率。
(1)页的大小为1024B。(2)页的大小为512B。(3)页的大小为2048B。
解：(1)（6分）页的大小为1024B，即页面大小为256字；主存容量为2048B，即分配n=2个实页。给定的程序访存字地址流对主存空间的使用过程如图所示。主存命中率H1=6／12=0．50
(2)（8分）页的大小为512B，即页面大小为128字；主存容量为2048B，即分配n=4个实页。给定的程序访存字地址流对主存空间的使用过程如图所示。主存命中率为H2=3／12=0．25
(3)页的大小为2048B，即页面大小为512字，主存容量为2048B，即分配n=1个实页。给定的程序访存字地址流对主存空间的使用过程如图所示。主存命中率为H3=6／12=0．50 3.19在一个采用组相联映象方式的Cache存储系统中，主存由B0～B7共8块组成，Cache 有2组，每组2块，每块大小为16B。在一个程序执行过程中，访存的主存块地址流为：B6，B2，B4，B1，B4，B6，B3，B0，B4，B5，B7，B3。
(1)写出主存地址的格式，并标出各字段的长度。(2)写出Cache地址的格式，并标出各字段的长度。(3)指出主存与Cache之间各个块的映象关系。
(4)若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。(5)若采用FIFO替换算法，计算Cache的块命中率。(6)若采用LRU替换算法，计算Cache的块命中率。(7)若改为全相联映象方式，再做(5)和(6)。
(8)若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。
答案：解：（1）（2）采用组相联映象时，主存和Cache地址的格式分别为：
主存按Cache的大小分区，现主存有8个块，Cache有2×2=4个块，则主存分为8/4=2 个区，区号E的长度为1位。又每区有2个组，则组号G、g的长度都为1位。而每组有2个块，则块号B、b的长度又都为1位。每块大小为16个存储字，故块内地址W、w的长度都为4位。
（3）根据组相联映象的规则，主存块0～7与Cache块0～3之间的映象关系为：主存块0、1、4、5与Cache块0、1之间全相联，主存块2、3、6、7与Cache块2、3之间全相联。（4）根据组相联映象的规则，该主存块地址流相应的一种Cache块地址流如下表所示（组内替换算法为FIFO）。
时间：123456789101112
主存块地址流：B6B2B4B1B4B6B3B0B4B5B7B3Cache块地址流：C2C3C0C1C0C2C2C0C0C0C3 C
（5）组内替换算法采用FIFO时，Cache块0～3的使用过程如下表所示。
时间：123456789101112
主存块地址流：B6B2B4B1B4B6B3B0B4B5B7B3Cache块0Cache块1Cache 块2Cache块3
命中命中命中
可见命中三次，Cache块命中率为Hi=3/12=0.25。
（6）组内替换算法采用LRU时，Cache块0～3的使用过程如下表所示。
时间：123456789101112
主存块地址流：B6B2B4B1B4B6B3B0B4B5B7B3Cache块0Cache块1Cache块2Cache块3
命中命中命中命中
可见命中四次，Cache块命中率为Hi=4/12=0.33。
（7）全相联映象的规则是主存块0～7可装入Cache块0～3的任一块上。当替换算法采用FIFO时，Cache块0～3的使用过程如下表所示。
时间：123456789101112
主存块地址流：B6B2B4B1B4B6B3B0B4B5B7B3Cache块0
Cache块1Cache块2Cache块3
命中命中命中命中
可见命中四次，Cache块命中率为Hi=4/12=0.33。
当替换算法采用LRU时，Cache块0～3的使用过程如下表所示。
时间：123456789101112
主存块地址流：B6B2B4B1B4B6B3B0B4B5B7 B
块0
Cache块1Cache块2Cache块3
命中命中命中
可见命中三次，Cache块命中率为Hi=3/12=0.25。
（8）当命中三次时，Cache的命中率为Hi=（12×16-9）/（12×16）≈1，当命中四次时，Cache的命中率为Hi=（12×16-8）/（12×16）≈1。
3.20
3.23对于一个采用组相联映象方式和FIFO替换算法的Cache，发现它的等效访问时间太长，为此，提出如下建议：
（1）增大主存的容量。
答案：基本无关
（2）（2）提高主存的速度。
答案：能够减小等效访问时间，T=TcH+Tm(1-H),通过减小Tm能够减小T。
（3）（3）增大Cache的容量
答案：当cache比较小时，增大cache对减少等效访问时间效果明显；当cache容量达到一定程度时效果逐渐不明显。
（4）（4）提高Cache的速度。
（5）Cache的总容量和组大小不变，增大块的大小。
（6）（6）Cache的总容量和块大小不变，增大组的大小。
答案：有一个极大值，在这个极大值点，等效访问时间最小。
（7）（7）Cache的总容量和块大小不变，增加组数。
（8）（8）替换算法由FIFO改为LFU
第四章：
4.4有5个中断源D1、D2、D3、D4和D5，它们的中断优先级从高到低依次是1-5级别。
这些中断源的中断优先级、正常情况下的中断屏蔽码和改变后的中断屏蔽码如下表所示。每个中断源有5位中断屏蔽码，其中0表示该中断源开放，1表示该中断源被屏蔽。
(1)当使用正常的中断屏蔽码时，处理器响应各中断源的中断请求的先后顺序是什么？实际上中断处理的先后次序是什么？
(2)当使用改变后的中断屏蔽码时，处理器响应各中断源的中断请求的先后顺序是什么？实际上中断处理的先后次序是什么？
(3)如果采用改变后的中断屏蔽码，D1、D2、D3、D4和D5同时请求中断时，画出处理器响应各中断源的中断请求和实际运行中断服务程序过程的示意图。
答案：(1)当使用正常的中断屏蔽码时，处理器响应各中断源的中断请求的先后顺序是D1、D2、D3、D4、D5。实际上中断处理的先后次序是D1、D2、D3、D4、D5。(2)当使用改变后的中断屏蔽码时，处理器响应各中断源的中断请求的先后顺序是D1、D2、D3、D4、D5。实际上中断处理的先后次序是D4、D5、D3、D2、D1。
(3)如果采用改变后的中断屏蔽码，D1、D2、D3、D4和D5同时请求中断时，处理器响应各中断源的中断请求和实际运行中断服务程序过程如下图所示：
4.5
某处理机共有4个中断源，分别为D1、D2、D3、D4,要求处理机响应中断源的中断服务请求的次序从高到低分别是D1、D2、D3、D4，而处理机实际为各中断源服务的先后次序为D3，D3，D4，D1.每个中断源有4位中断屏蔽码，其中，0表示该中断源被屏蔽，1表示该中断源开放。
已知中断服务次序为3-2-4-1，。
(1)中断屏蔽字表如下图；
(2)中断过程示意图如右图。
4.7
4.8一个字节多路通道连接有4台外围设备，每台设备发出输入输出服务请求的时间间隔，他们的服务优先级和发出第一次服务请求的时刻表如下： 设备名称 D1 D2 D3 D4
发服务请求间隔 10μs 75 μs 15 μs 50 μs 服务优先级 1 4 2 3
发第一次请求时刻 0 μs 70 μs 10 μs 20 μs （1）计算这个字节多路通道的实际流量和工作周期
（2）在数据传送期间，如果通道选择一次设备的时间为3 μs ，传送一个字节的时间为2 μs ，画出这个字节多路通道响应各设备请求和为设备服务的时间关系图。
(1)f=2×105
字节/秒，T=5us
(2)Ts+Td=5us ，通道时间图如下。作图时注意：至少要画到最慢设备的第二次请求出现，才能确定是否丢失数据（因为响应优先级低的设备较易丢失数据）。
(3)5，160，20，40；
(4)D2丢失第一次请求的数据； (5)参见P245。
时间 中断请求 主程序 1级 2级 3级 4
级
D1，D2
D3，D4
设 优 备 先 号 级 D1
D2 D3 D4 时间
(us)
第五章：
5.8用一条5个功能段的浮点加法器流水线计算
∑==10
1
i i A F
每个功能段的延迟时间均相等，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。 [解答]
首先需要考虑的是，10个数的的和最少需要做几次加法。我们可以发现，加法的次数是不能减少的：9次；于是我们要尽可能快的完成任务，就只有考虑如何让流水线尽可能充满，这需要消除前后指令之间的相关。由于加法满足交换率和结合率，我们可以调整运算次序如以下的指令序列，我们把中间结果寄存器称为R ，源操作数寄存器称为A ，最后结果寄存器称为F ，并假设源操作数已经在寄存器中，则指令如下： I1： R1←A1+A2 I2： R2←A3+A4 I3： R3←A5+A6 I4： R4←A7+A8 I5： R5←A9+A10 I6： R6←R1+R2 I7： R7←R3+R4 I8： R8←R5+R6 I9： F ←R7+R8
这并不是唯一可能的计算方法。假设功能段的延迟为Δt 。时空图如下，图中的数字是指令号。
整个计算过程需要21Δt ，所以吞吐率为：
t
t Tp ?=?=
73
219 加速比为：
1429.221
45
2159==???=
t t S 效率为：
7
3
215590=????=?=
t t T k T E k 5.9
一条线性静态多功能流水线由6个功能段组成，加法操作使用其中的1、2、3、6功能段，乘法操作使用其中的1、4、5、6功能段，每个功能段的延迟时间均相等。流水线的输入端与输出端之间有直接数据通路，而且设置有足够的缓冲寄存器。现在用这条流水线计算：
∑=?=6
1
)(i i i B A F
画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。
为了取得较高的速度，我们需要一次将乘法作完，设源操作数存放在寄存器A 、B 中，中间结果存放在寄存器R 中，最后结果存放在寄存器F 中，则执行的指令序列如下所示： I1： R1←A1*B1 I2： R2←A2*B2 I3： R3←A3*B3 I4： R4←A4*B4 I5： R5←A5*B5 I6： R6←A6*B6 I7： R7←R1+R2 I8： R8←R3+R4 I9： R9←R5+R6 I10： R10←R7+R8 I11： F ←R9+R10
这并不是唯一可能的计算方法。假设功能段的延迟为Δt 。时空图（不完全）如下，图中的数字是指令号。
整个计算过程需要22Δt ，所以吞吐率为：
t
t Tp ?=?=
21
2211 加速比为：
222411=???=
t
t
S
效率为：
3
1
2264110=????=?=
t t T k T E k 为了缩短运算时间，首先应考虑“最少切换算法”，即先执行完所有乘法（任务编号1-6）再执行加法（任务编号7-11），其次在加法中采用“最少相关算法”（即二叉树算法）。 记c 1=A 1×B 1，……，c 6=A 6×B 6，下图(a)是加法的计算顺序二叉树，注意任务10应该用前一级最早完成的任务7和8的结果，如果用任务9的结果则要推迟1拍启动，使总时间增加1拍。
根据时空图(b)得
TP = 11/(22Δt) = 1/(2Δt)
S = (6×4Δt + 5×4Δt)/(22Δt) = 2
E = (6×4Δt + 5×4Δt)/(6×22Δt) = 1/3
F=c 1+c 2+c 3+c 4+c 5+c 6 6
5 7 8 9
4 3 10
2
1
11
(a)
(b)
实验二指令流水线相关性分析 ·实验目的 通过使用WINDLX模拟器，对程序中的三种相关现象进行观察，并对使用专用通路，增加运算部件等技术对性能的影响进行考察，加深对流水线和RISC处理器的特点的理解。 ·实验原理： 指令流水线中主要有结构相关、数据相关、控制相关。相关影响流水线性能。·实验步骤 一．使用WinDLX模拟器，对做如下分析： （1）观察程序中出现的数据/控制/结构相关。指出程序中出现上述现象的指令组合。 （2）考察增加浮点运算部件对性能的影响。 （3）考察增加forward部件对性能的影响。 （4）观察转移指令在转移成功和转移不成功时候的流水线开销。 ·实验过程 一．使用WinDLX模拟器，对做如下分析： } 浮点加、乘、除部件都设置为1，浮点数运算部件的延时都设置为4，如图1： 图1 初始设置 将和加载至WinDLX中，如图2示。
图2 加载程序 1.观察程序中出现的数据/控制/结构相关；指出程序中出现上述现象的指令组合。 1）数据相关 点击F7，使程序单步执行，当出现R-Stall时停止，运行过程中出现下图3所示，输入整数6。 图3 输入整数6 @ 打开Clock Diagram，可以清楚的看到指令执行的流水线如图4所示。 图4 指令流水线 双击第一次出现R-Stall的指令行，如图5所示。
图5 指令详细信息 对以上出现的情况分析如下： 程序发生了数据相关，R-Stall（R-暂停）表示引起暂停的原因是RAW。 lbu r3,0×0(r2) 要在WB周期写回r3中的数据；而下一条指令 & seqi r5,r3,0×a 要在intEX周期中读取r3中的数据。 上述过程发生了WR冲突，即写读相关。为了避免此类冲突， seq r5,r4,0×a的intEX指令延迟了一个周期进行。 由此，相关指令为： 2）控制相关 由图6可以看出，在第4时钟周期：第一条指令处于MEM段，第二条命令处于intEX段，第三条指令出于aborted状态，第四条命令处于IF段。 图 6 指令流水线 }
计算机系统结构复习 填空（15*1分），选择（15*1分），简答题（5/6 30分），综合题（4*10分） 1、从使用语言角度，可将系统按功能划分为多层次机器级结构，层次结构分别是：应用语言机器级、高级语言机器级、汇编语言机器级、操作系统机器级、传统机器语言机器级和微程序机器级。 2、各机器级的实现主要靠翻译和解释或两者结合进行。翻译是先用转换程序将高一级机器级上的程序整个地变换成低一级机器级上等效的程序，然后再在低一级机器级上实现的技术。解释则是在低级机器上用它的一串语句或指令来仿真高级机器上的一条语句或指令的功能，是通过对高级的机器级语言程序中的每条语句或指令逐条解释来实现的技术。 3、计算机系统结构在计算机系统机器级层次中指传统机器级的系统结构。 4、计算机系统结构研究的是软、硬件之间的功能分配以及对传统机器级界面的确定，为机器语言、汇编语言程序设计或编译程序生成系统提供使其设计或生成的程序能在机器上正确运行应看到的遵循的计算机属性。 5、计算机系统结构的属性包括： 1.数据表示、2.寻址方式、3.寄存器组织、4.指令系统、5.存储系统组织、6.中断机构、7.系统机器级的管态和用户态的定义和切换、8.机器级的I/O 结构、9.系统各部分的信息保护方式和保护机构等。 6、机器透明性：指相对于每一机器级设计人员，都客观存在的功能或属性看不到的现象，称相对于此级设计人员来说，这些功能或属性是具有透明性，即透明的。 7、计算机组成指的是计算机系统结构的逻辑实现，包括机器级内部的数据流和控制流的组成以及逻辑设计等。它着眼于机器级内部各事件的排序方式与控制机构、各部件的功能及各部件间的联系。 8、计算机组成设计要解决的问题是在所希望达到的性能和价格下，怎样更好、更合理地把各种设备各部件组织成计算机，来实现所确定的系统结构。 9、当前，计算机组成设计主要是围绕提高速度，着重从提高操作的并行度、重叠度，以及功能的分散和设置专用功能部件来进行的。 10、计算机组成设计要确定的方面一般应包括： 1.数据通路宽路、2.专用部件的设置、3.各种操作对部件的共享程度、4.功能部件的并行度、5.控制机构的组成方式、6.缓冲和排队技术、7.预估预判技术、8.可靠性技术等。 11、计算机实现指计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，器件、模块、插件、底板的划分与连接，专用器件的设计，微组装技术，信号传输，电源、冷却及整机装配技术等。它着眼于器件技术和微组装技术，其中，器件技术在实现技术中起着主导作用。 13、软、硬件取舍的三个基本原则是： （1）.考虑在现有硬件、器件(主要是逻辑器件和存储器)条件下，系统要有高的性能价格比，主要从实现费用、速度和其他性能要求来综合考虑。 （2）.考虑到准备采用和可能采用的组成技术，使它尽可能不要过多或不合理地限制各种组成、实现技术的采用。 （3）.从“软”的角度考虑如何为编译和操作系统的实现以及为高级语言程序的设计提供更多更好的硬件支持。 14、程序在系统上运行的时间应该是衡量机器时间（速度）性能最可靠的标准。 15、计算机性能通常用峰值性能及持续性能来评价。峰值性能是指在理想情况下计算机系统可获得的最高理论性能值，它不能反映出系统的实际性能。
计算机系统结构试题及答案 一、单项选择题（本大题共20小题，每小题2分，共20分） 1．以下正确的是（）。 A）机箱是计算机的外特性，属系统结构的研究范围 B）集成电路芯片的设计是计算机组成原理的研究范围 C）加法器的设计是计算机实现的研究内容 D）计算机性能评价是计算机系统结构的研究范围 2．在流水线相关处理中，采用（）会产生“写-写”相关和“先读后写”相关。 A）猜测法B）顺序流动 C）异步流动 D）相关专用通路3．非线性流水线是指（） Ａ）存在分叉连接的流水线Ｂ）存在反向连接的流水线 Ｃ）一个任务使用多个功能段的流水线Ｄ）动态连接的流水线4．网络直径与网络的（）有关 A）度B）链路总数 C）结点间通信经过的最多链路数D）通信延迟 5．下列关于存储器的描述，哪个是正确的（） A）多体交叉存储器主要解决扩充容量问题 B）Cache的功能全由硬件完成 C）Cache与主存统一编址，即主存空间的某一部分属于Cache D）“主存—外存”的存储层次是为了弥补主存速度的不足 6．在单指令流多数据流计算机中各处理单元必须（）。 A）以同步方式在同一时间内执行不同的指令 B）以同步方式在同一时间内执行相同的指令 C）以异步方式在同一时间内执行相同的指令 D）以异步方式在同一时间内执行不同的指令 7．虚拟存储器地址变换是指（）。 A）多用户虚地址与实地址如何一一对应 B）程序的逻辑地址变换成主存实地址 C）程序执行时将虚地址变换成对应的实存地址 D）指令的符号地址变换成二进制地址
8．反映网络在理想通信模式下通信带宽的特性是（） A）度B）直径C）带宽总和D）等分带宽 9．依据Michael J.Flynn提出的按指令流和数据流的多倍性对计算机系统分类，Illiac IV计算机属于（）A）SISD B）SIMD C）MISD D）MIMD 10．全相联地址映象是指（）。 A）任何主存页都可装入Cache中任何页的位置 B) 一个虚页只装进固定的主存实页位置 C ) 组之间是固定的，而组内任何主存页可以装入任何Cache页位置 D) 组间可任意装入，组内是固定装入 二、名词解释题（本大题共5小题，每小题4分，共20分）解释每小题所给名词的含义，若解释正确则给分，若 解释错误则无分，若解释不准确或不全面，则酌情扣分。 1．目录表 2．阻塞网络 3. 写直达法 4. 乱序流动 5. 向量链接技术 三、简答题（本大题共4小题，共25分） 1.（5分）存储程序计算机(冯氏机)在系统结构上的主要特点是什么？ 2．（5分）在cache容量一定的情况下,增加cache中的块大小能否达到提高cache命中率的效果?为什么? 3．（5分）解释数据相关（局部相关）与控制相关（全局相关）。 4．（10分）有哪几种向量处理方式？它们对向量处理机的结构要求有何不同？ 四、综合题（本大题共4小题，共35分） 1. (5分)某计算机系统采用浮点运算部件后使浮点运算速度提高到原来的20倍，而系统运行一程序 的整体性能提高到原来的10倍，试计算该程序中浮点操作所占的比例。
实验二结构相关 一、实验目得: 通过本实验,加深对结构相关得理解,了解结构相关对CPU性能得影响。 二、实验内容: 1、用WinDLX模拟器运行程序structure_d、s 。 2、通过模拟,找出存在结构相关得指令对以及导致结构相关得部件。 3、记录由结构相关引起得暂停时钟周期数,计算暂停时钟周期数占总执行 周期数得百分比。 4、论述结构相关对CPU性能得影响,讨论解决结构相关得方法。 三、实验程序structure_d、s LHI R2, (A>>16)&0xFFFF 数据相关 ADDUI R2, R2, A&0xFFFF LHI R3, (B>>16)&0xFFFF ADDUI R3, R3, B&0xFFFF ADDU R4, R0, R3 loop: LD F0, 0(R2) LD F4, 0(R3) ADDD F0, F0, F4 ;浮点运算,两个周期,结构相关 ADDD F2, F0, F2 ; < A stall is found (an example of how to answer your questions) ADDI R2, R2, #8 ADDI R3, R3, #8 SUB R5, R4, R2 BNEZ R5, loop ;条件跳转 TRAP #0 ;; Exit < this is a ment !! A: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 B: 、double 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 四、实验过程 打开软件,load structure_d、s文件,进行单步运行。经过分析,此程序一 次循环中共有五次结构相关。(Rstall 数据相关Stall 结构相关) 1)第一个结构相关:addd f2,,f0,f2 由于前面得数据相关,导致上一条指令addd f0,f0,f4暂停在ID阶段,所以下一条指令addd f2,,f0,f2发生结构相关,导致相关得部件:译码部件。
计算机系统结构复习题和重点（附答案） 一、单项选择题 1．实现汇编语言源程序变换成机器语言目标程序是由（） A．编译程序解释B．编译程序翻译 C．汇编程序解释D．汇编程序翻译 2．系列机软件必须保证（） A．向前兼容，并向上兼容B．向前兼容，并向下兼容 C．向后兼容，力争向上兼容D．向后兼容，力争向下兼容 3．浮点数尾数基值r m=8，尾数数值部分长6位，可表示规格化正尾数的个数是（）A．56个B．63个 C．64个D．84个 4．在IBM370系统中，支持操作系统实现多进程共用公用区管理最有效的指令是（）A．“执行”指令B．“程序调用”指令 C．“比较与交换”指令D．“测试与置定”指令 5．关于非专用总线三种控制方式中，下列叙述错误 ．．的是（） A．集中式定时查询，所有部件共用同一条“总线忙”线 B．集中式定时查询，所有部件都用同一条“总线请求”线 C．集中式独立请求，所有部件都用同一条“总线请求”线 D．集中式串行链接，所有部件都用同一条“总线请求”线 6．磁盘外部设备适合于连接到（） A．字节多路通道B．数组多路通道或选择通道 C．选择通道或字节多路通道D．数组多路通道或字节多路通道 7．在Cache存储器中常用的地址映象方式是（） A．全相联映象B．页表法映象 C．组相联映象D．段页表映象 8．在指令级高度并行的超级处理机中，下列叙述正确的是（） A．超标量处理机利用资源重复，要求高速时钟机制 B．超流水线处理机利用资源重复，要求高速时钟机制 C．超标量处理着重开发时间并行性，要求高速时钟机制 D．超流水线处理机着重开发时间并行性，要求高速时钟机制 9．间接二进制n方体网络是一种（） A．多级立方体网络B．多级全排列网络
计算机系统结构简答题复习（1） 1、如果外设要求的通道实际流量十分接近或等于通道具有的最大流量时， 则可能发生局部的数据丢失问题，我们怎样解决（三种方法）？ 答： 1. 增大通道最大流量。 2. 动态改变设备优先级。 3. 增加一定数量的缓存器，尤其是优先级比较低的设备 2、解决软件移植最好的办法有哪些？ 1.采用系列机 2.采用模拟与仿真 3.采用统一的高级语言 3、证明在浮点数的字长和表数范围一定时，尾数基值rm取2或4具有最高 的表数精度 4、假设一条指令的执行过程分为"取指令"、"分析"和"执行"三段，每一段 的时间分别为△t、2△t和3△t。在下列各种情况下，分别写出连续执行n条指令所需要的时间表达式。 (1)顺序执行方式。 (2) "取指令"、"分析"和"执行"重叠。 计算机系统结构简答题复习（2） 5、RISC处理机的关键技术有哪四种？ 1. 延时转移技术 2. 指令取消技术 3. 重叠寄存器窗口技术 4. 指令流调整技术 6、多处理机有那些基本特点？发展这种系统的主要目的有哪些？多处理机 着重解决那些技术问题？ 1. 结构灵活 2. 程序并行 3. 并行任务派生 4. 进程同步 5. 多处理机工作时，要根据任务的多少来调用资源，因此，所需要的资源变化复杂 目的是：利用多台处理机并发执行一个作业，使得执行速度比单处理机块着重解决的问题 着重解决的技术问题：
1. 硬件结构上多处理机，主存，I/O子系统之间应有高带宽，低价格，灵活无规则互联，尽可能不发生信息传送冲突 2. 从并行语言并行算法编译等，最大限度的开发程序并行性 3. 大的任务如何分成多个子任务 4. 从操作系统上解决并行任务分配，调度和资源分配；任务或进程间的同步，死锁竞争等问题的解决 7、向量的处理方式有哪三种？各有何特点？ 1. 横向处理方式。向量计算是按行的方式从左至右横向地进行。 2. 纵向处理方式。向量计算是按列的方式自上而下纵向地进行。 3. 纵横处理方式。横向处理和纵向处理相结合的方式。 8、向量处理机实现链接的条件是什么？ 1.没有向量寄存器冲突和运算部件冲突。 2. 只有第一个结果送入向量寄存器的那一个周期可以链接。 3. 先行的两条指令产生运算结果的时间必须相等。 4.两条向量指令的向量长度必须相等。 9、提高向量处理机性能的常用技术有那些？ 1．链接技术 2.向量循环或分段开采技术 3. 向量递归技术 4.稀疏矩阵的处理技术 10、列出互连网络中四种寻径方式？并指出它们各自优缺点? 1.线路交换。在传递一个信息前需要频繁的建立从源结点到目地结点的物理通路，开销将会很大。 2.存储转发寻址。包缓冲区大，不利于VLSI的实现；时延大，与结点的距离成正比 3.虚拟直通。没有必要等到整个消息全部缓冲后再做路由选择，只要接收到用作寻址的消息头部即可判断，通信时延与结点数无关；同样不利于VLSI 的实现。 4.虫蚀寻址。每个结点的缓冲区小，易于VLSI实现；较低的网络时延。 计算机系统结构简答题复习（3） 11、采用并行处理机的SIMD 计算机主要特点是什么？▲ 1.速度快，而且潜力大 2.模块性好，生产和维护方便 3.可靠性高，容易实现容错和重构 4.效率低。与流水线处理机，向量处理机等比较。依靠是资源重复，而 不是时间重叠，所以其效率要低一些。 5.潜力大。主要依靠增加PE个数，与流水线处理机主要依靠缩短时钟 相比，其提高速度的潜力要大得多。
计算机系统结构复习题 单选及填空： 计算机系统设计的主要方法 1、由上往下的设计（top-down） 2、由下往上的设计（bottom-up） 3、从中间开始（middle-out） Flynn分类法把计算机系统的结构分为以下四类： （1）单指令流单数据流 （2）单指令流多数据流 （3）多指令流单数据流 (4) 多指令流多数据流 堆栈型机器：CPU 中存储操作数的单元是堆栈的机器。 累加器型机器：CPU 中存储操作数的单元是累加器的机器。 通用寄存器型机器：CPU 中存储操作数的单元是通用寄存器的机器。 名词解释： 虚拟机：用软件实现的机器叫做虚拟机，但虚拟机不一定完全由软件实现，有些操作可以由硬件或固件（固件是指具有软件功能的固件）实现。 系列机：由同一厂家生产的具有相同系统结构、但具有不同组成和实现的一系列不同型号的计算机。 兼容机：它是指由不同公司厂家生产的具有相同系统结构的计算机。 流水线技术：将一个重复的时序过程，分解成为若干个子过程，而每一个子过程都可有效地在其专用功能段上与其它子过程同时执行。 单功能流水线：指流水线的各段之间的连接固定不变、只能完成一种固定功能的流水线。 多功能流水线：指各段可以进行不同的连接，以实现不同的功能的流水线。 顺序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序完全相同。 乱序流水线：流水线输出端任务流出的顺序与输入端任务流入的顺序可以不同，允许后进入流水线的任务先完成。这种流水线又称为无序流水线、错序流水线、异步流水线。 吞吐率：在单位时间流水线所完成的任务数量或输出结果的数量。 指令的动态调度：
是指在保持数据流和异常行为的情况下，通过硬件对指令执行顺序进行重新安排，以提高流水线的利用率且减少停顿现象。是由硬件在程序实际运行时实施的。 指令的静态调度： 是指依靠编译器对代码进行静态调度，以减少相关和冲突。它不是在程序执行的过程中、而是在编译期间进行代码调度和优化的。 超标量： 一种多指令流出技术。它在每个时钟周期流出的指令条数不固定，依代码的具体情况而定，但有个上限。 超流水：在一个时钟周期分时流出多条指令。 多级存储层次： 采用不同的技术实现的存储器，处在离CPU不同距离的层次上，各存储器之间一般满足包容关系，即任何一层存储器中的容都是其下一层（离CPU更远的一层）存储器中容的子集。目标是达到离CPU最近的存储器的速度，最远的存储器的容量。 写直达法： 在执行写操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。写回法： 只把信息写入Cache中相应块，该块只有被替换时，才被写回主存。 集中式共享多处理机： 也称为对称式共享存储器多处理SMP。它一般由几十个处理器构成，各处理器共享一个集中式的物理存储器，这个主存相对于各处理器的关系是对称的， 分布式共享多处理机： 它的共享存储器分布在各台处理机中，每台处理机都带有自己的本地存储器，组成一个“处理机-存储器”单元。但是这些分布在各台处理机中的实际存储器又合在一起统一编址，在逻辑上组成一个共享存储器。这些处理机存储器单元通过互连网络连接在一起，每台处理机除了能访问本地存储器外，还能通过互连网络直接访问在其他处理机存储器单元中的“远程存储器”。 多Cache一致性： 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 写作废协议： 在处理器对某个数据项进行写入之前，它拥有对该数据项的唯一的访问权 。 写更新协议： 当一个处理器对某数据项进行写入时，它把该新数据广播给所有其它Cache。这些Cache用该新数据对其中的副本进行更新。 机群：是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构
计算机体系结构试题库 简答题（100题） 1．简述CISC结构计算机的缺点。 答： ●在CISC结构的指令系统中，各种指令的使用频率相差悬殊。据统计，有20％的指 令使用频率最大，占运行时间的80％。也就是说，有80％的指令在20％的运行时 间内才会用到。 ●CISC结构指令系统的复杂性带来了计算机体系结构的复杂性，这不仅增加了研制 时间和成本，而且还容易造成设计错误。 ●CISC结构指令系统的复杂性给VLSI设计增加了很大负担，不利于单片集成。 ●CISC结构的指令系统中，许多复杂指令需要很复杂的操作，因而运行速度慢。 ●在CISC结构的指令系统中，由于各条指令的功能不均衡性，不利于采用先进的计 算机体系结构技术（如流水技术）来提高系统的性能。 2．RISC结构计算机的设计原则。 答： A.选取使用频率最高的指令，并补充一些最有用的指令； B.每条指令的功能应尽可能简单，并在一个机器周期内完成； C.所有指令长度均相同； D.只有load和store操作指令才访问存储器，其它指令操作均在寄存器之间进行； E.以简单有效的方式支持高级语言。 3．影响现代微处理器主频提升的主要原因由哪些？ 答：线延迟、功耗。 4．指令集格式设计时，有哪三种设计方法？ 答：固定长度编码、可变长编和混合编码）三种设计方法。
5．简述存储程序计算机（冯·诺依曼结构）的特点。 答： （1）机器以运算器为中心。 （2）采用存储程序原理。 （3）存储器是按地址访问的、线性编址的空间。 （4）控制流由指令流产生。 （5）指令由操作码和地址码组成。 （6）数据以二进制编码表示，采用二进制运算。 6．在进行计算机系统设计时，一个设计者应该考虑哪些因素对设计的影响？ 答： 在进行计算机系统设计时，设计者应该考虑到如下三个方面因素的影响： ●技术的发展趋势； ●计算机使用的发展趋势； ●计算机价格的发展趋势。 7．简述程序翻译技术的特点。 答： 翻译技术是先把N+1级程序全部变换成N级程序后，再去执行新产生的N级程序，在执行过程中N+1级程序不再被访问。 8．简述程序解释技术的特点。 答： 解释技术是每当一条N+1级指令被译码后，就直接去执行一串等效的N级指令，然后再去取下一条N+1级的指令，依此重复进行。 9．经典体系结构的定义是什么？ 计算机体系结构是机器级程序员所看到的计算机的属性，即概念性结构与功能特性。10．“线延迟墙”指的是什么？
《计算机系统结构》复习题（一） 一、单项选择题 1．同号相减或异号相加，阶差为1，只需要设置位警戒位。【】A．0 B. 1 C. 2 D. 3 2．计算机系统多级层次结构中，操作系统机器级的直接上层是【】A．传统机器级B．高级语言机器级 C．应用语言机器级D．汇编语言机器级 3．以下不．是设计RISC的原则的是【】A．指令多用硬联控制实现 B．指令条数多，通常超过100条 C．指令寻址方式一般不超过两种 D．所有指令都在一个机器周期内完成 4. 下列操作码的编码方法中，操作码平均长度最短的是：【】 A、固定长编码 B、Huffman编码 C、不等长扩展编码 D、等长扩展编码 5．在采用延迟转移技术时，在以下几种调度方法中，效果最好的是哪一种方法【】 A.将转移指令前的那条指令调度到延迟槽中 B.将转移目标处的那条指令调度到延迟槽中 C.将转移不发生时该执行的那条指令调度到延迟槽中 D.在延迟槽中填入NOP空操作指令 6．在以下输入输出控制器的管理方式中，外设的工作速度对计算机性能影响最小的是 【】 A. 程序控制轮询方式 B. 程序控制中断方式 C. 直接存储器访问方式 D. I/O处理机方式 7. 计算机系统多级层次结构中，操作系统机器级的直接上层是【】 A．传统机器级B．高级语言机器级 C．应用语言机器级D．汇编语言机器级 8．多处理机的互连方式采用总线形式的优点是【】 A.硬件成本低且简单 B.适用于处理机机数较多的场合 C.有很高的潜在通信速率 D.不便于改变系统硬件设置 9．浮点数尾数基值r m=8，尾数数值部分长6位，可表示规格化正尾数的个数是【】A．56个B．63个 C．64个D．84个
第1 章系统结构的基本概念 1、为什么将计算机系统看成是多级机器构成的层次结构?P2 2、从机器（汇编）语言程序员的角度来看，以下哪些是不透明的？为什么？ 条件码寄存器、磁盘外设、先行进位链、中断寄存器、移位器、I/O端口寄存器 3、就目前通用机来说，计算机系统结构的属性主要包括哪些(03.7)?P3 4、设计指令系统时，以乘法运算为例，简述系统结构设计、计算机组成设计、计算机实现 各应考虑的问题(09.4)。P4 5、简述在设计主存系统时，计算机系统结构、计算机组成、计算机实现各需要考虑的问题 (08.7)。P4 6、简述计算机系统结构、组成和实现三者的相互关系(03.4)。 7、计算机系统结构用软件实现和硬件实现各自的优缺点?P7 8、简述软硬件功能分配的基本原则(06.7)。P8 9、简述计算机系统“由中间开始”设计的基本思想(05.4)其“中间”指的是什么地方？这样 设计的优点是什么(05.7) (07.7)？ 10、试述由上往下、由下往上设计思路和存在的问题?P9 11、什么是软件的可移植性（03.7）？为什么要进行软件移植?P10 12、简述采用统一高级语言方法、适用场合、存在问题和应采取的策略。 13、简述统一高级语言的出发点、难点和发展前景(04.4)。 14、采用系列机方法、适用场合、好处、存在问题和应采取的策略P11 15、采用模拟与仿真方法、适用场合、好处、存在问题和应采取的策略。 16、模拟与仿真的主要区别和适合场合是什么(02.4)? 17、软件移植的途径，各受什么限制(08.4)?P14 18、器件的发展对逻辑设计方法的影响（06.4）。P17 19、什么是计算机系统的并行性、开发并行性的目的和两重含义（02.7）？P19 20、从执行程序角度出发，简述并行处理数据的四个等级，给出简单解释，各举一例P19 21、从处理数据的并行上，简述并行处理数据的四个等级，给出简单解释，各举一例P19 22、简要解释提高计算机系统并行性的三个技术途径(07.4)，简要解释并举例说明。P20 23、简述计算机系统Flynn分类法的分类角度及类别，并说明各类别的特征(04.7) (09.7)。第2 章数据表示、寻址方式与指令系统 1、数据结构和机器的数据表示之间的关系?引入数据表示的基本原则?P27 2、简述标志符数据表示的主要优点(02.4)。P29 3、标识符数据表示与描述符数据表示有什么不同？ 4、使用标志符数据表示会带来什么问题？对此应如何认识。 5、数据描述符和向量数据表示对向量数据结构所提供的支持有什么不同?P30 6、堆栈型机器与通用寄存器型机器的主要区别?堆栈型机器对程序调用的哪些操作提供支持?P32 7、以浮点数数据表示说明数的可表示精度、运算中的精度损失，尾数基值取小对哪个有利
北京邮电大学 实验报告 课程名称计算机系统结构 计算机学院03班 王陈(11)
目录 实验一WINDLX模拟器安装及使用......................................... 错误!未定义书签。 ·实验准备................................................................................ 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验内容及要求.................................................................... 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验二指令流水线相关性分析 ............................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验三DLX处理器程序设计 .................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 A.向量加法代码及性能分析 ................................................... 错误!未定义书签。 B.双精度浮点加法求和代码及结果分析 .............................. 错误!未定义书签。 ·实验总结............................................................................. 错误!未定义书签。实验四代码优化 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 ·实验总结+实习体会........................................................... 错误!未定义书签。实验五循环展开 ....................................................................... 错误!未定义书签。 ·实验目的............................................................................. 错误!未定义书签。 ·实验环境................................................................................ 错误!未定义书签。 ·实验原理................................................................................ 错误!未定义书签。 ·实验步骤................................................................................ 错误!未定义书签。 ·实验过程............................................................................. 错误!未定义书签。 矩阵乘程序代码清单及注释说明........................................... 错误!未定义书签。 相关性分析结果........................................................................... 错误!未定义书签。 增加浮点运算部件对性能的影响........................................... 错误!未定义书签。 增加forward部件对性能的影响 ............................................ 错误!未定义书签。 转移指令在转移成功和转移不成功时候的流水线开销 .. 错误!未定义书签。 ·实验总结+实习体会+课程建议......................................... 错误!未定义书签。
《计算机体系结构》期末复习题答案
————————————————————————————————作者：————————————————————————————————日期：
《计算机体系结构》期末复习题答案 系别_________ 班级_________ 姓名__________ 学号__________ 一、填空题（每空1分） 1.按照弗林（Flynn）分类法，计算机系统可以分为4类：SISD计算机、（SIMD计算机）、（MISD计算机）和（MIMD计算机）。 2. 改进之后的冯?诺依曼计算机的只要特点是存储器为中心，总线结构，分散控制。 3. 当前计算机系统中的存储系统是一个层次结构，其各层分别为：（通用寄存器，高速缓存，主存，辅存，脱机大容量存储器）。 4.高速缓冲存储器的地址映象方式有三种，它们分别是：（全向量方式，直接相联方式，组相联方式）。 5.虚拟存储器的三种管理方式是（段式管理，页式管理和段页式管理）。 6.目前计算机中常用数据有（用户定义数据，系统数据和指令数据）三种类型。 7.通常可能出现的流水线的相关性有（资源相关，数据相关和控制相关）。 8.解决中断引起的流水线断流的方法有（不精确断点法和精确断点法）。 9.目前向量处理机的系统结构有两种：（存储器－存储器型和寄存器－寄存器型）。 10.通用计算机基本指令分为5类，它们分别是：（数据传送类，运算类，程序控制类，输入输出类，处理机控制和调试类）。 11．执行指令x1=x2+x3；x4=x1-x5会引起（RAW）类型的数据相关，执行指令x5=x4*x3；x4=x0+x6会引起（W AR）类型的数据相关，执行指令x6=x1+x2；x6=x4*x5会引起（WA W）类型的数据相关。 12．多计算机网络中，通常出现的4种通信模式是（单播模式，选播模式，广播模式和会议模式）。 13.传统的冯?诺依曼计算机是以控制驱动方式工作，以数据驱动方式工作的典型计算机是（数据流计算机），以需求驱动方式工作的典型计算机是（归约机），以模式匹配驱动方式工作的典型计算机是（人工智能计算机）。 二、名词解释（每题2分） 1.计算机体系结构： 计算机系统结构就是计算机的机器语言程序员或编译程序编写者所看到的外特性，是硬件子系统的概念结构及其功能特性。 2.系列机： 所谓系列机是指同一厂家生产的具有相同的系统结构，但采取了不同的组成和实现的技术方案，形成了不同型号的多种机型。 3.模拟: 模拟是指用软件的方法在一台计算机上，实现另一台计算机的指令系统，被模拟的机器是不存在的，称为虚拟机，执行模拟程序的机器称宿主机。 4.程序的局部性原理: 程序访问局部性原理说明了计算机在程序执行过程中呈现出的一种规律，即程序往往重
计算机系统结构期末考试试题及其答案
《计算机系统结构》期末考试试卷A 卷第 2 页 共 24 页 计算机科学系《计算机系统结构》期末考试试卷（A 卷） 2、此试卷适用于计算机科学与技术本科专业。 一 单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指 令，是属于（ B ） A.目态指令 B.管态指令 C.目态、管态都能用的指令 D.编译程序只能用的指令 2、 输入输出系统硬件的功能对(B )是透 明的 A.操作系统程序员 B.应用程序员 C.系统结构设计人员 D.机器语言程序设计员 3、 全相联地址映象是指（A ） A.任何虚页都可装入主存中任何实页的位置 B.一个虚页只装进固定的主存实页位置 C.组之间固定，组内任何虚页可装入任何实页位
置 D.组间可任意装入，组内是固定装入 4、( C ) 属于MIMD系统结构 A.各处理单元同时受一个控制单元的管理 B.各处理单元同时受同个控制单元送来的指令 C.松耦合多处理机和多计算机系统 D.阵列处理机 5、多处理机上两个程序段之间若有先写 后读的数据相关，则（B ） A.可以并行执行 B.不可能并行 C.任何情况均可交换串行 D.必须并行执行 6、计算机使用的语言是（B） A.专属软件范畴，与计算机体系结构无关 B.分属于计算机系统各个层次 C.属于用以建立一个用户的应用环境 D.属于符号化的机器指令 7、指令执行结果出现异常引起的中断是 （C ） A.输入/输出中断 B.机器校验中断 C.程序性中断 D.外部中断 《计算机系统结构》期末考试试卷A卷第 3 页共 24 页
3.1 -3.3为术语解释等解答题。 3.4 设一条指令的执行过程分为取指令，分析指令和执行指令3个阶段，每个阶段所需时间分别为ΔT, ΔT, 2ΔT，分别求出下列各种情况下，连续执行N条指令所需的时间。 (1) 顺序执行方式 (2) 只有“取指令”与“执行指令”重叠 (3) “取指令”，“分析指令”与“执行指令”重叠 解： (1) 4NΔT (2) (3N+1) ΔT (3) 2(N+1) ΔT 3.6 解决流水线瓶颈问题有哪两种常用方法？ 解： (1) 细分瓶颈段 将瓶颈段细分为若干个子瓶颈段 (2) 重复设置瓶颈段 重复设置瓶颈段，使之并行工作，以此错开处理任务 3.9 列举下面循环中的所有相关，包括输出相关，反相关，真数据相关。 for(i = 2; i < 100; i=i+1) { a[i] = b[i] + a[i]; -----(1) c[i+1] = a[i] + d[i]; -----(2) a[i-1] = 2*b[i]; -----(3) b[i+1] = 2*b[i]; -----(4) } 解： 输出相关：第k次循环时(1)与第k+1轮时(3) 反相关：第k次循环时(1)和(2)与第k-1轮时(3) 真数据相关：每次循环(1)与(2)，第k次循环(4)与k+1次循环(1)，(3)，(4) 3.12 有一指令流水线如下所示 50ns 50ns 100ns 200ns (1)求连续如入10条指令的情况下，该流水线的实际吞吐率和效率 (2)该流水线的“瓶颈”在哪一段？请采用两种不同的措施消除此“瓶颈”。对于你所给出 的两种新的流水线连续输入10条指令时，其实际吞吐率和效率各是多少？ 解：（1）（m表示流水线级数，n 表示任务数）
计算机系统结构实验报告 一．流水线中的相关 实验目的： 1. 熟练掌握WinDLX模拟器的操作和使用，熟悉DLX指令集结构及其特点； 2. 加深对计算机流水线基本概念的理解； 3. 进一步了解DLX基本流水线各段的功能以及基本操作； 4. 加深对数据相关、结构相关的理解，了解这两类相关对CPU性能的影响； 5. 了解解决数据相关的方法，掌握如何使用定向技术来减少数据相关带来的暂停。 实验平台： WinDLX模拟器 实验内容和步骤： 1.用WinDLX模拟器执行下列三个程序： 求阶乘程序fact.s 求最大公倍数程序gcm.s 求素数程序prim.s 分别以步进、连续、设置断点的方式运行程序，观察程序在流水线中的执行情况，观察 CPU中寄存器和存储器的内容。熟练掌握WinDLX的操作和使用。 2. 用WinDLX运行程序structure_d.s，通过模拟找出存在资源相关的指令对以及导致资源相 关的部件；记录由资源相关引起的暂停时钟周期数，计算暂停时钟周期数占总执行周期数的 百分比；论述资源相关对CPU性能的影响，讨论解决资源相关的方法。 3. 在不采用定向技术的情况下（去掉Configuration菜单中Enable Forwarding选项前的勾选符），用WinDLX运行程序data_d.s。记录数据相关引起的暂停时钟周期数以及程序执行的 总时钟周期数，计算暂停时钟周期数占总执行周期数的百分比。 在采用定向技术的情况下（勾选Enable Forwarding），用WinDLX再次运行程序data_d.s。重复上述3中的工作，并计算采用定向技术后性能提高的倍数。 1. 求阶乘程序 用WinDLX模拟器执行求阶乘程序fact.s。这个程序说明浮点指令的使用。该程序从标准 输入读入一个整数，求其阶乘，然后将结果输出。 该程序中调用了input.s中的输入子程序，这个子程序用于读入正整数。 实验结果： 在载入fact.s和input.s之后，不设置任何断点运行。 a.不采用重新定向技术，我们得到的结果