ICP DAS PISO-730(A)-5V 用户手册Version1.0
语言简体中文版本
V1.0更新日期 Mar.2010
……………………………………………… 检查配件
一张 PISO-730-5V/730A-5V 系列板卡 一张 安装软件光盘( V4.6或更新版本) 一张 快速入门指南(本文件) 一个CA-4002 D-Sub 接头
……………………………………………… 安装Windows 驱动程序
请依照下列步骤:
1. 执行Windows 驱动程序安装。
驱动程序位置:
CD:\NAPDOS\PCI\PISO-DIO\DLL_OCX\Driver\
https://www.doczj.com/doc/d814332598.html,/pub/cd/iocard/pci/napdos/pci/piso-dio/dll_ocx/driver/
12
Windows 驱动程序只支持 Windows 98/NT/2000/ XP/2003/Vista 32-bit 及32-bit Windows 7 版本。
PISO-730-5V PISO-730A-5V
快速入门指南 3. 2. 4.
CA-4002
1.
PISO-730-5V/
PISO-730A-5V
CD
ICP DAS PISO-730(A)-5V用户手册Version1.0
2.按
按钮并开始安装。
3.按
按钮并选择安装路径。
4.按
按钮继续安装程序。
5.选择“NO, I will restart my computer later” 并且
按
按钮。
………………………………………………
安装硬件装置
请依照下列步骤:
1. 关掉计算机电源。
2. 打开计算机机壳。
3. 选择未使用的PCI插槽，并移除保护装置。
4. 小心插入板卡至 PCI插槽中，并以螺丝固定住。
5. 装回计算机机壳。
6. 启动计算机电源。
进入 Windows 后，请依照提示讯息完成Plug & Play。3
I solated I/O 接头。
CN1: 37 pins 的D-type female 接头。
TTL-level I/O 接头。
CN2/CN3: 20 pins 的flat-cable 接头。
CN2
CN3
1.准备项目:
DN-37(选购)配线端子板。
外部供电设备。例如: DP-665(选购)
CA-2002(选购) 20-pin flat cable。
2.使用CA-2002(选购)将CN2 连接至CN3。
3. 将 DN-37 连接至板卡的CN1。
4. CN1.IDI0连接https://www.doczj.com/doc/d814332598.html,1.IDI15 连接
CN1.IDO15。(Pin1 连接至Pin11 … Pin27 连接至Pin37 ) 5. https://www.doczj.com/doc/d814332598.html,1 连接至 https://www.doczj.com/doc/d814332598.html,2; https://www.doczj.com/doc/d814332598.html,1 连接至https://www.doczj.com/doc/d814332598.html,2。(Pin9 连接至Pin28; Pin10 连接至Pin19)
PISO-730-5V 外部供电接线:
6. 外部供电 +5 V 连接至 https://www.doczj.com/doc/d814332598.html,2。
外部供电 +5 V 连接至 https://www.doczj.com/doc/d814332598.html,2。
外部供电 GND 连接至 CN1.IGND。
(外部供电+5 V 连接至Pin19; 外部供电+5 V 连接至
Pin28; 外部供电GND 连接至Pin29)
PISO-730A-5V外部供电接线:
6. 外部供电 +5 V 连接至 https://www.doczj.com/doc/d814332598.html,2。
外部供电 GND 连接至 https://www.doczj.com/doc/d814332598.html,2。
外部供电 GND 连接至 CN1.IGND。
(外部供电+5 V 连接至Pin19; 外部供电GND 连接至
Pin28; 外部供电GND 连接至 Pin29)
PISO-730-5V 接线图解:
1 2 3 4 5 6 7 8 9
ICP DAS PISO-730(A)-5V 用户手册Version1.0
PISO-730A-5V 接线图解:
7. 执行PISO-730-5V/730A-5V 范例程序。
程序路径: CD:\NAPDOS\PCI\PISO-DIO\DLL_OCX\Demo\
https://www.doczj.com/doc/d814332598.html,/pub/cd/iocard/pci/napdos/pci/piso-dio/dll_ocx/demo/
1 2 3 4 5 6 7 8 9+24 V
ICP DAS PISO-730(A)-5V 用户手册Version1.0
8. 确认板卡数量和DIO 测试。
9. DIO 功能测试结果。
ICP DAS PISO-730(A)-5V 用户手册Version1.0
……………………………………………… 参考信息
? PISO-730-5V/730A-5V 系列板卡产品网页: https://www.doczj.com/doc/d814332598.html,/products/DAQ/pc_based/piso_730.htm https://www.doczj.com/doc/d814332598.html,/products/DAQ/pc_based/piso_730a.htm
? CA-2002(选购品)网页:
https://www.doczj.com/doc/d814332598.html,/products/Accessories/cable/cable_selection.htm
? DP-665(选购品)网页:
https://www.doczj.com/doc/d814332598.html,/products/Accessories/power_supply/dp-665.htm
? DN-37(选购品)网页: https://www.doczj.com/doc/d814332598.html,/products/DAQ/screw_terminal/dn_37.htm ? 相关文件位置:
CD:\NAPDOS\PCI\PISO-DIO\Manual
https://www.doczj.com/doc/d814332598.html,/pub/cd/iocard/pci/napdos/pci/piso-dio/manual/
? 相关软件位置:
CD:\NAPDOS\PCI\PISO-DIO
https://www.doczj.com/doc/d814332598.html,/pub/cd/iocard/pci/napdos/pci/piso-dio/
泓格科技(ICP DAS)主网页 https://www.doczj.com/doc/d814332598.html,
联络方式
Service@https://www.doczj.com/doc/d814332598.html,
Copyright ?2010 by ICP DAS Co., Ltd. All rights are reserved
6
权利声明和友善提示
承诺
郑重承诺：凡泓格科技股份有限公司产品从购买即日起一年内无任何材料性缺损。
权利声明
泓格公司拥有本手册的所有权利，包括泓格公司的专利、著作权等产权利益。任何团体或个人，未经泓格公司明确的授权，不得复制、传播或使用本手册全部或其中的内容进行商业活动，违者将要对造成的任何损失承担责任。
免责声明
凡使用本系列产品除产品质量所造成的损害，泓格科技股份有限公司不承担任何法律责任。泓格科技股份有限公司有义务提供本系列产品可靠而详尽资料，但保留修订权利，且不承担使用者非法利用资料对第三方所造成侵害构成的法律责任。
安全导则
在系统最终调试之前，您应该对控制设备进行完整的控制功能测试和必要的安全性能测试。
您在安装、调试、试运行控制设备的过程中，应保证系统涉及或可能涉及设备的安全运行。
由于不可预见的设备错误或操作错误随时可能发生，您在操作中应提高警觉，避免造成此类危及人身安全或设备损害的事件。
商标
手册中所涉及所有公司商标，商标名称及产品名称分别属于该商标或名称的拥有者所有。
版权
版权所有 ? 1999-2012泓格科技股份有限公司，保留所有权力。
实验一数字量输入输出实验 一、实验目的 1．熟悉教学板电路及其结构。 2．掌握利用μVision C51 软件编辑、调试（包括仿真调试、单步调试）、运行单片机 程序的步骤和方法，掌握利用STC-ISP V39软件和下载线将程序写入单片机的方 法。 3．通过实验熟悉51单片机的并行I/O口，并掌握它们的应用。 4．掌握矩阵键盘、LED动态显示的工作原理。 二、实验设备 PC机一台、实验教学板一块。 三、实验准备 1．阅读实验讲义附录一、实验教学板电路图和附录二、μVision软件使用说明 2．按实验题目要求设计好硬件电路，画出电路原理图，设计出相应程序，并给程序加 上较详细的注释。 四、实验内容 1. 1.实验线路如附图所示，51单片机的P0口输出接8个发光二极管的阴极，P 2.4经 NPN三极管9011控制发光管的阳极。P3口支持一个8位行列式键盘，其中P3.4~P3.7 供键盘扫描输出，P3.2、P3.3作键盘扫描输入。 2.实验要求：编程实现键盘对发光二极管的控制，每按一个按键，使对应的二极管点 亮。 2．51单片机P0口输出同时接4个数码管的阴极，P2.0~P2.3，经NPN三极管9011接数码管的阳极，该端口用于分别控制相应数码管的导通。 实验要求：编程实现对任意按键动作的次数进行计数（最大99次），同时将计数值实时显示。 五、实验步骤 1.将实验板与PC机通过COM口连接。启动PC机，进入μVision软件环境，选择建立 新工程文件，即可开始输入源程序。 2．完成汇编、编译、连接，若有错误，则修改源程序，直至编译、连接通过为止。 3．接上实验板上的电源。 3．运行“STC-ISP V39.EXE”，将程序代码下载到实验板的单片机中。操作的顺序是：1）选择单片机（MCU TYPE）型号。 如：“STC89C51RC”要与实验板上所装单片机的型号一至。 2）打开文件（Open File）。 即把要下载到单片机的程序文件（已通过编译了的机器码文件——二进制（.Bin）或十六进制（.Hex）的）调到“文件缓冲区”，这时可看到右边的“文件缓冲 区”有数字变化。 3）选择串行通信口。 选对时，软件上的小灯会变绿。否则小灯是灰色。且在左下窗口提示“出错信息”。
一、实验目的 1．熟悉教学板电路及其结构。 2．掌握利用μVision C51 软件编辑、调试（包括仿真调试、单步调试）、运行单片机程序的步骤和方法，掌握利用STC-ISP V39软件和下载线将程序写入单片机的方 法。 3．通过实验熟悉51单片机的并行I/O口，并掌握它们的应用。 4．掌握矩阵键盘、LED动态显示的工作原理。 二、实验设备 PC机一台、实验教学板一块。 三、实验内容 1.实验线路如附图所示，51单片机的P0口输出接8个发光二极管的阴极，P 2.4经NPN 三极管9011控制发光管的阳极。P3口支持一个8位行列式键盘，其中P 3.4~P3.7供键盘扫描输出，P3.2、P3.3作键盘扫描输入。 实验要求：编程实现键盘对发光二极管的控制，每按一个按键，使对应的二极管点亮。 2．51单片机P0口输出同时接4个数码管的阴极，P2.0~P2.3，经NPN三极管9011接数码管的阳极，该端口用于分别控制相应数码管的导通。 实验要求：编程实现对任意按键动作的次数进行计数（最大99次），同时将计数值实时显示。 四、实验步骤 1.将实验板与PC机通过COM口连接。启动PC机，进入μVision软件环境，选择建立 新工程文件，即可开始输入源程序。 2．完成汇编、编译、连接，若有错误，则修改源程序，直至编译、连接通过为止。 3．接上实验板上的电源。 4．运行“STC-ISP V39.EXE”，将程序代码下载到实验板的单片机中。操作的顺序是：1）选择单片机（MCU TYPE）型号。 如：“STC89C51RC”要与实验板上所装单片机的型号一至。 2）打开文件（Open File）。 即把要下载到单片机的程序文件（已通过编译了的机器码文件——二进制（.Bin）或十六进制（.Hex）的）调到“文件缓冲区”，这时可看到右边的“文件缓冲区”有数字变化。 3）选择串行通信口。 选对时，软件上的小灯会变绿。否则小灯是灰色。且在左下窗口提示“出错信息”。 4）下载：按“Download/下载”按键下载。 5）把实验板上的供电的直流电源拔掉或关掉3秒钟再插入或打开电源（为单片机上电复位）。 5．观察单片机运行情况，验证程序是否能完成题目给出的控制要求，若不能达到要求，分析原因、查找错误，修改源程序，再次汇编、连接，重新下载、运行，直至达到题目的控制要求。 五、遇到的问题及原因: 1.实验一，把程序烧进单片机后，发现按键时，LED灯乱亮，经检查是LED等亮的数
PCI总线协议基础 PCI总线协议基础 PCI基本总线协议传输机制是猝发成组数据传输。一个分组由一个地址相位和一个或多个数据相位组成。 1．PCI总线的传输控制 PCI总线上所有的数据传输基本上都是由以下三条信号线控制的： FRAME#：由主设备驱动，说明一次数据传输周期的开始和结束。 IRDY#：由主设备驱动，表示主设备已经作好传送数据的准备。 TRDY#：由从设备驱动，表示从设备已经作好传送数据的准备。 当数据有效时，数据源设备需要无条件设置xRDY#，接收方可以在适当的时间发出xRDY#信号。FRAME#信号有效后的第一个时钟前沿是地址相位的开始，此时，开始传送地址信息和总线命令，下一个时钟前沿进入一个或多个数据相位。每当IRDY#和TRDY#同时有效时，所对应的时钟前沿就使数据在主从设备之间传送。在此期间，可由主设备或从设备分别利用IRDY#和TRDY#的无效而插入等待周期。 一旦主设备设置了IRDY#，将不能再改变IRDY#和FRAME#，直到当前的数据相位完成为止，而此期间不管TRDY#的状态是否发生变化。一旦从设备设置了TRDY#，就不能改变DEVSEL#、TRDY#或STOP#，直到当前的数据相位完成为止。也就是说，只要数据传输已经开始，那么在当前数据相位结束之前，不管是主设备还是从设备都不能撤消命令，必须完成数据传输。 最后一次数据传输时(可能紧接地址相位之后)，主设备应撤消FRAME#信号而建立IRDY#，表明主设备已作好了最后一次数据传输的准备。当从设备发出TRDY#信号，表明最后一次数据传输已经完成，接口转入空闲状态，此时FRAME#和IRDY#均被撤消。 对于PCI总线的传输，可总结出以下几条规则： ①FRAME#和IRDY#决定总线的忙／闲状态。当其中一个有效时，表示总线忙；两个都无效时，总线进入空闲状态。 ②一旦FRAME#被置为无效，在同一传输期间不能重新置为有效。 ③除非设置IRDY#，一般情况下不能设置FRAME#无效(在FRAME#无效后的第一个时钟沿IRDY#必须保持有效)。 ④一旦主设备已使IRDY#有效，在当前数据相位完成前，不能改变IRDY#或FRAME#的状态。 ⑤在完成最后一个数据相位之后的时钟周期主设备必须使IRDY#无效。 2．PCI总线的寻址 PcI总线定义了三种物理地址空间：内存地址空间、I／O地址空间及配置地址空间，前两种为通常意义的地址空间，第三种配置地址空间用以支持PCI的硬件配置。 PCI总线的地址译码是分散的，每个设备都有自己的地址译码逻辑，从而省去了中央译码逻辑。PCl支持对地址的正向译码和负向译码，所谓正向译码，是指总线上每个设备都监视地址总线上的访问地址，判断是否落在自己的地址范围内，译码速度较快。所谓负向译码，是指要接受未被其他设备在正向译码中接受的所有访问，因此，此种译码方式只能由总线上的一个设备来实现(一般是连接
PCI总线发展历史 PCI总线是计算机的I/O总线，在90年代时替代了ISA总线，成为计算机中的局部总线一直使用至今。PCI总线在发展的过程中，不断自我革新，满足时代的需求。在短短10多年间，PCI总线历经了PCI、PCI-X以及PCI-E的演变历程。传统PCI总线具有32位数据宽度，33MHz的时钟频率，能够支持设备的即插即用、自动识别与配置。与ISA总线相比，不仅在性能上提升了一大截，而且在资源管理上也有质的变化。更为重要的是，ISA总线本质上是处理器总线的延伸，而PCI总线是与处理器总线无关的总线标准，不受制于处理器的类别，数据的传输需要通过桥设备进行转发。因此，ISA总线通常称为第一代I/O总线，而PCI 是第二代I/O总线标准，这是一种技术发展的跨越。随着时代的发展，传统PCI 总线的性能得到了挑战，越来越不能满足外设的需求。最为典型的是图像传输受到了PCI性能瓶颈的影响，因此，几年前的显卡设备都脱离PCI总线，单立门户形成了一个新的总线标准AGP，这显然是对PCI总线性能的一种否定。技术在不断发展，对高速传输需求的IO设备越来越多，Gbps网络、光纤通道都对传统P CI的性能提出了质疑，传统PCI总线已经不能满足此类应用的需求了。所以，在1999年提出了PCI-X协议规范，该总线具有64位总线宽度，最高能够达到1 33MHz的时钟频率，在性能上较PCI总线有了一个大的跨越。但是，PCI-X总线仍然是一种并行总线，其存在并行传输过程中的数据相位问题，因此，当PCI-X 频率达到一定程度之后，总线带载能力就变的相当差。在133MHz总线频率时，P CI-X总线只能带一个PCI设备。PCI总线的发展遇到了并行总线的技术瓶颈，因此，PCI总线需要做总线结构的根本性变革。历史的车轮进入21世纪之后提出了PCI-Express总线，其将并行总线演变成了点对点的串行总线，在性能可扩展性方面跨入了一个新的台阶。所以，PCI-Express总线也可以称之为计算机的第三代I/O总线。 PCI-X对PCI总线的改进 PCI-X总线经常应用于服务器设备上，其不仅仅对传统PCI总线的数据宽度和总线频率进行了升级，更为重要的是对传统PCI总线协议进行了改进，提高了总线效率。下面对PCI-X总线的主要改进点进行探讨。 PCI-X总线最高能够达到133MHz的时钟频率，其得益于PCI-X总线采用了寄存器-寄存器的信号传输方式，而传统PCI总线对信号的接收与译码放在了一个时钟周期内，这种方法也称为即时协议。即时协议的优点在于一定程度上减少时钟脉冲个数；缺点在于难于提高时钟频率（译码电路会存在时间延迟）。PCI-X 总线首先对信号进行锁存，在下一个时钟在对信号进行译码，这样的处理可以提高时钟频率。这种处理的方法本质上就是组合逻辑电路拆分的思想。这种拆分在
数字传感器输出方式 数字输出传感器与数字信号驱动的其它激励器一样，常用于各类工业应用中。我们可很容易的找到数字输出的各类传感器，包括温度、流量、压力、速度等，它们具有各种格式的数字信号输出。 数字传感器是一种仅产生二值输出的传感器，相比于模拟输出传感器输出一定范围内连续变化的值，数字输出仅为“0”或“1”。数字传感器最简单的例子是触点开关。典型的触点开关是一个无限电阻的开路电路，当按下开关后则变为阻抗为零的电路。 1.干节点(通断信号) 干接点(Dry Contact)，相对于湿接点而言，也被称之为干触点，是一种无源开关，具有闭合和断开的2种状态，2个节点之间没有极性，可以互换。常见的干节点信号有： 各种开关如：限位开关、行程开关、脚踏开关、旋转开关、温度开关、液位开关等; 各种按键; 各种传感器的输出，如：环境动力监控中的传感器：水浸传感器、火灾报警传感器、玻璃破碎、振动、烟雾和凝结传感器; 继电器、干簧管的输出。 2.湿节点(电压信号)
湿接点(Wet Contact)，相对于干接点而言，也被称之为湿触点，是一种有源开关，具有有电和无电的2种状态，2个接点之间有极性，不能反接。工业控制上，常用的湿节点的电压范围是DC0～30V，比较标准的是DC24V，AC110～220V的输出也可以是湿节点，但这样做比较少。常见的湿节点信号有： 如果把干节点信号，接上电源，再跟电源的另外一极，作为输出，也是湿节点信号; NPN 三极管的集电极输出和VCC; 达林顿管的集电极输出和VCC; 红外反射传感器和对射传感器的输出; 3.源极输入 源极输入用于连接漏极输出设备，如图1所示。 图1源极输入示意图 漏极输出设备提供电源到地的电流通道，图2所示的NPN集电极开路为典型的漏极输出设备。当需要输出低电平时，三极管处于饱和状态，等效于输出端与地接通;输出高电平时，三极管处于截至状态，等效于输出端与地断开(输出端悬空)。
8.4.2 PCI总线信号定义 在一个PCI应用系统中，如果某设备取得了总线控制权，就称其为"主设备"；而被主设备选中以进行通信的设备称为"从设备"或"目标节点''。对于相应的接口信号线，通常分为必备的和可选的两大类，为了进行数据处理、寻址、接口控制、仲裁等系统功能， PCI接口要求作为目标的设备至少需要47条引脚，若作为主设备则需要49条引脚。下面对主设备与目标设备综合考虑，并按功能分组将这些信号表示在图8．19中。其中，必要的引脚在左边，任选的引脚在右边。 一．信号类型说明 图8．19 PCI引脚示图 为了叙述方便，将PCI信号按数传方向及驱动特性划分为五种类型，各种类型的规定 如下： in：输入信号。 out：输出驱动信号。 t/s：表示双向三态输入／输出驱动信号。 s／t／s：持续三态（Sustained Tri-State），表示持续的并且低电平有效的三态信号。在某一时刻只能属于一个主设备并被其驱动。这种信号从有效变为浮空（高阻状态）之前必须保证使其具有至少一个时钟周期的高电平状态。另一主设备要想驱动它，至少要等到该信号的原有驱动者将其释放（变为三态）一个时钟周期之后才能开始。同时，如果此信号处于持续的非驱动状态时，在有新的主设备驱动它之前应采取上拉措施，并且该措施必须由中央资源提供。 o/d：漏极开路（Open Drain）可作线或形势允许多个设备共同使用， 二． PCI总线信号定义 PCI总线的信号线共有100根，下面按功能分组进行说明。
1．系统引线 CLK in：时钟输入，为所有PCI上的接口传送提供时序。其最高频率可达66MHz，最低频率一般为0 （DC），这一频率也称为PCI的工作频率。对于PCI的其他信号，除、、、之外，其余信号都在CLK的上升沿有效（或采样）。 in：复位，用来使PCI专用的特性寄存器和定时器相关的信号恢复规定的初始状况。每当复位时， PCI的全部输出信号一般都应驱动到第三态。 2．地址和数据引线 AD0～AD31 t/s：地址、数据多路复用的输入／输出信号。在有效时，是地址周期；在 和同时有效时，是数据周期。一个PCI总线的传输中包含了一个地址信号周期和一个（或多个）数据周期。PCI总线支持突发方式的读写功能。 地址周期为一个时钟周期，在该周期中AD0～AD31线上含有一个32位的物理地址。对于I／O操作，它是一个字节地址；若是存储器操作和配置操作，则是双字地址。 在数据周期， AD0～AD7为最低字节， AD24～AD31为最高字节。当有效时，表示写数据稳 定有效，有效表示读数据稳定有效。 ～3 t/s：总线命令和字节使能多路复用信号线。在地址周期内，这四条线上传输的是总线命令；在数据周期内，传输的是字节使能信号，用来表示在整个数据期中， AD0～AD31上哪些字节为有效数据。 3．接口控制信号 s／t / s：帧周期信号。由当前主设备驱动，表示一次访问的开始和持续时间。 无效时，是传输的最后一个数据周期。 s / t / s：主设备准备好信号。该信号有效表明发起本次传输的设备（主设备）能够完成一个 数据期。它要与配合使用，当这两者同时有效时，才能进行完整的数据传输，否则即为等待周期。在写周期，该信号有效时，表示有效的数据信号已在AD0～AD31中建立；在读周期，该信号有效时，表示主设备已做好接收数据的准备。 s／t／s：从设备准备好信号。该信号有效表示从设备已做好完成当前数据传输的准备工作， 此时可进行相应的数据传输。同样，该信号要与配合使用，这两者同时有效数据才能进行完整传输。在写周期内该信号有效表示从设备已做好了接收数据的准备。在读周期内，该信号有效表示有效数据已被送入AD0～AD31中，同理， 和的任何一个无效时都为等待周期。 s / t / s：停止数据传送信号，该信号由从设备发出。当它有效时，表示从设备请 求主设备终止当前的数据传送。 s / t / s：锁定信号。是由PCI总线上发起数据传输的设备控制的，如果有几个不同的设备在 使用总线，但对信号的控制权只属于一个主设备（由信号标定）。当信号有效时，表示驱动它的设备所进行的操作可能需要多个传输才能完成，如果对某一设备具有可执行的存储器，那么它必须能实现锁定，以便实现主设备对该存储器的完全独占性访问。对于支持 锁定的目标设备，必须能提供一个互斥访问块，且该块不能小于16 个字节。连接系统存储器的主桥路也必须使用。 IDSEL in：初始化设备选择信号。在参数配置读写传输期间，用作片选信号。 s／t／s：设备选择信号，由从设备驱动，该信号有效时，表示驱动它的设备已成为当前访问的从设备。它有效表明总线上的某一设备已被选中。 4．仲裁信号 t／s：总线请求信号。该信号一旦有效即表示驱动它的设备要求使用总线。它是一个点到点的 信号线，任何主设备都应有自己的信号。 t /s：总线允许信号。用来向申请占用总线的设备表示其请求已获批准。这也是一 个点到点的
1、数字内插的概念 采样周期T 是许多信号处理技术和应用中首先要考虑的因素，它决定了信号处理过程实现的方便性、效率、和精度。在某些情况下，输入信号可能己经某个采样周期T 事先采样过，而我们的目的是要将这个已采样的信号转换成为一个以新的采样周期T 采样的信号，从而使这个处理后的信号仍对应于同一个原始的模拟信号；在另一些情况下，在一个处理方法中的不同部分以不同的采样速率进行处理可能会更方便或更有效，因此，也需要将系统中的信号采样速率进行转换。从数字信号处理的角度看，内插过程可通过线性滤波实现，这是讨论的基本点。 这种将信号采样频率从一个给定频率F=1/T 转换到另一个频率F ’=1/T ’的过程就称为采样频率转换。当新的采样频率高于原始频率F ’>F 或T>T ’时，称为插值；而当F ’ 实验 ControlLogix数字量输入输出控制 一、实验目的 了解RSLinx软件的基本用法 了解RSLogix5000编程的基本方法与逻辑设计 使用ControlLogix进行数字量输入输出控制 二、实验任务 RSLogix5000编程仿真十字路口彩灯控制 三、实验设备和软件 实验设备: 网络控制平台、导线若干、380V电源、PC机 实验软件：RSLinx、RSLogix5000 四、实验步骤 步骤一：连线 本实验中，用导线将位于控制台上的数字输入区的I0插口与点动/自锁按钮区插孔C7，I1与插孔C8连起来，把SB7作为启动按钮，SB8作为停止按钮。数字输入区中的GND-0 (17)端口与24V电源-相连，C7，C8所对应的COM端口(即和其同一列的COM端口)与24V电源+相连。控制台中数字输出区的O0－O5分别用导线和指示灯区的L1-L3，L9－L11这个六个插孔一一对应相连；在指示灯区，从左端数起的三个COM端均应与24V（－）相连；数字输出区的DC-0插孔应与电源24V（＋）相连，RTN OUT-0与电源24V（－）相连。 步骤二：RSLinx的设置 1、运行RSLinx，单击菜单栏中的“Communication/Configure Drivers…”,弹出“Configure Driver Types”的对话框（图 2.1）。单击“Available Driver Types”的下拉箭头，选择添加驱动程序，由于PC机和ControlLogix5555是通过以太网连接，所以这里选“Ethernet devices”。 图2.1 选好“Ethernet devices”后，单击“Add New”,就出现如图2.2的对话框，单击OK。 图2.2 2、单击“Add New”按钮，弹出“Add New RSLinx Driver”窗口。输入新驱动的名称，如：AB_ETH-1, AB_ETH1-2等。单击“OK”按钮，弹出如图2.3的窗口。在Station Maping窗口栏中，对应“Station 0”，填入“Host Name”。该PLC模块在内网的地址：192.168.0.211，相应填入，则组态成功。（注意，此时ControlLogix5555必须已加上电源）。 实验一输入、输出接口实验 一、实验要求 1、P1 口做输出口，接八只发光二极管。 2、P3.0,P3.1 作输入口接两个拨动开关 3.要求若P3.0单独闭合，则LED灯从L7-L0循环闪烁，每次亮一个，若P3.1单独闭合，则led灯从L0-L7闪烁，每次亮一个。若P3.0 P3.1同时闭合，则所有灯一起闪烁，闪烁间隔为1S。若P3.0 P3.1全部断开，则所有灯全不亮。 4、将闪烁间隔修改为30MS，观察现象。 二、实验目的 1、学习 I/0 口的使用方法。 2、学习延时子程序的编写和使用。 三、实验设备 １、IPC-610研华工控机一台， ２、伟福LAB2000P教学实验系统。 四、实验电路及连线 五、实验说明 1、P1口是准双向口。它作为输出口时与一般的双向口使用方法相同。由准双向口结构可知当 P1口用为输入口时，必须先对它置1。若不先对它置1，读入的数据是不正确的。 ２、8051 延时子程序的延时计算问题，对于程序 Delay： MOV R6，#0H MOV R7,#0H DelayLoop： DJNZ R6，DelayLoop DJNZ R7，DelayLoop RET 查指令表可知 MOV，DJNZ 指令均需用两个机器周期，在 6MHz 晶振时，一个机器周期时间长度为12/6MHZ，所以该段程序执行时间为： （（256×2+2）×256+4）×2＝263176 六、实验报告 1、解释为什么P1端口作为输入口时，需先对它置1，才能读取正确的外部输入数据？ ２、画出完整的实验电路原理图 ２、整理实验程序 连线 连接孔 1 连接孔 2 1 P1.0 L0 2 P1.1 L1 3 P1.2 L2 4 P1.3 L3 5 单脉冲输出 T0 实验二 外中断及定时、计数器实验 一、实验目的 1、掌握外部中断的运用方法，本实验中采用边沿触发模式。 2、学习 8051 内部 T0 T1 定时/计数器使用方法。 3、掌握中断处理程序的编程方法。 二、实验内容及要求 1、用单次脉冲申请外中断INTO ，采用边沿触发模式，在外中断处理程序中对输出信号灯LED6（P3.1控 制）进行反转（采用CPL 指令） 2、8031 内部定时计数器 T0，按计数器模式和方式2工作，对 P3.4（T0）引脚进行计数。将其数值按二进制数在 P1 口驱动 LED 灯上（L0,L1,L2,L3）显示出来。 3、用 T1作定时器中断方式计时,实现每一秒钟LED7（L7）（P3.0控制）灯闪烁一次 三、实验设备 １、IPC-610研华工控机一台。 ２、伟福LAB2000P 教学实验系统。 四、实验电路及连线 注意： 本实验中，“单次脉冲”同时作为计数脉冲输入T0引脚，同时也引到引脚INTO 申请外部中断，本实验中将要求同时开放外部中断INTO 和T1的定时中断这两个中断。 五、实验说明 1、关于内部计数器的编程主要是定时常数的设置和有关控制寄存器的设置。内部计数器在单片机中主要有定时器和计数器两个功能。本实验T0使用的是计数器。T1使用的是定时器。 2．本实验中内部T0起计数器的作用。外部事件计数脉冲由 P3.4 引入定时器 T0。 单片机在每个机器周期采样一次输入波形，因此单片机至少需要两个机器周期才能 检测到一次跳变。这就要求被采样电平至少维持一个完整的机器周期，以保证电平在变化之前即被采样。同时这就决定了输入波形的频率不能超过机器周期频率。 3、定时器有关的寄存器有工作方式寄存器 TMOD 和控制寄存器 TCON 。TMOD 用于设置定时器/计数器 连线 连接孔 1 连接孔 2 1 P3.0 L7 一. 填空题 1、一线性时不变系统，输入为x（n）时，输出为y（n）；则输入为2x（n）时，输出为2y(n) ；输入为x（n-3）时，输出为y(n-3) 。 2、从奈奎斯特采样定理得出，要使实信号采样后能够不失真还原，采样频率fs与信号最高频率 f max关系为：fs>=2f max。 3、已知一个长度为N的序列x(n)，它的离散时间傅立叶变换为X（e jw），它的N点离散傅立叶变换X（K）是关于X（e jw）的N 点等间隔采样。 4、有限长序列x(n)的8点DFT为X（K），则X（K）= 。 5、用脉冲响应不变法进行IIR数字滤波器的设计，它的主要缺点是频谱的交叠所产生的现象。 6．若数字滤波器的单位脉冲响应h（n）是奇对称的，长度为N，则它的对称中心是(N-1)/2 。 7、用窗函数法设计FIR数字滤波器时，加矩形窗比加三角窗时，所设计出的滤波器的过渡带比较窄，阻带衰减比较小。 8、无限长单位冲激响应（IIR）滤波器的结构上有反馈环路，因此是递归型结构。 9、若正弦序列x(n)=sin(30nπ/120)是周期的,则周期是N= 8 。 10、用窗函数法设计FIR数字滤波器时，过渡带的宽度不但与窗的类型有关，还与窗的采样点数有关 11．DFT与DFS有密切关系，因为有限长序列可以看成周期序列的主值区间截断，而周期序列可以看成有限长序列的周期延拓。 12．对长度为N的序列x(n)圆周移位m位得到的序列用x m(n)表示，其数学表达式为x m(n)= x((n-m))N R N(n)。 13．对按时间抽取的基2-FFT流图进行转置，并将输入变输出，输出变输入即可得到按频率抽取的基2-FFT流图。 14.线性移不变系统的性质有交换率、结合率和分配律。 15.用DFT近似分析模拟信号的频谱时，可能出现的问题有混叠失真、泄漏、栅栏效应和频率分辨率。 16.无限长单位冲激响应滤波器的基本结构有直接Ⅰ型，直接Ⅱ型，串联型和并联型四种。 17.如果通用计算机的速度为平均每次复数乘需要5μs，每次复数加需要1μs，则在此计算机上计算210点的基2 FFT需要10 级蝶形运算，总的运算时间是______μs。 二．选择填空题 1、δ(n)的z变换是 A 。 PCI总线原理简介 数据总线32 位，可扩充到64 位。可进行突发（burst)式传输。总线操作与处理器-存储器子系统操作并行。总线时钟频率33MHZ 或66MHZ，最高传输 率可达528MB/S。中央集中式总线仲裁全自动配置、资源分配、PCI 卡内有设备信息寄存器组为系统提供卡的信息，可实现即插即用（PNP）。PCI 总线规范独立于微处理器，通用性好。PCI 设备可以完全作为主控设备控制总线。PCI 总线引线：高密度接插件，分基本插座（32 位）及扩充插座（64 位）。PCI 总线引线示意图 PCI 配置空间：PCI 设备内有一个256B 的配置存储器，为系统提供本设备的信息及申请系统存储空间所必需的参数。PCI 主要设备信息：制造商标识（Vendor ID）：PCI 组织分配给厂家。设备标识（Device ID）：按产品分类给本卡的编号。分类码(Class Code):本卡功能的分类码，如图卡、显示卡、解压卡等。申请存储器空间：PCI 卡内有存储器、以存储器编址的寄存器和I/O 空间，为使驱动程序和应用程序能访问它们，需申请一段存储区域将它们定位。配置空间的基地址寄存器是专门用于申请存储器空间的。PCI 配置空间：申请 I/O 空间：配置空间的基地址寄存器也用来进行系统I/O 空间的申请。中断资源申请：配置空间中的中断引脚和中断线用来向系统申请中断资源。PCI 配置空间分配 PCI 总线访问：以读操作为例。PCI 总线是半同步方式操作，信号是否有效由时钟CLK 的上升边采样来确定。主设备启动总线周期：首先发出FRAME# 信号，表明一次访问（总线周期）开始，地址及操作命令字信号出现在AD 与 数字滤波器中的应用综述(matlab) 1数字滤波器的设计 1.1基本概念 数字滤波器(Digital Filter,简称DF)是指输入、输出均为数字信号,通过一定运算关系改变输入信号所含频率成分的相对比例或者滤除某些频率成分的器件。DF有许多不同的分类方法,但总体上可以分成两大类。一类是经典滤波器,即一般的滤波器,特点是输入信号中有用的频率成分和希望滤除的频率成分各占不同的频带;另一类是现代滤波器,特点是有用信号和干扰信号频带有重叠。DF根据其冲激响应函数的时域特性,可分为两种,即无限长冲激响应(IIR)滤波器和有限长冲激响应(FIR)滤波器。IIR滤波器的特征是具有无限持续时间冲激响应。这种滤波器一般需要用递归模型来实现。FIR 滤波器的冲激响应只能持续一定时间,在工程实践中可以采用递归与非递归两种方式实现。数字滤波器的设计方法有多种,如脉冲响应不变法、双线性变换法、窗函数设计法、插值逼近法和Chebyshev 逼近法等等。 1.2数字滤波器的实现方法 数字滤波器的实现方法一般有以下几种:①采用加法器、乘法器、延时器设计专用的滤波电路;②在通用计算机系统中加上专用的加速处理机设计实现;③在通用的可编程DSP芯片实现;④用专用 的DSP芯片实现。在一些特殊的场合,要求的信号处理速度极高, 用通用DSP芯片很难实现实时处理;⑤采用FPGA/CPLD设计实现; ⑥软件实现方法。按照原理和算法,自己编写程序或者采用现成的程序在通用计算机上实现,MATLAB设计数字滤波器的方法属于这种。 1.3数字滤波器设计的基本步骤 1)确定指标.在设计一个滤波器之前,必须首先根据工程实际的需要确定滤波器的技术指标。在很多实际应用中,数字滤波器常常被用来实现选频操作。因此,指标的形式一般在频域中给出幅度和相位响应。幅度指标主要以两种方式给出。第一种是绝对指标,它提供对幅度响应函数的要求,一般应用于FIR滤波器的设计。第二种指标是相对指标,它以分贝的形式给出要求,在工程实践中,这种指标最受欢迎。对于相位指标形式,通常希望系统在通频带中有线性相位。运用线性相位响应指标进行滤波器设计具有以下优点:①只包含实数算法,不涉及复数算法;②不存在延迟失真,只有固定数量的延迟;③长度为N的滤波器,计算量为N/2数量级。 2)逼近。确定了技术指标后,就可以建立目标的数字滤波器模型。通常采用理想的数字滤波器模型。之后,采用数字滤波器的设计方法,设计出实际滤波器模型来逼近给定的指标。 3)性能分析和计算机仿真。上两步的结果是得到以差分或系统函数或冲激响应描述的滤波器。根据这个描述就可以分析频率特性和相位特性,以验证设计结果是否满足指标要求;或者利用计算机仿 I C S25.040.40 N18 中华人民共和国国家标准 G B/T26804.6 2011 工业控制计算机系统功能模块模板第6部分:数字量输入输出通道模板 性能评定方法 I n d u s t r i a l c o n t r o l c o m p u t e r s y s t e m F u n c t i o nm o d u l e s P a r t6:M e t h o d s o f e v a l u a t i n g t h e p e r f o r m a n c e f o r d i g i t a l i n p u t/o u t p u t c h a n n e lm o d u l e s 2011-07-29发布2011-12-01实施中华人民共和国国家质量监督检验检疫总局 目 次 前言Ⅲ…………………………………………………………………………………………………………1 范围1………………………………………………………………………………………………………2 规范性引用文件1…………………………………………………………………………………………3 术语和定义1………………………………………………………………………………………………4 试验条件2…………………………………………………………………………………………………4.1 环境条件2………………………………………………………………………………………………4.2 动力条件2………………………………………………………………………………………………5 D I 通道模板功能及基本性能检验2………………………………………………………………………5.1 功能检查2………………………………………………………………………………………………5.2 性能检验3………………………………………………………………………………………………6 D O 通道模板功能及基本性能检验4……………………………………………………………………6.1 功能检查4………………………………………………………………………………………………6.2 性能检验4………………………………………………………………………………………………7 结构尺寸和外观检查5……………………………………………………………………………………7.1 结构尺寸检查5…………………………………………………………………………………………7.2 外观检查5………………………………………………………………………………………………8 电源适应能力试验5………………………………………………………………………………………8.1 电源电压暂降影响试验5………………………………………………………………………………8.2 电源电压短时中断影响试验5…………………………………………………………………………8.3 电源电压变化影响试验5………………………………………………………………………………9 共模抗扰度试验5…………………………………………………………………………………………9.1 D I 通道模板共模抗扰度试验5…………………………………………………………………………9.2 D O 通道模板共模干扰影响试验6……………………………………………………………………10 环境影响试验6……………………………………………………………………………………………10.1 环境温度影响试验6……………………………………………………………………………………10.2 环境相对湿度影响试验6………………………………………………………………………………10.3 振动影响试验6…………………………………………………………………………………………11 电磁兼容抗扰度试验6……………………………………………………………………………………11.1 射频电磁场辐射抗扰度试验6…………………………………………………………………………11.2 工频磁场抗扰度试验6…………………………………………………………………………………11.3 静电放电抗扰度试验6…………………………………………………………………………………11.4 电快速瞬变脉冲群抗扰度试验6………………………………………………………………………11.5 浪涌( 冲击)抗扰度试验6………………………………………………………………………………11.6 射频场感应的传导骚扰抗扰度试验6…………………………………………………………………12 抗运输环境影响试验7……………………………………………………………………………………12.1 抗运输高温影响试验7…………………………………………………………………………………12.2 抗运输低温影响试验7…………………………………………………………………………………12.3 抗运输湿热影响试验7…………………………………………………………………………………G B /T 26804.6 2011 PCI总线信号定义/PCI总线详解(2008-11-04 12:22:20) 标签：pci总线it分类：嵌入式技术PCI局部总线简介： PCI的含义为外部部件互连（Peripheral Component Interconnect）。 1991年，Intel公司对PCI局部总线进行了定义，并与IBM、Compaq、AST、HP、NEC 等100多家公司联合共谋计算机总线的发展大业，于是，PCI局部总线标准1.0版本技术规范于1992年6月22日推出。目前，最新的2.2修改版于1998年12月18日完成，1999年2月发布。 PCI局部总线是一种具有多路地址线和数据线的高性能32/64位总线。虽然在PC领域，PCI已经逐渐被更高性能的PCI－Express总线替代，但在嵌入式领域PCI总线依然应用广泛，且其性能足够满足绝大多数嵌入式系统的需求。 PCI总线信号定义 在一个PCI应用系统中，如果某设备取得了总线的控制权，就称其为“主设备”，而被主设备选中以进行通信的设备称为“从设备”或“目标设备”。对于相应的接口信号线，通常分为必备的和可选的两大类。如果只作为目标设备，至少需要47条接口信号线，若作为主设备，则需要49条。下面对主设备和目标设备综合考虑，并按功能分组将这些信号表示于图中。 下面对PCI信号的类型规定说明： IN 表示输入，是标准的只作输入的信号。 OUT 表示输出，是标准的图腾柱式输出驱动信号。 T/S 表示双向的三态输入/输出信号。 O/D 表示漏极开路，以线或形式允许多个设备共同驱动和分享。 S/T/S 表示持续的并且低电平有效的三态信号。在某一时刻只能属于一个主设备并被其驱动。 ControlLogix数字量输入输出控制 实验 ControlLogix数字量输入输出控制 一、实验目的 了解RSLinx软件的基本用法 了解RSLogix5000编程的基本方法与逻辑设计 使用ControlLogix进行数字量输入输出控制二、实验任务 RSLogix5000编程仿真十字路口彩灯控制三、实验设备和软件 实验设备: 网络控制平台、导线若干、380V 电源、PC机 实验软件：RSLinx、RSLogix5000 四、实验步骤 步骤一：连线 本实验中，用导线将位于控制台上的数字输入区的I0插口与点动/自锁按钮区插孔C7，I1与插孔C8连起来，把SB7作为启动按钮，SB8作为停止按钮。数字输入区中的GND-0 (17)端口与24V电源-相连，C7，C8所对应的COM端口(即和其同一列的COM端口)与24V电源+相连。控制台中数字输出区的O0－O5分别用导线和指示灯区的L1-L3，L9－L11这个六个插孔一一对应相连；在指示灯区，从左端数起的三个COM端均应与24V（－）相连；数字输出区的DC-0插孔应与电源24V（＋）相连，RTN OUT-0与电源24V（－）相连。 步骤二：RSLinx的设置 1、运行RSLinx，单击菜单栏中的“Communication/Configure Drivers…”,弹 出“Configure Driver Types”的对话框（图2.1）。单击“Available Driver Types”的下拉箭头，选择添加驱动程序，由于PC机和ControlLogix5555是通过以太网连接，所以这里选“Ethernet devices”。 图2.1 选好“Ethernet devices”后，单击“Add New”, 就出现如图2.2的对话框，单击OK。 PCI總線信號定義 PCI局部總線的信號線共有100根,下面按功能分組進行說明。 1.CLK IN: 系統時鐘信號,對於所有的PCI設備都是輸入信號。其頻率最高可達33MHz,最低頻率一般為0Hz(DC),這一頻率也稱為PCI的工作頻率。對於PCI的其它信號,除RST#﹑IRQB#﹑IRQC#﹑IRQD#之外,其余信號都在CLK的上升沿有效(或采樣)。 2.RST# IN: 用來使PCI專用的特性寄存器和定序器相關的信號恢復規定的初始狀態。至PCI定序器之外的設備復位後如何變化,不屬於本說明的範圍。但必要的PCI 配置寄存器,其復位狀態是明確規定的。每當復位時,PCI的全部輸出信號一般都應驅動到第三態。SERR#信號為高陰狀態,SBD#和SDONE可驅動到低電平(如果未提供三態輸出)。REQ#和GNT# 必須同時驅動到第三態,不能在復位期間為高或為低。為防止AD﹑C/BE#及PAR在復位期產浮動,可由中心設備將它們驅動到邏輯低,但不能驅動為高電平。RST#和CLK可以不同步,但要保證其撤消邊沿沒有反彈。當設備請求引導系統時,將響應復位,復位後響應系統引導。 3.AD〔31: : 00〕T/S 它們是地址﹑數據多路復用的輸入/輸出信號。在FRAME#有效時,是地址期;在IRDY#和TRDY#同時有效時,是數據期。一個PCI總線的傳輸中包含了一個地址信號期和接著的一個(或無限個)數據期。PCI總線支持突發方式的讀寫功能。 地址期為一個時鐘周期,該周期中AD〔31: : 00〕線上含有一物理地(32位)。 對I/O操作,它是一個字節地址;若是存儲器操作和醳操作,則是雙字地址。 在數據期,AD〔07: : 00〕為最低字節,AD〔31: : 24〕為最高字節。當IRDY#有效時表示寫數據穩定有效,,而TRDY#有效時表示讀數據穩定有效。 4.C/BE〔3: : 0〕#T/S: 它們是總線命令和字節使能多路復用信號線。在地址期中,這四條線上傳輸的是總線命令;在數據期內,它們傳輸的是字節使能信號,用來表示在整個數據期中,AD〔31: : 00〕上哪些字節為有效數據。 5.FRAME# S/T/S: 幀周期信號。由當前主設備驅動,表示一次方問的開始和持續時間。FRAME#的有效預示著總線傳輸的開始;在其存在期間,意味著數據傳輸繼續進 行;FRAME#失效後,是傳輸的最後一個數據期。 6.IRDY# S/T/S: 主設備準備好信號。該信號的有效表明發起本次傳輸的設備能夠完成一個數據期。它要TRDY#配合使用,二者同時有效,數據方能完整傳輸,否則即為等待周期。在讀周期,該信號有效時,表示數據變量已在AD〔31: : 00〕中;在寫周期,ControlLogix数字量输入输出控制
实验一输入输出接口实验
数字信号处理试题和答案
PCI总线原理简介
数字信号
工业控制计算机系统 功能模块模板 第6部分：数字量输入输出通
PCI总线信号定义
ControlLogix数字量输入输出控制
PCI总线信号说明
相关主题
文本预览