广州大学学生实验报告
开课学院及实验室： 2016年 4月 4日
学院机械与电气工程
试验
年级、专
业、班
姓名学号
课程
名称
单片机原理与接口技术实验成绩
实验项目名称汇编语言程序设计实验指导老
师
一、实验目的
1、熟悉 AVR Mega128 学习板开发环境。
2、掌握汇编语言程序设计的编程及调试方法。
3、了解算术与逻辑指令、数据传送指令和常用的汇编器伪指令。
二、实验器材
1、实验设备：计算机（PC），AVR Mega128 学习板，AVR 下载/仿真器。
2、平台：ICCAVR C 语言程序开发软件、AVR STUDIO 软件调试平台。
三、实验原理
AVR Mega128 单片机、指令系统、汇编语言程序设计。
四、实验步骤
1、连接AVR Mega128 学习板,了解板上硬件资源。
2、创建汇编程序工程
(1)打开AVR Studio 软件,在初始界面中选择New Project:
(2)在“Project Type”栏选择“Atmel AVR Assembler”;“Location”选择保存汇编例程的工作目录;“Project name”输入项目名称(不要用中文);勾选“Create folder”。然后点击“Next”:
(3)下一页面是选择调试方式和芯片型号(这两者在打开项目后还可以修改)。“Debug platform”采用软件仿真的话选择“AVR Simulator”,采用硬件调试的话选择“JTAG ICE”。“device”根据使用的芯片型号选择(比如ATmega128 或ATmega16):
(4)点击“Finish”,会进入项目编辑状态。我们看到界面划分为几个窗口,其中左边
的“Project”窗口显示项目包含的文件结构;中间的窗口是源文件编辑或调试窗口;右边
的“I/O View”窗口显示芯片的寄存器内容。
3、输入汇编源代码
(1)在中间的编辑窗口输入课程例程。选择菜单项“Build/Build”或按“F7”编译。
图1.8 输入例程示意图
(2)查看编译结果,修改错误。
图1.9 编译结果示意图
注:如果有错误,一般是输入错误,注意大小写、全角半角的区别。
4、软件仿真
(1)菜单项“Debug/Select Platform and Device”,选择“AVR Simulator”、“ATmega128”;
(2)菜单项“Debug/Start Debugging”,启动调试;
(3)选择菜单项“View/Disassembler”,显示反汇编窗口;
(4)在“I/O View”窗口中选择“CPU and System Control”;
(5)选择菜单项“View/Register”,显示通用寄存器内容;
(6)选择菜单项“View/Memory Window”,在“Memory”窗口中选择“Data”,显示
数据存储器内容;
5、调试
(1)不断执行“Debug/Step Over”,观察每条汇编语句对应的指令,观察通用寄存器、
状态寄存器、内存内容的变化。
记录执行每条语句之后的寄存器/存储器内容(用十六进制表示):
记录执行每条语句之后的寄存器/存储器内容(用十六进制表示):
语句PC R16 R17 SREG Memory
0x0100 Memory 0x0101
RJMP RESET LDI R16,110 LDI R17,219 ADD
R16,R17 STS
0x0100,R16
LDI R16,0
LDI R17,0
ADC
R16,R17
STS
0x101,R16
6、硬件仿真
(1)连接硬件;(可能需要:安装驱动;将开发板对应的串口号改为COM3 或COM4;)
(2)菜单项“Debug/Select Platform and Device”,选择“JTAG ICE”、“ATmega128”
(3)创建新项目,输入以下代码:
(4)下载、调试:先全速运行,观察效果;再单步执行,观察效果;
(5)分别运用“菜单”、“工具栏按钮”、“快捷键”三种方式执行“Run”、“Break”、“Reset”、“Step Over”、“Step Into”、“Step Out”等各种操作;
(6)在“ROL R16”语句处设置断点,运行,观察及记录每次中断时R16、PORTA、C 的值以及数码管显
示状态:
经过断
点次数
PORTA R16SREG数码管显示1
2
3
4
5
6
7
8
9
(7)通过设置断点、单步等方式分析主循环中各语句的功能,给每条语句加注释:
语句
LOOP1: LDI R16,0xFE
SEC
LOOP2: OUT PORTA,R16
CALL DELAY
ROL R16
BRCS LOOP2
RJMP LOOP1
五、实验思考题解答
(8)(提高题(选做))“Step Into”延时子程序,单步运行,修改R18 与R19 的值使
之加快结束,观察记录:进入子程序以及RET 前后SP 的取值变化,堆栈的位置及内容;
思考为什么是这样。(9)(提高题(选做))分析计算延时子程序每调用一次延时了多少个指令周期的时间。
六、实验结果及分析
八、对改进实验内容、方法、设备等的建议和设想
九、对实验过程中的经验、教训、体会、收获等进行小结
北京邮电大学 数字电路与逻辑设计实验简易电子琴演奏器 班级： 学号： 姓名：
一.设计课题的任务要求 题目五简易电子琴演奏器 原理概述： 根据声乐知识，产生音乐的两个因素是音乐频率的持续时间，音乐的十二平均率规定，每两个八音度之间的频率相差一倍，在两个八音度之间，又可分为12个半音。每两个半音的频率比为4。另外，音名A（乐谱中的低音6）的频率为440HZ，音名B到C之间，E到F之间为半音，其余为全音。由此可以计算出乐谱中从低音1到高音1之间每个音名的频率如下表所示。 基本要求： 1、用8×8点阵显示“1 2 3 4 5 6 7”七个音符构成的电子琴键盘。其中点阵 的第一列用一个LED点亮表示音符“1”，第二列用二个LED点亮表示音符“2”，依此类推，如下图所示。 图1 点阵显示的电子琴键盘 2、用BTN1～BTN7七个按键模拟电子琴手动演奏时的“1 2 3 4 5 6 7”七个 音符。当某个按键按下时，数码管显示相应的音符，点阵上与之对应的音符显示列全灭，同时蜂鸣器演奏相应的声音；当按键弹开时数码管显示的音符灭掉，点阵显示恢复，蜂鸣器停止声音的输出。下图所示为按下BTN3按键时点阵的显示情况。
图2 按键按下后的点阵显示 3、由拨码开关切换选择高、中、低音，并用数码管进行相应的显示。 4、通过按键BTN0进行复位，控制点阵显示图1的初始状态。 提高要求： 1、可通过一个拨码开关进行手动/自动演奏的切换，并与点阵显示配合增加 自动演奏乐曲的功能。 2、增加手动演奏的音符存储、播放功能。 二、系统设计（包括设计思路、总体框图、分块设计） 设计思路 电子琴的设计主要包括了显示与发声部分，发声部分主要分为三个不同的音阶，每个音阶包括了七个音，发生部分可以通过对50M晶振的分频，通过改变分频系数，得到响应频率的时钟脉冲，以这个脉冲控制蜂鸣器发出声音；显示部分则包括了数码管的音阶显示与点阵的琴键显示。数码管可以动态显示出音阶与当前音符，点阵则模拟显示琴键，动态显示实现了一个三角阵，并对应到音符琴键，这两个显示模块可以通过动态显示来实现显示显示不同的内容，配合按键可以实现基本功能。不同的音阶可以通过相应拨码开关的选择来调节，至于显示的复位，则不需要专门设置键位来完成，因为每个转台结束后就会自动转入等待状态。对于音调，乐曲的12平均率规定：每2个八度音之间的频率相差1倍。在2个八度音之间，又可分为12个半音，每2个半音的频率比为12√2。另外，音符A 的频率为440Hz，音符B到C之间、E到F之间为半音，其余为全音。由此可以计算出简谱中从低音1到高音1之间每个音符的频率。而对于节拍，如果将一拍的长度定为1秒，则1/4拍的时间为1/4秒，为其提供一个4Hz的时钟频率即可产生出1/4拍的效果了。若需要半拍，只需将该音符记录两次就可以了。 总体框图
广州大学实习报告 项目名称：电工电子实习H 学院：机械与电气工程学院 专业年级：机械144 学号：1407200138 姓名：张誉霖 指导老师：陈新兵张倩 实习单位：广州大学电工电子实习中心 实习时间：2016/5/30-2016/6/3 广州大学教务处制
-、实习目的 1、目的和意义 通过一周的电工电子实习，是自己对元器件有一定感性和理性的认识，打好以后学习专业知识的基础。培养了理论与实践相联系的能力，提高自己分析和解决问题的能力，增强了独立工作的能力。实习是培养学生操作技能的重要环节，而技能的形式是通过观察、实践和反复练习实现的。以实习实践激发同学们的兴趣。在实习过程中，熟悉手工焊锡的常用工具的使用及其维护，基本掌握手工电烙铁的焊接技 术，能够独立的完成简单电子产品的安装与焊接。熟悉电子产品的安装工艺的生产流程。熟悉印制电路板设计的步骤和方法，熟悉手工制作印制电路板的工艺流程，能够根据电路原理图，元器件实物设计并制作印制电路板。熟悉常用电子器件的类别、型号、规格、性能及其适用范围。能够正确识别和选用常用的电子器件，并且能够熟练地使用普通万用表和熟悉万用表。了解电子产品的焊接、调试与维修方 法。通过这样的学习，使学生产生好奇心，凝聚学生的注意力，以保持兴趣。通过对画图软件的学习。提高了学生电路分析能力，增强独立工作，独立思考的能力。 同时在讨论中，培养了学生的团结协作能力 2、发展情况及实习要求 发展情况：“广州大学电工电子实验中心”是“广州大学实验中心”以省级实验教学示范中心的建设要求为标准，根据广州大学“培养知识面宽、基础 厚实、创新意识和创新能力强的高素质应用型人才”的人才培养目标要 求，并基于实验中心的“电子信息实验室”来建设的。本中心的定位是 全校共享的电工电子类专业基础实验室，以及电类专 业学生实践和创新活动基地。电子信息实验室位于广州大学电子信息实 验楼，用房面积11300平方米，现有实验教学分室24间、教师开放室 2间以及学生全天候开放室7间。电子信息实验室承担全校 12 个学院27个专业约50门电工电子以及摄影类的实验教学任务， 实验室还常年全天候开放，承接了大量的毕业设计、电子设计竞赛、自 主学习等开放实验任务。2005年以来，学校正式启动了实验教学团队 的建设。使我校实验教学改革工作得以蓬勃开展。我们注重科研活动 的开展，老师和实验技术人员均积极参与科学研究和实验教学研究，并 取得不少的成绩。学生科研也得到重视。通过开放实验室为学生科研和 电子制作提供条件。学生参加全国大学生电子设计竞赛、实验大赛、挑 战杯等竞赛活动，获得各种各样的奖项，同时还培养了学生的创新、创 业精神和实践能力。 实习要求：在实习过程中，以及今后的专业知识学习过程中以工程人员应具备的基本素养为要求来锻炼自己。在每天的实习结束后，认真检查自己，看自 己达到多少要求，还有什么不足，了解以后应该如何加强。 二、实习内容 实习项目一：安全用电 了解安全用电知识，学会安全操作要领，培养严谨的科学作风和良好的安全作风，电子
数字电路实验报告
实验一 组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路 74LS20集成电路 四2输入与非门 双4输入与非门 二．实验内容 1.实验一 自拟表格并记录: 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD 是什么？ X1 2.5 V A B C D 示灯：灯亮表示“1”，灯灭表示“0” ABCD 按逻辑开关，“1”表示高电平，“0”表示低电平
ABCD 接逻辑电平开关。 最简表达式为：X1=AB ’C ’D 密码为： 1001 A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片 ，和使用仿真软件来设计和构造逻辑电路来求解。 实验二 组合逻辑实验（一） 半加器和全加器 一．实验目的 1. 熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤。 2. 复习二进制数的运算。 3. 用“与非门”设计半加器的逻辑图。 4. 完成用“异或门”、“与或非”门、“与 非”门设计全加器的逻辑图。 5. 完成用“异或”门设计的3变量判奇 电路的原理图。 三．元 件参考 U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D X1 2.5 V X2 2.5 V VCC 5V A Ｂ Ｃ D
数字电子技术实验报告 学院：工程学院 专业：※※※ 姓名： ※※※ 学号： ※※※ 指导教师：※※ 时间： 2013.12.10
目录 实验一 2位二进制乘法器 (1) 一、实验要求： (1) 二、实验原理： (1) 三、实验分析 (1) 四、实验电路(如图1-7）： (4) 五、仿真结果： (4) 六、注意事项： (6) 实验二可控加/减法 (7) 一、实验要求： (7) 二、实验原理： (7) 三、实验分析： (7) 四、实验电路： (11) 五、仿真结果： (13) 六、注意事项： (14) 实验三可控乘/除法 (15) 一、实验要求： (15) 二、实验原理： (15) 三、实验分析： (15) 四、实验电路： (19) 五、仿真结果： (20) 六、注意事项： (21) 实验四模拟信号可控乘除法 (22) 一、实验要求： (22) 二、实验原理： (22) 三、实验分析： (24)
四、实验电路 (26) 五、仿真结果： (27) 六、注意事项： (32) 实验五自动控制增益电路 (33) 一、实验要求： (33) 二、实验原理： (33) 三、实验分析： (34) 四、实验电路： (35) 五、仿真结果： (36) 六、注意事项： (39) 参考文献 (40) 总结 (41)
实验一2位二进制乘法器 一、实验要求： 用加法器实现两位二进制数的乘法。 二、实验原理： 设两位二进制数分别为A1A0和B1B0，就跟我们平常进行手工乘法一样，我们需要列乘式，则它们之间的乘法可用如下计算表示（如图1-1）： 图1-1 二进制数间乘法图 所以我们如果实现了两个一位二进制的相乘，再利用加法器就可以得出结果，而两个位二进制的乘法即与运算。 三、实验分析 乘法的相乘利用与门实现，比如74LS08，然后将乘出的结果进行相加可以利用加法实现，比如四位加法器74LS283。 74LS08只是含有4个独立的与门，没有什么需要深入分析的。74LS283是快速进位集成4位加法器，所谓快速进位，是指加法运算过程中，各级进位信号同时送到各位全加器的进位输出端。超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号。这种加法器比串行进位加法器速度快了不少。74LS283是由4个全加器构成的，全加器的结构图如下图1-2： 1位二进制数和 1位二进制数相加 低位来的进位高位进位 图1-2 全加器的结构图
广州大学学生实验报告 院(系)名称班 别姓名 专业名称学号 实验课程名称模拟电路实验 实验项目名称常用电子仪器的使用 实验时间实验地点 实验成绩指导老师签名 【实验目的】 1、学习电子电路实验中常用的电子仪器——示波器、函数信号发生器、直流稳压电源、交流毫伏表、频率计等的主要技术指标、性能及正确使用方法。 2、初步掌握用双踪示波器观察正弦信号波形,锯齿波信号波形,方波波形与读取波形参数的方法。【实验仪器与材料】 DS1062E数字示波器一台 AS101E函数信号发生器一台 DA-16D交流毫伏表一台 【实验原理】 在模拟电子电路实验中,经常使用的电子仪器有示波器、函数信号发生器、直流稳压电源、交流毫伏表及频率计等。它们与万用电表一起,可以完成对模拟电子电路的静态与动态工作情况的测试。 实验中要对各种电子仪器进行综合使用,可按照信号流向,以连线简捷,调节顺手,观察与读 数方便等原则进行合理布局,各仪器与被测实验装置之间的布局与连接如图1－1所示。接线时应注意,为防止外界干扰,各仪器的共公接地端应连接在一起,称共地。信号源与交流毫伏表的引线通常用屏蔽线或专用电缆线,示波器接线使用专用电缆线,直流电源的接线用普通导线。 【实验步骤】 1、用机内校正信号对示波器进行自检。 (1) 扫描基线调节 将示波器的显示方式开关置于“单踪”显示(Y1或Y2),输入耦合方式开关置“GND”,触发方式开关置于“自动”。开启电源开关后,调节“辉度”、“聚焦”、“辅助聚焦”等旋钮,使荧光屏上显 示一条细而且亮度适中的扫描基线。然后调节“X轴位移”()与“Y轴位移”( )旋钮,使扫 描线位于屏幕中央,并且能上下左右移动自如。 (2)测试“校正信号”波形的幅度、频率 将示波器的“校正信号”通过专用电缆线引入选定的Y通道(Y1或Y2),将Y轴输入耦合方式开关置于“AC”或“DC”,触发源选择开关置“内”,内触发源选择开关置“Y1”或“Y2”。调节X轴“扫描速率”开关(t/div)与Y轴“输入灵敏度”开关(V/div),使示波器显示屏上显示出一个或数个周期稳定的方波波形。
班级：姓名: 学号： 实验报告（一）TTL集成逻辑门的逻辑功能与参数测试1．测试TTL集成与非门74LS20的逻辑功能，测试结果记录如下表： 输入输出 An Bn Cn Dn Yn 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 2. 74LS20主要参数的测试 I CCL （mA） I CCH （mA） I il (mA) I OL （mA） N O= iL OL I I 3. 电压传输特性测试 V i(V) 0 0.4 0.7 0.9 1.0 1.1 1.2 1.3 1.4 2.0 3.0 4.0 … V O(V) 4.画出实测的电压传输特性曲线，并从中读出各有关参数值。
实验报告（二）CMOS 电路 1．用所给的集成电路（CD4007）实现F=ABC ,将实验结果填入真值表中，并测出高、低电平（真值表自拟，测试步骤自拟）。 2. 用所给的集成电路实现F=C B A ++（真值表自拟，测试步骤自拟）。 3. 用所给的集成电路，构成图2-2反相器。 （a ）测最大灌电流I OL (V OL =0.1V ,接通图2-2中的虚线框①)。 （b ）测最大拉电流I OH (V OH =4.9V,断开虚线框①，接通虚线框②。 4. 构成如图2-3所示的反相器，测最大灌电流I OL 。
实验报告（三）组合逻辑电路实验分析与设计(1) 写出由与非门组成的半加器电路的逻辑表达式 (2) 根据表达式列出真值表，并画出卡诺图判断能否简化 A B Z1 Z2 Z3 S C 0 0 0 1 1 0 1 1 实验： 1.测试由与非门组成的半加器电路的逻辑功能 A B S C 0 0 0 1 1 0 1 1 2.测试用异或门74LS86和与非门74LS00组成的半加器的逻辑功能 A B S C 0 0 0 1 1 0 1 1
实验一门电路逻辑功能及测试 一、实验目的 1、熟悉门电路逻辑功能。 2、熟悉数字电路学习机及示波器使用方法。 二、实验仪器及材料 1、双踪示波器 2、器件 74LS00 二输入端四与非门 2片 74LS20 四输入端双与非门 1片 74LS86 二输入端四异或门 1片 74LS04 六反相器 1片 三、预习要求 1、复习门电路工作原理相应逻辑表达示。 2、熟悉所有集成电路的引线位置及各引线用途。 3、了解双踪示波器使用方法。 四、实验内容 实验前按学习机使用说明先检查学习机是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意Vcc及地线不能接错。线接好后经实验指导教师检查无误方可通电。试验中改动接线须先断开电源，接好线后在通电实验。 1、测试门电路逻辑功能。 （1）选用双输入与非门74LS20一只，插入面包板，按图 连接电路，输入端接S1~S4(电平开关输入插口)，输 出端接电平显示发光二极管（D1~D8任意一个）。 （2）将电平开关按表1.1置位，分别测出电压及逻辑状态。（表1.1）
2、异或门逻辑功能测试 （1）选二输入四异或门电路74LS86，按图接线，输入端1﹑2﹑4﹑5接电平开关，输出端A﹑B﹑Y接电平显示发光二极管。 （2）将电平开关按表1.2置位，将结果填入表中。 表 1.2 3、逻辑电路的逻辑关系 （1）选用四二输入与非门74LS00一只，插入面包板，实验电路自拟。将输入输出逻辑关系分别填入表1.3﹑表1.4。
（2）写出上面两个电路的逻辑表达式。 表1.3 Y=A ⊕B 表1.4 Y=A ⊕B Z=AB 4、逻辑门传输延迟时间的测量 用六反相器（非门）按图1.5接线，输80KHz 连续脉冲，用双踪示波器测输入，输出相位差，计算每个门的平均传输延迟时间的tpd 值 ： tp d=0.2μs/6=1/30μs 5、利用与非门控制输出。 选用四二输入与非门74LS00一只，插入面包板，输入接任一电平开关，用示波器观察S 对输出脉冲的控制作用: 一端接高有效的脉冲信号，另一端接控制信号。只有控制信号端为高电平时，脉冲信号才能通过。这就是与非门对脉冲的控制作用。 6．用与非门组成其他门电路并测试验证 （1）组成或非门。 用一片二输入端与非门组成或非门 Y = A + B = A ? B 画出电路图，测试并填表1.5 中。 表1.5 图如下： （2）组成异或门 ① 将异或门表达式转化为与非门表达式。 A ⊕B={[(AA)'B]'[A(BB)']}' ② 画出逻辑电路图。 ③ 测试并填表1.6。 表1.6 输入 输出 A B Y 0 1 0 1 0 1 0 0 1 1 A B Y 0 0 0 0 1 1 1 0 1 1 1
数字电路实验设计报告
实验名称：组合逻辑研究（一）——QuartusⅡ软件的使用 实验目的： 1.学会使用QuartusⅡ软件，运用该软件设计电路原理图。 2.学会用语言设计电路原理图，并会对设计图进行功能和时序 仿真。 3.学会从QuartusⅡ软件中下载原理图到FPGA,测试电路功能。实验仪器： 1.计算机1台 2.数字电路实验板1块 实验内容： 1.利用软件，用原理图输入的方法实现三变量多数表决器电 路，进行功能和时序仿真，记录仿真波形。 2.利用QuartusⅡ软件，用VHDL文本输入的方法实现一位全加 器电路，进行功能和时序仿真，并下载入FPGA，在试验箱上 测试其电路功能。 设计过程及仿真结果： 1.三变量多数表决器原理图
功能仿真波形 时序仿真波形 2.一位全加器的VHDL语言描述 entity add1 is port( A,B,C: in bit; D,S: out bit ); end add1; architecture one of add1 is begin S<=A XOR B XOR C; D<=((A XOR B) AND C) OR (A AND B); end one;
一位全加器功能真值表 验证其功能 功能仿真波形 时序仿真波形
实验结果分析： （1）由仿真结果可以看出，三变量多数表决器电路原理图及一位全加器的VHDL语言描述正确。 （2）由仿真结果可知，功能仿真时对信号的输入没有延迟，而时序仿真时，当多个输入信号在同一时刻处同时发生变化时，此时电路存在竞争，会有冒险，故从仿真图上可以看到毛刺。
[键入文档标题] 实验一组合逻辑电路分析 一．试验用集成电路引脚图 74LS00集成电路74LS20集成电路 四2输入与非门双4输入与非门 二．实验内容 1.实验一 2.实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，则接通警铃。试分析密码锁的密码ABCD是什么？ ABCD接逻辑电平开关。 最简表达式为：X1=AB’C’D 密码为：1001
A B C D X1 X2 A B C D X1 X2 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 三.实验体会： 1.分析组合逻辑电路时，可以通过逻辑表达式，电路图和真值表之间的相互转换来到达实验所要求的目的。 2.这次试验比较简单，熟悉了一些简单的组合逻辑电路和芯片，和使用仿真软件来设计和构造逻辑电路来求解。 实验二组合逻辑实验（一）半加器和全加器 一．实验目的 1.熟悉用门电路设计组合电路的原理和方法步骤 二．预习内容 1.复习用门电路设计组合逻辑电路的原理和方法步骤。 2.复习二进制数的运算。 3.用“与非门”设计半加器的逻辑图。 4.完成用“异或门”、“与或非”门、“与非”门设计全加器的逻辑图。 5.完成用“异或”门设计的3变量判奇电路的原理图。 三．元件参考 依次为74LS283、 74LS00、74LS51、 74LS136 其中74LS51：Y= （AB+CD）’， 74LS136： Y=A⊕B（OC门）四．实验内容 1.用与非门组成半加器，用或非门、与或非门、与非门组成全加器（电路自拟） 半加器 被加数A i0 1 0 1 0 1 0 1 加数B i0 0 1 1 0 0 1 1 前级进位C i-10 0 0 0 1 1 1 1 和S i0 1 1 0 1 0 0 1
学生实验实习报告册 学年学期：2019 -2020 学年?春?秋学期 课程名称：数字电路与逻辑设计实验A 实验项目：基于FPGA的数字电子钟的设计与实现 姓名：康勇 学号：2018211580 学院和专业：计算机科学学院计算机科学与技术专业 班级：04911801 指导教师：罗一静 重庆邮电大学教务处制
1.系统顶层模块设计 本项目分为四个模块，分别为分频模块、计时模块、数码管动态显示模块、按键消抖模块。功能包括：基本时钟功能，整点报时功能，手动校时功能，秒表功能，小数点分割时分秒功能等。 设计思路如下： 图表 1数字时钟系统顶层模块设计思路 设计结果： 图表2数字时钟系统顶层模块设计电路图 2.分频模块电路设计及仿真 （1）模块功能
将输入的频率为50MHz的时钟信号利用74390通过2、5、100分频，对输入信号进行逐级分频。 （2）设计思路 图表3分频模块电路设计思路 （3）设计结果（电路） 图表4分频模块电路设计图 图表5模100电路图 （4）测试结果 图表6模100仿真图 图表7模5仿真图
图表8模2仿真图 3.计时模块设计及仿真 本模块主要功能是实现电子时钟计数功能。 图表9计时模块顶层设计电路图 3.1分、秒计时模块（模60计数） （1）模块功能（计数、进位） 电子时钟的分钟位和秒钟位均采用模60计数； 计数功能：从0到59； 进位功能：当计数记到59的时候，输出一个进位信号。 （2）设计思路 模60计数器可以通过一个模6计数器和一个模10计数器组成，由分钟位和秒位的特性可知，可以用模10计数器为个位，模6计数器为十位。当个位到9后，向十位进一。本模块使用器件74160。 计数功能：74160是十进制同步计数器（异步清零），为实现计数功能，首先将74160的LDN 反，CLRN反，ENT,ENP接高位，再接入时钟脉冲信号CLK，即可完成下图左侧（个位）模
数电实验报告(含实验内容) 班级：专业：姓名：学号：实验一用与非门构成逻辑电路 一、实验目的 1、熟练掌握逻辑电路的连接并学会逻辑电路的分析方法 2、熟练掌握逻辑门电路间的功能变换和测试电路的逻辑功能 二、实验设备及器材 KHD-2 实验台 集成 4 输入2 与非门74LS20 集成 2 输入4 与非门74LS00 或CC4011 三、实验原理 本实验用的逻辑图如图 2-1 所示 图1-1 图1-1 四、实验内容及步骤 1、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-1中，并说明该电路的逻辑功能。 2、用与非门实现图1-1电路，测试其逻辑功能，将结果填入表1-2中，并说明该电路的逻辑功能。 3、用与非门实现以下逻辑函数式，测试其逻辑功能，
将结果填入表1-3中。 Y(A,B,C)=A’B+B’C+AC 班级：专业：姓名：学号：五、实验预习要求 1、进一步熟悉 74LS00、74LS20 和CC4011 的管脚引线 2、分析图 1-1 (a)、的逻辑功能，写出逻辑函数表达式，并作出真值表。 六、实验报告 1、将实验数据整理后填入相关的表格中 2、分别说明各逻辑电路图所实现的逻辑功能 A B C Z A B C Y 表1-1 表1-2 A B C Y 表1-3 班级：专业：姓名：学号：实验二组合逻辑电路的设计与测试 一、实验目的 1、掌握组合逻辑电路的设计与测试方法 2、进一步熟悉常用集成门电路的逻辑功能及使用 二、实验设备及器材 KHD-2 实验台 4 输入2 与非门74LS20 2 输入4 与非门74LS00 或CC4011
三、实验原理 使用中、小规模集成电路来设计组合电路是最常见的逻辑电路的设计方式。设计组合电路的一般步骤如图2-1 所示。 图 2-1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 四、实验内容及步骤 1、用与非门设计一个数码转换电路，将一个三位二进制码转换成3 位格雷码。即当输入信号为三位二进制代码时其输出为相应的3 位格雷码。要求： 1）分析逻辑功能，作出真值表，写出逻辑表达式。 班级：专业：姓名：学号： 2）简化逻辑表达式，画出逻辑图 3）按逻辑图连接逻辑电路并测试其逻辑功能。 2、用与非门设计一个一位的数值比较器，即比较两个1 位的二进制数A、B 的大小，假定当A>B 时，1 号灯亮，AB 时，1 号灯亮，A
河 北 科 技 大 学 实 验 报 告 级 专业 班 学号 年 月 日 姓 名 同组人 指导教师 张敏 实验名称 实验二 基本门电路逻辑功能的测试 成 绩 实验类型 验证型 批阅教师 一、实验目的 （1）掌握常用门电路的逻辑功能，熟悉其外形及引脚排列图。 （2）熟悉三态门的逻辑功能及用途。 （3）掌握TTL 、CMOS 电路逻辑功能的测试方法。 二、实验仪器与元器件 （1）直流稳压电源 1台 （2）集成电路 74LS00 四2输入与非门 1片 74LS86 四2输入异或门 1片 74S64 4-2-3-2输入与或非门 1片 74LS125 四总线缓冲门（TS ） 1片 CD4011 四2输入与非门 1片 三、实验内容及步骤 1．常用集成门电路逻辑功能的测试 在数字实验板上找到双列直插式集成芯片74LS00和74LS86。按图进行连线。测试各电路的逻辑功能，并将输出结果记入表中。 门电路测试结果 2．测试与或非门74S64的逻辑功能 在实验板上找到芯片74S64，实现Y AB CD ＝＋的逻辑功能。 Y Y &
3．用与非门组成其他逻辑门电路 （1）用与非门组成与门电路 按图接线，按表测试电路的逻辑功能。根据测得的真值表，写出输出Ｙ的逻辑表达式。 真值表 逻辑表达式： （2）用与非门组成异或门电路 按图接线，将测量结果记入表中，并写出输出Y 的逻辑表达式。 真值表 逻辑表达式： 真值表 4．三态门测试 （1）三态门逻辑功能测试 三态门选用 74LS125将测试结果记入表中。 （2）按图接线。将测试结果记录表中。 真值表
4–46
附件2： 广州大学学生实验报告 开课学院及实验室：年月日 年级、专 姓名学号 学院机电学院 业、班 实验课程名称数字电子技术实验成绩 指导 实验项目名称TTL集成逻辑门的逻辑功能与参数测试 教师 一、实验目的 二、实验原理 三、使用仪器、材料 四、实验步骤 五、实验过程原始记录(数据、图表、计算等) 六、实验结果及分析 一、实验目的 1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2、掌握TTL器件的使用规则 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理 TTL与非门的主要参数 (1)低电平输出电源电流ICCL和高电平输出电源电流ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图5－2－2(a)、(b)所示。 [注意]：TTL电路对电源电压要求较严，电源电压VCC只允许在＋5V±10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 (a) (b) (c) (d) 图5－2－2 TTL与非门静态参数测试电路图 (2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。 IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。 IiL与IiH的测试电路如图5－2－2(c)、(d)所示。 (3)扇出系数NO
实验2 组合逻辑电路（半加器全加器及逻辑运算） 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais或XK实验仪一台 一台 2.万用表3片三输入端四与非门器件：3. 74LS00 1片三输入端四与或门74LS86 1 片四输入端双与或门74LS55 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 1.组合逻辑电路功能测试。 图2－1 ⑴用2片74LS00组成图2－1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。 ⑵图中A、B、C接电平开关，Y1、Y2接发光管显示。
⑶按表2－1要求，改变A、B、C的状态填表并写出Y1、Y2逻辑表达式。 ⑷将运算结果与实验比较。． 表2－1 实验过程及实验图：(5) ）连线图：1
2）实验图： (6)实验总结： 用两片74ls00芯片可实现如图电路功能 2.测试用异或门（74LS86）和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器 可用一个集成异或门和二个与非门组成如图2－2。
图2－2 ⑴在实验仪上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。 ⑵按表2－2要求改变A、B状态，填表。 表2－2 （3）实验过程及实验图： 1）管脚图：
）实验图2
）实验总结：（474LS86）和与非门可组成半加器用异或门（ 3.测试全加器的逻辑功能。 ⑴写出图2－3电路的逻辑表达式。 ⑵根据逻辑表达式列真值表。 ⑶根据真值表画逻辑函数SiCi的卡诺图。
数字电路与逻辑设计综合实验 实验报告 课题名称：数字钟 班级：08211102班 学号：070062 班内序号：33 姓名：何慧芳
一．设计课题的任务要求 1.实验目的 1．熟练掌握VHDL 语言和QuartusII 软件的使用； 2．理解状态机的工作原理和设计方法； 3．掌握利用EDA 工具进行自顶向下的电子系统设计方法； 2.实验任务 A．基本任务：设计制作一个能显示时、分、秒的时钟 1. 可手动校对时间，能分别进行时和分的校正； 2. 12 小时（有上、下午显示）、24 小时计时制可选； B．提高要求： 1. 整点报时功能； 2. 闹铃功能，当计时到预定时间时，蜂鸣器发出闹铃信号，闹铃时间为5 秒，可 提前终止闹铃； 3. 自拟其它功能。 3.实验器材 1．计算机； 2．示波器； 3．直流稳压电源； 4．万用表； 5．EDA 开发板及相应元器件。 二．系统设计（设计思路、总体框图、分块设计） 1.设计思路 数字钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23 时59 分59 秒；或者计时周期为12 小时并配有上下午指示，显示满刻度为12 时59 分59 秒；另外还应有校时功能和报时功能。 电路由晶体振荡器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。其中，时钟计数器、译码驱动电路及时间调整电路由CPLD 设计完成，晶体振荡器负责给CPLD 提供所需的高频时钟脉冲信号。
1、晶体振荡器 晶体振荡器的作用是产生时间标准信号。数字钟的精度，主要取决于时间标准信号的频率及其稳定度。因此，一般采用石英晶体振荡器经过分频得到这一信号。也可采用由门电路或555 定时器构成的多谐振荡器作为时间标准信号源。 2、计数器 有了时间标准“秒”信号后，就可以根据60 秒为1 分、60 分为1 小时、24 小时为1 天的计数周期，分别组成两个六十进制（秒、分）、一个二十四进制（时）的计数器。将这些计数器适当地连接，就可以构成秒、分、时的计数，实现计时的功能。 3、译码和数码显示电路 译码和数码显示电路是将数字钟和计时状态直观清晰地反映出来，被人们的视觉器官所接受。显示器件选用LED 七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。 4、校时电路 实际的数字钟表电路由于秒信号的精确性不可能做到完全（绝对）准确无误，加之电路中其它原因，数字钟总会产生走时误差的现象。因此，电路中就应该有校准时间功能的电路。 2.模块划分 采用自顶向下的设计方法，通过对数字钟实现功能的分析，决定将各个功能由一个个模块实现，核心模块就是秒计时器、分计时器和小时计时器。其他的功能主要围绕在计时器的周边添加，这样系统设计简单明了，并且功能容易扩展。 将模块分为： 分频模块：div50m，div500 计时模块：second，minute，hour 整点报时和闹铃模块：speaker，alarm，beep 译码和数码显示：seltime，display 3.总体框图 (1).设计的时钟的系统结构图（对外接口图）
电子技术实验 数字部分
实验一组合逻辑电路分析实验内容一： VCC 5V J1 Key = A J2 Key = B J3 Key = C J4 Key = D U1A 74LS00D U1B 74LS00D U1C 74LS00D 1 2 3 4 5 6 X1 2.5 V 7 VCC 将上图的逻辑关系记录在表1中 A B C D Y 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1
实验内容二： 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开。否则，报警信号为“1”，接通警铃。分析密码ABCD 是什么？ X12.5 V X22.5 V VCC 5V U1A 74LS00D U1B 74LS00D U1C 74LS00D U1D 74LS00D U2A 74LS00D U2B 74LS00D U2C 74LS00D U3A 74LS20D 34 6 VCC 5 7 8 9 10111 212 A B C D ABCD=1001
实验二 组合逻辑实验（一）半加器和全加器 一．实验目的 1.熟悉门电路设计组合逻辑电路的原理和方法步骤 二．预习内容 1. 复习用门电路设计组合逻辑电路的原理和方法步骤 2. 复习二进制数的运算 3. 利用下列元器件完成： ① 完成用异或门、与或非门、与非门设计全加器的逻辑图。 ② 完成用异或门设计三变量判奇电路的原理图 三．实验内容 1. 用异或门、与或非门、与非门组成全加器 U1A 74LS86D U1B 74LS86D U2A 74LS51D 8 1121391011 U3A 74LS00D 4 VDD 5V J1 Key = Space J2Key = Space J3 Key = Space 35 VDD X1 2.5 V X2 2.5 V 6 7 1 8 实验结果填入下表中： 被加数A i 0 1 0 1 0 1 0 1 加数B i 0 0 1 1 0 0 1 1 前级进位C i-1 0 0 0 0 1 1 1 1 和S i 0 1 1 0 1 0 0 1 新进位C i 0 1 1 1 1
广州大学有源滤波器实验报告 (2)高通滤波器 广州大学学生实验报告 开课学院及实验室: 2013年 12月 06日 年级、专学院姓名学号业、班 实验课程名称成绩电子技术实验仿真与实践 指导实验项目名称有源滤波器老师 由低通电路中的R和C位置互换，即可得到二阶有源高通滤波器。一、实验 目的 (3)带通滤波器 该滤波器的作用是只允许在某一个通频带范围内的信号通过，而比通频带下限 频率1、熟悉二阶有源低通、高通、带通和带阻4种滤波器的电路原理与实验原 理。 低和比上限频率高的信号均加以衰减或抑制。 2、了解4种滤波器滤波频带为 非通频带的概念和测量方法。 3了解电路电阻值和电容值对4种滤波器滤波频带性能参数的影响。通带增益: 二、实验原理
(1)低通滤波器中心频率: 通带宽度: 品质因数 (4)带阻滤波器 由两节RC滤波器电路和同相比例放大电路组成，其特点是输入阻抗高，输出阻抗低。 同相放大电路的电压增益即低通滤波器的电压增益 截止频率 fp=037fo 其中这种电路的性能和带通滤波器相反，即在规定的频带内，信号不能通过(或受到很大衰 减或抑制)，而在其余频率范围，信号则能顺利通过。在双T网络后加一级同相比例运算
电路就构成了基本的二阶有源BEF。 通带增益品质因数，它的大小影响低通滤波器在截止频率处幅频特性的形状。 V 中心频率 电压 幅值比带阻宽度 B,2(2,Aup)f0 表2 -45 品质因数 真实W/w0.02 0.05 0.1 0.2 0.5 1 2 5 10 20 50 电路o/Hz 实验 Uo/ V 三、实验设备电压 幅值集成运放器以及电阻、电容若干。 比模拟电路实验箱 表2-46 函数信号发生器 真实W/w0.02 0.05 0.1 0.2 0.5 1 2 5 10 20 50 交流毫伏表电路o/Hz 双踪示波器实验 Uo/ V 四、实验内容 电压
光电效应实验报告
广州大学学生实验报告 院（系）名称班 别姓名 专业名称学号 实验课程名称 实验项目名称 实验时间实验地点 实验成绩指导老师签名 内容包含：实验目的、实验使用仪器与材料、实验步骤、实验数据整理与归纳（数据、图表、计算等）、实验结果与分析、实验心得 【实验目的】 1.通过实验加深对光的量子性的认识； 2.用最高频滤波片，测量光电管的伏安特性曲线； 3.通过光电管的弱电流特性，测出不同频率下的遏止电压（三种方法任选其一），求出普朗克常量； 【实验使用仪器与材料】 高压汞灯、干涉滤光片、光阑，光电效应实验仪 【实验步骤】 1.测试前准备 仔细阅读光电效应实验指导及操作说明书。 将实验仪及汞灯电源接通（汞灯及光电管暗箱遮光盖盖上），预热20分钟。 调整光电管与汞灯距离为约40cm并保持不变。 用专用连接线将光电管暗箱电压输入端与实验仪电压输出端（后面板上）连接起来（红—红，蓝—蓝）。 2.测光电管伏安特性曲线 将“电流量程”选择开关置于所选档位（-2V-30V）（测伏安特性时处于10-10A档），进行测试前调零。光电效应实验仪在开机或改变电流量程后，都会自动进入调零状态。
调零时应将高低杠暗箱电流输出端K与实验仪微电流输入端断开，旋转“调零”旋钮使电流指示为000.0。调节好后，用专用电缆将电流输入连接起来，系统进入测试状态。将“伏安特性测试/遏止电压测试”状态键切换到伏安特性测试档位。 将直径4mm的光阑及0.365nm滤色片装在光电管暗箱光输入口上．测伏安特性曲线时，电压调节的范围为-2～30V，步长自定。 记录所测UAK及I的数据，在坐标纸上作出上述给定波长的伏安特性曲线。 3.测量遏止电压，求得朗克常量h 测量遏止电压时，“电流量程”开关应处于10-12A档．将直径4mm的光阑及365.0nm 的滤色片装在光电管暗箱光输入口上，打开汞灯遮光盖。此时电压表显示UAK的值，单位为伏；电流表显示与UAK对应的电流值I，单位为所选择的“电流量程”。 零电流法：在测量各谱线的遏止电压0U时，可采用零电流法，即直接将各谱线照射下测得的电流为零时对应的电压UAK的绝对值作为遏止电压0U。此法的前提是阳极反向电流、暗电流和本底电流都很小，用零电流法测得的遏止电压与真实值相差较小。且各谱线的遏止电压都相差ΔU对0U～v曲线的斜率无大的影响，因此对h的测量不会产生大的影响。从低（-2 V）到高调节电压（绝对值减小），观察电流值的变化，寻找电流为零时对应的U，以其绝对值作为该波长对应的U的值。 【实验数据整理与归纳（数据、图表、计算等）】 表1-1：不同频率下的遏止电压表 λ（nm）365 404.7 435.8 546.1 577 v（10^14）8.219 7.413 6.884 5.493 5.199 |Ua|(v) 1.727 1.357 1.129 0.544 0.418 表1-2：λ=365（nm）时不同电压下对应的电流值 U/(v) -1.927 -1.827 -1.727 -1.627 -1.527 -1.427 -1.327 I/(10^-11)A -0.4 -0.2 0 0.9 3.9 8.2 14 U/(v) -1.227 -1.127 -1.027 -0.927 -0.827 -0.727 -0.718 I/(10^-11)A 24.2 38.1 52 66 80 97.2 100
数字电路实验报告 专业班级姓名学号 实验时间：实验地点：电工电子实验中心指导教师： 实验一组合逻辑电路设计（一） 一、实验目的 1、熟悉实验室数字电路实验箱的使用方法。 2、熟悉门电路逻辑功能的测试方法。 3、熟悉常用SSI集成电路芯片的应用。 4、熟悉基于SSI的组合电路设计方法。 二、实验仪器和器材 数字逻辑电路实验实验箱一个；74LS00一块；74LS283一块；导线若干。 三、实验内容 1、在逻辑功能上测试74LS00集成电路的完好性。 2、用1片74LS00实现一个裁判表决电路。设裁判为A、B和C,其中A为主裁判，B、C为 副裁判。裁判用“0”表示否决，用“1”表示合格。仅当主裁判和一名或一名以上副裁判都认为运动员的动作合格时，输出L为“1”，指示灯亮，否则输出L为“0”，灯不亮。 3、用四位全加器74LS283设计一个代码转换电路，将四位BCD8421码转换成余3码（提 示：四位BCD8421码转换成余3码就是每一位的BCD8421码+0011）。 四、实验方法与实验结果 1.验证TTL集成电路的逻辑功能 （1）74LS00功能测试 74LS00是TTL门电路，其外部引脚如图一所示。内含四个2输入的与非门，其中A、B 是输入端，Y是输出端。将因脚PIN14接电源VCC=5V，PIN7接地，将A、B通过实验箱的开关分别接逻辑“1”（高电平）和逻辑“0”（低电平），输出Y接实验箱指示灯L，实验结果如表1所示。
图一：74LS00引脚图 表1：74LS00功能测试表 （2）74LS283的功能测试 74LS283是TTL门电路，其外部引脚如图二所示。是一个四位二进制超前进位全加器，其中A、B分别是被加数和加数（两组4位二进制）的数据输入端，C0是低位器件向本器件最低位进位的进位输入端，Σ是和数输出端，C4是本器件最高位器件向高位器件进位的进位输出端。将因脚PIN16接电源VCC=5V，PIN8接地，将A、B、C0通过实验箱的开关分别接逻辑“1”（高电平）和逻辑“0”（低电平），输出Σ、C4接实验箱指示灯L，实验结果如表2所示。 图二：74LS283引脚图 表2：74LS283功能测试表