TTL电平、CMOS电平、OC门、OD门基础知识一．TTL
TTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。1.输出高电平Uoh和输出低电平Uol
Uoh≥2.4V,Uol≤0.4V
2.输入高电平和输入低电平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS 电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平Uol
Uoh≈VCC，Uol≈GND
2.输入高电平Uoh和输入低电平Uol
Uih≥0.7VCC,Uil≤0.2VCC（VCC为电源电压，GND为地）从上面可以看出:
在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电
平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。如果出现不同电压电源的情况，也可以通过上面的方法进行判断。
如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况，如3.3V单片机去驱动74HC,这种情况有以下几种方法解决，最简单的就是直接将74HC换成74HCT（74系列的输入输出在下面有介绍）的芯片，因为3.3V CMOS可以直接驱动5V的TTL电路；或者加电压转换芯片；还有就是把单片机的I/O口设为开漏，然后加上拉电阻到5V，这种情况下得根据实际情况调整电阻的大小，以保证信号的上升沿时间。
三．74系列简介
74系列可以说是我们平时接触的最多的芯片，74系列中分为很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT 这三种，这三种系列在电平方面的区别如下：
输入电平输出电平
74LS TTL电平TTL电平
74HC COMS电平COMS电平
74HCT TTL电平COMS电平
TTL和CMOS电平的比较
1、TTL电平(什么是TTL电平)：
输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平
是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2、CMOS电平：
1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。
3、电平转换电路：
因为TTL和COMS的高低电平的值不一样（ttl5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
4、OC门：
即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5、TTL和COMS电路比较：
1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS 电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：
COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。3）在VDD和外电源之间加限流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
6、COMS电路的使用注意事项
1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超过1mA，就有可能烧坏COMS。
7、TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一
个无穷大的电阻。
2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。
8、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三极管截止的时候，它的基极电流约等于0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。而这个就是漏电流。开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
9、什么叫做图腾柱，它与开漏电路有什么区别？（开关电源的piont）TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA
画外音
CMOS器件不用的输入端必须连到高电平或低电平,这是因为CMOS是高输入阻抗器件,理想状态是没有输入电流的.如果不用的输入引脚悬空,很容易感应到干扰信号,影响芯片的逻辑运行,甚至静电积累永久性的击穿这个输入端,造成芯片失效.
另外,只有4000系列的CMOS器件可以工作在15伏电源下, 74HC,74HCT等都只能工作在5伏电源下,现在已经有工作在3伏和2.5伏电源下的CMOS逻辑电路芯片了.
CMOS电平和TTL电平:
CMOS逻辑电平范围比较大，范围在3～15V，比如4000系列当5V 供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电平，输入在1.5V以下为低电平。
而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V 供电，输出在2.7V以上为高电平，输出在0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与TTL电路就有一个电平转换的问题，使两者电平域值能匹配。
有关逻辑电平的一些概念：
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入
低电平，当输入电平低于Vil时，则认为输入电平为低电平。
输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平>Vih，输入低电平 对于一般的逻辑电平，以上参数的关系如下： Voh>Vih>Vt>Vil>Vol Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 Iih：逻辑门输入为高电平时的电流（为灌电流）。 Iil：逻辑门输入为低电平时的电流（为拉电流）。 门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应 满足下面条件： （1）：RL<（VCC－Voh）/（n*Ioh＋m*Iih） （2）：RL>（VCC－Vol）/（Iol＋m*Iil） 其中n：线与的开路门数；m：被驱动的输入端数。 10：常用的逻辑电平（the piont） 逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。 其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 低电压的逻辑电平还有2.5V和1.8V两种。 ECL/PECL和LVDS是差分输入输出。 RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。 OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector （Open Drain）。 为什么引入OC门？ 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条 导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。 OC门主要用于3个方面： 实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST门）来实现。用OC门实现线与，应同时在输出端口应加一个上拉电阻。 三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。 什么是OC、OD？ 集电极开路门(集电极开路OC或漏极开路OD) Open-Drain是漏极开路输出的意思，相当于集电极开路(Open-Collector)输出，即TTL中的集电极开路（OC）输出。一般用于线或、线与，也有的用于电流驱动。 Open-Drain是对MOS管而言，Open-Collector是对双极型管而言，在用法上没啥区别。 开漏形式的电路有以下几个特点： a.利用外部电路的驱动能力，减少IC内部的驱动。或驱动比芯片电源电压高的负载. b.可以将多个开漏输出的Pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是I2C，SMBus 等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。 c.可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供TTL/CMOS电平输出等。 d.开漏Pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。 正常的CMOS输出级是上、下两个管子，把上面的管子去掉就是OPEN-DRAIN了。这种输出的主要目的有两个：电平转换和线与。由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。 线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为OPEN-DRAIN上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的CMOS输出级，如果出现一个输出为高另外一个为低时，等于电源短路。） OPEN-DRAIN提供了灵活的输出方式，但是也有其弱点，就是带来 上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。 常见TTL电平转换电路 ------设计参考 1.二、三级管组成的TTL/CMOS电平转换电路，优点是价格非常低，缺点是要求使用在 信号频率较低的条件下。 建议上拉电阻为10K时，可使用在信号频率为几百Khz以下的环境中，曾经在960Khz 的串口通信中做过测试。上拉电阻越小，速率越高，但是电路的功耗也越高，在低功耗要求高的电路中需要慎重考虑。在选择二、三极管时，尽量选用结电容小，开关速率高的。 A ) 图1所示电路，仅能使用在输入信号电平大于输出信号电平的转换上，例如3.3V转2.8V。二极管选用高速肖特基二极管，并且V F尽量小，例如RB521S。 图1 B ) 图2电路，仅能使用在输入信号电平大于输出信号电平的转换上，例如3.3V转2.8V，否则PNP管可能关不断。如果对输出低电平电压幅度有较严格的要求，PNP管则选用饱和压降小些的管子。PNP管也不如NPN的通用。VCC_OUT是输出信号的电源电压。 图2 C ) 图3是NPN管组成的转换电路，对输入和输出电平的谁高谁低没有要求，适用性很好。其中VCC_IN是输入信号的电源电压，VCC_OUT是输出信号的电源电压。转换后输出的低电平VOL=Vin_Lmax+Vsat，Vin_Lmax为输入信号低电平的最高幅值，Vsat为NPN管的饱和压降，如果对输出低电平电压幅度有较严格的要求，NPN管则选用饱和压降小些的管子，以满足一般电路中VOL<0.8V的要求。 图3 2.OC/OD输出的反相器组成的电平转换电路。 图4，由2级反相器组成，反相器必须是OC/OD输出的。反相器的电源与输入信号的电平相同或者相匹配，最后的输出电平由上拉电阻上拉到输出信号的目标电平上。上拉电阻的取值直接影响功耗和可适用的信号频率。 图4 详解电平种类与电平转换 1. 常用的电平转换方案 (1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压(3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作3.3V→5V电平转换。 ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表 示 TTL 兼容)。 (4) 超限输入降压法(5V→3.3V,3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采 用 3.3V 供电，就可以实现5V→3.3V电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 5V-3.3V电平转换方法 在实际电路设计中，一个电路中会有不同的电平信号。 方案一：使用光耦进行电平转换 首先要根据要处理的信号的频率来选择合适的光耦。高频(20K~1MHz)可以用高速带放大整形的光藕，如6N137/TLP113/TLP2630/4N25等。如果是20KHz以下可用TLP521。然后搭建转换电路。如将3.3V信号转换为5V信号。电路如下图： CP是3.3V的高速信号，通过高速光耦6N137转换成5V信号。如果CP接入的是5V 的信号VCC=3.3V，则该电路是将5V信号转换成3.3V信号。优点：电路搭建简单，可以调制出良好的波形，另外光耦还有隔离作用。缺点：对输入信号的频率有一定的限制。 方案二：使用三极管搭建转换电路 三极管的开关频率很高，一般都是几百兆赫兹，但是与方案一相比，电路搭建相对麻烦，而且输出的波形也没有方案一的好。 电路如下图： 其中C1为加速电容，R1为基极限流电阻，R2为集电极上拉电阻，R3将输入端下拉到地，保证在没有输入的情况下，输出端能稳定输出高电平。同时在三极管截止时给基区过量的电荷提供泄放回路缩短三极管的退饱和时间。 优点：开关频率高，在不要求隔离，考虑性价比的情况下，此电路是很好的选择。 缺点：输出波形不是很良好。 方案三：电阻分压 这里分析TTL电平和COMS电平的转换。首先看一下TTL电平和CMOS电平的区别。 TTL电平：输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2。最小输入高电平>=2.0V,输入低电平<=0.8,噪声容限是0.4V。 CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且有很宽的噪声容限。 下面的电路是将5V的TTL电平转换成3V的TTL电平 TTL/CMOS INPUTS 端.这个端口是的作用是输入TLL或CMOS信号的...一般为0-5V... 低电平为零,高电平为VCC. TTL/CMOS OUTPUTS端,这个端口的作用是输出TLL或CMOS信号...输出电压一般为0-5V...低电平为零..高电平为VCC. RS232 OUTPUTS 这端口是把TTL或CMOS的信号转为RS232的信号输出...输出为正负12V...到电脑.... RS232 INPUTS 这个端口是接收到电脑发出的正负12伏...由232输出转为TTL或CMOS信号...这个信号也为正负12V... MAX232内部有二组232转换电路... 使用的时候...一般是11------ 14 13----12为一组. 10-----7 8----9为一组... 51单片机要与PC机进行串口通信，通常使用MAX232芯片来作电平转换。下面把MAX232与51单片机的接口电路贴出来供大家参考。（此电路图已经过实际验证） MAX232芯片可以完成TTL与EIA双向电平转换，MAX232提供两路串口电平转换，现在只用一路串口，所以另一路悬空不使用，MAX232与51单片机接口电路如下图所示。（单击图片可放大） 图中DB9为串口的插头(母接头)，插座共有9个引线. MAX232的12脚接单片机的P3.0(RXD) MAX232的12脚接单片机的P3.1(TXD) MAX232还带有4个电容，都是容量都是104，为了减少电路板体积，可以用无极电容代替极性电容。 VCC 是5V DC 提示：串口插座有公母两种类型其中 公的串口插座是带有插针的(有针) 母的串口插座是不带有插针的(有洞) 如下图所示 由以上分析可知，DB9为母接头，而电脑PC的串口接头一般是分接头。 所以此电路与PC相连时，所用的串口线应该是一公一母的串口线。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑"1"，0V等价于逻辑"0"，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL 电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响；另外对于并行数据传输，电缆以及连接器的费用比起串行通信方式来也要高一些。 RS232TO TTL 通讯模块 实现RS232到TTL数据转换。芯片采用MAX3232适用电压3V-5.5V,具有ESD保护功能、支持流控制、零延时自动收发转换和波特率自适应特点，即插即用，稳定可靠。 主要资源： 一、DB9母头RS232接口带流控功能可直接接电脑 二、2.54排针RS232接口带流控功能可替代DB9接头 三、3个指示灯分别是电源指示灯、数据收指示灯、数据发指示灯 四、2.54排针TTL接口带流控功能可直接接TTL设备 淘宝网站 https://https://www.doczj.com/doc/e55768372.html,/?spm=2013.1.1000126.d21.lOnOC1 以MCU单片机TTL到PC台式机RS232数据通信为例 1、PC台式机接DB9接口 2、MCU通过杜邦线接排针P1接口 P1接口说明 1GND接GND信号流向：GND 2VCC接3V-5V信号流向：VCC<--MCU_5V/MCU_3.3V 3RX接MCU_TX信号流向：PC_RX<--MAX3232<--RX 4TX接MCU_RX信号流向：PC_TX-->MAX3232-->TX 5CTS接MCU_RTS信号流向：PC_CTS<--MAX3232<--MCU_RTS 6RTS接MCU_CTS信号流向：PC_RTS-->MAX3232-->MCU_CTS 产品附件 1、RS232-TTL小板一个 2、杜邦线十根十种颜色 3、防静电自封袋一个 4、原理图 淘宝 https://https://www.doczj.com/doc/e55768372.html,/?spm=2013.1.1000126.d21.lOnOC1产品图片 5V到3V3的电平转换-串口通信 一、电平转换电路 下面来分析一下电路的设计思路： https://www.doczj.com/doc/e55768372.html,/BLOG_ARTICLE_244240.HTM 首先声明一下：这个电路是从3V3的角度考虑的！ 1、接收通道 我们首先来明确一下数据流向（其实就是电平驱动方向），接收通道是由5V方驱动的（Source），3V3方只是取电平（Sink），因此TXD5V作为此通道的输入方，RXD3V3作为通道的输出方。 我们知道，三极管（开关型）集电极输出驱动能力不错，我们就设计为集电极输出；但是，只有一个三极管是不行的，因为集电极输出的时候，基极电平和集电极逻辑是相反的；那么，加一个反相器？没必要，那是另外一种电平转换的方法了，我们只需要再使用一个三极管，基极接前级输出就可以了。这样，逻辑转换就完成了，当输入低电平时，Q1截止，集电极输出高电平，Q2导通，集电极输出低电平。同理，高电平分析是一样的。 逻辑转换完成了，那么就是电平的问题了。这很好解决，输入方为5V逻辑，那么就给它一个VCC5，3V3逻辑高电平需要一个3V3，那么就给一个VCC3V3；OK！ 2、发送通道 分析完接收通道，发送通道的原理其实也是一样的，就不详细介绍了。 3、结论 其实如果稍微熟悉电子电路知识的人看来，这个电路实在太简单，正因为如此，我才要强调，基础很重要！否则，一个系统的设计会在这些小地方卡住。 二、电平问题： 单片机手册————电气特性 常用逻辑电平：12V，5V，3.3V； 1.TTL电平： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。 CMOS电平转换电路详解 COMS集成电路是互补对称金属氧化物半导体（Compiementary symmetry metal oxide semicoductor）集成电路的英文缩写，电路的许多基本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管按照互补对称形式连接的，静态功耗很小。 COMS电路的供电电压VDD范围比较广在+5~+15V均能正常工作，电压波动允许10，当输出电压高于VDD-0.5V时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0。CMOS电路输出高电平约为0.9Vcc，而输出低电平约为0.1Vcc.当输入电压高于VDD-1.5V时为逻辑1，输入电压低于VSS+1.5V（VSS为数字地）为逻辑0。 TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑1，0V 等价于逻辑0，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 标准TTL输入高电平最小2V，输出高电平最小2.4V，典型值3.4V，输入低电平最大0.8V，输出低电平最大0.4V，典型值0.2V（输入H》2V，输入L《0.8V;输出H 》2.4V（3.4V），输出L《0.4V（0.2V）。 CMOS电平是数字信号还是模拟信号？CMOS电平是数字信号，COMS电路的供电电压VDD范围比较广在+5--+15V均能正常工作，电压波动允许10，当输出电压高于VDD-0.5V 时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，一般数字信号才是0和1 。 cmos电平转换电路1、TTL电路和CMOS电路的逻辑电平 VOH：逻辑电平1 的输出电压 VOL：逻辑电平0 的输出电压 VIH ：逻辑电平1 的输入电压 VIH ：逻辑电平0 的输入电压 TTL电路临界值： 3.3V转5V的双向电平转换电路 说说所有的电平转换方法，你自己参考～ (1) 晶体管+上拉电阻法 就是一个双极型三极管或MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟1) 类似。适用于器件输出刚好为OC/OD 的场合。 (3) 74xHCT系列芯片升压(3.3V→5V) 凡是输入与5V TTL 电平兼容的5V CMOS 器件都可以用作3.3V→5V 电平转换。 ——这是由于3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而CMOS 的输出电平总是接近电源电平的。 廉价的选择如74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列(那个字母 T 就表示TTL 兼容)。 (4) 超限输入降压法(5V→3.3V, 3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制(改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其datasheets 明确注明"输入电压范围为0~5.5V"，如果采用3.3V 供电，就可以实现5V→3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的(俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如74HC 系列为20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种5V 逻辑器件，其输入是3.3V 电平，只要在选择器件时选择输入为TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 (9) 比较器法 算是凑数，有人提出用这个而已，还有什么运放法就太恶搞了。 那位说的可以～但我分析你也不是非要芯片不可吧？尽量节约成本啊～ 3.3V转5V 电平转换方法参考 电平转换 3.1 应用举例－应用SN74LVC2G07实行电平转换 图6显示了SN74LVC2G07一个Buffer作1.8V到5V的转换，另一Buffer 作3.3V到1.8V的转换。 器件的电源电压为1.8V。它可以保证器件将输入最低的VIH识别为有效的高电平。输出上拉电阻的最小值取决于器件开漏脚的最大灌电流能力（maximum current-sinking capability Iol max）。而最大灌电流能力是受限于输出信号的最大允许的上升时间的。 Rpu(min)＝（Vpu-Vol）/ Iol(max) 对于图6中的SN74LVC2G07，假设Vpu1=5V±0.5V，Vpu2=1.8V±0.15V，而且电阻的精度为5% Rpu1(min)＝((5.5V-0.45V)/4mA)×(1/0.95)=1.33kΩ 最接近的标称值为1.5kΩ。 Rpu2(min)＝（（1.8V-0.45V）/4mA）×（1/0.95）＝394.73Ω 最接近的标称值为430Ω。 图7显示了在不同上拉电阻值的情况下具有10pF容性负载情况下的输出波形。当上拉电阻值增大后，输出信号的上升时间也增加了。 3.2 不要在CMOS 驱动的输出端加上拉电阻 在电平转换时，系统设计者不能在CMOS器件的输出端加上拉电阻。这种作法有很多弊端，应该避免使用。一个问题是在输出为低时增加了功耗。当CMOS 驱动输出为高是也会产生另一个危害。高电平的电源会通过上拉电阻对低电平电源灌电流。此时，下部的N沟道晶体管是关闭的，上部的P沟道晶体管是导通的。电流灌入低电平的电源会产生无法预料的后果。 4 FET开关 TI的CB3T,CBT,CBTD和TVC系列的总线开关可以用作Level-shifter。FET开关非常适用于不需要电流驱动并有很短传播时延的电平转换应用。 FET开关的好处： ●很短的传播时延 ●TVC器件（或者将CBT 器件配置为TVC）不用方向控制就可以实现双向电平转换 TI的CB3T系列器件可以用于5V到3.3V转换。图9显示了CB3T器件用作双向电平转换的一些应用。 7.10 电平转换电路 在数字电路系统中，一般情况下，不同种类器件(如TTL、CMOS、HCMOS等)不能直接相连；电源电压不同的CMOS、HCMOS器件因输出电平不同也不能直接相连，这就涉及到电平转换问题。所幸的是目前单片机应用系统中的MCU、存储器、μP监控芯片、I/O扩展与接口电路芯片等多采用HCMOS工艺；另一方面74LS系列数字电路芯片已普遍被74HC系列芯片所取代。即数字电路系统中的门电路、触发器、驱动器尽可能采用74HC系列（或高速的74AHC系列）芯片、CD40系列或 CD45系列的CMOS器件(速度较HCMOS系列慢，但功耗比HC系列芯片低、电源电压范围宽。当电源电压大于5.5V时，CMOS数字逻辑器件就成了唯一可选的数字IC芯片)，尽量不用74LS系列芯片(速度与74HC系列相同，但电源范围限制为5.0V±5%、功耗大、价格甚至比74HC系列高)与74系列(在74系列中，只有输出级可承受高压的7406、7407 OC门电路芯片仍在使用)。 根据CMOS、HCMOS芯片输出高低电平特征、输入高低电平范围，在电源电压相同，且不大于5.5V情况下，这些芯片能直接相连。因此，在现代数字电子电路中只需解决不同电源电压CMOS、HCMOS器件之间的连接问题。 7.10.1 高压器件驱动低压器件接口电路 高压器件驱动低压器件(如5V驱动3V或9V驱动5V、3V)时，一般不能直接相连，应根据高压器件输出口结构(漏极开路的OD门、准双向或CMOS互补推挽输出)选择相应的接口电路。 对于OD输出引脚，可采用图7-42(a)所示电路，上拉电阻R一般取 10K～510K之间，具体数值与前级输出信号频率有关：输出信号频率高，如1MHz以上方波信号，R取小一些；输出信号频率低，R可取大一些，以减小输出低电平时上拉电阻R的功耗。 对于CMOS互补推挽输出、准双向(如MCS-51的P1、P2、P3口)输出，须在两者之间加隔离二极管，如图7-42(b)所示，其中电阻R选择与图(a)相同，二极管D可采用小功率开关二极管，如1N4148。前级输出高电平时,二极管D截止，后级输入高电平电压接近电源电压。当前级输出低电平时，二极管D导通，后级输入低电平电压=+(二极管导通压降)。显然<1.0V，当后级电路为HCMOS、CMOS器件时，只要输入级N沟 逻辑电平转换器 在新一代电子产品设计中，TTL或5V CMOS电平已不再占据逻辑电路统治地位。随着低电压逻辑的引入，系统内部常常出现输入/输出逻辑不协调的问题，从而提高了系统设计的复杂性。例如，当1.8V的数字电路与工作在3.3V的模拟电路进行通信时，需要首先解决两种电平转换问题，本文介绍了不同逻辑电平之间的转换方法。 1 逻辑电平转换的必要性 型号I/O通道数单向/双向 Rx/Tx V L范围Vcc范围独立使能速率 MAX3001 8 双向，8/8 1.2V～5.5V 1.65V～5.5V Yes 4Mbps MAX3370 1 双向，1/1 1.65V～ 5.5V 2.5V～5.5V No 2Mbps MAX3371 1 双向，1/1 1.65V～ 5.5V 2.5V～5.5V Yes 2Mbps MAX3372/3 2 双向，2/2 1.2～5.5V 1.65V～5.5V Yes 230kbps MAX3374 MAX3375 MAX3376 2 单向，2/0 单向，1/1 单向，0/2 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3377 MAX3378 4 双向，4/4 1.2～5.5V 1.65V～5.5V Yes 230kbps MAX3379 4 单向，4/0 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3390 4 单向，3/1 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3391 4 单向，2/2 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3392 4 单向，1/3 1.2～5.5V 1.65V～5.5V Yes 16Mbps MAX3393 4 单向，0/4 1.2～5.5V 1.65V～5.5V Yes 16Mbps 随着不同工作电压的数字IC的不断涌现，逻辑电平转换的必要性更加突出，电平转换方式也将随逻辑电压、数据总线的形式(例如4线SPI、32位并行数据总线等)以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V电平转换至3V电平)，但极少有逻辑电路芯片能够较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑)。另外，电平转换器虽然也可以用晶体管甚至电阻——二极管的组合来实现，但因受寄生电容的影响，这些方法大大限制了数据的传输速率。 1-Wire?双向电平转换器(1.8V至5V)参考设计 Stewart Merkel 摘要：设计人员要求1-Wire主机IO采用漏极开路架构，工作在1.8V。而多数1-Wire 从器件无法工作在1.8V。本应用笔记介绍了实现1.8V 1-Wire主机与5V 1-Wire从器件之间电平转换的参考设计(RD)。该参考设计用于驱动典型的1-Wire从器件，利用MAX3394E 电平转换器实现电平转换。 引言 FPGA、微处理器、DS2482-100和DS2480B是常见的1-Wire主机器件。1-Wire/iButton?从器件由Maxim生产，该系列器件的典型工作电压为2.8V至5.25V。过去，传统的1-Wire 主机和从器件均采用5V漏极开路逻辑。 现在，设计人员需要1-Wire主机IO提供1.8V的漏极开路逻辑。而大部分1-Wire从器件可以安全地工作在5V，它们中的绝大多数无法工作在1.8V。需要一个双向电平转换器克服这种限制。本参考设计(RD)采用Maxim?的MAX3394E双向电平转换器，用于解决这类应用中的问题。 电平转换器 MAX3394E双向电平转换器采用8引脚、3mm x 3mm TDFN封装。借助其内部摆率增强电路，可理想用于大电容负载驱动。1-Wire从器件电容负载通常大于500pF。MAX3394E的VCC I/O引脚具有±15kV HBM (人体模式)静电保护，为1-Wire主机提供保护。1-Wire总线通常用于连接外部世界，HBM保护是基本需求。推荐在上拉电阻(R3)、可选择的强上拉电路以及1-Wire从器件处使用DS9503P以增强ESD保护。 应用电路 图1所示电路利用MAX3394E实现1.8V至5V双向电平转换，系统采用漏极开路端口。 图1. 1-Wire双向电平(1.8V至5V)转换器电路原理图，注意，引脚I/O VL和I/O VCC 具有10kΩ内部上拉。 该参考设计的BOM (材料清单)如表1所示。 (19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201910115541.1 (22)申请日 2019.02.14 (71)申请人 上海艾为电子技术股份有限公司 地址 201199 上海市闵行区秀文路908弄2 号1201室 (72)发明人 董渊 王云松 黄建刚 程剑涛 孙洪军 (74)专利代理机构 北京集佳知识产权代理有限 公司 11227 代理人 王宝筠 (51)Int.Cl. H03K 19/0175(2006.01) (54)发明名称 一种双向电平转换电路和双向电平转换芯 片 (57)摘要 本发明提供了一种双向电平转换电路和双 向电平转换芯片，包括信号传输管、第一上拉管、 第二上拉管和上拉控制模块；第一上拉管的第一 端与第一电压端电连接、第二端与信号传输管的 第一端电连接，第二上拉管的第一端与第二电压 端电连接、第二端与信号传输管的第二端电连 接；上拉控制模块的第一信号输入端与信号传输 管的第一端电连接、第二信号输入端与信号传输 管的第二端电连接、输出端与第一上拉管和第二 上拉管的栅极电连接，用于在信号传输管的第一 端和第二端中任一端由第一电平翻转为第二电 平时，输出第一电平脉冲。本发明中两个上拉管 由一个上拉控制模块控制，从而不仅可以减少模 块数量和设计复杂度，而且可以减小芯片面积和 成本。权利要求书2页 说明书7页 附图3页CN 109687862 A 2019.04.26 C N 109687862 A 权 利 要 求 书1/2页CN 109687862 A 1.一种双向电平转换电路，其特征在于，包括信号传输管、第一上拉管、第二上拉管和上拉控制模块； 所述第一上拉管的第一端与第一电压端电连接，所述第一上拉管的第二端与所述信号传输管的第一端电连接，所述第二上拉管的第一端与第二电压端电连接，所述第二上拉管的第二端与所述信号传输管的第二端电连接； 所述上拉控制模块的第一信号输入端与所述信号传输管的第一端电连接，所述上拉控制模块的第二信号输入端与所述信号传输管的第二端电连接，所述上拉控制模块的输出端与所述第一上拉管和所述第二上拉管的栅极电连接； 所述上拉控制模块用于在所述信号传输管的第一端和第二端中任一端由第一电平翻转为第二电平时，输出第一电平脉冲，控制所述第一上拉管和所述第二上拉管导通，将所述第一端和第二端中另一端由第一电平拉为第二电平。 2.根据权利要求1所述的电路，其特征在于，所述上拉控制模块包括第一信号输入端、第二信号输入端、端口检测模块、双向检测触发模块和单脉冲产生模块； 所述端口检测模块与所述第一信号输入端和所述第二信号输入端电连接，用于在所述第一信号输入端和所述第二信号输入端都为第二电平时，输出第一电平，在所述第一信号输入端和所述第二信号输入端中至少一端为第一电平时，输出第二电平； 所述双向检测触发模块与所述第一信号输入端和所述第二信号输入端电连接，用于在所述第一信号输入端和所述第二信号输入端都为第一电平时，输出第二电平，在所述第一信号输入端和所述第二信号输入端中至少一端为第二电平时，输出第一电平； 所述单脉冲产生模块与所述端口检测模块和所述双向检测触发模块电连接，用于在所述端口检测模块输出第二电平、所述双向检测触发模块的输出由第二电平转换为第一电平时，输出第一电平脉冲，在其他时段输出第二电平。 3.根据权利要求2所述的电路，其特征在于，所述端口检测模块包括与非门和第一反相器至第四反相器； 所述第一反相器的输入端与所述第一信号输入端电连接，所述第二反相器的输入端与所述第一反相器的输出端电连接，所述第二反相器的输出端与所述与非门的一个输入端电连接； 所述第三反相器的输入端与所述第二信号输入端电连接，所述第四反相器的输入端与所述第三反相器的输出端电连接，所述第四反相器的输出端与所述与非门的另一个输入端电连接； 所述与非门的输出端与所述端口检测模块的输出端电连接。 4.根据权利要求3所述的电路，其特征在于，所述双向检测触发模块包括或门、第一晶体管至第五晶体管、第五反相器和第六反相器； 所述或门的一个输入端与所述第一信号输入端电连接，所述或门的另一个输入端与所述第二信号输入端电连接，所述或门的输出端与所述第一晶体管的栅极电连接； 所述第一晶体管的第一端与所述第二晶体管的第二端电连接，所述第二晶体管的第一端与电源端电连接，所述第一晶体管的第二端与第三晶体管的第二端电连接，所述第三晶体管的栅极与所述第一信号输入端电连接，所述第三晶体管的第一端与接地端电连接； 所述第一晶体管的第二端与第四晶体管的第二端电连接，所述第四晶体管的第二端通 2 常用的电平转换方案 1，TTL电平(什么是TTL电平)： 输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。 2，CMOS电平： 1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。 3，电平转换电路： 因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈 4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。 5，TTL和COMS电路比较： 1）TTL电路是电流控制器件，而coms电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50n s),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。3）COMS电路的锁定效应： COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。 防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。 2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。 3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。 4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。 6，COMS电路的使用注意事项 1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。3）当接长信号传输线时，在COMS电路端接匹配电阻。 4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。5）COMS的输入电流超过1mA，就有可能烧坏COMS。 7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）： 1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。 2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路就不用考虑这些了。 8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。 IIC的5V和3.3V电平转换的经典电路 在电平转换器的操作中要考虑下面的三种状态： 1 没有器件下拉总线线路。“低电压”部分的总线线路通过上拉电阻Rp上拉至3.3V。MOS-FET 管的门极和源极都是3.3V，所以它的VGS 低于阀值电压，MOS-FET 管不导通。这就允许“高电压”部分的总线线路通过它的上拉电阻Rp拉到5V。此时两部分的总线线路都是高电平，只是电压电平不同。 2 一个3.3V 器件下拉总线线路到低电平。MOS-FET 管的源极也变成低电平，而门极是3.3V。VGS上升高于阀值，MOS-FET 管开始导通。然后“高电压”部分的总线线路通过导通的MOS-FET管被3.3V 器件下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 3 一个5V 的器件下拉总线线路到低电平。MOS-FET 管的漏极基底二极管“低电压”部分被下拉直到VGS 超过阀值，MOS-FET 管开始导通。“低电压”部分的总线线路通过导通的MOS-FET 管被5V 的器件进一步下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 这三种状态显示了逻辑电平在总线系统的两个方向上传输，与驱动的部分无关。状态1 执行了电平转换功能。状态2 和3 按照I2C 总线规范的要求在两部分的总线线路之间实现“线与”的功能。 除了3.3V VDD1 和5V VDD2 的电源电压外，还可以是例如：2.5V VDD1 和12V VDD2。在正常操作中，VDD2必须等于或高于VDD1（在开关电源时允许VDD2 低于VDD1）。 MOS-N 场效应管双向电平转换电路-- 适用于低频信号电平转换的简单应用 如上图所示，是MOS-N 场效应管双向电平转换电路。 双向传输原理： 为了方便讲述，定义 3.3V 为 A 端，5.0V 为 B 端。 A端输出低电平时（0V），MOS管导通，B端输出是低电平（0V） A端输出高电平时（3.3V），MOS管截至，B端输出是高电平（5V） A端输出高阻时（OC），MOS管截至，B端输出是高电平（5V） B端输出低电平时（0V），MOS管内的二极管导通，从而使MOS管导通，A端输出是低电平（0V）B端输出高电平时（5V），MOS管截至，A端输出是高电平（3.3V） B端输出高阻时（OC），MOS管截至，A端输出是高电平（3.3V） 优点： 1、适用于低频信号电平转换，价格低廉。 2、导通后，压降比三极管小。 3、正反向双向导通，相当于机械开关。 4、电压型驱动，当然也需要一定的驱动电流，而且有的应用也许比三极管大。 一个IIC的5V和3.3V电平转换的经典电路分享 在电平转换器的操作中要考虑下面的三种状态： 1 没有器件下拉总线线路。“低电压”部分的总线线路通过上拉电阻Rp 上拉至3.3V。MOS-FET 管的门极和源极都是3.3V，所以它的VGS 低于阀值电压，MOS-FET 管不导通。这就允许“高电压”部分的总线线路通过它的上拉电阻Rp 拉到5V。此时两部分的总线线路都是高电平，只是电压电平不同。 2 一个3.3V 器件下拉总线线路到低电平。MOS-FET 管的源极也变成低电平，而门极是3.3V。VGS上升高于阀值，MOS-FET 管开始导通。然后“高电压”部分的总线线路通过导通的MOS-FET管被3.3V 器件下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 3 一个5V 的器件下拉总线线路到低电平。MOS-FET 管的漏极基底二极管“低电压”部分被下拉直到VGS 超过阀值，MOS-FET 管开始导通。“低电压”部分的总线线路通过导通的MOS-FET 管被5V 的器件进一步下拉到低电平。此时，两部分的总线线路都是低电平，而且电压电平相同。 这三种状态显示了逻辑电平在总线系统的两个方向上传输，与驱动的部分无关。状态1 执行了电平转换功能。状态2 和3 按照I2C 总线规范的要求在两部分的总线线路之间实现“线与”的功能。 除了3.3V VDD1 和5V VDD2 的电源电压外，还可以是例如：2.5V VDD1 和12V VDD2。在正常操作中，VDD2必须等于或高于VDD1（在开关电源时允许VDD2 低于VDD1）。 MOS-N 场效应管双向电平转换电路-- 适用于低频信号电平转换的简单应用 如上图所示，是MOS-N 场效应管双向电平转换电路。 双向传输原理： 为了方便讲述，定义 3.3V 为 A 端，5.0V 为 B 端。 A端输出低电平时（0V），MOS管导通，B端输出是低电平（0V） A端输出高电平时（3.3V），MOS管截至，B端输出是高电平（5V） A端输出高阻时（OC），MOS管截至，B端输出是高电平（5V） B端输出低电平时（0V），MOS管内的二极管导通，从而使MOS管导通，A端输出是低电平（0V）B端输出高电平时（5V），MOS管截至，A端输出是高电平（3.3V） B端输出高阻时（OC），MOS管截至，A端输出是高电平（3.3V） 优点： 1、适用于低频信号电平转换，价格低廉。 2、导通后，压降比三极管小。 3、正反向双向导通，相当于机械开关。 4、电压型驱动，当然也需要一定的驱动电流，而且有的应用也许比三极管大。 常用的电平转换方案 (1) 晶体管+上拉电阻法 就是一个双极型三极管或 MOSFET，C/D极接一个上拉电阻到正电源，输入电平很灵活，输出电平大致就是正电源电平。 (2) OC/OD 器件+上拉电阻法 跟 1) 类似。适用于器件输出刚好为 OC/OD 的场合。 (3) 74xHCT系列芯片升压 (3.3V→5V) 凡是输入与 5V TTL 电平兼容的 5V CMOS 器件都可以用作 3.3V→5V 电平转换。 ——这是由于 3.3V CMOS 的电平刚好和5V TTL电平兼容（巧合），而 CMOS 的输出电平总是接近电源电平的。 廉价的选择如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那个字母 T 就表 示 TTL 兼容)。 (4) 超限输入降压法 (5V→3.3V, 3.3V→1.8V, ...) 凡是允许输入电平超过电源的逻辑器件，都可以用作降低电平。 这里的"超限"是指超过电源，许多较古老的器件都不允许输入电压超过电源，但越来越多的新器件取消了这个限制 (改变了输入级保护电路)。 例如，74AHC/VHC 系列芯片，其 datasheets 明确注明"输入电压范围为0~5.5V"，如果采 用 3.3V 供电，就可以实现 5V→3.3V 电平转换。 (5) 专用电平转换芯片 最著名的就是 164245，不仅可以用作升压/降压，而且允许两边电源不同步。这是最通用的电平转换方案，但是也是很昂贵的 (俺前不久买还是￥45/片，虽是零售，也贵的吓人)，因此若非必要，最好用前两个方案。 (6) 电阻分压法 最简单的降低电平的方法。5V电平，经1.6k+3.3k电阻分压，就是3.3V。 (7) 限流电阻法 如果嫌上面的两个电阻太多，有时还可以只串联一个限流电阻。某些芯片虽然原则上不允许输入电平超过电源，但只要串联一个限流电阻，保证输入保护电流不超过极限(如 74HC 系列为 20mA)，仍然是安全的。 (8) 无为而无不为法 只要掌握了电平兼容的规律。某些场合，根本就不需要特别的转换。例如，电路中用到了某种 5V 逻辑器件，其输入是 3.3V 电平，只要在选择器件时选择输入为 TTL 兼容的，就不需要任何转换，这相当于隐含适用了方法3)。 (9) 比较器法 典型电平转换电路方案分析 英联半导体电平转换芯片产品线 低成本 UM2001 1Ch UM2002 2Ch UM3212 2Ch 通用型 (应用于Push-Pull/Open-Drain端口) UM3202 2Ch UM3204 4Ch 高速 (应用于Push-Pull端口 ) UM3301 1Ch UM3302 2Ch UM3304 4Ch UM3308 8Ch 2种外部端口形式 (a) push-pull推挽输出(b) open-drain开漏输出 电平转换方案1：分立MOSFET 工作原理分析： （1）两端均不被总线拉低时，VGS=0，管子截止分别被上拉至不同电平，实现高电平的双向传输； （2）An 端首先被总线拉低，VGS=VCCA ，管子导通，Bn 被拉低，实现An 到Bn 低电平传输； （3） Bn 端首先被总线拉低，通过寄生二极管，An 被瞬间拉低，VGS 变高，管子导通，An 最终被Bn 拉 低至相同的低电平，实现Bn 到An 低电平传输。 低电压端 高电压端 优点： ? 比较灵活，通道数量随意； ? 价格较低； 缺点： ? 速率低：一般推荐在几百KHz 频率以下使用； ? 可靠性一般：噪声容限差，延时较大，通道间一致性不好； ? 大部分MOSFET 无ESD 防护性能； ? PCB 占用面积较大； 高电压端信号隔离原理分析： ?若VCCB 断电，Q3Q4截止，Bn 信号被隔离开出来，An 端通讯不受影响； 电平转换方案2：分立MOSFET （隔离） 低电压端 高电压端 优点： ? 比较灵活，通道数量随意； ? 支持高电压端断电隔离； 缺点： ? 速率低：一般推荐在几百KHz 频率以下使用； ? 可靠性一般：噪声容限较差，延时较大，通道间一致性不好； ?大部分MOSFET 无ESD 防护性能； ? 元件数量多，BOM 成本、贴片成本较高； ? PCB 占用面积较大，布线复杂；常见TTL电平转换电路
详解电平种类与电平转换
电平转换方法
MAX232芯片可以完成TTL与EIA双向电平转换
MAX3232电平转换原理图
5V到3V3的电平转换-串口通信
CMOS电平转换电路详解
3.3V转5V的双向电平转换电路
电平转换电路
电平转换电路
逻辑电平转换器
1-Wire双向电平转换器(1.8V至5V)参考设计
【CN109687862A】一种双向电平转换电路和双向电平转换芯片【专利】
常用的电平转换方案
IIC的5V和3.3V电平转换的经典电路.3V电平转换的经典电路分享
一个IIC的5V和3.3V电平转换的经典电路分享
电平转换方法
典型电平转换电路方案分析
相关主题
文本预览