当前位置：文档之家› 电子类面试题

电子类面试题

1，TTL电平：

输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

2，CMOS电平：

1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。

3，电平转换电路：

因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。哈哈

4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。

5，TTL和COMS电路比较：

1）TTL电路是电流控制器件，而coms电路是电压控制器件。

2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。

3）COMS电路的锁定效应：

COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。

防御措施： 1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。

2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。

3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。

4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS 电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。

6，COMS电路的使用注意事项

1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。

2）输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。

3）当接长信号传输线时，在COMS电路端接匹配电阻。

4）当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为

R=V0/1mA.V0是外界电容上的电压。

5）COMS的输入电流超过1mA，就有可能烧坏COMS。

7，TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：

1）悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷

大的电阻。

2）在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电

平而不是低电平。因为由TTL门电路的输入端负载特性可知，只有在输入端

接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，

串联电阻再大的话输入端就一直呈现高电平。这个一定要注意。COMS门电路

就不用考虑这些了。

8，TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD

门，它的输出就叫做开漏输出。OC门在截止时有漏电流输出，那就是漏电流，

为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于0，

但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而

是约0。而这个就是漏电流。开漏输出：OC门的输出就是开漏输出；OD门的

输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所

以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。OD

门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需

要。

9，什么叫做图腾柱，它与开漏电路有什么区别？

TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做

OC门。因为TTL就是一个三级关，图腾柱也就是两个三级管推挽相连。所以

推挽就是图腾。一般图腾式输出，高电平400UA，低电平8MA

面试试题

面试题1

a) 什么是Setup 和Holdup时间？

建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器。

b) 什么是竞争与冒险现象？怎样判断？如何消除？

信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。

用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。

c) 请画出用D触发器实现2倍分频的逻辑电路？

就是把D触发器的输出端加非门接到D端。

d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

将几个OC门结构与非门输出并联，当每个OC门输出为高电平时，总输出才

为高，这种连接方式称为线与。

e) 什么是同步逻辑和异步逻辑？

整个设计中只有一个全局时钟成为同步逻辑。

多时钟系统逻辑设计成为异步逻辑。

f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、

控制接口、所存器/缓冲器）。

是不是结构图？

g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？

TTL,cmos，不能直连

LVDS:LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。 ECL：（EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典

型输入输出接口电路

CML: CML电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。

逻辑电平

逻辑电平简介

逻辑电平有：TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVDS、GTL、BTL、ETL、

GTLP；RS232、RS422、RS485等。

图1－1：常用逻辑系列器件

TTL：Transistor-Transistor Logic

CMOS：Complementary Metal Oxide Semicondutor

LVTTL：Low Voltage TTL

LVCMOS：Low Voltage CMOS

ECL：Emitter Coupled Logic，

PECL：Pseudo/Positive Emitter Coupled Logic

LVDS：Low Voltage Differential Signaling

GTL：Gunning Transceiver Logic

BTL： Backplane Transceiver Logic

ETL： enhanced transceiver logic

GTLP：Gunning Transceiver Logic Plus

TI的逻辑器件系列有：74、74HC、74AC、74LVC、74LVT等

S - Schottky Logic

LS - Low-Power Schottky Logic

CD4000 - CMOS Logic 4000

AS - Advanced Schottky Logic

74F - Fast Logic

ALS - Advanced Low-Power Schottky Logic

HC/HCT - High-Speed CMOS Logic

BCT - BiCMOS Technology

AC/ACT - Advanced CMOS Logic

FCT - Fast CMOS Technology

ABT - Advanced BiCMOS Technology

LVT - Low-Voltage BiCMOS Technology

LVC - Low Voltage CMOS Technology

LV - Low-Voltage

CBT - Crossbar Technology

ALVC - Advanced Low-Voltage CMOS Technology

AHC/AHCT - Advanced High-Speed CMOS

CBTLV - Low-Voltage Crossbar Technology

ALVT - Advanced Low-Voltage BiCMOS Technology

AVC - Advanced Very-Low-Voltage CMOS Logic

TTL器件和CMOS器件的逻辑电平

：逻辑电平的一些概念

要了解逻辑电平的内容，首先要知道以下几个概念的含义：

1：输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。

2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。

3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

5：阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平

对于一般的逻辑电平，以上参数的关系如下：

Voh > Vih > Vt > Vil > Vol。

6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。

7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。

8：Iih：逻辑门输入为高电平时的电流（为灌电流）。

9：Iil：逻辑门输入为低电平时的电流（为拉电流）。

门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下

拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉

电阻阻值RL应满足下面条件：

（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）

（2）：RL > （VCC－Vol）/（Iol＋m*Iil）

其中n：线与的开路门数；m：被驱动的输入端数。

：常用的逻辑电平

·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。

·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。

·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。

·低电压的逻辑电平还有2.5V和1.8V两种。

·ECL/PECL和LVDS是差分输入输出。

·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232

是单端输入输出。

TTL和CMOS的逻辑电平关系

图2－1：TTL和CMOS的逻辑电平图

上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电

平的示意图。

5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输

出电平差别较大，在互连时要特别注意。

另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vc c-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平

高。

JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标

准。

LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。 LVTTL逻辑电平定义的工作电压范

围是3.0－3.6V。

LVCMOS逻辑电平标准是从5V CMOS逻辑电平关注移植过来的，所以它的Vih、Vil 和Voh、Vol与工作电压有关，其值如上图所示。LVCMOS逻辑电平定义的工作电

压范围是2.7－3.6V。

5V的CMOS逻辑器件工作于3.3V时，其输入输出逻辑电平即为LVCMOS逻辑电平，它的Vih大约为0.7×VCC＝2.31V左右，由于此电平与LVTTL的Voh（2.4V）之间的电压差太小，使逻辑器件工作不稳定性增加，所以一般不推荐使用5V CMOS 器件工作于3.3V电压的工作方式。由于相同的原因，使用LVCMOS输入电平参数

的3.3V逻辑器件也很少。

JEDEC组织为了加强在3.3V上各种逻辑器件的互连和3.3V与5V逻辑器件的互连，在参考LVCMOS和LVTTL逻辑电平标准的基础上，又定义了一种标准，其名称即为3.3V逻辑电平标准，其参数如下：

图2－2：低电压逻辑电平标准

从上图可以看出，3.3V逻辑电平标准的参数其实和LVTTL逻辑电平标准的参数差别不大，只是它定义的Vol可以很低（0.2V），另外，它还定义了其Voh最高

可以到VCC-0.2V，所以3.3V逻辑电平标准可以包容LVCMOS的输出电平。在实际使用当中，对LVTTL标准和3.3V逻辑电平标准并不太区分，某些地方用LVTTL 电平标准来替代3.3V逻辑电平标准，一般是可以的。

JEDEC组织还定义了2.5V逻辑电平标准，如上图所示。另外，还有一种2.5V CMOS 逻辑电平标准，它与上图的2.5V逻辑电平标准差别不大，可兼容。

低电压的逻辑电平还有1.8V、1.5V、1.2V的逻辑电平。

、TTL和CMOS逻辑器件

逻辑器件的分类方法有很多，下面以逻辑器件的功能、工艺特点和逻辑电平等方

法来进行简单描述。

：TTL和CMOS器件的功能分类

按功能进行划分，逻辑器件可以大概分为以下几类：门电路和反相器、选择器、译码器、计数器、寄存器、触发器、锁存器、缓冲驱动器、收发器、总线开关、

背板驱动器等。

1：门电路和反相器

逻辑门主要有与门74X08、与非门74X00、或门74X32、或非门74X02、异或门

74X86、反相器74X04等。

2：选择器

选择器主要有2-1、4-1、8-1选择器74X157、74X153、74X151等。

3：编/译码器

编/译码器主要有2/4、3/8和4/16译码器74X139、74X138、74X154等。

4：计数器

计数器主要有同步计数器74X161和异步计数器74X393等。

5：寄存器

寄存器主要有串-并移位寄存器74X164和并-串寄存器74X165等。

6：触发器

触发器主要有J-K触发器、带三态的D触发器74X374、不带三态的D触发器74X74、

施密特触发器等。

7：锁存器

锁存器主要有D型锁存器74X373、寻址锁存器74X259等。

8：缓冲驱动器

缓冲驱动器主要有带反向的缓冲驱动器74X240和不带反向的缓冲驱动器74X244

等。

9：收发器

收发器主要有寄存器收发器74X543、通用收发器74X245、总线收发器等。

10：总线开关

总线开关主要包括总线交换和通用总线器件等。

11：背板驱动器

背板驱动器主要包括TTL或LVTTL电平与GTL/GTL+（GTLP）或BTL之间的电平

转换器件。

：TTL和CMOS逻辑器件的工艺分类特点

按工艺特点进行划分，逻辑器件可以分为Bipolar、CMOS、BiCMOS等工艺，其中

包括器件系列有：

Bipolar（双极）工艺的器件有： TTL、S、LS、AS、F、ALS。

CMOS工艺的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、

AHCT、CBTLV、AVC、GTLP。

BiCMOS工艺的器件有： BCT、ABT、LVT、ALVT。

：TTL和CMOS逻辑器件的电平分类特点

TTL和CMOS的电平主要有以下几种：5VTTL、5VCMOS（Vih≥0.7*Vcc，

Vil≤0.3*Vcc）、3.3V电平、2.5V电平等。

5V的逻辑器件

5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、

ABT等系列器件

3.3V及以下的逻辑器件

包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、

LVT等系列器件。

具体情况可以参考下图：

图3－1：TI公司的逻辑器件示例图

：包含特殊功能的逻辑器件

A．总线保持功能（Bus hold）

由内部反馈电路保持输入端最后的确定状态，防止因输入端浮空的不确定而导致器件振荡自激损坏；输入端无需外接上拉或下拉电阻，节省PCB空间，降低了器件成本开销和功耗，见图6－3。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。命名特征为附加了“H”如：74ABTH16244。

图3－2：总线保持功能图图3－3：串行阻尼电阻图

B．串联阻尼电阻（series damping resistors）

输出端加入串联阻尼电阻可以限流，有助于降低信号上冲/下冲噪声，消除线路振铃，改善信号质量。如图6－4所示。具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示区别，如ABT162245，ALVCHR162245。对于单向驱动器件，串联电阻加在其输出端，命名如SN74LVC2244；对于双向的收发器件，串联电阻加在两边的输出端，命名如SN74LVCR2245。

C．上电/掉电三态（PU3S，Power up/power down 3-state）

即热拔插性能。上电/掉电时器件输出端为三态，Vcc阀值为2.1V；应用于热拔插器件/板卡产品，确保拔插状态时输出数据的完整性。多数ABT、LVC、LVT、

LVTH系列器件有此特征。

D．ABT 器件（Advanced BiCMOS Technology）

结合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高输入阻抗特性和双极性器件(Bipolar，如TTL、LS、AS、ALS)输出驱动能力强的特点。包括ABT、LVT、ALVT等系列器件，应用于低电压，低静态功耗环境。

E．Vcc/GND对称分布

16位Widebus器件的重要特征，对称配置引脚，有利于改善噪声性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特征。

F．分离轨器件（Split-rail）

即双电源器件，具有两种电源输入引脚VccA和VccB，可分别接5V或3.3V电源电压。如ALVC164245、LVC4245等，命名特征为附加了“4”。

逻辑器件的使用指南

1：多余不用输入管脚的处理

在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。 244、16244经测试在接高电平时静态功耗较小，而接地时静态功耗较大，故建议其无用端子处理以通过电阻接电源

为好，电阻值推荐为1～10K。

2：选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。并且在设计时必须考虑信号匹配。

3：在对驱动能力和速度要求较高的场合，如高速总线型信号线，可使用ABT、LVT系列。板间接口选择ABT16244/245或LVTH16244/245，并在母板两端匹配，在不影响速度的条件下与母板接口尽量串阻，以抑制过冲、保护器件，典型电阻值为10- 200Ω左右，另外，也可以使用并接二级管来进行处理，效果也不错，

如1N4148等（抗冲击较好）。

4：在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用

的方式有始端匹配、终端匹配等。

始端匹配是在芯片的输出端串接电阻，目的是防止信号畸变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。始端匹配推荐电阻值为10～51 Ω，在实际使用中可根据IBIS模型模拟仿真确定其具体值。

由于终端匹配网络加重了总线负载，所以不应该因为匹配而使Buffer的实际驱动电流大于驱动器件所能提供的最大Source、Sink电流值。

应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保

持在稳定的高电平。

5：要注意高速驱动器件的电源滤波。如ABT、LVT系列芯片在布线时，建议在芯片的四组电源引脚附近分别接0.1 μ或0.01 μ电容。

6：可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可

能小的环路。

7：收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，

以减小功耗和干扰。

8：373/374/273等器件为工作可靠，锁存时钟输入建议串入10－200欧电阻。

9：时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。

10：注意不同系列器件是否有带电插拔功能及应用设计中的注意事项，在设计带电插拔电路时请参考公司的《单板带电插拔设计规范》。

11：注意电平接口的兼容性。选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的相应的章节的具体要求。

12：在器件工作过程中，为保证器件安全运行，器件引脚上的电压及电流应严格控制在器件手册指定的范围内。逻辑器件的工作电压不要超出它所允许的范

围。

13：逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致

芯片性能下降甚至损坏逻辑器件。

14：对开关量输入应串电阻，以避免过压损坏。

15：对于带有缓冲器的器件不要用于线性电路，如放大器。

、TTL、CMOS器件的互连

：器件的互连总则

在公司产品的某些单板上，有时需要在某些逻辑电平的器件之间进行互连。在不同逻辑电平器件之间进行互连时主要考虑以下几点：

1：电平关系，必须保证在各自的电平范围内工作，否则，不能满足正常逻辑功

能，严重时会烧毁芯片。

2：驱动能力，必须根据器件的特性参数仔细考虑，计算和试验，否则很可能造成隐患，在电源波动，受到干扰时系统就会崩溃。

3：时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一

定要充分考虑其容限。

4：选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可靠性高，设计方便，简化了电路，但对于具体的设计电路一定

要考虑以上三种情况，合理选用。

对于数字电路来说，各种器件所需的输入电流、输出驱动电流不同，为了驱动大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱动能力：输出电流应大于负载所需输入电流；另一方面，TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述多种器件时应考虑电平之间的转换问题。

我们在电路设计中经常遇到不同的逻辑电平之间的互连，不同的互连方法对电路

造成以下影响：

·对逻辑电平的影响。应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax －Volmax ≥0.4V)，并且输出电压不超过输入电压允许范围。

·对上升/下降时间的影响。应保证Tplh和Tphl满足电路时序关系的要求和EMC

的要求。

·对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致

器件损坏。

TTL和CMOS的逻辑电平关系如下图所示：

图4－1： TTL和CMOS的逻辑电平关系图

图4－2：低电压逻辑电平标准

3.3V的逻辑电平标准如前面所述有三种，实际的3.3V TTL/CMOS逻辑器件的输入电平参数一般都使用LVTTL或3.3V逻辑电平标准（一般很少使用LVCMOS输入电平），输出电平参数在小电流负载时高低电平可分别接近电源电压和地电平（类似LVCMOS输出电平），在大电流负载时输出电平参数则接近LVTTL电平参数，所以输出电平参数也可归入3.3V逻辑电平，另外，一些公司的手册中将其归纳

如LVTTL的输出逻辑电平，也可以。

在下面讨论逻辑电平的互连时，对3.3V TTL/CMOS的逻辑电平，我们就指的是

3.3V逻辑电平或LVTTL逻辑电平。

常用的TTL和CMOS逻辑电平分类有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V

Tol.、和OC/OD门。

其中：

3.3V/5V Tol.是指输入是3.3V逻辑电平，但可以忍受5V电压的信号输入。3.3V TTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。

注意某些5V的CMOS逻辑器件，它也可以工作于3.3V的电压，但它与真正的3.3V 器件（是LVTTL逻辑电平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）（其实是LVCMOS逻辑输入电平），而不是2.0V，因而与真正的3.3V器件互连时工作不太可靠，使用时要特别注意，在设计时最好不要采用这类工作方

式。

值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3V的电压时，器件的输入或输出逻辑电平为3.3V的逻辑电平信号，而当它接5V电压时，输入或输出的逻辑电平为5V的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。

对于可编程器件（EPLD和FPGA）的互连也要根据器件本身的特点并参考本章节

的内容进行处理。

以上5种逻辑电平类型之间的驱动关系如下表：

输入

5V TTL 3.3V /5V Tol. 3.3V TTL/CMOS 5V CMOS 输出 5V TTL √ √ ?/FONT> ?/FONT>

3.3V TTL/CMOS √ √ √ ?/FONT>

5V CMOS √ √ ?/FONT> √

OC/OD 上拉上拉上拉上拉

上表中打钩（√）的表示逻辑电平直接互连没有问题，打星号（?/FONT>）的表

示要做特别处理。

对于打星号（?/FONT>）的逻辑电平的互连情况，具体见后面说明。

一般对于高逻辑电平驱动低逻辑电平的情况如简单处理估计可以通过串接10－1K欧的电阻来实现，具体阻值可以通过试验确定，如为可靠起见，可参考后面

推荐的接法。

从上表可看出OC/OD输出加上拉电阻可以驱动所有逻辑电平，5V TTL和3.3V /5V Tol.可以被所有逻辑电平驱动。所以如果您的可编程逻辑器件有富裕的管脚，优先使用其OC/OD输出加上拉电阻实现逻辑电平转换；其次才用以下专门的逻辑器

件转换。

对于其他的不能直接互连的逻辑电平，可用下列逻辑器件进行处理，详细见后面

5.2到5.5节。

TI的AHCT系列器件为5V TTL输入、5V CMOS输出。

TI的LVC/LVT系列器件为TTL/CMOS逻辑电平输入、3.3V TTL（LVTTL）输出，

也可以用双轨器件替代。

注意：不是所有的LVC/LVT系列器件都能够运行5V TTL/CMOS输入，一般只有带后缀A的和LVCH/LVTH系列的可以，具体可以参考其器件手册。

：5V TTL门作驱动源

·驱动3.3V TTL/CMOS

通过LVC/LVT系列器件（为TTL/CMOS逻辑电平输入，LVTTL逻辑电平输出）进

行转换。

·驱动5V CMOS

可以使用上拉5V电阻的方式解决，或者使用AHCT系列器件（为5V TTL输入、

5V CMOS输出）进行转换。

：3.3V TTL/CMOS门作驱动源

·驱动5V CMOS

使用AHCT系列器件（为5V TTL输入、5V CMOS输出）进行转换（3.3V TTL电平

（LVTTL）与5V TTL电平可以互连）。

：5V CMOS门作驱动源

·驱动3.3V TTL/CMOS

通过LVC/LVT器件（输入是TTL/CMOS逻辑电平，输出是LVTTL逻辑电平）进行

转换。

：2.5V CMOS逻辑电平的互连

随着芯片技术的发展，未来使用2.5V电压的芯片和逻辑器件也会越来越多，这里简单谈一下2.5V逻辑电平与其他电平的互连，主要是谈一下2.5V逻辑电平与3.3V逻辑电平的互连。（注意：对于某些芯片，由于采用了优化设计，它的2.5V 管脚的逻辑电平可以和3.3V的逻辑电平互连，此时就不需要再进行逻辑电平的

转换了。）

1：3.3V TTL/CMOS逻辑电平驱动2.5V CMOS逻辑电平

2.5V的逻辑器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四种系列器件工作在2.5V时可以容忍

3.3V的电平信号输入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件来进行3.3V TTL/CMOS逻辑电平到2.5V CMOS逻辑电

平的转换。

2：2.5V CMOS逻辑电平驱动3.3V TTL/CMOS逻辑电平

2.5V CMOS逻辑电平的VOH为2.0V，而

3.3V TTL/CMOS的逻辑电平的VIH也为2.0V，所以直接互连的话可能会出问题（除非3.3V的芯片本身的VIH参数明确降低了）。此时可以使用双轨器件SN74LVCC3245A来进行2.5V逻辑电平到3.3V 逻辑电平的转换，另外，使用OC/OD们加上拉电阻应该也是可以的。

EPLD和FPGA器件的逻辑电平

：概述

首先在选择可编程逻辑器件时,要找符合你所选用的ASSP的IO标准；其次，你必须考虑的是：目前，随着系统性能的不断提高，传统的TTL、LVTTL、CMOS、LVCMOS等单端接口标准越来越不能满足要求，特别是在背板方面。因为，这些单端信号的信号完整性在系统设计时很难保证，以至于导致系统的不可靠工作。这一点在时钟方面尤为重要，因为，在同步设计的今天，时钟是系统工作的基础。当然，差分信号是最好的选择，比如：LVDS、LVPECL等。但是，这些信号标准一个通道需要一对IO_PIN，这在许多应用情况下不太划算。此时，一些比较容易实现阻抗匹配的单端信号标准是较好的选择，比如：GTL、GTL+等。

：各类可编程器件接口电平要求

在设计中，若同时使用了不同工作电压等级的多个可编程器件，要注意它们之间信号的接口规范。比如，5V的器件驱动3.3V的器件时，可能会出现:当5V的高电平连到3.3V的输入时，由于大部分的CMOS的输入信号管脚都有连到电源Vcc 的钳位二极管，大于3.3伏的输入高电平会使该钳位二极管出现问题。

事实上，由于有些系列的可编程器件如XILINX的XC4000XL，XC4000XV，Spartan-XL采用了特殊的技术，可以避免这种情况的发生。因此该系列的器件

可以在不同工作电压之间互相连接。

对于2.5V的器件，由于可以选择相关的输入参考电压和输出的电压基准，因此可以通过相关的电压数值的选取，对照3.3V的器件来使用。

对于某类器件，如ALTERA公司的FLEX10K系列器件，可支持多电压I/O接口，

FLEX10K，FLEX10KA，FLEX10B都可以接不同电源电压系统。

组织管理类面试题答题技巧

组织管理类面试题答题技巧：第一步：计划阶段(事前准备阶段)这一阶段要解决以下几个问题： 1.人：有哪些人参加;需要动员哪些人;如果是比赛的话，还需要聘请评委等。 2.物：需要准备哪些物资。 3.财：根据活动的规模等，预算一下需要多少资金。 4.地：根据参与人员等信息确定活动的地点。 5.时：确定活动时间，要注意选择的时间应方便参与人员参与活动。 6.媒体：一些影响比较大的活动，还可以考虑邀请校台或者是校报的相关人员进行报道。 7.活动主题：这是很多考生容易忽略的，如果组织的这次活动并没有一个明确的主题，那考生在答题的时候就要注意要找领导商议确定好主题。如“让你组织一次全校学生的唱歌比赛，怎么组织”，对于这次活动，题目当中并没有给出明确的主题，那么这次唱歌比赛的主题到底是革命歌曲、校园歌曲还是流行歌曲呢?在主题并不明确的情况下就应该找领导确定好。 8.方案：当一切都计划好之后，就应该形成一个文字方案，交给领导审批。第二步：实施阶段(事中阶段)这一阶段主要是按照形成的方案来执行。如果是比赛的话，就包括比赛前场地的布置、比赛时的全程参与和比赛后的颁奖等。在这一阶段，为了保证各项工作的顺利展开，考生可以根据活动需要，将所有人员进行分组。如可以分成后勤组，负责场地的布置与清理;摄影组，负责拍摄一些生动精彩的活动瞬间;如

果是比赛的话，还有评委组，负责打分;如果是户外活动，还可以设置医疗组，负责一些日常和急救的药品等;任何一次活动都可以设置一个应急组，主要是负责处理和协调一些突发事件等。关于如何分组，考生可以根据各个活动的特点和需要，自己来进行划分。第三步：总结阶段(事后阶段)这一阶段的主要工作就是撰写工作总结和将活动成果扩大推广和宣传。任何一次活动结束，考生应记得要撰写工作总结，总结出这次活动的优点和需要改进的地方，为以后组织类似的活动提供借鉴。另外，对于活动的成果可以进一步的进行宣传。如摄影组拍摄的优秀作品，可以贴到学校的宣传窗，或是上传到校网站上，拍摄的优秀视频作品可以做出光盘等。以上是回答组织管理题的基本思路，考生在回答这类问题的时候一定要做到思路清晰，有条理的把这几个步骤回答出来。如果想答得更出彩，就需要在细节的地方花点心思了。如在组织学生春游等户外活动的时候，除了请有经验的教师担任带队老师，还可以选拔一些有能力的学生干部担任各队的副队长，来协助带队老师，这样也充分发挥了学生的作用。所以，考生在作答的时候，除了传统的思路，还可以着重体现自身的创新性，这样才能脱颖而出。

电子类面试题目精选

各大公司电子类招聘题目精选模拟电路 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）频率补偿目的就是减小时钟和相位差，使输入输出频率同步. 频率补偿的根本思想就是在基本电路或反馈网络中添加一些元件来改变反馈放大电路的开环频率特性(主要是把高频时最小极点频率与其相近的极点频率的间距拉大),破坏自激振荡条件,经保证闭环稳定工作,并满足要求的稳定裕度,实际工作中常采用的方法是在基本放大器中接入由电容或RC元件组成的补偿电路,来消去自激振荡. 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸）一般对于两级或者多级的运放才需要补偿。一般采用密勒补偿。例如两级的全差分运放和两级的双端输入单端输出的运放，都可以采用密勒补偿，在第二级（输出级）进行补偿。区别在于：对于全差分运放，两个输出级都要进行补偿，而对于单端输出的两级运放，只要一个密勒补偿。 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）差动放大电路是构成多级直接耦合放大电路的基本单元电路。利用电路在结构上的对称性，可以有效抑制由于温度变化引起晶体管参数变化造成的电路静态工作点的漂移差分放大电路对差模输入信号有放大能力，差分放大电路对共模输入信号有抑制作用 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<

计划组织面试题

1、要对一个农作物的新品种进行推广，但是却没有多少农民来进行咨询和寻求帮助，你怎么做（2010年3月4日下午其他部门国家公务员面试真题）【试题类型】计划组织类【考查能力】沟通协调能力和计划组织能力【解题要点】 1．深入调查，分析原因，制定相应计划； 2．沟通协调，保证计划顺利实施； 3．向领导汇报，并做好相应的宣传。华图参考要点：任何时候，人们对新事物的产生都有一个由不接受到接受的过程。新事物在推广阶段遇到困难是很正常的。关键是要不断的深入调查，有针对性的进行宣传推广，使之逐渐被接受。对于农作物新品种的推广也是这样。我会通过集中调查和入户访谈的方式，深入田间地头，走入农户家里，了解农民的看法，然后对这些数据进行细致地分析，并据此制定更加有针对性地宣传和推广计划，明确推广计划的时间、地点、对象、预算、相关服务和产品等要素，报领导审批并修改。在计划实施阶段，依照采取多种方式，争取各方面的支持的帮助，比如利用村委会组织动员村民，利用相关的媒体进行宣传，尤其要针对调查中有困惑的村民，对他们不理解的问题进行讲解，方便农民加深对这一新品种的了解。注意推广的方式方法，特别是保证活动中的秩序问题，防止意外的发生。计划结束之后，统计农民采用新品种的比例，深入总结，并写出书面报告向领导汇报，最后我还会充分利用机关网络和媒体进行宣传。 2、某市城管执法部门实行“公众接待日”制度，有上级领导要来参加，你单位领导让你来组织，怎么做（2010年3月5日上午其他部门国家公务员面试真题）参考答案：实行公众接待日工作制度，是城管执法部门进一步转变作风、提高办事效率、全面加强机关效能建设的具体体现，也是实现其全心全意为人民服务的重要保证。因此我会认真组织好这次活动。首先，我会向单位领导咨询这次“接待日”的目的及要求，向有经验的同事们请教，集思广益确定一份详细的计

电子工程师招聘笔试题及详细解析(不看后悔)分析

一、基础题（每空1分，共40分） 1、晶体三极管在工作时，发射结和集电结均处于正向偏置，该晶体管工作在饱和_状态。 1.截止状态：基极电流Ib=0，集电极电流Ic=0，b-ePN结临界正向偏置到反向偏置， b-cPN结反向偏置。 2.放大状态：集电极电流随基极电流变化而变化，Ic=βIb，b-ePN结正向偏置，b-cPN结反向偏置。 3.饱和状态：集电极电流达到最大值，基极电流再增加集电极流也不会增加，这时的一个特征是b-ePN结、b-cPN结都正向偏置 2、TTL门的输入端悬空，逻辑上相当于接高电平。 3、TTL电路的电源电压为5V， CMOS电路的电源电压为3V-18V 。 4、在TTL门电路的一个输入端与地之间接一个10KΩ电阻，则相当于在该输入端输入低电平；在CMOS门电路的输入端与电源之间接一个1KΩ电阻，相当于在该输入端输入高电平。 5、二进制数（11010010）2转换成十六进制数是D2。 6、逻辑电路按其输出信号对输入信号响应的不同，可以分为组合逻辑电路和时序逻辑电路两大类。 7、组成一个模为60的计数器，至少需要6个触发器。一个触发器相当于一位存储单元，可以用六个触发器搭建异步二进制计数器，这样最多能计63个脉冲 8、在数字电路中，三极管工作在截止和饱和状态。 9、一个门电路的输出端能带同类门的个数称为扇出系数。 10、使用与非门时多余的输入脚应该接高电平，使用或非门时多余的输入脚应该接低电平。与非门：若当输入均为高电平（1），则输出为低电平（0）；若输入中至少有一个为低电平（0），则输出为高电平（1）。所以多余的输入脚接高电平或非门：若当输入均为低电平（1），则输出为高电平（0）；若输入中至少有一个为高电平（0），则输出为低电平（1）。所以多余的输入脚接低电平 11、贴片电阻上的103代表10kΩ。 12、USB支持控制传输、同步传输、中断传输和批量传输等四种传输模式。 13、一个色环电阻，如果第一色环是红色，第二色环是红色，第三色环是黄色，第四色环是金色，则该电阻的阻值是220kΩ±10%。 14、MOV A，40H 指令对于源超作数的寻址方式是直接寻址。指令中直接给出操作数地址（dir）的寻址方式称为直接寻址。以寄存器中的内容为地址，该地址的内容为操作数的寻址方式称为寄存器间接寻址 15、8051系列单片机的ALE信号的作用是地址锁存控制信号。 Address lock enable ：地址锁存允许端 15、MCS-8051系列单片机字长是______位。 16、一个10位地址码、8位输出的ROM，其存储容量为。 17、队列和栈的区别是_________。 18、do……while和while……do的区别是_______。 19、在计算机中，一个字节所包含二进制位的个数是______。

计划组织类面试题答案

计划组织类面试题答案不断提高组织工作满意度，是新形势下组织工作的一项重要任务。以下是小编为你整理的计划组织类面试题答案，希望能帮到你。 1、要对一个农作物的新品种进行推广，但是却没有多少农民来进行咨询和寻求帮助，你怎么做? 【试题类型】计划组织类【考查能力】沟通协调能力和计划组织能力【解题要点】 1.深入调查，分析原因，制定相应计划; 2.沟通协调，保证计划顺利实施; 3.向领导汇报，并做好相应的宣传。参考要点：任何时候，人们对新事物的产生都有一个由不接受到接受的过程。新事物在推广阶段遇到困难是很正常的。关键是要不断的深入调查，有针对性的进行宣传推广，使之逐渐被接受。对于农作物新品种的推广也是这样。我会通过集中调查和入户访谈的方式，深入田间地头，走入农户家里，了解农民的看法，然后对这些数据进行细致地分析，并据此制定更加有针对性地宣传和推广计划，明确推广计划的时间、地点、对象、预算、相关服务和产品等要素，报领导审批并修改。在计划实施阶段，依照采取多种方式，争取各方面的支持的帮助，比如利用村委会组

织动员村民，利用相关的媒体进行宣传，尤其要针对调查中有困惑的村民，对他们不理解的问题进行讲解，方便农民加深对这一新品种的了解。注意推广的方式方法，特别是保证活动中的秩序问题，防止意外的发生。计划结束之后，统计农民采用新品种的比例，深入总结，并写出书面报告向领导汇报，最后我还会充分利用机关网络和媒体进行宣传。 2、某市城管执法部门实行“公众接待日”制度，有上级领导要来参加，你单位领导让你来组织，怎么做? 参考答案：实行公众接待日工作制度，是城管执法部门进一步转变作风、提高办事效率、全面加强机关效能建设的具体体现，也是实现其全心全意为人民服务的重要保证。因此我会认真组织好这次活动。首先，我会向单位领导咨询这次“接待日”的目的及要求，向有经验的同事们请教，集思广益确定一份详细的计划，包括活动的主题、时间、地点、所参加的部门和人员，接待时所要准备的材料等。计划完成后报领导审批，同时在单位和社会上做好宣传工作。其次，领导审批后，立即按照计划分工合作，通知好参加活动的上级领导及群众。活动开始后，接待好每一位群众，针对他们所反映的问题，及时记录并尽快予以解决。对于活动中出现与计划有变的情况，积极向领导汇报，并灵活处理好突发事件。最后，活动结束时，认真总结，肯定成绩、找出差距，写好工作总结，报送领导，以利不断提高自己的工作能力，今后能更好地做好这方面的工作。同时，要进行“公众接待日”的宣传报道工作，这是一次很好的机会，我们不能流于形式，而应当形成相应的制度。 3、有些城市流动人口特别多，没有当地户籍，引发很多酗酒、抢劫等犯罪事件，领导让你组织关于这个事件的调查，你怎么开展? 答题要点：

面试组织计划题模板

2010年国家公务员面试真题答题思路：计划组织面试题 1、要对一个农作物的新品种进行推广，但是却没有多少农民来进行咨询和寻求帮助，你怎么做？（2010年3月4日下午其他部门国家公务员面试真题）【试题类型】计划组织类【考查能力】沟通协调能力和计划组织能力【解题要点】 1．深入调查，分析原因，制定相应计划； 2．沟通协调，保证计划顺利实施； 3．向领导汇报，并做好相应的宣传。参考要点：任何时候，人们对新事物的产生都有一个由不接受到接受的过程。新事物在推广阶段遇到困难是很正常的。关键是要不断的深入调查，有针对性的进行宣传推广，使之逐渐被接受。对于农作物新品种的推广也是这样。我会通过集中调查和入户访谈的方式，深入田间地头，走入农户家里，了解农民的看法，然后对这些数据进行细致地分析，并据此制定更加有针对性地宣传和推广计划，明确推广计划的时间、地点、对象、预算、相关服务和产品等要素，报领导审批并修改。在计划实施阶段，依照采取多种方式，争取各方面的支持的帮助，比如利用村委会组织动员村民，利用相关的媒体进行宣传，尤其要针对调查中有困惑的村民，对他们不理解的问题进行讲解，方便农民加深对这一新品种的了解。注意推广的方式方法，特别是保证活动中的秩序问题，防止意外的发生。计划结束之后，统计农民采用新品种的比例，深入总结，并写出书面报告向领导汇报，最后我还会充分利用机关网络和媒体进行宣传。 2、某市城管执法部门实行“公众接待日”制度，有上级领导要来参加，你单位领导让你来组织，怎么做？（2010年3月5日上午其他部门国家公务员面试真题）参考答案：实行公众接待日工作制度，是城管执法部门进一步转变作风、提高办事效率、全面加强机关效能建设的具体体现，也是实现其全心全意为人民服务的重要保证。因此我会认真组织好这次活动。首先，我会向单位领导咨询这次“接待日”的目的及要求，向有经验的同事们请教，集思广益确定一份详细的计划，包括活动的主题、时间、地点、所参加的部门和人员，接待时所要准备的材料等。计划完成后报领导审批，同时在单位和社会上做好宣传工作。其次，领导审批后，立即按照计划分工合作，通知好参加活动的上级领导及群众。活动开始后，接待好每一位群众，针对他们所反映的问题，及时记录并尽快予以解决。对于活动中出现与计划有变的情况，积极向领导汇报，并灵活处理好突发事件。最后，活动结束时，认真总结，肯定成绩、找出差距，写好工作总结，报送领导，以利不断提高自己的工作能力，今后能更好地做好这方面的工作。同时，要进行“公众接待日”的宣传报道工作，这是一次很好的机会，我们不能流于形式，而应当形成相应的制度。 3、有些城市流动人口特别多，没有当地户籍，引发很多酗酒、抢劫等犯罪事件，领导让你组织关于这个事件的调查，你怎么开展？（2010年3月6日上午中央直属机构面试真题）答题要点： 1、此次调查的意义：关注流动人口、制定相关制度、改善社会治安具有重要意义。（＋表态） 2、事前准备：和领导沟通，明确调查的目的、经费等相关事项；向有经验的同事请教，确定调查的方案。方案包括：调查的范围、时间、人群、方式（走访、问卷、网络）等等；确定方案后报领导审批，以查漏补缺。

如何在面试中体现组织管理能力

如何在面试中体现组织管理能力资料简介: 从近几年的面试真题来看，面试注重的是考察考生的理论素养：从“题”的考察到对“人”的考察，从“德才兼备，以德为先”来考察考生内在的“德”，这是对整体的内在思想素质、要求的不断提高。同时，对“才”的考察也是越来越贴近实际工作，要求考生具备实际工作能力的素质，这更显现出国家对于综合人才的要求和重视。面试的实质是素质和能力的考察，组织管理能力就是对“才”的重要体现。对面试有基本了解的考生，一般会把对活动举办当作对组织管理能力的考察，但是随着近年面试试题的不断变化，组织管理各个方面的能力考察会体现在各种各样的试题上。首先我们来看下这道题：如果你被体育局录取了，你打算怎么开展你的工作？对于这道题，有的考生会以为这是自我认知中职位匹配的考察，但是它实际还考察考生的组织管理能力中的计划能力。考生在答题中要对体育局的具体工作有所了解，但是考官并不是完全想看考生对职位工作的熟悉程度，同时也是想知道考生是否有对工作的计划，有预见性，前期的预判。那么，考生在回答时就要明确的告诉考官，对于这个工作的态度是怎样的，对工作的情况是如何了解的，对工作的内容是怎么执行的，对于报考的职位的能否有个提前的预期计划。这样才能突现考生的计划能力。那我们再改变一下题目的内容：体育局要举办篮球比赛,领导让你组织,你怎么办? 这是常见的组织管理的题型，也是之前考的比较多的活动类的组织管理题。那么考生的作答中，能够体现步骤的完成，细节的突出，是做基本的要求，但是组织管理题的模式化答题很严重，如何能符合的要求呢？就是要展示能力。在很多考生看来，这道题就是把篮球比赛搞好就可以了，其不然，考官想看的是你怎么组织这个比赛的，比赛本身很简单，根本不需要什么细节，人上场了，球都有了，安排裁判就行了，没必要把怎么得分，犯规的答上去，有的考生还会说要增加工作人员，防止球场暴力，那就是有悖于我们的初衷了。在答活动型的题，考官想考察的其实就是考生的组织能力，能不能把活动正常的组织起来，（下发通知，组织报名，准备场地等）；能不能使活动举办的成功（各个环节的衔接，各个步骤的全面）；能不能让活动达到我们的目的（完成活动的所有程序，达到高质量的完成），这才是组织管理的重点。“行”一直是组织管理的本质。现在的面试趋势，基本的活动类组织管理的考察是很少了，更多出现的一种对策类考察，例如：体育局要举办篮球比赛,领导让你组织,实施阶段的重点是什么（在活动中需要注意哪些问题）？虽然问法是不同了，可是基本的思路还是一样的，活动的举办整个程序，步骤都要有，但是要突出重点来回答，考官问什么，就重点的叙述什么，不要和之前的思路一样，重点的问题二三句就带过了。所以，在面试组织管理题型的考察中，考生要在答题中把自己的能力全面展现。整个组织管理能力的考察包含了四方面的内容：计划能力、组织能力、协调能力和管理能力。计划是参照，组织是执行，协调是方法，管理是策略。这四种能力对于一项工作或任务来说，互为条件。切实可行的计划、严密的组织实施、科学的工作方法，才能使工作顺利高效地完成。

(完整版)电子相关专业面试题集锦

电子相关专业面试题集锦模拟电路1、基尔霍夫定理的内容是什么？（仕兰微电子）流国一个接点的电流必定=流出的2、平板电容公式(C=εS/4πkd)。（未知）3、最基本的如三极管曲线特性。（未知）4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子）7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知）11、画差放的两个输入管。（凹凸）12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子）13、用运算放大器组成一个10倍的放大器。（未知）14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC< 数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。（未知）7、解释setup 和hold time violation，画图说明，并说明解决办法。（威盛VIA 2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升

结构化面试计划组织类答题思路及试题解析

结构化面试计划组织类答题思路及试题解析 Document number：NOCG-YUNOO-BUYTT-UU986-1986UT

结构化面试“计划组织类”答题思路及试题解析 (一)结构化面试“计划组织类”样题计划组织类题目包含两大题型：第一类是班级组织类，具体包含班集体建设和班级文化建设；第二类是教学活动组织，具体包含植树活动、夏令营活动等。样题如下： 1、班级管理：如何组织与培养班集体 2、教学活动组织：校长让你来组织一次夏令营活动，你打算怎么办 (二)结构化面试“计划组织类”答题思路计划组织类的第一类题型一般是特定题型，常见的提问类型是班集体组织和班级文化建设，关于这一类题目有特定的答案，考生可在答案上略加发挥。计划组织类的第二类题型答题思路可以概括为以下三个步骤：首先，事前。事前要做的事是与领导沟通确定活动的主题，向有经验的老同事请教获取经验，撰写活动策划并报领导审批，根据领导的意见修改方案。其次，事中。事中要做的是将计划落实到位，这时要做好明确的分工，将责权落实到人。一般的活动中，我们都可以大体分为活动组织组(任务包括活动材料的准备和发放、活动人员的组织和安排、活动内容的实施)、后勤保障组(任务包括接送车队、饮食保障、住宿安排)、卫生医疗组(随时保障学生的安全健康)。责任人也就是自己要在整个过程中起到监控的作用，保证整个活动能够有序、有效地开展。最后，事后。事后要做的是将活动的效果进行宣传，扩大其积极的影响，如将活动过程中的一些照片张贴在海报墙上以供参观，将学生的活动心得张贴在作品宣传栏中以供阅览。除此之外，自己也要对整个活动做总结，将好的方面记录下来供以后再组织类似活动时参考，对不好的方面做深刻反省，避免再次出现。 (三)结构化面试“计划组织类”试题详解 1、如何组织与培养班集体【参考答案】班主任对组织和培养集体负有主要责任，应把主要时间和精力用在建设班集体上。

公务员面试指导：组织管理类题型梳理

公务员面试指导：组织管理类题型梳理【重要性】组织管理类试题主要考察考生计划、组织、协调、统筹等能力，即做事的能力。在越来越强调实际工作能力的公务员选拔考试中，组织管理题的重要性不言而喻，在2011、2012 年的国家级和省级公务员考试结构化面试中都占据了约24%的比重。【题型特征】近年来组织管理类题目逐渐变得更加多样和灵活，尤其是设问方式在2011年发生了较大变化，传统的“请问你怎么组织”式提问已经越来越少，取而代之的是：“怎么执行、活动的重难点是什么、如何保证调查的真实性、怎么把这个活动落到实处、想三个活动主题、如何用最快捷有效的方法得到群众的建议、报告应该包括哪些内容，你会以什么样的方式获取资料”等。灵活的设问希望考生的答案能减少套路化、模板化痕迹，增加对实际组织工作的想法与设计，这对考生提出了更高的要求。考生在回答时要避免将题目回答得过于宽泛、模板化，又要避免将题目回答得过于具体，显得毫无要点，尤其要注意活动计划在实施时的可行性与实效性。【常见活动形式】 1.调研在调查活动中收集、整理、分析信息，保证调查结果的真实性、准确性、科学性、全面性和调查工作的高效性，掌握事物发展变化的规律和趋势，为预测和决策提供可靠的数据和资料，从而帮助决策者确立正确的发展战略。 2.宣传服务于特定议题讯息，力求保证宣传对象的针对性、宣传内容的广泛性、宣传形式的多样性和宣传效果的时效性，能够让受众积极参与并了解宣传主题，使宣传主题能够深入人心，获得良好的宣传效果。 3.晚会采取适宜形式，做好组织安排，达到活跃气氛、观众满意、增进团结的效果。 4.培训通过选取适宜的培训形式，有组织的知识传递、技能传递、标准传递、信息传递、信念传递、管理训诫等行为，做好沟通与协调工作，保证被培训者的积极参与与配合，获得增长知识、锻炼能力等培训效果。 5.接待提前联系掌握到访人员人数、性别、职级、饮食习惯、到访时间、内容安排等具体信息，做好沟通协调、培训服务等具体工作，达到增进联系，配合工作、树立单位良好形象的效果。【答题思路】答题思路主要是围绕它的考察要素来的。组织管理类试题主要考察考生计划、组织、协调、统筹等能力，即做事的能力。既然考察这些能力，那么我能在组织答题的时候就要围绕这几个方面入手。

解决会议组织类面试题技巧

如何组织好会议无论你是何种身份，处于何种工作环境，相信每位考生都有参加会议的经历。我们都知道会议有章程、有议题，组织一场会议有很多讲究的地方。作为公务员，工作中经常要参加会议，同时，组织会议也是公务员工作的职责之一。公务员面试中，会议组织题经常用来考察考生的组织协调能力，如何在面试场上将会议组织题淋漓尽致地完美发挥呢?专家在此将为考生点拨会议组织题的答题要点。一、条理清晰沉着冷静想流程考生在面试场上，刚接到问题，往往容易头脑发胀，突然一下找不出回答的思路。这个时候考生要沉着冷静，在脑袋里迅速过一遍组织会议的基本流程。一般情况下，组织会议流程为：准备阶段、实施阶段、收尾阶段。然后按照流程，考生再思考每一阶段需要做些什么。这样容易在头脑里迅速组成思路框架，不至于在回答时偏离题意或者答题冗长。除此之外，考生在接到题的时候，要了解题目要考察的是哪类会议，例如研讨会、发布会等，因为清楚了会议类型，考生才能找到更为明确的答题思路，同时对会议的主题和特点也能进一步地阐释。

二、掌握会议组织答题完美思路

有的考生没有实际组织会议的经验，对组织会议的具体内容一知半解甚至完全不知，这样回答问题很可能漏洞百出，让考官一眼就看出不专业。专家认为，在组织协调性考察的题型中，尽管出题点很多，但试题类型较单一，较容易寻找答题规律，考生可以通过学习掌握回答的要点，以此来攻克经验上的不足，同时回答时添加自己独到的见解，使自己的个性展现出来，最终博得考官的青睐。专家总结出“以点概面”法，即掌握组织会议的主要关键词，以此展开工作，帮助考生答题。准备阶段：关键词：制定计划。准备阶段主要做的是制定工作计划，所以展开工作的关键在于确定工作目标、主题、内容、方式、时间、地点、对象、人员配备、费用预算、程序安排、参与人员、特殊情况预案等。考生要熟记这些要点，在回答时依据自身情况，添加内容和亮点。组织实施阶段：关键词：沟通、检查。如何展开具体工作是整个会议组织的重中之重，也是考官考察考生组织协调性的重点。专家认为工作要根据计划实施，同时检查实施过程。实施阶段涉及和领导及各部门的联系，做好沟通工作也必不可少。之后专家将详细说明沟通方面的问题。

公务员面试计划组织类题型答题模式

计划组织协调类题型的答题思路（一）会议组织类问题（三个阶段十二个步骤） 1、会议准备（1）确定会议主题、名称、时间、地点、会议议程和会议安排。（2）确定参加会议的范围或人员，确定工作人员、会议经费预算。（3）安排好场地、住宿、伙食、用品、资料、交通等。（4）做好会场布置，制定好后勤保障方案。（5）发放会议通知。 2、会议实施（1）会议签到及会议文件资料发放。（2）按会议议程逐步开始，维持会场秩序，做好会议记录。（3）安排好会议进行中的后勤保障，处理会议过程中的突发情况等。 3、会议结束（1）安排好参会人员离开时乘坐的交通工具。（2）清理会场，统计经费并报销。（3）整理会议资料并形成简报。（4）落实会议精神，撰写工作总结。（二）调查类问题（三个阶段十四个步骤） 1、调查的准备（1）确定调查题目，明确调查目的。（2）确定调查内容，设计调查方案。（3）确定调查对象，选取调查单位。（4）确定调查的调查方式和方法。（5）确定调查表或调查问卷。（6）确定调查时间和调查期限。（ 7）确定调查经费，确定调查工作人员并培训。 2、调查实施（1）采集调查数据。（2）指导工作人员工作。（3）协调调查进度及出现的其他情况。 3、调查的资料整理分析（1）进行数据审核、查询。（2）进行调查数据处理。（3）确定调查资料分析研究方法，并进行调查分析。（4）撰写并提供调查报告，如有必要，还可召开新闻发布会。（三）参观接待类问题（三个阶段十五个步骤） 1、参观接待准备（1）掌握要接待人员的基本情况：单位、姓名、职务、性别、民族、人数、来访目的和要求、抵达时间、抵达方式、日程安排、特殊要求等。（2）事前安排好食宿、交通。（3）确定工作人员及经费。（4）制订接待计划，及时报告主管领导，听取领导对接待工作的意见。（5）通知及协调有关部门落实接待计划。 2、参观接待实施

国考面试真题公务员面试真题—组织管理类

国考面试真题公务员面试真题—组织管理类 2018年国家公务员笔试结束啦，接下来还有更加考验人的国家公务员面试在等待着我们。在这里华图小编精心准备了一些国家公务员面试技巧文章，助力所有参加国家公务员考试的考生。小图在华图公务员面试班等着大家，祝大家顺利上岸。国考公务员面试真题，国家公务员面试真题，公务员面试真题组织管理类，下载本文档查看。一、组织管理 1.为了提高公民素质，建立了一条20公里的徒步路线，取得了很好的反响，领导决定再加开五条，让你负责路线的选取工作，如何开展？(2014年2月20日上午北京公务员考试面试真题) 2.我市现在有许多免费自动借书机，市民可凭身份证借阅，然而运行两年来，使用效率不高，少有问津，你是文化局的工作人员，领导让你调查一下，你怎么组织这次活动？(2014年2月20日下午北京公务员考试面试真题) 3.你是区政府的一名工作人员，区政府要在本区辖区内设立10个心理健康资讯室，领导把这个任务交给你，请问你打算怎么办？(2014年2月21日上午北京市公务员考试面试真题) 4.某村的生态采摘观光园即将开园，你是一名大学生村官，领导委派你负责开园的筹备事宜，请问你怎么做？(2014年2月21日下午北京市公务员考试面试真题) 5.留学生回国创业优惠政策，你如何做好前期准备？(2014年4月13日天津市公务员考试面试真题) 6.立法已经要求在公共场所实行禁烟，但实际执行一直是个老大难问题，如果让你负责开展各调研，了解公共场所禁言的实际实施情况，你如何组织？(2014年4月2日上午天津市公务员考试面试真题) 7.你是单位工会人员，请组织一次在森林公园的五公里健身活动？(2014年6月10日上午福建省公务员面试真题) 8.作为文化局工作人员，为关爱留守儿童，在村里建阅览室，你怎么组织？(2014年6月14 日上午福建省公务员面试真题)

小学教师资格证面试结构化试题计划组织协调类.doc

2019小学教师资格证面试结构化试题：计划组织协调类考试栏目组小编为你精心准备了2019小学教师资格证面试结构化试题：计划组织协调类，希望能够帮助到你，想知道更多相关资讯，请关注网站更新。 2019小学教师资格证面试结构化试题：计划组织协调类开门见山，不要讲套话；重点关注实质性的工作内容，先后流程的内容如果题干中没有强调，不需过多强调；

措施特征一定要明显，想法和解释少一点；每道题都是不一样的，切忌生搬硬套；一、计划组织 1、校长委托组织一次夏令营活动，你怎么开展工作？首先做好活动前工作：确定活动主题，就此主题写一篇宣传稿，说明活动时间、地点、活动内容、注意事项等问题。组织报名，记录报名情况。在活动人员中选取能力较高的作为小组长，负责协助组织活动。活动中：在小组长的帮助下，按照行程安排有序进行，保证学生安

全。活动后：对活动进行总结。 2、新学期领导调你到一个双差班去当班主任，你怎么办？学校领导调我到双差班当班主任，是对我能力的信任，我一定会尽最大努力扭转班级情况。所谓双差班，就是学习成绩和班风都较差的班级。我认为，学生可塑性强，任何事物的发展都是有规律可循的，双差班的智力同样如此，我相信通过努力双差班是完全可以转变的。首先，了解班级的基本情况，包括班级人数，学生性格特征，学生学习情况及家庭情况等等。

其次，诊断找出差的原因。可能是原来的老师面临退休，放松了对学生的要求，也可能是班级中独生子女多，在家养成了娇生惯养的坏习惯，不爱学习，不遵守纪律等等原因。通过诊断为如何开展工作指明的方向。第三，在心理上定好位。把情况想的坏点，把准备作地充分点；多改变自己，少埋怨环境，以积极地心态迎接挑战。欣赏每个学生的闪光点，发扬民主作风，取得学生的信任和配合。第四，建立和谐友好的师生关系。做学生的教练、向导、朋友，消除学生的戒心，让学生充满信心，让学生尽快的在心里接纳自己，拉近师生关系，倾听到学

公务员面试典型题目——组织管理1(1)

公务员面试典型题目——组织管理 1、面对现在一些企业违法排污的现象，做为一名市政府工作人员，领导让你写一个关于整治工作的策划，你认为重点在哪些方面，请详细说说。【试题分析】作答本题时需要注意审题，避免答非所问，题目要求写策划，并且要明确指出重点工作，而不是要去开展整治违法排污工作。因此，考生在作答时要突出的是对于活动的整体策划能力，而非实际开展工作的细节。策划案的重点应突出调查的广泛性、整治的力度以及违法排污问题的根本性解决。考生在答题时应对整治工作有全盘考虑，包括指导思想、工作目标、具体要求、人员配置、技术支持、整治时间、具体形式、结果验收、整改方案等，在策划案中都应有所体现，从而体现对一项工作的严谨的思考和全面的规划。【参考要点】 1、排污现象对环境有严重影响，甚至危害到了周围人的身体健康。 2、详细阐述策划整治工作的重点，人员分工、前期调查、中间治理以及后期监督等环节。 3、查漏补缺，及时修订策划中存在不足的对方，使这次的整治工作能达到预期的效果。【参考答案】违法排污不仅污染环境，损害居民身体健康，同时也反映出违法的相关责任人在认识层面上对于法律的漠视和亵渎。为了使这次整治工作取得实效。我会认真周全的把策划方案完成。没有调查就没有发言权，做好策划首先要做好前期的调研。我会安排掌握调查方法的工作人员核实违法排污相关企业的数量及地理位置，采取现场取样的方式，明确排污的类型、排污量及具体有毒有害成分。调查人员也要走访排污企业附近的住户，采用入户访谈和调查问卷的形式了解污染开始的时间和相关危害。根据调查结果，安排工作人员陪同专家就排放物的主要有害成分进行检测

电子信息类专业面试题大全

1、基尔霍夫定理的内容是什么？（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等. 基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零. 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是什么，有哪些方法？（仕兰微电子） 7、频率响应，如：怎么才算是稳定的，如何改变频响曲线的几个方法。（未知） 8、给出一个查分运放，如何相位补偿，并画补偿后的波特图。（凹凸） 9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知） 10、给出一差分电路，告诉其输出电压Y+和Y-,求共模分量和差模分量。（未知） 11、画差放的两个输入管。（凹凸） 12、画出由运放构成加法、减法、微分、积分运算的电路原理图。并画出一个晶体管级的运放电路。（仕兰微电子） 13、用运算放大器组成一个10倍的放大器。（未知） 14、给出一个简单电路，让你分析输出电压的特性（就是个积分电路），并求输出端某点的 rise/fall时间。(Infineon笔试试题) 15、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，要求制这两种电路输入电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。当RC<< period - setup ? hold 16、时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。（华为） 17、给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。（威盛VIA 2003.11.06 上海笔试试题） 18、说说静态、动态时序模拟的优缺点。（威盛VIA 2003.11.06 上海笔试试题） 19、一个四级的Mux,其中第二级信号为关键信号如何改善timing。（威盛VIA2003.11.06 上海笔试试题） 20、给出一个门级的图，又给了各个门的传输延时，问关键路径是什么，还问给出输入，使得输出依赖于关键路径。（未知） 21、逻辑方面数字电路的卡诺图化简，时序（同步异步差异），触发器有几种（区别，优点），全加器等等。（未知） 22、卡诺图写出逻辑表达使。（威盛VIA 2003.11.06 上海笔试试题） 23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛笔试题c ircuit design-beijing-03.11.09）

文档之家