微机原理与接口技术
根据微处理器的最新发展（超线程技术、双核技术），从Intel系列微处理器整体着眼，又落实到最基本、最常用的8086处理器，介绍了微机系统原理、Intel系列微处理器结构、8086指令系统和汇编语言程序设计、主存储器及与CPU的接口、输入输出、中断以及常用的微机接口电路和数模(D/A)转换与模数(A/D)转换接口。
超线程技术(HT)即超线程技术
超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高的CPU的运行效率。
1效能提升
一般很多人都会认为，采用超线程技术，就能使得系统效能大幅提升，但是事实真是如此么？不要忘了我们前面说到的超线程技术实现的必要条件，这可是超线程技术发挥应有效能的前提条件。除了操作系统支持之外，还必须要软件的支持。从这点我们就可以看出，就软件现状来说，支持双处理器技术的软件毕竟还在少数。对于大多数软件来说，由于设计的原理不同，还并不能从超线程技术上得到直接的好处。因为超线程技术是在线程级别上并行处理命令，按线程动态分配处理器等资源。该技术的核心理念是“并行度（Parallelism）”，也就是提高命令执行的并行度、提高每个时钟的效率。这就需要软件在设计上线程化，提高并行处理的能力。而PC上的应用程序几乎没有为此作出相应的优化，采用超线程技术并不能获得效能的大幅提升。上面说的只是软件支持的现状，操作系统在这个方面则没有太大的问题，毕竟Windows的某些版本、Linux都是支持多处理器的操作系统。并且随着Intel支持超线程技术的处理器面世之后，凭借Intel处理器的号召力，必然会引起应用程序设计上的改变，必然会有更多的支持并行线程处理的软件面世，届时，当然是支持超线程处理器大显身手的时候了。那时候，普通用户才能够从超线程技术中得到最直接的好处。
2必然性
提升CPU性能需要。尽管提高CPU的时钟频率和增加缓存容量后的确可以改善CPU性能，但这样的CPU性能提高在技术上存在较大的难度。实际上在应用中基于很多原因，CPU的执行单元都没有被充分使用。如果CPU不能正常读取数据（总线/内存的瓶颈），其执行单元利用率会明显下降。另外就是大多数执行线程缺乏ILP（Instruction-Level Parallelism，多种指令同时执行）支持。这些都造成了CPU的性能没有得到全部的发挥。因此，Intel则采用另一个思路去提高CPU的性能，让CPU可以同时执行多重线程，就能够让CPU发挥更大效率，即所谓“超线程（Hyper-Threading，简称“HT”）”技术。
超线程技术是在一颗CPU同时执行多个程序而共同分享一颗CPU内的资源，理论上要像两颗CPU一样在同一时间执行两个线程，P4处理器需要多加入一个Logical CPU Pointer（逻辑处理单元）。因此新一代的P4（奔腾4） HT的面积比以往的P4增大了5%。而其余部分如ALU（整数运算单元）、FPU（浮点运算单元）、L2 Cache（二级缓存）则保持不变，这些部分是被分享的。虽然采用超线程技术能同时执行两个线程，但它并不象两个真正的CPU那样，每个CPU都具有独立的资源。当两个线程都同时需要某一个资源时，其中一个要暂时停止，
并让出资源，直到这些资源闲置后才能继续。因此超线程的性能并不等于两颗CPU的性能。英特尔P4 超线程有两个运行模式，Single Task Mode（单任务模式）及Multi Task Mode （多任务模式），当程序不支持Multi-Processing（多处理器作业）时，系统会停止其中一个逻辑CPU的运行，把资源集中于单个逻辑CPU中，让单线程程序不会因其中一个逻辑CPU 闲置而减低性能，但由于被停止运行的逻辑CPU还是会等待工作，占用一定的资源，因此Hyper-Threading CPU运行Single Task Mode程序模式时，有可能达不到不带超线程功能的CPU性能，但性能差距不会太大。也就是说，当运行单线程运用软件时，超线程技术甚至会降低系统性能，尤其在多线程操作系统运行单线程软件时容易出现此问题。
需要注意的是，含有超线程技术的CPU需要芯片组、软件支持，才能比较理想的发挥该项技术的优势。操作系统如：Microsoft Windows XP、Microsoft Windows 2003，Linuxkernel 2.4.x 以后的版本也支持超线程技术。支持超线程技术的芯片组包括如：
Intel芯片组：
845、845D和845GL是不支持支持超线程技术的；845E芯片组自身是支持超线程技术的，但许多主板都需要升级BIOS才能支持；在845E之后推出的所有芯片组都支持支持超线程技术，例如845PE/GE/GV以及所有的865/875系列以及915/925系列芯片组都支持超线程技术。ⅥA芯片组：
P4X266、P4X266A、P4M266、P4X266E和P4X333是不支持支持超线程技术的，在P4X400之后推出的所有芯片组都支持支持超线程技术，例如P4X400、P4X533、PT800、PT880、PM800和PM880都支持超线程技术。
SIS芯片组：
SIS645、SIS645DX、SIS650、SIS651和早期SIS648是不支持支持超线程技术的；后期的SIS648、SIS655、SIS648FX、SIS661FX、SIS655FX、SIS655TX、SIS649和SIS656则都支持超线程技术。
ULI芯片组：
M1683和M1685都支持超线程技术。
ATI芯片组：
ATI在Intel平台所推出的所有芯片组都支持超线程技术，包括Radeon 9100 IGP、Radeon 9100 Pro IGP和RX330。
nVidia芯片组：
即将推出的nForce5系列芯片组都支持超线程技术。
3工作原理
在处理多个线程的过程中，多线程处理器内部的每个逻辑处理器均可以单独对中断做出响应，当第一个逻辑处理器跟踪一个软件线程时，第二个逻辑处理器也开始对另外一个软件线程进行跟踪和处理了。
另外，为了避免CPU处理资源冲突，负责处理第二个线程的那个逻辑处理器，其使用的是仅是运行第一个线程时被暂时闲置的处理单元。
例如：当一个逻辑处理器在执行浮点运算（使用处理器的浮点运算单元）时，另一个逻辑处理器可以执行加法运算（使用处理器的整数运算单元）。这样做，无疑大大提高了处理器内部处理单元的利用率和相应的数据、指令处吞吐能力。对于Prescott处理器，发热量大也主要是因为它。
4前提条件
需要CPU支持正式支持超线程技术的CPU有Pentium4 3.06GHz 、2.40C、2.60C、2.80C 、3.0GHz、3.2GHz以及Prescott核心的Pentium4处理器，还有部分型号的Xeon。
2009年，Intel新一代顶级处理器Core i7也支持超线程技术，超线程技术令Core i7可以
由四核模拟出八核。
主板芯片组支持
正式支持超线程技术的主板芯片组的主要型号包括Intel的875P，E7205，850E，865PE/G/P，845PE/GE/GV，845G(B-stepping），845E。875P，E7205，865PE/G/P，845PE/GE/GV芯片组均可正常支持超线程技术的使用，而早前的845E以及850E芯片组只要升级BIOS就可以解决支持的问题；2009年，与Core i7相配的X58芯片组也支持超线程技术。
SIS方面有SiS645DX(B版）、SiS648(B版）、SIS655、SIS658、SIS648FX；
威盛方面有P4X400A、P4X600、P4X800。
主板BIOS支持主板厂商必须在BIOS中支持超线程才行。
操作系统支持微软的操作系统中Windows XP专业版，Windows Vista，Windows 7，Windows server 2003，Windows Server 2008支持此功能，而在Windows 2000上实现对超线程支持的计划已经取消了。
另外，系统核心代号高于2.4.x的Linux系统也支持超线程技术。
应用软件支持一般来说，只要能够支持多处理器的软件均可支持超线程技术，但是实际上这样的软件并不多，而且偏向于图形、视频处理等专业软件方面，游戏软件极少有支持的。应用软件有Office 2000、OfficeXP等。另外Linuxkernel 2.4.x以后的版本也支持超线程技术。
小结
超线程技术就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级并行计算，从而兼容多线程操作系统和软件，提高处理器的性能。操作系统或者应用软件的多线程可以同时运行于一个HTT处理器上，两个逻辑处理器共享一组处理器执行单元，并行完成加、乘、负载等操作。这样就可以使得运行性能提高30%，这是因为在同一时间里，应用程序可以使用芯片的不同部分。虽然单线程芯片每秒钟能够处理成千上万条指令，但是在任一时刻只能够对一条指令进行操作。而“超线程”技术可以使芯片同时进行多线程处理，使芯片性能得到提升。
5优缺点
HT技术优点
⒈超线程技术的优势在于同时进行多任务批处理工作，尽管支持超线程技术的软件不多，也只有少数的软件可以享受到由超线程技术带来的性能提升，但是这符合今后软件等技术的发展方向，今后更多的软件将受益于超线程技术。
⒉从目前来看，部分客户发可以发觉在运行某些特定软件时，超线程技术让系统有了30%的性能提升，为超线程技术优化的软件都能够享受到超线程技术的好处。
⒊客户同时运行两个以上的软件软件时候，将可以明显的感受到这两个软件的性能都得到提升相比关闭超线程技术的情况下都有很大的提升，超线程技术的效率优势只有在多任务操作时候才能得到发挥。
⒋另外支持超线程技术的Windows XP操作系统，其中的很多系统软件都已经针对超线程技术优化过，因此在使用Windows操作系统的时候可以很好的享受到超线程技术带来好处。HT技术缺点
⒈因为超线程技术是对多任务处理有优势，因此当运行单线程运用软件时，超线程技术将会降低系统性能，尤其在多线程操作系统运行单线程软件时将容易出现此问题（这也是在WindowsXP中运行显卡的测试软件时候，得分下降了一点）。
⒉在打开超线程支持后，如果处理器以双处理器模式工作，那么处理器内部缓存就会被划分成几区域，互相共享内部资源。对于不支持多处理器工作的软件在双处理器上运行时出错的概率要比单处理器上高很多。
⒊因为很多工作站软件为Windows 2000操作系统进行过优化，但是采用Windows2000这样的操作系统的工作站无法完全利用超线程技术的优势，也带来不了高的工作效率。
通过上面的解答，我们应该知道了超线程技术的确实对系统性能提升有好处，但是这仅对多任务处理的时候有优势，在进行单各任务处理的时候，优势表现不出来，而且因为打开超线程，处理器内部缓存就会被划分成几区域，互相共享内部资源，造成单个的子系统性能下降。个人认为，用户在进行单任务操作时候，没有必要打开超线程，只有多任务操作时候可以适时打开超线程，享受超线程技术带来的好处。
6超线程起源
超线程（HT）是Intel在奔腾?和现在流行的酷睿? i3 i7 系列）具有的一项功能，这项技术能显著提高计算机在多任务并行时的处理能力。但大多数人所使用的CPU并不具备这个功能。
超线程技术最早出现于奔腾4系列的xeon服务器处理器上
双核技术
双核简单来说就是2个核心，核心(core)又称为内核，是CPU最重要的组成部分。CPU中心那块隆起的芯片就是核心，是由单晶硅以一定的生产工艺制造出来的，CPU所有的计算、接受/存储命令、处理数据都由核心执行。各种CPU核心都具有固定的逻辑结构，一级缓存、二级缓存、执行单元、指令级单元和总线接口等逻辑单元都会有科学的布局。
从双核技术本身来看，到底什么是双内核？毫无疑问双内核应该具备两个物理上的运算内核，而这两个内核的设计应用方式却大有文章可作。据现有的资料显示，AMDOpteron处理器从一开始设计时就考虑到了添加第二个内核，两个CPU内核使用相同的系统请求接口SRI、HyperTransport技术和内存控制器，兼容90纳米单内核处理器所使用的940引脚接口。而英特尔的双核心却仅仅是使用两个完整的CPU封装在一起，连接到同一个前端总线上。可以说，AMD的解决方案是真正的“双核”，而英特尔的解决方案则是“双芯”。可以设想，这样的两个核心必然会产生总线争抢，影响性能。不仅如此，还对于未来更多核心的集成埋下了隐患，因为会加剧处理器争用前端总线带宽，成为提升系统性能的瓶颈，而这是由架构决定的。因此可以说，AMD的技术架构为实现双核和多核奠定了坚实的基础。AMD直连架构（也就是通过超传输技术让CPU内核直接跟外部I/O相连，不通过前端总线）和集成内存控制器技术，使得每个内核都有自己的高速缓存可资遣用，都有自己的专用车道直通I/O，没有资源争抢的问题，实现双核和多核更容易。而Intel是多个核心共享二级缓存、共同使用前端总线的，当内核增多，核心的处理能力增强时，肯定要遇到堵的问题。
简而言之，双核处理器就是基于单个半导体的一个处理器上拥有两个一样功能的处理器核心。换句话说，将两个物理处理器核心整合入一个核中。企业IT管理者们也一直坚持寻求增进性能而不用提高实际硬件覆盖区的方法。多核处理器解决方案针对这些需求，提供更强的性能而不需要增大能量或实际空间。
双核心处理器技术的引入是提高处理器性能的有效方法。因为处理器实际性能是处理器在每个时钟周期内所能处理器指令数的总量，因此增加一个内核，处理器每个时钟周期内可执行的单元数将增加一倍。在这里我们必须强调一点的是，如果你想让系统达到最大性能，你必须充分利用两个内核中的所有可执行单元：即让所有执行单元都有活可干！
8086处理器
Intel 8086是一个由Intel于1978年所设计的16位微处理器芯片，是x86架构的鼻祖。不久，Intel 8088就推出了，拥有一个外部的8位数据总线，允许便宜的芯片用途。它是以8080和8085的设计为基础，拥有类似的寄存器组，但是数据总线扩充为16位。总线界面单元(Bus Interface Unit)透过6字节预存(prefecth) 的队列(queue)位指令给执行单元(Execution Unit)，所以取指令和执行是同步的，8086 CPU有20条地址线，可直接寻址1MB 的存储空间，每一个存储单元可以存放一个字节（8位）二进制信息。
1简介
Intel 8086拥有四个16位的通用寄存器，也能够当作八个8位寄存器来存取，以及四个16位索引寄存器（包含了堆栈指标）。资料寄存器通常由指令隐含地使用，针对暂存值需要复杂的寄存器配置。它提供64K 8 位元的输出输入（或32K 16 位元），以及固定的向量中断。大部分的指令只能够存取一个内存位址，所以其中一个操作数必须是一个寄存器。运算结果会储存在操作数中的一个寄存器。
Intel 8086有四个内存区段（segment)寄存器，可以从索引寄存器来设定。区段寄存器可以让 CPU 利用特殊的方式存取1 MB内存。8086 把段地址左移 4 位然后把它加上偏移地址。大部分的人都认为这是一个很不好的设计，因为这样的结果是会让各分段有重叠。尽管这样对组合语言而言大部分被接受（也甚至有用），可以完全地控制分段，，使在编程中使用指针（如C编程语言）变得困难。它导致指针的高效率表示变得困难，且有可能产生两个指向同一个地方的指针拥有不同的地址。更坏的是，这种方式产生要让内存扩充到大于 1 MB 的困难。而 8086 的寻址方式改变让内存扩充较有效率。
8086处理器的时钟频率介于4.77MHz（在原先的IBM PC频率）和10 MHz之间。8086 没有包含浮点指令部分（FPU），但是可以通过外接数学辅助处理器来增强浮点计算能力。Intel 8087 是标准版本。
2微处理器
i8086处理器
8086是Intel系列的16位微处理器，芯片上有4万个晶体管，采用 NMOS工艺制造，用单一的+5V电源，时钟频率为4.77MHz~10MHz。
8086有16根数据线和20根地址线，它既能处理16位数据，也能处理8位数据。可寻址的内存空间为1MB。
在取得IBM个人电脑部门敲定的重要销售合约之后，Intel 8088处理器不仅成为了IBM个人电脑的大脑，而且还让IBM个人电脑成为新款畅销产品。为此，Intel 8088处理器的成功，也将英特尔进入“财富杂志500大企业排行榜”，《财富》杂志将英特尔评为“70年代最成功的企业”之一。Intel 8088晶体管数目约为2.9万颗。
1978年英特尔公司生产的8086是第一个16位的微处理器。很快Zilog公司和摩托罗拉公司也宣布计划生产Z8000和68000。这就是第三代微处理器的起点。
8086微处理器最高主频速度为8MHz，具有16位数据通道，内存寻址能力为1MB。同时，英特尔还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但intel8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算的指令。人们将这些指令集统一称之为 x86指令集。虽然以后英特尔又陆续生产出第二代、第三代等更先进和更快的新型CPU，但都仍然兼容原来的x86指令，而且英特尔在后续CPU的命名上沿用
了原先的x86序列，直到后来因商标注册问题，才放弃了继续用阿拉伯数字命名。
1979年，英特尔公司又开发出了8088。8086和8088在芯片内部均采用16位数据传输，所以都称为16位微处理器，但8086每周期能传送或接收16位数据，而8088每周期只能传输8位。因为最初的大部分设备和芯片是8位的，而8088的外部8位的数据传送、接收能与这些设备相兼容。8088采用40针的DIP封装，工作频率为6.66MHz、7.16MHz或8MHz，微处理器集成了大约29000个晶体管。
8086和8088问世后不久，英特尔公司就开始对他们进行改进。他们将更多功能集成在芯片上，这样就诞生了80186和80188。这两款微处理器内部均以16位工作，在外部输入输出上80186采用16位，而80188和8088一样是采用8位工作。
1981年，IBM公司将8088芯片用于其研制的PC机中，从而开创了全新的微机时代。也正是从8088开始，个人电脑（PC)的概念开始在全世界范围内发展起来。从8088应用到IBM PC 机上开始，个人电脑真正走进了人们的工作和生活之中，它也标志着一个新时代的开始
3结构
总线接口单元 (BIU bus interface unit)
总线接口单元BIU[1]
总线接口部件由下列各部分组成：
⑴4个段地址寄存器：
CS(code segment)——16位的代码段寄存器；
DS(data segment)——16位的数据段寄存器；
ES(extra segment)——16位的扩展段寄存器；
SS(stack segment)——16位的堆栈段寄存器；
⑵16位的指令指针寄存器IP；
⑶20位的地址加法器；
⑷6字节的指令队列缓冲器。
执行单元
执行部件由下列几个部分组成：
⑴8个通用寄存器：即AX、BX、CX、DX,BP,SP,SI,DI ；
其中，4个数据寄存器：AX、BX、CX、DX；
2个地址指针寄存器：BP(base pointer),SP(stack pointer)；
2个变址寄存器：SI(source index),DI(destination index)[2]；
⑵标志寄存器FR(flags register)；
⑶算术逻辑单元ALU(arithmetic logic unit)。
EU负责全部指令的执行，同时向BIU输出数据（操作结果），并对寄存器和标志寄存器进行管理。在ALU中进行16位运算，数据传送和处理均在EU控制下执行。[3]
BIU和EU的管理
⑴BIU和EU可以并行工作，提高CPU效率。BIU监视着指令队列。当指令队列中有2个空字节时，就自动把指令取到队列中。
⑵ EU执行指令时，从指令队列头部取指令，然后执行。如需访问存储器，则EU向BIU发出请求，由BIU访问存储器。
⑶在执行转移、调用、返回指令时，需改变队列中的指令，要等新指令装入队列中后，EU 才继续执行指令。
4引脚
概念
在学习8086 CPU的引脚信号前，必须弄清CPU最小模式和最大模式的概念。所谓最小模式，
就是在系统中只有一个8086微处理器，所有的总线控制信号都直接由8086 CPU产生，因此，系统中的总线控制电路被减到最少。最大模式是相对最小模式而言的。在最大模式系统中，总是包含两个或多个微处理器，其中一个主处理器就是8086，其他的处理器称为协处理器，它们是协助主处理器工作的。如数学运算协处理器8087，输入/输出协处理器8089。8086 CPU 到底工作在最大模式还是最小模式，完全由硬件决定。
当CPU处于不同工作模式时，其部分引脚的功能是不同的。
实际分析下Intel系列CPU的流水线结构与性能
流水线技术早在Intel的X86芯片中均得到了实现。流水线的使用使CPU 的性能得到了很大的提升，而Pentium系列CPU产品更是一个高级的超标量处理器。
当然CPU流水线性能是有限制，影响CPU流水线性能的因素有:
1、多个任务在同一时间周期内争用同一个流水段
例如，假如在指令流水线中，如果数据和指令是放在同一个储存器中，并且访问接口也只有一个，那么，两条指令就会争用储存器；在一些算数流水线中，有些运算会同时访问一个运算部件。
2、数据依赖
比如，A运算必须得到B运算的结果，但是，B运算还没有开始，A运算动作就必须等待，直到A运算完成，两次运算不能同时执行。
3、条件转移的影响
如果第一条指令是一个条件转移指令，那么系统就会不清楚下面应该执行那一条指令。这时就必须等第一条指令的判断结果出来才能执行第二条指令。条件转移所造成的流水线停顿甚至比相关还要严重的多。
越是长的流水线，相关和转移两大问题也越严重，所以，流水线并不是越长越好，超标量也不是越多越好，找到一个速度与效率的平衡点才是最重要的。
为了解决这些影响流水线性能的因素和提高CPU性能，Intel公司采取了一系列技术手段。
在Pentium III的时候主要采用的技术
1.采用超标量双流水线结构
超标量流水线设计是Pentium微处理器技术的核心。所谓超标量就是处理器内部含有多个执行单元来完成多条指令的同时执行。Pentium有两条分别称为U和V的指令流水线，各自有独立的算术逻辑单元ALU及高速缓存结构。这种双流水线并行作业的方式，使得Pentium在每个时钟周期内可同时执行两条指令。此外，还有一个执行单元，保证同时完成一条浮点运算指令。在Pentium III时采用3条独立的12级超标量流水线。
2.分支预测技术
为了减少由于转移导致流水线的效率损失，Pentium采用分支预测技术来动态预测指令的目标地址，从而节省了CPU的执行时间。通常在用户程序中包含不少的条件转移指令，在流水线计算机中，这些转移指令由于产生分支可能使予取和予译码指令作废。Pentium内部有两个予取指令缓冲队列，在执行条件转移指令前，一个以顺序方式予取指令，另一个以转移方式予取指令，后者也称作分支目标缓冲器BTB（Branch Target Buffer），这是一个小的cache，它基
于转移指令，尤其是循环转移的固有特点，可以认为在大多数情况下，当一条转移指令被再次执行时，其成功与否及转移目标与上次相同。据此可构造动态的分支目标预测硬件。BTB是一种效果较好的硬件机制，统计表明BTB的容量较大时（如超过256项）预测准确率可达90%。通过这种动态分支预测技术，不管是否产生转移，所需指令都在执行前予取好。
3.通过乱序来优化指令流水线
在执行中采取了无序执行(out－of－order processing)技术。即当某条指令需要一些数据而未能立即执行完毕时，它将被剔出流水线并等待数据，CPU则马上执行下条指令，就好比在装配线上发现某件产品不太合格，而被淘汰，等待返工一个道理。这样，可以防止一条指令不能执行而影响了整个流水线的效率。
4. 将指令划分为更细的阶段
在P6架构的CPU中将指令划分成了更细的阶段，从而使逻辑设计、工序等等更为简化，提高了速度。在486芯片中，一条指令一般被划分为五个标准的部分，奔腾亦是如此。而在P6中，由于采用了近似于RISC的技术，一条指令被划分成了创纪录的十四个阶段。这极大地提高了流水线的速度。
在Pentium IV中增加采用的技术如下
1. 使用高级动态执行(Advanced Dynamic Execution)
为支持乱序执行和提高分支预测精度, 高级动态执行机制可以检查126条指令, 并决定执行次序, 配合128个重命名寄存器, 具有更高的预测精度。与PIII相比, 大约可减少1/3的预测错误。动态执行技术一般指集分支预测、数据流分析(即乱序执行)和猜测执行三种技术于一身。
2. 执行跟踪缓存(Execution Trace Cache)
用于存储已解码的微指令( OPs), 加快运行速率。当下次再执行到相同指令时, 不必再一次重复解码, 只需要取相关数据直接执行即可。这对于循环执行的程序有很高的效率。此外, 当分支预测出错, 需要回到分支处重新开始运行另一路时, 之前的译码阶段已经把另一分支指令缓冲进了Trace Cache, 而不用再译码,可节约1～2个时钟周期。
3. 快速执行引擎(Rapid Execution Engine)
采用了称为Double Pumped的双重并发技术(即两组ALU) , 每个时钟ALU能执行两次, 效率相应提升一倍。因此, Pentium 4的双ALU在一个周期内可以执行4条指令。
4. 超长管道处理技术(超管线技术) (Hyper Pipelined Technology)
采用超长管道处理技术, 使流水线深度达20级。Prescott（Pentium IV 的一种核心）更是达到了31级。
5.超线程(HT)技术
资源不冲突时，可同时运行2个线程。
在Core架构时，由于Core架构是Pentium III的P6架构的扩展，所以采用的技术和Pentium III差不多，为3路，12级流水线，同时采用了微指令融合技术，主要是为了减少微指令数量，精简硬件设计。
到了Core2时主要采用了
1. 高级智能高速缓存技术
各Core可动态支配L2 Cache，可提高L2命中率；减少FSB使用频率(通信量)。
2.智能内存访问技术
根据软件需求，用预取器预取指令和数据。
3.宽位动态执行技术
CPU内部增加新操作类型，将多条指令合并为1个操作，实现更大解码带宽、更少空间占用、更低调度负载。微指令融合(Micro-Op Fusion)技术CPU 内部优化uop控制，将多个uop合并为1个uop；
4. 优化流水线的技术
优化分支预测技术：采用二级BTB、返回堆栈缓冲器(RSB)满时可导入ROB，平衡BTB/RSB中指令数量与速度的矛盾；64位宏指令融合技术：支持64位宏指令融合、增加了可融合宏指令个数。
上面提到的技术基本上是以提高CPU流水线的性能为目的的，但是其中有一个技术确违背了这个意愿，就是在Pentium中使用超长流水线技术使流水线深度达到20级，在Prescott架构中甚至达到了31级。
关于这个技术就不得不提到CPU发展史上有名的频率之争。Intel和AMD 在桌面CPU市场上的激烈竞争，使双方都千方百计地拿出更强大产品来压制对方，而最引人瞩目的就是CPU的频率之争。随着CPU频率不断地攀升，Intel 总是在自己某个核心的处理器到达极限之时采用新的、更长流水线的核心来消除频率的瓶颈（流水线越长，频率能更高）。
但是这样做势必会带来一系列的问题。首先，由于现有芯片制造工艺的限制，频率的提升带来高功耗、高发热量的问题。尽管流水线增长，频率提升的空间相应增大，但是处理器频率提升的其它瓶颈却无法解决。而且过长的流水线意味着更加复杂的内部结构，生产的良品率也难以保证。
其次，在CPU的工作中，指令往往不是孤立的，许多指令按一定的顺序执行才能完成一个任务。而一旦某个指令在运算过程中发生了错误，或者执行了没有用的指令，那么其后与之相关的指令就都没有用了。这些指令必须清除掉，然后再执行其它的指令，CPU相当于做了许多无用功！流水线越长，一旦出错影响也就越大，比如一个指令在最后一级出错，那么可能在后续流水线中的所有指令都要被清除，Northwood核心处理器要浪费20级工序的时间，而Prescott 核心处理器就要浪费31级工序的时间！
流水线深度一直是影响处理器效率的重要因素，流水线深度的增加可以让处理器时钟频率进一步提高，但是在有些实际应用中, 已经被证明了处理器流水线的长度与性能成反比。同时容易产生分支预测等问题，Prescott核心的P4达到的31级流水线长度，要比当年的Pentium III和Athlon处理器高出许多，Netburst微架构已无法解决这一问题, 原本计划使基于Netburst微架构的下一代处理器Tejas突破5GHz, 但最终止步于3.8GHz。Prescott最终走上失败之路。
最后Intel公司不得不放弃Pentium IV，频率至上的CPU理论也被推翻。
随后就进入了Core架构，也就是多核时代，多个CPU封装在一个芯片中，协调工作，来达到更高的性能，Netburst架构和Prescott架构被完全抛弃，流水线的深度再次回到了Pentium III时代的3段12级。
对于未来的CPU流水线技术的发展，个人认为可能会有以下的几个方面。
1. CPU线程的提高
CPU线程会越来越多，多线程的使用，使CPU的流水线效率和速度得到了很大的提高，所以未来CPU可能会出现一个CPU8个、16个、32个甚至64个线程的情况。
2. 更多条数的流水线
就像GPU那样已经发展到32条流水线并行工作，流水线条数的增加，使
CPU在相同的时间内完成更多的工作，相当于提高了CPU的性能。
3. 提供更新的Cache搜索算法和轮换算法
Cache不是越大越好，因为CPU性能和Cache的大小呈负指数二项式增长。当Cache大小达到一定水平后，如果不及时更新Cache的搜索算法和Cache的轮换算法，CPU的性能没法得到本质的提高。
4. 一定量地减少流水线深度
后PC时代，是移动运算高发展的时代，所以CPU应该向低功率，高性能的方向发展，所以流水线深度可能更小，但CPU采用更好的架构以及更高的工艺来制造，达到和长流水线一样甚至更高的性能。
5. 异步架构流水线的使用
个人认为异步架构的使用是未来的一个必然趋势。同步架构的使用已经开始限制芯片的发展，基于时钟的芯片设计，只有在系统所有部分同时得到时钟才能正确操作，这只有在时钟线上的延时可以忽略时才可以做到。然而随着工艺的进步系统越来越大，从而使时钟线上的延时不再可以忽略不计。对于芯片设计者来说，时钟歪斜已经成为了一个瓶颈，不跨越这个瓶颈，可以说未来的CPU发展很难有质的飞跃。
而异步式架构设计就是一个很好的出路，使用异步架构，流水线不再依赖于时钟，采用自定时系统，不用担心时钟消耗的能量也不用为了避免时钟歪斜而付出大功耗的代价。对于异步式流水线，只有数据通过时才会产生功耗，空闲时没有动态功耗。同时异步式CPU在计算方面速度也是有很大的优势。据称在1997年，Intel开发了一颗与奔腾系统兼容的异步测试芯片，其运行速度是同步芯片的三倍，而功耗只是后者的一半。
最后写点自己的一点体会
1. 不能一味地走极端
就像当初Intel制造Pentium IV一样就是走了很大的一个极端，不停地提高流水线深度，不排除当初Intel急切地想打败竞争对手AMD的原因。但是这样做的后果就只有一个——很快地失败，当时的事实也证明了这一点。人也一样，做任何事情不能走极端，不然就会陷入死胡同。
2. 要善于取其精华，弃其糟粕
就像Intel研发Core架构的CPU时，虽然完全抛弃了Pentium IV的Netburst架构，但是还是使用了其中可取的部分，比如说超线程，动态执行等等的技术。因此对任何事情要善于分析，看得到好的也要看得到坏的，不能一味地否认或肯定，这样才能有更好的收获。
3. 做好承上启下的工作
计算机的知识也是在不断拓展，计算机事业的发展离不开开放性思维，凡事都要动动脑子，也许你就会走出一条别人没走过的路。在计算机的发展中我们要做好的就是“承上启下”，承接上一代的知识，打开下一代技术的大门。
参考资料
何小海严华．微机原理与接口技术．北京：科学出版社
双核CPU工作原理以及使用方法．果粉手机网．
网络服务器技术双通道和双核技术的介绍．果粉手机网．
Intel现代CPU结构与技术作者：东南大学计算机学院任国林影响流水线性能的因素和解决方法作者：余伦静
结合Intel 奔腾系列微处理器谈流水线技术
来源：https://www.doczj.com/doc/f61768451.html,/more.asp?id=28184
Pentium微处理器
来源：百度文库
https://www.doczj.com/doc/f61768451.html,/view/46609d0d844769eae009edb0.html 现代微机结构_Pentium and core2
来源：百度文库
https://www.doczj.com/doc/f61768451.html,/view/657b2578168884868762d666.html
第二章 8086体系结构与80x86CPU 1．8086CPU由哪两部分构成它们的主要功能是什么 答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。 2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。8086CPU 内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。 5．简述8086系统中物理地址的形成过程。8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。8086系统采用分段并附以地址偏移量办法形成20位的物理地址。采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。通过一个20位的地址加法器将这两个地址相加形成物理地址。具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。逻辑地址由段基址和偏移地址两部分构成，都是无符号的16位二进制数，程序设计时采用逻辑地址，也是1MB。 6．8086系统中的存储器为什么要采用分段结构有什么好处 答：8086CPU中的寄存器都是16位的，16位的地址只能访问64KB的内存。086系统中的物理地址是由20根地址总线形成的，要做到对20位地址空间进行访问，就需要两部分地址
范文范例学习指导 第1章微机运算基础 习题和思考题 1.请完成以下计算： 174．66D=(10101110.10101)B＝（AE. A8）H 10101110101.01011B＝（1397.344）D＝（575.58）H 4BCH＝（010*********）B＝（）BCD 2.设字长为8位，X＝（2A）16，当X分别为原码、补码、反码和无符号数的时候，其真值 是多少？ 答：当X表示原码时，其真值为：＋101010 当X表示补码时，其真值为：＋101010 当X表示反码时，其真值为：＋101010 当X表示无符号数数时，其真值为：00101010 3.设字长为8位，用补码形式完成下列计算，要求有运算结果并讨论是否发生溢出？ 120＋18 －33－37 －90－70 50＋84 答：120＋18 其补码形式分别为：（120）补＝01111000 （18）补＝00010010 01111000 ＋ 00010010 10001010 由于C s=0 ，C p=1，因此有溢出，结果错误 －33－37 其补码形式为：（－33）补＝11011111 （－37）补＝11011011 11011111 ＋11011011 10111010 由于C s=1， C p=1，所以没有溢出，结果正确 －90－70 其补码形式为：（－90）补＝10011100 （－70）补＝10111010 10011100 ＋10111010 01010110 由于C s=1， C p=0，所以有溢出，结果错误 50＋84
其补码形式为：（50）补＝00110010 （84）补＝01010100 00110010 ＋01010100 10000110 由于C s=0， C p=1，所以有溢出，结果错误 4.请写出下列字符串的ASCII码值。 My name is Zhang san. 4D 79 6E 61 6D 65 69 73 5A 68 61 6E 67 73 61 6E 2E 第2章 80X86微机系统 习题与思考题 1.微型计算机主要由哪些基本部件组成？各部件的主要功能是什么？ 答：微型计算机主要由输入设备、运算器、控制器、存储器和输出设备组成。 各部件的功能分别是：1、输入设备通过输入接口电路将程序和数据输入内存；2、运算器是进行算术运算和逻辑运算的部件，它是指令的执行部件；3、控制器是计算机的指挥中心，它负责对指令进行译码，产生出整个指令系统所需要的全部操作的控制信号，控制运算器、存储器、输入/输出接口等部件完成指令规定的操作；4、存储器用来存放程序、原始操作数、运算的中间结果数据和最终结果数据； 5、输出设备是CPU通过相应的输出接口电路将程序运行的结果及程序、数据送到的设备； 2.微处理器的发展过程是什么？ 答：微型计算机的发展过程是： 第一代（1946～1957）——采用电子管为逻辑部件，以超声波汞延迟线、阴极射线管、磁芯和磁鼓等为存储手段；软件上采用机器语言，后期采用汇编语言。 第二代（1957～1965）——采用晶体管为逻辑部件，用磁芯、磁盘作内存和外存；软件上广泛采用高级语言，并出现了早期的操作系统。 第三代（1965～1971）——采用中小规模集成电路为主要部件，以磁芯、磁盘作内存和外存；软件上广泛使用操作系统，产生了分时、实时等操作系统和计算机网络。 第四代（1971～至今）——采用大规模集成电路（LSI）、超大规模集成电路（VLSI）为主要部件，以半导体存储器和磁盘为内、外存储器；在软件方法上产生了结构化程序设计和面向对象程序设计的思想。 3.简述80486微处理器的基本结构。 书12页 4.80486微处理器的工作模式有几种？当CS内容为1000H，IP内容为7896H，求在实地址 模式下的物理地址为多少？ 答：实模式和保护模式及虚拟8086模式。当CS内容为1000H，IP内容为7896H，在实地
习题1 1.什么是汇编语言，汇编程序，和机器语言？ 答：机器语言是用二进制代码表示的计算机能直接识别和执行的一种机器指令的集合。 汇编语言是面向及其的程序设计语言。在汇编语言中，用助记符代替操作码，用地址符号或标号代替地址码。这种用符号代替机器语言的二进制码，就把机器语言编程了汇编语言。 使用汇编语言编写的程序，机器不能直接识别，要由一种程序将汇编语言翻译成机器语言，这种起翻译作用的程序叫汇编程序。 2.微型计算机系统有哪些特点？具有这些特点的根本原因是什么？ 答：微型计算机的特点：功能强，可靠性高，价格低廉，适应性强、系统设计灵活，周期短、见效快，体积小、重量轻、耗电省，维护方便。 这些特点是由于微型计算机广泛采用了集成度相当高的器件和部件，建立在微细加工工艺基础之上。 3.微型计算机系统由哪些功能部件组成？试说明“存储程序控制”的概念。 答：微型计算机系统的硬件主要由运算器、控制器、存储器、输入设备和输出设备组成。 “存储程序控制”的概念可简要地概括为以下几点： ①计算机（指硬件）应由运算器、存储器、控制器和输入/输出设备五大基本部件组成。 ②在计算机内部采用二进制来表示程序和数据。 ③将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作，使计算机在不需要人工干预的情况下，自动、高速的从存储器中取出指令加以执行，这就是存储程序的基本含义。 ④五大部件以运算器为中心进行组织。 4.请说明微型计算机系统的工作过程。 答：微型计算机的基本工作过程是执行程序的过程，也就是CPU自动从程序存
放的第1个存储单元起，逐步取出指令、分析指令，并根据指令规定的操作类型和操作对象，执行指令规定的相关操作。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。 5.试说明微处理器字长的意义。 答：微型机的字长是指由微处理器内部一次可以并行处理二进制代码的位数。它决定着计算机内部寄存器、ALU和数据总线的位数，反映了一台计算机的计算精度，直接影响着机器的硬件规模和造价。计算机的字长越大，其性能越优越。在完成同样精度的运算时，字长较长的微处理器比字长较短的微处理器运算速度快。 6.微机系统中采用的总线结构有几种类型？各有什么特点？ 答：微机主板常用总线有系统总线、I/O总线、ISA总线、IPCI总线、AGP总线、IEEE1394总线、USB总线等类型。 7.将下列十进制数转换成二进制数、八进制数、十六进制数。 ①（4.75）10=（0100.11）2=（4.6）8=（4.C）16 ②（2.25）10=（10.01）2=（2.2）8=（2.8）16 ③（1.875）10=（1.111）2=（1.7）8=（1.E）16 8.将下列二进制数转换成十进制数。 ①（1011.011）2=（11.375）10 ②（1101.01011）2=（13.58）10 ③（111.001）2=（7.2）10 9.将下列十进制数转换成8421BCD码。 ① 2006=（0010 0000 0000 0110）BCD ② 123.456=（0001 0010 0011.0100 0101 0110）BCD 10.求下列带符号十进制数的8位基2码补码。 ① [+127]补= 01111111
本学期微机原理课程已经结束，关于微机课程的心得体会甚多。微机原理与接口技术作为一门专业课，虽然要求没有专业课那么高，但是却对自己今后的工作总会有一定的帮助。记得老师第一节课说学微机原理是为以后的单片机打基础，这就让我下定决心学好微机原理这门课程。 初学《微机原理与接口技术》时，感觉摸不着头绪。面对着众多的术语、概念及原理性的问题不知道该如何下手。在了解课程的特点后，我发现，应该以微机的整机概念为突破口，在如何建立整体概念上下功夫。可以通过学习一个模型机的组成和指令执行的过程，了解和熟悉计算机的结构、特点和工作过程。 《微机原理与接口技术》课程有许多新名词、新专业术语。透彻理解这些名词、术语的意思，为今后深入学习打下基础。一个新的名词从首次接触到理解和应用，需要一个反复的过程。而在众多概念中，真正关键的并不是很多。比如“中断”概念，既是重点又是难点，如果不懂中断技术，就不能算是搞懂了微机原理。在学习中凡是遇到这种情况，绝对不轻易放过，要力求真正弄懂，搞懂一个重点，将使一大串概念迎刃而解。 学习过程中，我发现许多概念很相近，为了更好地掌握，将一些容易混淆的概念集中在一起进行分析，比较它们之间的异同点。比如：微机原理中，引入了计算机由五大部分组成这一概念；从中央处理器引出微处理器的定义；在引出微型计算机定义时，强调输入/输出接口的重要性；在引出微型计算机系统的定义时，强调计算机软件与计算机硬件的相辅相成的关系。微处理器是微型计算机的重要组成部分，它与微型计算机、微型计算机系统是完全不同的概念在微机中，最基础的语言是汇编语言。汇编语言是一个最基础最古老的计算机语言。语言总是越基础越重要，在重大的编程项目中应用最广泛。就我的个人理解，汇编是对寄存的地址以及数据单元进行最直接的修改。而在某些时候，这种方法是最有效，最可靠的。 然而，事物总有两面性。其中，最重要的一点就是，汇编语言很复杂，对某个数据进行修改时，本来很简单的一个操作会用比较烦琐的语言来解决，而这些语言本身在执行和操作的过程中，占有大量的时间和成本。在一些讲求效率的场合，并不可取。 汇编语言对学习其他计算机起到一个比较、对照、参考的促进作用。学习事物总是从最简单基础的开始。那么学习高级语言也当然应当从汇编开始。学习汇
《微机原理与接口技术》参考答案 《微机原理与接口技术》习题参考答案习题 2 1. 为何说8086CPU是16位CPU？答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2. 8086CPU哪两个单元组成？其中，指令队列在哪个单元中，有何作用？答：总线接口单元和执行单元。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3. 8086CPU中8位寄存器和16位寄存器是什么关系？答：8086的通用寄存器包括数据寄存器、指
针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。4. 8086CPU中的IP寄存器有何用途？答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5. 在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是什么？答：有CF、PF、AF、ZF、SF、OF。它们的含义如下：CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数
《微机原理与接口技术》习题答案 一、单项选择题 1、80486CPU进行算术和逻辑运算时，可处理的信息的长度为( D )。 A、32位 B、16位 C、8位 D、都可以 2、在下面关于微处理器的叙述中，错误的是( C ) 。 A、微处理器是用超大规模集成电路制成的具有运算和控制功能的芯片 B、一台计算机的CPU含有1个或多个微处理器 C、寄存器由具有特殊用途的部分内存单元组成，是内存的一部分 D、不同型号的CPU可能具有不同的机器指令 3、若用MB作为PC机主存容量的计量单位，1MB等于( B )字节。 A、210个字节 B、220个字节 C、230个字节 D、240个字节 4、运算器在执行两个用补码表示的整数加法时，判断其是否溢出的规则为( D )。 A、两个整数相加，若最高位（符号位）有进位，则一定发生溢出 B、两个整数相加，若结果的符号位为0，则一定发生溢出 C、两个整数相加，若结果的符号位为1，则一定发生溢出 D、两个同号的整数相加，若结果的符号位与加数的符号位相反，则一定发生溢出 5、运算器的主要功能是( C )。 A、算术运算 B、逻辑运算 C、算术运算与逻辑运算 D、函数运算 6、指令ADD CX，55H[BP]的源操作数的寻址方式是(D )。 A、寄存器寻址 B、直接寻址 C、寄存器间接寻址 D、寄存器相对寻址 7、设(SS)=3300H，(SP)=1140H，在堆栈中压入5个字数据后，又弹出两个字数据，则(SP)=(A ) A、113AH B、114AH C、1144H D、1140H 8、若SI=0053H，BP=0054H，执行SUB SI，BP后，则( C)。 A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0 D、CF=1，OF=1 9、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，(80100H)=24H，(80101H)=5AH，(70100H)=01H，(70101H)=02H，指令MOV BX，[BP]执行后，(BX)=(D ) 。 A、0102H B、0201H C、245AH D、5A24H 10、实模式下80486CPU对指令的寻址由(A )决定。 A、CS，IP B、DS，IP C、SS，IP D、ES，IP 11、使用80486汇编语言的伪操作指令定义: VAL DB 2 DUP(1，2，3 DUP(3)，2 DUP(1，0)) 则
《微机原理与接口技术》复习参考资料 第一章概述 一、计算机中的数制 1、无符号数的表示方法： （1）十进制计数的表示法 特点：以十为底，逢十进一； 共有0-9十个数字符号。 （2）二进制计数表示方法： 特点：以2为底，逢2进位； 只有0和1两个符号。 （3）十六进制数的表示法： 特点：以16为底，逢16进位； 有0--9及A—F（表示10~15）共16个数字符号。 2、各种数制之间的转换 （1）非十进制数到十进制数的转换 按相应进位计数制的权表达式展开，再按十进制求和。（见书本1.2.3，1.2.4）（2）十进制数制转换为二进制数制 ●十进制→二进制的转换： 整数部分：除2取余； 小数部分：乘2取整。 ●十进制→十六进制的转换： 整数部分：除16取余； 小数部分：乘16取整。 以小数点为起点求得整数和小数的各个位。 （3）二进制与十六进制数之间的转换 用4位二进制数表示1位十六进制数 3、无符号数二进制的运算（见教材P5） 4、二进制数的逻辑运算 特点：按位运算，无进借位 （1）与运算 只有A、B变量皆为1时，与运算的结果就是1 （2）或运算 A、B变量中，只要有一个为1，或运算的结果就是1 （3）非运算 （4）异或运算 A、B两个变量只要不同，异或运算的结果就是1 二、计算机中的码制 1、对于符号数，机器数常用的表示方法有原码、反码和补码三种。数X的原码记作[X]原，反码记作[X]反，补码记作[X]补。
注意：对正数，三种表示法均相同。 它们的差别在于对负数的表示。 （1）原码 定义： 符号位：0表示正，1表示负； 数值位：真值的绝对值。 注意：数0的原码不唯一 （2）反码 定义： 若X>0 ，则[X]反=[X]原 若X<0，则[X]反= 对应原码的符号位不变，数值部分按位求反 注意：数0的反码也不唯一 （3）补码 定义： 若X>0，则[X]补= [X]反= [X]原 若X<0，则[X]补= [X]反+1 注意：机器字长为8时，数0的补码唯一，同为00000000 2、8位二进制的表示范围： 原码：-127~+127 反码：-127~+127 补码：-128~+127 3、特殊数10000000 ●该数在原码中定义为：-0 ●在反码中定义为：-127 ●在补码中定义为：-128 ●对无符号数：(10000000)２= 128 三、信息的编码 1、十进制数的二进制数编码 用4位二进制数表示一位十进制数。有两种表示法：压缩BCD码和非压缩BCD码。（1）压缩BCD码的每一位用4位二进制表示，0000~1001表示0~9，一个字节表示两位十进制数。 （2）非压缩BCD码用一个字节表示一位十进制数，高4位总是0000，低4位的0000~1001表示0~9 2、字符的编码 计算机采用7位二进制代码对字符进行编码 （1）数字0~9的编码是0110000~0111001，它们的高3位均是011，后4位正好与其对应的二进制代码（BCD码）相符。
微机原理与接口技术期末考试题库 1.微机系统的硬件由哪几部分组成？ 答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。 2.什么是微机的总线，分为哪三组？ 答：是传递信息的一组公用导线。分三组：地址总线，数据总线，控制总线。 3.8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什 么？ 答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU 与存储器或IO设备之间的数据传送。执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接 口部件进行算术运算。 4.8086指令队列的作用是什么？ 答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。 5.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对 20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？
答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 6.段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令 的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。 7.设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址 为多少？ 答：偏移地址为54100H。（物理地址=段地址*16+偏移地址） 8.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意 义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 9.8086CPU的AD0~AD15是什么引脚？ 答：数据与地址引脚 10.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么?
第二章 8086系统结构 一、 8086CPU 的内部结构 1.总线接口部件BIU （Bus Interface Unit ） 组成：20位地址加法器，专用寄存器组，6字节指令队列，总线控制电路。 作用：负责从内存指定单元中取出指令，送入指令流队列中排队；取出指令所需的操作 数送EU 单元去执行。 工作过程：由段寄存器与IP 形成20位物理地址送地址总线，由总线控制电路发出存储器“读”信号，按给定的地址从存储器中取出指令，送到指令队列中等待执行。 *当指令队列有2个或2个以上的字节空余时，BIU 自动将指令取到指令队列中。若遇到转移指令等，则将指令队列清空，BIU 重新取新地址中的指令代码，送入指令队列。 *指令指针IP 由BIU 自动修改，IP 总是指向下一条将要执行指令的地址。 2.指令执行部件EU （Exection Unit) 组成：算术逻辑单元（ALU ），标志寄存器（FR ），通用寄存器，EU 控制系统等。 作用：负责指令的执行，完成指令的操作。 工作过程：从队列中取得指令，进行译码，根据指令要求向EU 内部各部件发出控制命令，完成执行指令的功能。若执行指令需要访问存储器或I/O 端口，则EU 将操作数的偏移地址送给BIU ，由BIU 取得操作数送给EU 。 二、 8088/8086的寄存器结构 标志寄存器 ALU DI DH SP SI BP DL AL AH BL BH CL CH ES SS DS CS 内部暂存器输入 / 输出控制 电路1432EU 控制系 统20位16位8086总线指令 队列总线 接口单元执行 单元 6 516位 属第三代微处理器 运算能力： 数据总线：DB
一、问答题 1、下列字符表示成相应的ASCII码是多少？ （1）换行0AH （2）字母“Q”51H （3）空格20H 2、下列各机器数所表示数的范围是多少？ （1）8位二进制无符号定点整数； 0~255 （2）8位二进制无符号定点小数；0.996094 （3）16位二进制无符号定点整数；0~65535 （4）用补码表示的16位二进制有符号整数；-32768~32767 3、(111)X=273，基数X=？16 4、有一个二进制小数X=0.X1X2X3X4X5X6 (1)若使X≥1/2，则X1……X6应满足什么条件? X1=1 若使X＞1/8，则X1……X6应满足什么条件？X1∨X2 ∨X3=1 (2) 5、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。 （1）X和Y两个数均为无符号数；X＞Y （2）X和Y两个数均为有符号的补码数。X 微机原理及接口技术 第一部分客观题 一、单项选择题（每小题2分，共10分） 1. 寄存器ECX勺低16位部分可以用 ____________ 达。 A EX B CX C CH D CL 2. 8086处理器执行“ OUT DX,AL指令时，AL的数据出现在_____________ 输出给外设。 A控制总线B地址总线C电源和地线D 数据总线 3. 与DRAM目比，SRAM勺特点是___________ 。 A集成度高、存取周期长B集成度低、存取周期长 C集成度高、存取周期短D集成度低、存取周期短 4. 使用语句“ var dword 3721 ”定义的变量var在主存占用___________ 字节存储空间。 A 1 B 2 C 4 D 8 5. 用8K>8结构SRAM芯片构成64000H H6FFFFH地址范围的存储器，需要使用__________ 。 A 4 B 6 C 8 D 10 二、对错判断题（每小题2分，共10分）（说明：正确的选“ A ,错误选“ B” 6. IA-32 处理器设置的中断标志IF = 0是关中断，表示禁止内部中断和外部中断的所有中断请求。X 7. 已知var是一个变量，语句“ add esi,byte ptr var ”没有语法错误。X 8. DMA传输由DMA控制器控制，无需处理器执行I/O指令。V 9. 高性能计算机中常使用Cache （高速缓冲存储器）提高主存性能。V 10. 向某个I/O端口写入一个数据，一定可以从该I/O端口读回这个数据。V 第二部分主观题 一、填空题（每空2分，共10分） 1. 8086处理器引脚有3个最基本的读写控制信号，它们是M/IO*，—RD* __________ 和____ /R* ______ 。 2. 逻辑地址由—段基地址_________ 口偏移地址两部分组成。代码段中下一条要执行的指令由CS和 _____ 指针IP ____ 寄存器指示，后者在实地址模型中起作用 的仅有_____ 指针 ____ 寄存器部分。 二、问答题（每小题6分，共30分） 1. 什么是JMP指令的近（near）转移和远（far ）转移？ jmp指令的近转移是指在同一个段里面的转移，也叫做段内近转移，用汇编编码就是这样的jmp near ptr标号 jmp指令的远转移是指段与段之间的转移，就是说不在同一个段的转移，用汇编编码就是这样的jmp far ptr 标号 2. 什么是存储访问的局部性原理，它分成哪两个方面的局部性？ 程序局部性原理：虚拟存储管理的效率与程序局部性程序有很大关系。根据统计，进程运行时，在一段时间内，其程序的执行往往呈现岀高度的局限性，包括时间局部性和空间局部性。 1、时间局部性：是指若一条指令被执行，则在不久的将来，它可能再被执行。 2、空间局部性：是指一旦一个存储单元被访问，那它附近的单元也将很快被访问。 《微机原理与接口技术》习题参考答案 习题2 1.为何说8086CPU是16位CPU？ 答：16位指的是8086CPU的字长，而字长一般来说和运算器、寄存器、总线宽度一致。因为8086CPU的内部寄存器、内部运算部件以及内部操作都是按16位设计的，这决定了它的字长为16位。 2.8086CPU由哪两个单元组成？其中，指令队列在哪个单元中，有何作用？ 答：总线接口单元（Bus Interface Unit，BIU）和执行单元（Execution Unit，EU）。指令队列在BIU中。它的作用是当EU在执行指令时，空闲的BIU可以从内存读取后续指令到指令队列，这样就可以将取指令工作和执行指令工作重叠进行，从而提高CPU的工作效率，加快指令的执行速度。 3.8086CPU中8位寄存器和16位寄存器是什么关系？ 答：8086的通用寄存器包括数据寄存器、指针寄存器和变址寄存器。其中数据寄存器包含AX、BX、CX、DX四个16位寄存器，但他们每个都可以分开作为两个单独的8位寄存器使用。8086的指针寄存器和变址寄存器不可分割为8位寄存器。 4.8086CPU中的IP寄存器有何用途？ 答：IP寄存器是指令指针寄存器，用来存放下一条要执行的指令在代码段中的偏移地址。在程序运行过程中，IP寄存器始终指向下一条指令的首地址，与CS寄存器联合确定下一条指令的物理地址。8086就是通过IP寄存器来控制指令序列的执行流程。 5.在标志寄存器中，用于反映运算结果属性的标志位有哪些？它们每一位所表示的含义是 什么？ 答：有CF、PF、AF、ZF、SF、OF。它们的含义如下： CF：进位标志。它记录运算时从最高有效位产生的进位值或结果值。最高有效位有进位或有借位时CF=1，否则CF=0。 PF：奇偶标志。它记录运算结果的奇偶检验条件。当结果操作数中“1”的个数为偶数时PF=1，否则PF=0。 AF：辅助进位标志。在字节运算时，由低半字节（字节的低4位）向高半字节有进位或借位时，AF=1，否则AF=0。 ZF：零标志。运算结果为零时ZF=1，否则ZF=0。 SF：符号标志。它记录运算结果的最高位，即由符号数的符号。 OF：溢出标志。在运算过程中，如果运算结果已经超出了机器能表示的数值范围（指有符号数）称为溢出，此时OF=1，否则OF=0。 6.分别完成下面的8位运算，并说明各主要标志位的状态，以及结果是否产生溢出（提 示：需要分为有符号数和无符号数两种情况）。 《微型计算机原理及接口技术》试题 （120分钟） 一. 单项选择题（在每小题的四个备选答案中选出一个正确的 1. 8086CPU芯片的外部引线中，数据线的条数为（）。 A.6条 B.8条 C.16条 D.20条 2．8086CPU工作在总线请求方式时，会让出（）。 A.地址总线 B.数据总线 C.地址和数据总线 D.地址、数据和控制总线 3．8086在执行OUT DX,AL指令时，AL寄存器的内容输出到（）上。 A．地址总线 B．数据总线 C．存储器 D．寄存器 4．8086CPU的I/O地址空间为（）字节。 A．64KB B．1MB C．256B D．1024B 5. 当8086CPU读I／O接口时，信号M／IO和DT／R的状态必须是（）。 A.00 B.01 C.10 D.11 6. 在8088CPU中, 用于寄存器间接寻址输入输出指令的寄存器是（）。 A. AX B. BX C. CX D. DX 7．两片8259A级联后可管理（）级中断。 A．15 B.16 C.32 D.64 8．8086中断系统中优先级最低的的是（）。 A.可屏蔽中断 B.不可屏蔽中断 C.单步中断 D.除法出错 9．CPU在执行IN AL，DX指令时，其（）。 A． IO/M为高， RD为低 B． IO/M为高， WR为低 C． IO/M为低， RD为低 D． IO/M为低， WR为低 10. 内存从A4000H到CBFFFH，共有（） A.124K B.160K C.180K D.224K 11. 8088CPU中的CS寄存器是一个多少位的寄存器？（）。 A.8位 B.16位 C.24位 D.32位 12．地址译码器的输出一般可为接口的（）信号。 A．片选 B．数据输入 C．地址 D．控制 13. 8255工作在方式0时，下面哪种说法正确（） A. A、B、C三个口输入均有锁存能力 B. 只有A口输入有锁存能力 C. 只有C口输入有锁存能力 D. A、B、C三个口输入均无锁存能力 14. 实现DMA传送，需要（） A.CPU通过执行指令来完成 B.CPU利用中断方式来完成 C.CPU利用查询方式来完成 D.不需要CPU参与即可完成 15．CPU在执行OUT DX，AL指令时，（）寄存器的内容送到地址总线上。 A．AL B．DX C．AX D． DL 二、填空题 1. 分析与设计接口电路的基本方法有和。 2． DMA可以工作在状态和状态下，区分当前DMA工作在什么状态下。 3． 8086/8088的引脚用于决定其工作模式。 4．在译码过程中，如果有一根地址线没有用到，会有个重叠地址。 5．在总线上要完成一次数据传输一般要经历如下阶段：、 、和。 6． 8255A是芯片，有种工作方式； 7． 8253是芯片，内部有个端口地址，其中的每个计数器可作为进制和进制计数器使用。 8．从8253计数器中读出的计数值读出的减一计数器当前值。（是、不是） 9．串行通信包括和两种方式。 10. 158的16位二进制补码为，原码为，反码为。 11．-20的8位二进制补码为，原码为，反码为。 12．操作数寻址方式主要有、、和 4类。 13．中断过程包括、、和 4个阶段。 14． I/O端口地址的编制方式是和。 三．简答题 1．微型计算机接口一般应具有哪些功能？ 2．8086有哪两种工作模式？其主要区别是什么？ 3．什么是中断、中断向量和中断向量表？ 1、微处理器（CPU）由运算器、控制器、寄存器组三部分组成。 2、运算器由算术逻辑单元ALU、通用或专用寄存器组及内部总线三部分组成。 3、控制器的功能有指令控制、时序控制、操作控制，控制器内部由程序计数器PC、指令寄存器IR、指令译码器ID、时 序控制部件以及微操作控制部件（核心）组成。 4、8088与存储器和I/O接口进行数据传输的外部数据总线宽度为8位，而8086的数据总线空度为16位。除此之外，两 者几乎没有任何差别。 5、在程序执行过程中，CPU总是有规律的执行以下步骤：a从存储器中取出下一条指令b指令译码c如果指令需要，从 存储器中读取操作数d执行指令e如果需要，将结果写入存储器。 6、8088/8086将上述步骤分配给了两个独立的部件：执行单元EU、总线接口单元BIU。EU作用：负责分析指令（指令 译码）和执行指令、暂存中间运算结果并保留结果的特征，它由算数逻辑单元（运算器）ALU、通用寄存器、标志寄存器、EU控制电路组成。BIU作用：负责取指令、取操作、写结果，它由段寄存器、指令指针寄存器、指令队列、地址加法器、总线控制逻辑组成。 7、8088/8086CPU的内部结构都是16位的，即内部寄存器只能存放16位二进制码，内部总线也只能传送16位二进制码。 8、为了尽可能地提高系统管理（寻址）内存的能力，8088/8086采用了分段管理的方法，将内存地址空间分为了多个逻辑 段，每个逻辑段最大为64K个单元，段内每个单元的地址长度为16位。 9、8088/8086系统中，内存每个单元的地址都有两部分组成，即段地址和段内偏移地址。 10、8088/8086CPU都是具有40条引出线的集成电路芯片，采用双列直插式封装，当MN/MX=1时，8088/8086工作在最 小模式，当MN/MX=0时，8088/8086工作在最大模式。 11、8088/8086 CPU内部共有14个16位寄存器。按其功能可分为三大类，即通用寄存器（8个）、段寄存器（4个）、控制 寄存器（2个）。 12、8088/8086有20条地址线，可寻址的最大物理内存容量为1MB（2的20次幂），其中任何一个内存单元都有一个20 位的地址，称为物理地址。 13、逻辑地址指段基地址和段内偏移地址。物理地址=段基址*16+段内偏移地址 14、存储器可分为程序段和堆栈段两类。前者用来存放程序的指令代码，后者用来传递参数、保存数据和状态信息。 15、时序可分为两种不同的粒度：时钟周期和总线周期。 16、80386采用32位结构，能寻址的物理空间为4GB(2的32次幂)。最大数据传输率位32MB/s，具有自动切换数据总线 宽度的功能。具有3种工作方式：实地址方式、保护方式、虚拟8086方式。总线周期只有2个时钟。 17、80386内部结构由3部分组成：总线接口部件（BIU）、中央处理部件（CPU）、存储器管理部件（MMU）。其中CPU 1.微机系统的硬件由哪几部分组成？ 答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。2.8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成 逻辑地址到物理地址转换的部件是什么？ 答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU 寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。 3.8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意义各是什么？ 答：状态标志位有6个：ZF，SF，CF，OF，AF，PF。其意思是用来反映指令执行的特征，通常是由CPU根据指令执行结果自动设置的；控制标志位有3个：DF，IF，TF。它是由程序通过执行特定的指令来设置的，以控制指令的操作方式。 4.8086CPU的AD0~AD15是什么引脚？答：数据与地址引脚 5.INTR、INTA、NMI、ALE、HOLD、HLDA引脚的名称各是什么? 答：INTR是可屏蔽请求信号，INTA中断响应信号，NMI是不可屏蔽中断请求信号，ALE 是地址锁存允许信号，HOLD总线请求信号，HLDA总线请求响应信号。 6.虚拟存储器有哪两部分组成？答：有主存储器和辅助存储器。 7.在80x86中，什么是逻辑地址、线性地址、物理地址？答：线性地址是连续的不分段的 地址；逻辑地址是由程序提供的地址；物理地址是内存单元的实际地址。 8.若用4K＊１位的RAM芯片组成8K＊8为的存储器，需要多少芯片？A19—A0地址线 中哪些参与片内寻址，哪些用做芯片组的片选信号？ 答：需要16片芯片；其中A11-A0参与片内寻址；A12做芯片组的片选信号。 9.若系统分别使用512K＊8、１Ｋ＊４、16Ｋ＊８、64Ｋ＊１的RAM，各需要多少条地 址线进行寻址，各需要多少条数据线？ 答：512K＊8需要19条地址线，8条数据线。１Ｋ＊４需要10条地址线，4条数据线。16Ｋ＊８需要14条地址线，8条数据线。64Ｋ＊１需要14条地址线，1条数据线。 10.一般的I/O接口电路有哪四种寄存器，它们各自的作用是什么？ 答：数据输入寄存器，数据输入寄存器，状态寄存器和控制寄存器。数据端口能对传送数据提供缓冲，隔离，寄存的作用；状态寄存器用来保存外设或接口的状态；控制寄存器用来寄存CPU通过数据总线发来的命令。 11.8086最多可有多少级中断?按照产生中断的方法分为哪两大类?答：有8级；按照产生中 断的方法可分为硬件中断和软件中断。 12.什么是中断？什么是中断向量？中断向量表的地址范围？ 13.答：中断就是CPU在执行当前程序时由于内外部事件引起CPU暂时停止当前正在执行 的程序而转向执行请求CPU暂时停止的内外部事件的服务程序，该程序处理完后又返回继续执行被停止的程序；中断向量是中断处理子程序的入口地址；地址范围是 00000H-003FFH。 14.中断向量表的功能是什么？若中断向量号分别为1AH和20H，则它们的中断向量在中断 向量表的什么位置上？答：中断向量表的功能是当中断源发出中断请求时，即可查找该表，找出其中断向量，就可转入相应的中断服务子程序。1AH在中断向量表的位置是1AH*4=68H在中断向量表0000：0068处；20H在中断向量表的位置是80H在中断向量表0000：0080处。 15.通常，解决中断优先级的方法有哪几种？答：3种，软件查询确定优先级，硬件优先级排队电路确定优先级，具体中断屏蔽的接口电路。 16.简述中断控制器8259A的内部结构和主要功能。 微机原理与接口技术复习题 一、填空题 1、8086CPU芯片有16条数据管脚和 20条地址管脚。 2、8088CPU芯片有 8条数据管脚和 20条地址管脚。 3、804868CPU芯片采用 7 级流水线结构，即同时有 7条指令并行操作。 4、Pentium 系列CPU芯片采用由 U流水线和 V流水线两条并行指令流水线构 成的超级流水线结构，可大大提高指令的执行速度。 5、在80386以后的微机系统中，为了加快计算机的运行速度，都在CPU与主存之间增设一级 或两级的高速小容量的高速缓冲存储器（Cache）。 6、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使内 存和外存形成一个有机的整体。 7、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持， 使内存和外存形成一个有机的整体。 8、虚拟存储技术是在内存储器和外存储器之间增加一定的硬件和软件支持，使内存和 外存形成一个有机的整体。 9、8086/8088CPU的内部结构主要由执行单元EU 和总线接口部件BIU 组成。 10、8086/8088CPU中的总线接口单元（BIU）里的指令队列分别有 6个和 4个字节。 11、由8086/8088CPU组成的微机系统的存储器管理采用分段管理，并将存储器分代码、 数据段、堆栈段和附加段。 12、MASM宏汇编语言有两种基本语句，它们是指令语句和指示性语句。 13、指令性语句和指示性语句的主要区别是在汇编时，指令性语句产生对应的机械代码， 而指示性语句不要求CPU执行某种操作，也不产生对机械代码，只给汇编程序提供相应的 汇编信息。 14、汇编语言程序有顺序程序、分支程序、循环程序和子程序等四种结构。 15、半导体存储器从器件制造的工艺角度，可分为双极型和金属氧化物半导体 两大类。 19、半导体存储器从从应用角度，可分为只读存储器（ROM和随机存储器（RAM）。 20、RAM存储器有 SRAM、DRAM 和 NVRAM 。 21、存储器的扩展设计主要有位扩展、子扩展和子位扩展等三种方法。 24、存储器片选信号的产生方法主要有线选法、部分译码法和全译法。 27、80486CPU芯片内有 8K 的高速缓存（Cache）,Pentium芯片中有16K的Cache，分为两 个独立的8K的Cache，其中一个用于存放数据、另一个用于存放指令。 28、80x86微处理器有实地址、保护虚地址和虚拟8086 三种模式的存储管理机制。31、操作系统的资源管理程序分为处理器管理、存储器管理、外部设备管理和文件管理等四 部分。 34、Cache的置换算法有平均使用率置换法和先选先出置换法。 35、外部中断是指有外部设备通过硬件触发轻轻的方式产生的中断，亦称硬件中断，外部中 断有可分为可屏蔽中断和不可屏蔽中断。 36、当8086CPU的MN /MX引脚接低电平，CPU处于最大模式，这时对存储器和外设端口 的读写控制信号由 8288 芯片发出。 37、在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是高速缓冲（Cache） 存储器，它是由静态存储（SRAM）类型的芯片构成，而主存储器则是由动态存储(DRAM) 类型的芯片构成。 38、数据输入/输出的三种方式是程序查询方式、程序中断控制方式和 DMA方式。 39、在使用DMA方式进行数据传输之前，一般都要对DMA控制器进行初始化工作。 40、以EPROM2764芯片为例，其存储容量为8K×8位，共有 13 根数据线， 8 根地址线。 41、逻辑地址为2000H：1234H的存储单元的物理地址是 21234H 。 42、对I/O端口的编址一般有统一编址方式和单独编址方式。 43、中断返回指令是 IRET ，该指令将堆栈中保存的断点弹出后依次装入 IP 和 CS 寄 存器中，将堆栈中保存的标志装入 FLAGS 中。 44．总线按其功能可分数据总线、地址总线和控制总线三种不同类型的总线。微机原理与接口技术
《微机原理与接口技术》参考答案完整版
微机原理与接口技术考试复习题(有答案)
微机原理与接口技术复习资料(概念)
微机原理与接口技术_期末考试试题
微机原理与接口技术试题(1)
相关主题
文本预览