毕业设计（论文）材料之二（2）
本科毕业设计(论文)开题报告题目：基于FPGA的DDS信号发生器的设计
课题类型：设计□√实验研究□论文□
学生姓名： XXX
学号： 0000000000
专业班级： XXXX
学院：电气工程学院
指导教师： XX
开题时间： 201X年X月X日
201X年 X月X 日
一、毕业设计（论文）内容及研究意义（价值）
本问设计基于FPGA的DDS的信号发生器，主要满足一下几个要求：
1.通过编程产生正弦波、方波、三角波信号基波；
2.有足够宽的频率；
3.输出的信号电压能在一定范围内调节；
研究意义
信号发生器是一种常用的信号源，它是一种为电子测量和计量工作提供信号的设备,信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使用。在测试、研究、调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。随着科学技术的发展和测量技术的进步经济的发展，对信号源的要求越来越高，传统的信号发生器大多采用专用芯片或单片机或模拟电路，成本高、控制方式不灵活,已无法满足目前日益发展的数字技术领域科研和教学的需要。但近几年随着FPGA和DDS 技术的快速发展和广泛应用，它具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点。其在信号发生器上的应用得到了很好的认同，很好的解决了有传统信号发生器带来的一些问题，信号发生器己成为测试仪器中至关重要的一类，因此开基于FPGA的DDS发信号发生器具有重大意义。
二、毕业设计（论文）研究现状和发展趋势（文献综述）
信号发生器的国内外现状和应用
近几年随着FPGA和DDS技术的快速发展，基于FPGA实现的DDS信号发生器不仅能产生传统函数信号发生器说能产生的波形，还可以产生任意编辑的波形，这是其他频率合成方式所没有的。通过DDS这种方法产生任意波是一种简单且具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点，这都是其他方法所无法比拟的。在教学、科研和各种技术保障中，都有着广泛的使用。
同时由于自身特点决定了它存在着以下两个比较明显的缺点：一是输出信号的杂散比较大，二是输出信号的带宽受到限制。当然这些问题已随着技术的发展这些问题正在得到解决。如通过增长波形ROM的长度减小相位截断误差。通过增加波形ROM的字长和D/A量化误差。在比较新的DDS芯片中普遍都采用了12bit 的D/A转换器，分析DDS频谱特性，提出了一些降低杂散功率的方法，用随机抖动法提高无杂散动态范围。通过采用先进的工艺和低功耗的设计和提高DDS芯片工作频率，获得频带比较宽的信号了。
自80年代以来各国都在研制DDS的产品，并并广泛应用于各个领域。其中以AD公司的产品比较具有代表性。如AD7008、AD9850、AD9851、AD9852、AD9858等。其系统时钟频率从30MHz到300MHz不等，其中AD9858更是达到了1GHz。这些芯片还具有调制功能，内部也都集成了D/A转换器，精度最高可达到12bit。同时都采用了一些优化设计来提高性能。通过流水技术的使用提高了相位累加器的工作频率和字长，从而使得DDS芯片的输出频率和频率分辨率进一步的提高。同时为了抑制杂散，这些芯片大都采用了随机抖动法提高无杂散动态范围。
基于FPGA实现的DDS信号发生器和以前相比有着灵活的接口和控制方式，可以通过PC机界面的程序进行任意波形的编辑。除了在仪器中的应用外，DDS
在通信系统和雷达系统中也有重要的用途，在国计民生中也扮演着重要角色。
三、毕业设计（论文）研究方案及工作计划（含工作重点与难点及拟采用的途径）
此研究项目采用具有高精度，防干扰等优点的信号发生器，结合DDS系统技术，设计完成的系统具有信号相位噪声低、可编程、全数字化易于集成、体积小、重量的降低成本等特点，从而克服了传统信号发生器系统成本高、控制方式不灵活的缺点。
工作重点与难点：
1：用VHDL来实现硬件软件化；
2：相位噪声有改善；
3：进行精确调整，使之有很好的稳定性。
设计方案:
图1 总体设计框图
工作计划:
四、主要参考文献
[1]王冠，王鹰，黄熙．Verilog HDL与数字电路设计[M]．北京：机械工业出版社，2006
[2]胡振华.VHDL与FPGA设计[M]．北京：中国铁道出版社,2003
[3]杜慧敏，赵全良.基于Verilog的FPGA设计基础[M]. 西安：西安电子科技大学出版社,2006
[4]VHDL语言100例详解.北京理工大学ASIC研究所[M].北京：清华大学出版社，1999
[5]Volnei A.Pedroni. Circuit Design with VHDL[M].北京：电子工业出版社，2009
[6]薛文. DDS任意波形发生器的设计与实现[D]. 南京理工大学硕士学位论文，2004
[7]潘登. 基于DDS技术的可编程任意波形发生器[D]. 武汉大学硕士学位论文，2004
[8]帅倩等.基于FPGA的DDS设计及实现[J].现代电子技术.2010,(13):90-92
[9]谢立锋.基于FPGA的DDS信号发生器的简单实现[J].沿海企业与科
技.2007,(12):53-55
[10]刘冬香.基于VHDL语言的函数发生器的设计[J].机电工程技
术.2007,36(8):40-43
[11]高士友等.基于FPGA的DDS信号发生器设计[J].现代电子技
术.2009,(16):35-38
[12]宋仲康.基于VHDL语言的信号发生器的设计与实现[J].工业控制技
术.2007,(8):80-83
[13]杨威.利用FPGA实现DDS信号发生器的研究[J].山西农业大学学
报.2007,23(3):329-332
[14]李晓明等.在信号发生器中DDS_FPGA的应用[J].现代电子技
术.2006(9):78-80
[15]蔡丽等.基于FPGA技术的多功能DDS信号发生器设计[J].仪器技
术.2007,8:16-18
[16]Understanding Direct Digital Synthesis (DDS)[J].National instruments Corporation
[17]Michael .D .Ciletti ,Advanced Digital Design with the Verilog HDL[M].北京：电子工业出版社，2004
[18]阎石.数字电子技术基础[M].北京：高等教育出版社，2008
[19]樊昌信，曹丽娜.通信原理[M].北京：国防工业出版社，2010
[20]https://www.doczj.com/doc/fc2765856.html,/
[21]https://www.doczj.com/doc/fc2765856.html,/kns50/
[22]https://www.doczj.com/doc/fc2765856.html,/
[23]https://www.doczj.com/doc/fc2765856.html,/
外文文献：
Understanding Direct Digital Synthesis (DDS)
(Reference from national instruments Corporation)
Overview:
National Instruments signal generators utilize a technology known as direct digital synthesis (DDS) to generate signals at precise frequencies and implement phase-continuous sweeping. This whitepaper describes the fundamental operation of DDS.
This tutorial is part of the National Instruments Signal Generator Fundamentals series. Each tutorial in this series will teach basic concepts about the architecture,features, or applications of signal generators.
Na tional Instruments function generators are able to achieve 0.355 μHz of frequency precision using a technology called direct digital synthesis (DDS). DDS works by first storing a large repetitive waveform in onboard memory. For National Instruments products, any single cycle of a waveform (sine, triangle, square, arbitrary) can be represented by exactly 16,384 points and stored into memory. Once the waveform is stored into memory, it can be generated at very precise frequencies.
Signal Generators Fundamentals: Introduction to Direct Digital Synthesis.
DDS Memory Utilization:
Function generators utilize DDS to generate periodic signals at precise frequencies by choosing samples from memory rather than generating all samples of a waveform. By contrast, arbitrary waveform generators (AWGs) generate each sample of a waveform that is stored into memory. While AWGs allow a user to precisely define the waveform that is being generated, they are limited in the frequency precision they can achieve, particularly at high frequencies. By contrast, we illustrate how a function generator is able to generate a 21 MHz sinusoid, even though its frequency is not a direct multiple of the sample rate. This is illustrated in the graph below:
Waveform Memory
Generated Signal(21MHz)
Figure 1: 21 MHz Sine Generation using DDS
From the figure above, we notice that the frequency of the sinusoid is not
a divisor of the sampling rate. As a result, generating a 21 MHz sinusoid would be difficult with an AWG sampling at 100 MS/s. Function generators, on the other hand, use DDS to store a 16,384 sample waveform in memory. With each clock cycle, the appropriate sample is chosen from a lookup table and then generated. As a result, we are able to generate signals at precise frequencies while supplying the digital-to analog converter (DAC) with a constant 100 MHz clock.
Functional Overview:
The actual implementation of DDS requires a look-up table to determine the phase output signal at any point in time. The following figure shows the building blocks for direct digital synthesis-based waveform generation.
Direct Digital Synthesis(DDS)
Figure 2: Direct Digital Synthesis Block Diagram
As the figure above illustrates, a phase accumulator compares the sample clock and desired frequency to increment a phase register. Again, the fundamental idea is that we can generate signals with precise frequencies by generating an appropriate sample based on the phase of that frequency at any point in time. In addition, by representing our waveform with 214 (16,384) points, we are able to represent exactly 16,384 phase increments with our lookup table.
The phase accumulator uses simple arithmetic operations to calculate the lookup table address for each generated sample. It does this by dividing the desired frequency by the sample clock and multiplying the result by 2. This number is based on the bit resolution of the phase register. For NI signal generators, a 48-bit phase register is used for maximum precision. Of these, 34 bits are used to store the remainder phase, and 14 bits are used to choose a sample from the lookup table.
Thus, the phase accumulator produces a 14-bit address that corresponds to the exact phase of the signal. For example, an address of ‘00000000000000’ corresponds to 0°. On the other hand, an address of ‘11111111111111’ corresponds to 359.978°. Thus, the signal generator can use this address to control the phase of the
signal at any point in time. This is shown below:
Phase Accumulator
Desired Frequency
Sample
Clock
Phase Register
Figure 3: Computation of the Phase Register
As the diagram suggests, the phase accumulator is able to represent the phase of the generated signal with 2 points of precision. However, because we only have 214 available points in our waveform, only the 14 most significant bits of the phase register are used in the lookup table. The remaining 34 bits are used to store the remainder of the phase increment. This remainder enables the DDS precision by ensuring that the lookup table will return the appropriate phase information after the phase register rolls over (once per period of the waveform). Applications:
Because direct digital synthesis enables generation of periodic signals at
very precise frequencies, it is useful for applications required phase-continuous frequency sweeping. One common application is filter characterization. A block diagram of a typical system setup is shown below:
Figure 4: Block Diagram of Low Pass Filter Characterization
In this application, a function generator is used to sweep a sinusoid across
a wide frequency range in discrete frequency steps. Using direct digital synthesis, we are able to ensure that the signal generated at each step in the frequency sweep is
accurate to within 0.355 μHz. As a result, you are able to more accurately characterize the analog filter by generating a wider range of frequencies.
中文译文：
理解直接数字合成(DDS)
（参考文献来自national instruments Corporation）
概述：
美国国家仪器信号发生器利用技术称为直接数字合成(DDS)来生成信号在
精确的频率和执行阶段连续扫。本白皮书描述 DDS 的基本操作。
本教程是国家仪器信号发生器的基础系列活动的一部分。在本系列中的每个教程将教体系结构、功能或信号发生器的应用程序有关的基本概念。
国家文书函数发生器是能够实现的使用称为直接数字合成（DDS）技术的频率精度0.355μHz。DDS工作的第一次在板载内存中存储大型的重复性波形。民族乐器产品，任何单一的波形周期(正弦、三角形、方形、任意)可以由完全 16384 点和存储到内存中。一旦波形存储到内存中，它可以生成非常精确的频率。
信号发生器的基础：直接数字合成的简介。
DDS 内存利用率：
函数发生器利用DDS样品从内存中的选择，而不是生成所有样本的波形生成周期信号在精确的频率。相比之下，任意波形发生器（AWGs）生成每个样本的波形存储到内存中。AWGs允许用户以精确定义正在生成的波形，虽然他们在他们可以实现，特别是在高频率的频率精度有限。相比之下，我们说明了如何函数发生器是能够产生21MHz正弦波，即使其频率不是直接的采样率的多。下图说明了这一点：
波形存储
产生的信号（21MHz
采样时钟（100MHz）
图1： 21 MHz 正弦代使用 DDS
从上面的图中，我们看到的正弦波频率不是采样率的除数。因此，生成21MHz 正弦波会困难AWG采样在100MS/s。函数发生器，另一方面，使用DDS16384样本波形存储在内存中。与每个时钟周期，适当的样本是选择查找表中，然后生成。因此，我们将能够生成精确的频率信号同时提供数字-模拟转换器（DAC）与恒100MHz的时钟。
功能概述：
DDS的实际执行情况需要查找表，以确定相输出信号在任一时间点。下图显示了直接数字合成基于波形生成的构建基块。
直接数字频率合成器 (DDS)
图2： 直接数字合成块图
如上图所示，相蓄能器比较采样时钟和所需的频率递增阶段登记册。再次，基本的想法是我们可以通过生成适当的样本，基于时间的任何一点，频率的阶段生成精确的频率信号。此外，由代表我们波形 (16384)214 点，我们是能够代表我们查阅表格的完全16384相增量。
相蓄能器使用简单的算术运算计算的查找表地址，为每个生成的样本。这是所需的频率除以采样时钟和结果乘以2。此数字基于阶段登记册的位分辨率。倪信号发生器，48位相注册用于最大精度。其中有34位用于存储的其余部分的阶段，和14位用来选择查找表中的示例。
因此，相蓄能器产生的信号的确切阶段相对应的 14 位地址。例如，
'00000000000000' 地址对应于0°。另一方面，'11111111111111' 地址对应于 359.978 °。因此，信号发生器可以使用此地址来控制时间的任何一点的信号的阶段。
相位累加器
要求的 频率
采样
时钟
相位 寄存器
图3：阶段登记册的计算
如图所示，可以表示生成的信号相2个点的精度相蓄能器。不过，因为我们只在我们的波形214可用点，只有14最高有效位相登记册的用于查找表中。其余的34位用于存储相增量的其余部分。这个余数DDS 精度通过确保查阅表格将
返回适当的相位信息后阶段登记册滑过 (波形内每一次)。
应用程序：
由于直接数字合成器周期信号频率非常精确的一代，很有用的应用程序所需的阶段连续扫频。一个常见的应用是筛选器的表征。
图4：低通滤波器表征的方块图
在此应用程序中，函数发生器用于扫过宽的频率范围在离散频率的步骤中的正弦波。使用直接数字合成，我们能够确保在每个步骤中频率扫描生成的信号是精确到0.355μHz内。因此，你是能够更准确地描述通过生成一个更广泛的频率范围的模拟的筛选器。