ＸｉｌｉｎｘＦＰＧＡ引脚功能详细介绍
注：技术交流用，希望对大家有所帮助。
IO_LXXY_# 用户IO引脚
XX代表某个Bank内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表bank号
2.IO_LXXY_ZZZ_# 多功能引脚
ZZZ代表在用户IO的基本上添加一个或多个以下功能。
Dn：I/O（在readback期间），在selectMAP或者BPI模式下，D[15:0]配置为数据口。在从SelectMAP读反馈期间，如果RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。
D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0是数据的最低位，在Bit-serial模式下，DIN是信号数据的输入；在SPI模式下，MISO是主输入或者从输出；在SPI*2或者SPI*4模式下，MISO1是SPI总线的第二位。
D1_MISO2，D2_MISO3：I，在并口模式下，D1和D2是数据总线的低位；在SPI*4模式下，MISO2和MISO3是SPI总线的MSBs。
An：O，A[25:0]为BPI模式的地址位。配置完成后，变为用户I/O 口。
AWAKE：O，电源保存挂起模式的状态输出引脚。SUSPEND是一个专用引脚，AWAKE是一个多功能引脚。除非SUSPEND模式被使能，AWAKE 被用作用户I/O。
MOSI_CSI_B_MISO0：I/O，在SPI模式下，主输出或者从输入；在
SelectMAP模式下，CSI_B是一个低电平有效的片选信号；在SPI*2或者SPI*4的模式下，MISO0是SPI总线的第一位数据。
FCS_B：O，BPI flash 的片选信号。
FOE_B：O，BPI flash的输出使能信号
FWE_B：O，BPI flash 的写使用信号
LDC：O，BPI模式配置期间为低电平
HDC：O，BPI模式配置期间为高电平
CSO_B：O，在并口模式下，工具链片选信号。在SPI模式下，为SPI flsah片选信号。
IRDY1/2,TRDY1/2：O，在PCI设计中，以LogiCORE IP方式使用。
DOUT_BUSY：O，在SelectMAP模式下，BUSY表示设备状态；在位串口模式下，DOUT提供配置数据流。
RDWR_B_VREF：I，在SelectMAP模式下，这是一个低电平有效的写使能信号；配置完成后，如果需要，ＲＤＷＲ＿Ｂ可以在BANK2中做为Vref。
HSWAPEN：I，在配置之后和配置过程中，低电平使用上拉。
INIT_B：双向，开漏，低电平表示配置内存已经被清理；保持低电平，配置被延迟；在配置过程中，低电平表示配置数据错误已经发生；配置完成后，可以用来指示POST_CRC状态。
SCPn：I，挂起控制引脚SCP[7:0]，用于挂起多引脚唤醒特性。
CMPMOSI，CMPMISO，CMPCLK：N/A，保留。
M0，M1：I，配置模式选择。M0=并口（0）或者串口（1），M1=主
机（0）或者从机（1）。
CCLK：I/O，配置时钟，主模式下输出，从模式下输入。
USERCCLK：I，主模式下，可行用户配置时钟。
GCLK：I，这些引脚连接到全局时钟缓存器，在不需要时钟的时候，这些引脚可以作为常规用户引脚。
VREF_#：N/A，这些是输入临界电压引脚。当外部的临界电压不必要时，他可以作为普通引脚。当做作bank内参考电压时，所有的VRef 都必须被接上。
3.多功能内存控制引脚
M#DQn：I/O，bank#内存控制数据线D[15:0]
M#LDQS：I/O，bank#内存控制器低数据选通脚
M#LDQSN：I/O，bank#中内存控制器低数据选通N
M#UDQS：I/O，bank#内存控制器高数据选通脚
M#UDQSN：I/O，bank#内存控制器高数据选通N
M#An：O，bank#内存控制器地址线A[14:0]
M#BAn：O，bank#内存控制bank地址BA[2:0]
M#LDM：O，bank#内存控制器低位掩码
M#UDM：O，bank#内存控制器高位掩码
M#CLK：O，bank#内存控制器时钟
M#CLKN：O，bank#内存控制器时钟，低电平有效
M#CASN：O，bank#内存控制器低电平有效行地址选通
M#RASN：O，bank#内存控制器低电平有效列地址选通
M#ODT：O，bank#内存控制器外部内存的终端信号控制
M#WE：O，bank#内存控制器写使能
M#CKE：O，bank#内存控制器时钟使能
M#RESET：O，bank#内存控制器复位
4.专用引脚
DONE_2：I/O，DONE是一个可选的带有内部上拉电阻的双向信号。作为输出，这个引脚说明配置过程已经完成；作为输入，配置为低电平可以延迟启动。
PROGRAM_B_2：I，低电平异步复位逻辑。这个引脚有一个默认的弱上拉电阻。
SUSPEND：I，电源保护挂起模式的高电平有效控制输入引脚。SUSPEND是一个专用引脚，而AWAKE是一个复用引用。必须通过配置选项使能。如果挂起模式没有使用，这个引脚接地。
TCK：I，JTAG边界扫描时钟。
TDI：I，JTAG边界扫描数据输入。
TDO：O，JTAG边界扫描数据输出。
TMS：I，JTAG边界扫描模式选择
5.保留引脚
NC：N/A，
CMPCS_B_2：I，保留，不接或者连VCCO_2
6.其它
GND：
VBATT：RAM内存备份电源。一旦VCCAUX应用了，VBATT可以不接；如果KEY RAM没有使用，推荐把VBATT接到VCCAUX或者GND，也可以不接。
VCCAUX：辅助电路电源引脚
VCCINT：内部核心逻辑电源引脚
VCCO_#：输出驱动电源引脚
VFS：I，（LX45不可用）编程时，key EFUSE电源供电引脚。当不编程时，这个引脚的电压应该限制在GND到3.45V；当不使用key EFUSE时，推荐把该引脚连接到VCCAUX或者GND，悬空也可以。
RFUSE：I，（LX45不可用）编程时，key EFUSE接地引脚。当不编程时或者不使用key EFUSE时，推荐把该引脚连接到VCCAUX或者GND，然而，也可以悬空。
7.GTP 引脚
MGTAVCC：收发器混合信号电路电源引脚
MGTAVTTTX，MGTAVTTRX：发送，接收电路电源引脚
MGTAVTTRCAL：电阻校正电路电源引脚
MGTAVCCPLL0，MGTAVCCPLL1：锁相环电源引脚
MGTREFCLK0/1P，MGTREFCLK0/1N:差分时钟正负引脚
MGTRREF:内部校准终端的精密参考电阻引脚
MGTRXP[1:0]，MGTRXN[1:0]:差分接收端口
MGTTXP[1:0]，MGTTXN[1:0]:差分发送端口
? 1. Spartan-6系列封装概述
Spartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有Spartan-6 LX器件之间的引脚分配是兼容的，所有Spartan-6 LXT器件之间的引脚分配是兼容的，但是Spartan-6 LX 和Spartan-6 LXT器件之间的引脚分配是不兼容的。
表格 1Spartan-6系列FPGA封装
2. Spartan-6系列引脚分配及功能详述
Spartan-6系列有自己的专用引脚，这些引脚是不能作为Select IO使用的，这些专用引脚包括：
专用配置引脚，表格2所示 GTP高速串行收发器引脚，表格3所示
表格 2Spartan-6 FPGA专用配置引脚
注意：只有LX75, LX75T, LX100, LX100T, LX150, and LX150T器件才有VFS、VBATT、RFUSE引脚。
表格 3Spartan-6器件GTP通道数目
注意：LX75T在FG(G)484 和 CS(G)484中封装4个GTP 通道，而在FG(G)676中封装了8个GTP通道；LX100T在FG(G)484 和CS(G)484中封装4个GTP通道，而在FG(G)676 和 FG(G)900中封装了8个GTP通道。
如表4，每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于LX4 TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为电源或特殊功能如配置引脚。
表格 4Spartan6系列各型号封装可用的IO资源汇总
SN 芯片引脚功能 ;************************************************************************** S N8P1602B引脚;▲ 说明 引脚名 类型 说 明 VDD, VSS P ;▲ 电源输入引脚， 建议在VDD 与 VSS 之间接一个0.1μF 的旁路电容 RST/VPP I,P R ST：;▲ 系统复位输入端，施密特结构，低电平触发，通常保持高电平. V PP：;▲ OTP ROM 编程引脚 XIN I ;▲ 外部振荡器输入端，RC 模式的输入端 XOUT/P1.4 I/O ;▲ 外部振荡器输出端，在RC 模式中为基本输入输出功能引脚（P1.4），无上拉电阻。 P0.0/INT0 I ;▲ Port 0.0/INT0 触发引脚（施密特结构），内置上拉电阻。 P1.0~P1.4 I/O ;▲ 输入/输出端，内置上拉电阻。 P2.0~P2.7 I/O ;▲ 输入/输出端，内置上拉电阻。 ;********************************************************************** 1702A--03A 1.5 引脚说明 P IN 类型 ;▲ 说 明 VDD, VSS P ;▲ 数字电路电源输入端 R ST/VPP I RST：;▲ 系统复位输入端，施密特结构，低电平触发，通常保持高电平. V PP：;▲ OTP ROM 编程引脚 XIN, XOUT I, O ;▲ 外部振荡器引脚（RC 模式中为XIN.） P0.0 / INT0 I ;▲ P 0.0 / INT0 触发引脚 (施密特结构) ，内置上拉电阻 P1.0 ~ P1.1 I/O ;▲ P1.0~P1.1 输入/输出引脚，内置上拉电阻 P4.0 ~ P4.3 I/O ;▲ P4.0~P4.3 输入/输出引脚，内置上拉电阻 P5.0~P5.2, P5.5 I/O ;▲ P5.0~P5.2, P5.5 输入/输出引脚，内置上拉电阻 P5.3 / BZ1 / PWM1 I/O ;▲ P5.3 输入/输出引脚，Buzzer 或PWM1 输出端，内置上拉电阻P5.4 / BZ0 / PWM0 I/O ;▲ P5.4 输入/输出引脚，Buzzer 或PWM0 输出端，内置上拉电阻AVREFH I ;▲ A/D 转换模拟参考电压高电平输入端 AIN0 ~ AIN3 I ;▲ A/D 转换输入通道 ;********************************************************************** 1702----1708: 1.8 引脚说明 引脚名称 类型;▲ 说 明 VDD, VSS P ;▲ 数字电路电源输入端 AVDD, AVSS P ;▲ 模拟电路电源输入端 VPP/VDD P ;▲ OTP ROM 编程引脚，一般接到VDD RST I ;▲ 系统复位输入端，施密特结构，低电平触发，通常保持高电平 XIN, XOUT I,O ;▲ 外部振荡器引脚（RC 模式中为XIN） P0.0 / INT0 I ;▲ Port 0.0 / INT0 触发引脚 (施密特结构)，内置上拉电阻 P0.1 / INT1 I ;▲ Port 0.1 / INT1 触发引脚 (施密特结构)，内置上拉电阻 P0.2 / INT2 I ;▲ Port 0.2 / INT2 触发引脚 (施密特结构)，内置上拉电阻 P1.0 ~ P1.5 I/O ;▲ Port 1.0~Port 1.5 输入/输出引脚，内置上拉电阻 P2.0 ~ P2.7 I/O ;▲ Port 2.0~Port 2.7 输入/输出引脚，内置上拉电阻 P4.0 ~ P4.7 I/O ;▲ Port 4.0~Port 4.7 输入/输出引脚，内置上拉电阻 P5.0 / SCK I/O ;▲ Port 5.0 输入/输出引脚/SIO 时钟输入输出端，内置上拉电阻 P5.1 / SI I/O ;▲ Port 5.1 输入/输出引脚/SIO 数据输入端，内置上拉电阻 P5.2 / SO I/O ;▲ Port 5.2 输入/输出引脚/SIO 的数据输出端，内置上拉电阻
常用4000 系列芯片功能 CD4000 双3 输入端或非门单非门 CD4001 四2 输入端或非门 CD4002 双4 输入端或非门 CD4006 18 位串入/串出移位寄存器 CD4007 双互补对加反相器 CD4008 4 位超前进位全加器 CD4009 六反相缓冲/变换器 CD4010 六同相缓冲/变换器 CD4011 四2 输入端与非门 CD4012 双4 输入端与非门 CD4013双主-从D型触发器 CD4014 8 位串入/并入-串出移位寄存器 CD4015 双4位串入/并出移位寄存器 CD4016 四传输门 CD4017 十进制计数/分配器 CD4018 可预制1/N 计数器 CD4019 四与或选择器 CD4020 14 级串行二进制计数/分频器 CD4021 08 位串入/并入-串出移位寄存器CD4022 八进制计数/分配器 CD4023 三3 输入端与非门 CD4024 7 级二进制串行计数/分频器 CD4025 三3 输入端或非门 CD4026 十进制计数/7 段译码器 CD4027 双J-K 触发器 CD4028 BCD 码十进制译码器 CD4029 可预置可逆计数器 CD4030 四异或门 CD4031 64 位串入/串出移位存储器 CD4032 三串行加法器 CD4033 十进制计数/7 段译码器 CD4034 8 位通用总线寄存器 CD4035 4 位并入/串入-并出/串出移位寄存CD4038 三串行加法器 CD4040 12 级二进制串行计数/分频器 CD4041 四同相/反相缓冲器 CD4042 四锁存D 型触发器 CD4043 三态R-S 锁存触发器（"1"触发）CD4044 四三态R-S 锁存触发器（"0"触发）
全新IC手 册 珍藏版 汇佳技术咨询部
目录 AN5071……………………………………AN51 95B…………………………………AN5199……………………………………AN52 65………………………………AN5274………………………………AN5277………………………………AN5521………………………………AN5534………………………………AN5539………………………………AN5891………………………………AT24C04……………………………AT24C08……………………………CCFZ3005……………………………CTV222S……………………………DBL2044……………………………DDP3310B……………………………DPTV-3D……………………………DPTV-DX……………………………DPTV-IX……………………………GAL16V8C……………………………HEF4052……………………………HL4066………………………………
IS42G32256-8PQ……………………KA2107………………………………KA2500………………………………KA5Q1265RF…………………………KA5Q1565RF…………………………KA7631………………………………KS88C8424/32/P84 32………………L78MR05……………………………LA4285………………………………LA75665……………………………LA76810……………………………LA76832……………………………LA7830………………………………LA7838………………………………LA7840………………………………LA7846………………………………LA7910………………………………LA7954…………………………………LA86C3348A……………………………LM1269…………………………………LM324…………………………………LV1116……………………………………M3 400N4………………………………M37225ECSP……………………………
NDAM 系列模块不支持热插拔，请不要带电拆装模块! NDAM-4017 ——————————————概述 NDAM 是全新一代基于网络通讯的刀片式数据采集控制系统。采用积木化结构，简单、灵活，通讯模块和各种数据采集控制模块自由组合，应对各种现场应用。可以通过以太网、RS-485/RS-422/RS-232或CAN-bus 等通讯方式组建网络。 NDAM-4017是模拟量输入模块，可以同时采集6路差分信号和2路单端信号，采样精度高达16位。适用于采集工业现场的各种电压和电流信号。例如来自各种传感器、变送器的信号都可以通过它来采集。 NDAM-4017采用电气隔离技术和看门狗技术，有效保障设备安全可靠运行。 ——————————————产品特性 ◆ 32位ARM 处理器； ◆ 嵌入式实时操作系统； ◆ 输入通道数：6路差分输入，2路单端输入； ◆ 输入信号范围：±10V 、±5V 、±2.5V 、 ±500mV 、±150mV ； ◆ AD 转换分辨率：16位； ◆ 采样速率：10次/秒（全通道）； ◆ 隔离耐压：1000 V DC ； ◆ ESD 保护； ◆ 支持远程升级； ◆ 工作温度范围：-20℃～+85℃； ◆ 工业级塑料外壳，标准DIN 导轨安装。 ————————————产品应用 工业现场控制 远程监控与数据采集 电力通讯 仓储与监控 电子产品制造 食品和饮料行业 包装和物料转移 安防产品 —————————————订购信息 ————————————————————————————————典型应用
修订历史
目录 1. NDAM分布式数据采集控制系统简介 (1) 2. NDAM-4017模拟量输入模块 (3) 2.1 功能简介 (3) 2.1.1 光电隔离 (3) 2.1.2 电源隔离 (3) 2.1.3 嵌入式实时操作系统和看门狗 (3) 2.1.4 高速采集 (4) 2.1.5 可变增益 (4) 2.2 技术指标 (4) 2.2.1 模拟量输入 (4) 2.2.2 系统参数 (4) 2.3 原理框图 (5) 2.4 端子信息 (6) 2.4.1 端子排列 (6) 2.4.2 端子描述 (6) 2.5 电气参数 (7) 2.6 机械规格 (8) 2.6.1 机械尺寸 (8) 2.6.2 安装方法 (8) 3. 免责声明 (10)
目录 1. ITCP-4017功能简介 (1) 1.1 主要技术指标 (2) 1.1.1 模拟量输入 (2) 1.1.2 数字量输出 (2) 1.1.3 系统参数 (2) 1.2 原理框图 (3) 1.3 端子信息 (4) 1.3.1 端子排列 (4) 1.3.2 端子描述 (4) 1.4 电气参数 (5) 1.5 通信参数配置 (5) 1.6 信号指示灯 (6) 1.7 电源和通讯线的连接 (6) 1.7.1 电源连接 (6) 1.7.2 网络连接 (6) 1.8 机械规格 (7) 1.8.1 机械尺寸 (7) 1.8.2 安装方式 (7) 2. ITCP-4017的模拟量输入功能 (9) 2.1 模拟量输入 (9) 2.2 输入采样原理 (9) 2.3 输入接线 (9) 2.4 采样值计算 (9) 2.4.1 最高位符号位 (9) 2.4.2 ADC数据类型 (10) 2.4.3 有符号整型 (10) 2.4.4 量程百分比 (10) 2.5 模拟量输入通道控制 (10) 3. ITCP-4017的数字量输出功能 (11) 3.1 输出原理 (11) 3.2 输出接线方式 (11) 3.3 数字量输出通道控制 (12) 4. ITCP-4017应用示例 (13) 4.1 安装设备 (13) 4.2 操作设备 (13) 4.2.1 ITCP系列模块通信参数的修改 (13) 4.2.2 RJ-45以太网主机通信参数设置 (14) 4.2.3 模块信息配置 (14) 4.2.4功能操作 (16) 4.2.4.1模拟量输入 (17)
5. ITCP-4017 命令简析 (18) 5.1 MODBUS/TCP协议命令结构 (18) 5.2 MODBUS/TCP命令码介绍 (19) 5.3 ITCP资源地址说明 (19) 5.3.1 ITCP-4017的资源地址 (19) 6免责声明 (20)
74系列芯片引脚图、功能、名称、资料大全（含74LS、74HC等），特别推荐为了方便大家，我收集了下列74系列芯片的引脚图资料。 说明：本资料分3部分：（一）、TXT文档，（二）、图片，（三）、功能、名称、资料。 （一）、TXT文档 反相器驱动器LS04 LS05 LS06 LS07 LS125 LS240 LS244 LS245 与门与非门LS00 LS08 LS10 LS11 LS20 LS21 LS27 LS30 LS38 或门或非门与或非门 LS02 LS32 LS51 LS64 LS65 异或门比较器LS86 译码器LS138 LS139 寄存器LS74 LS175 LS373
反相器: Vcc 6A 6Y 5A 5Y 4A 4Y 六非门 74LS04 ┌┴—┴—┴—┴—┴—┴—┴┐六非门(OC门) 74LS05 _ │14 13 12 11 10 9 8│六非门(OC高压输出) 74LS06 Y = A ）│ │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1Y 2A 2Y 3A 3Y GND 驱动器: Vcc 6A 6Y 5A 5Y 4A 4Y ┌┴—┴—┴—┴—┴—┴—┴┐ │14 13 12 11 10 9 8│ Y = A ）│六驱动器(OC高压输出) 74LS07 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘
1A 1Y 2A 2Y 3A 3Y GND Vcc -4C 4A 4Y -3C 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ _ │14 13 12 11 10 9 8│ Y =A+C ）│四总线三态门 74LS125 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ -1C 1A 1Y -2C 2A 2Y GND Vcc -G B1 B2 B3 B4 B8 B6 B7 B8 ┌┴—┴—┴—┴—┴—┴—┴—┴—┴—┴┐ 8位总线驱动器 74LS245 │20 19 18 17 16 15 14 13 12 11│ ）│ DIR=1 A=>B │ 1 2 3 4 5 6 7 8 9 10│ DIR=0 B=>A └┬—┬—┬—┬—┬—┬—┬—┬—┬—┬┘ DIR A1 A2 A3 A4 A5 A6 A7 A8 GND
电源驱动芯片uc3842引脚图及引脚功能 电流型脉宽调制器UC3842 的主要优点：单端输出，可直接驱动双极型功率管或场效应管；管脚数量少，外围电路简单；电压调整率可达0.01%；工作频率更可高达500 kHz；启动电流小于 1 mA，正常工作电流为12 mA；欠压锁定，带滞后；锁存脉宽调制，可逐周限流；并可利用高频变压器实现与电网隔离。它适用于无工频变压器的低于250w的小功率开关电源，其工作温度为0～+70℃，最高输入电压为36 V，具有最大电流为1 A的拉、灌输出电流。 UC3842外形图 UC3842引脚图和内部电路方框图
UC3842各引脚功能简介如下： ---1脚COMP是内部误差放大器的输出端，通常此脚与2脚之间接有反馈网络，以确定误差放大器的增益和频响。 ---2脚FEED BACK是反馈电压输入端，此脚与内部误差放大器同向输入端的基准电压(一般为+ 2.5V)进行比较，产生控制电压，控制脉冲的宽度。 ---3 脚ISENSE是电流传感端。在外围电路中，在功率开关管(如VMos管)的源极串接一个小阻值的取样电阻，将脉冲变压器的电流转换成电压，此电压送入3 脚，控制脉宽。此外，当电源电压异常时，功率开关管的电流增大，当取样电阻上的电压超过1V时，UC3842就停止输出，有效地保护了功率开关管。 ---4脚RT/CT是定时端。锯齿波振荡器外接定时电容C和定时电阻R的公共端。 ---5脚GND是接地。 ---6脚OUT是输出端，此脚为图滕柱式输出，驱动能力是±lA。这种图腾柱结构对被驱动的功率管的关断有利，因为当三极管VTl截止时，VT2导通，为功率管关断时提供了低阻抗的反向抽取电流回路，加速功率管的关断。 ---7脚Vcc是电源。当供电电压低于＋16V时，UC3824不工作，此时耗电在1mA以下。输入电压可以通过一个大阻值电阻从高压降压获得。芯片工作后，输入电压可在+10～+30V之间波
CD4017引脚图,引脚功能及工作时序图 CD4017功能简述: CD4017是5位Johnson计算器，具有10个译码输出端，CP，CR，INH输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制。INH为低电平时，计算器在时钟上升沿计数；反之，计数功能无效。CR为高电平时，计数器清零。Johnson 计数器，提供了快速操作，2输入译码选通和无毛刺译码输出。防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。在每10个时钟输入周期CO信号完成一次进位，并用作多级计数链的下级脉动时钟。 CD4017的引脚图 CD4017引脚功能： CD4017内部是除10的计数器及二进制对10进制译码电路。CD4017有16支脚，除电源脚VDD及VSS为电源接脚，输入电压范围为3–15V 之外，其余接脚为： A、频率输入脚：CLOCK(Pin14)，为频率信号的输入脚。 B、数据输出脚： a、Q1-Q9(Pin3，2，4，7，10，1，5，6，9，11)，为*后的时进制输出接脚，被计数到的值，其输出为Hi，其余为Lo电位。
b、CARRY OUT（Pin12），进位脚，当4017计数10个脉冲之后，CARRY OUT将输出一个脉波，代表产生进位，共串级计数器使用。 D、控制脚： a、CLEAR(Pin15)：清除脚或称复位(Reset)脚，当此脚为Hi时，会使CD4017的Q0为”1”，其余Q1-Q9为”0”。 b、CLOCK ENABLE(Pin13)，时序允许脚，当此脚为低电位，CLOCK 输入脉波在正缘时，会使CD4017计数，并改变Q1-Q9的输出状态。 CD4017工作时序
74系列芯片功能大全7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器7408 TTL 2输入端四与门7409 TTL 集电极开路2输入端四与门7410 TTL 3输入端3与非门74107 TTL 带清除主从双J-K触发器 74109 TTL 带预置清除正触发双J-K触发器 7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器 7412 TTL 开路输出3输入端三与非门 74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器 74123 TTL 双可再触发单稳态多谐振荡器 74125 TTL 三态输出高有效四总线缓冲门 74126 TTL 三态输出低有效四总线缓冲门 7413 TTL 4输入端双与非施密特触发器 74132 TTL 2输入端四与非施密特触发器 74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器 7415 TTL 开路输出3输入端三与门 74150 TTL 16选1数据选择/多路开关 74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器 74156 TTL 开路输出译码器/分配器 74157 TTL 同相输出四2选1数据选择器 74158 TTL 反相输出四2选1数据选择器 7416 TTL 开路输出六反相缓冲/驱动器 74160 TTL 可预置BCD异步清除计数器 74161 TTL 可予制四位二进制异步清除计数器 74162 TTL 可预置BCD同步清除计数器 74163 TTL 可予制四位二进制同步清除计数器 74164 TTL 八位串行入/并行输出移位寄存器 74165 TTL 八位并行入/串行输出移位寄存器 74166 TTL 八位并入/串出移位寄存器
美国DALLAS 公司推出的具有涓细电流充电能力的低功耗实时时钟电路 DS1302的结构、工作原理及其在实时显示时间中的应用。它可以对年、月、日、周日、时、分、秒进行 DS1302的引脚排列, 其中Vcc1为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1＋0.2V 时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。 X1和X2是振荡源，外接32.768kHz 晶振。RST 是复位/片选线，通过把RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST 提供终止单字节或多字节数据的传送手段。当RST 为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST 置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在Vcc ≥2.5V 之前，RST 必须保持低电平。只有在SCLK 为低电平时，才能将RST 置为高电平。 I/O为串行数据输入输出端(双向，后面有详细说明。 控制字节的最高有效位(位7 必须是逻辑1，如果它为0，则不能把数据写入DS1302中，位6如果为0，则表示存取日历时钟数据，为1表示存取RAM 数据; 位5至位1指示操作单元的地址; 最低有效位(位0 如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。
在控制指令字输入后的下一个SCLK 时钟的上升沿时，数据被写入DS1302，数据输入从低位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK 脉冲的下降沿读出DS1302 DS1302有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD 码形式此外，DS1302 还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM 相关的寄存器等。时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器内容。 DS1302与RAM 相关的寄存器分为两类：一类是单个RAM 单元，共31个，每个单元组态为一个8位的字节，其命令控制字为 C0H ～FDH ，其中奇数为读操作，偶数为写操作；另一类为突发方式下的RAM 寄存器，此方式下可一次性读写所有的RAM 的31个字节，命令控制字为 FEH(写、FFH(读。 为了实现系统报警计时等功能，此设计采用了DS302实时时钟芯片。DS1302 是美国DALLAS 公司推出的一种高性能、低功耗、带RAM 的实时时钟电路，它可以对年、月、日、 周日、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V ～5.5V 。采用三线接口与CPU 进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM 数据。DS1302内部有一个31×8的用于临时性存放数据的RAM 寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。 2.1 引脚功能及结构 DS1302的引脚排列, 其中Vcc1为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大者供电。当Vcc2大于Vcc1＋0.2V 时，Vcc2给DS1302供电。当Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz 晶振。RST 是复位/片选线，通过把RST 输入驱动置高电平来启动所有的数据传送。RST 输入有两种功
<74LS00引脚图> 74l s00 是常用的2输入四与非门集成电路，他的作用很简单顾名思义就是实现一个与非门。 Vcc 4B 4A 4Y 3B 3A 3Y ┌┴—┴—┴—┴—┴—┴—┴┐ __ │14 13 12 11 10 9 8│ Y = AB ）│ 2输入四正与非门 74LS00 │ 1 2 3 4 5 6 7│ └┬—┬—┬—┬—┬—┬—┬┘ 1A 1B 1Y 2A 2B 2Y GND 74LS00真值表： A＝1 B=1 Y=0 A＝0 B=1 Y=1 A＝1 B=0 Y=1 A＝0 B=0 Y=1
74HC138基本功能74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 74LS138的作用: 利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器 用与非门组成的3线-8线译码器74LS138
图74ls138译码器内部电路 3线-8线译码器74LS138的功能表 备注：这里的输入端的三个A0～1有的原理图中也用A B C表示（如74H138.pdf中所示，试用于普中科技的HC-6800 V2.2单片机开发板）。<74ls138功能表> 74LS138逻辑图
无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。 当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出 74ls138逻辑图 由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。 71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。 带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。 例2．74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出管脚的波形。
数字电路CD4017的原理及应用电路 2008/10/18 00:26 数字电路CD4017是十进制计数／分频器，它的内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Q0、Q1、Q2、…、Q9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端（Q0～Q9）和1个进位输出端～Q5-9。每输入10个计数脉冲，～Q5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。 CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1～Q9）均为低电平。CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。 CD4017有两个时钟端 CP 和 EN，若用时钟脉冲的上沿计数，则信号从 CP 端输入；若用下降沿计数，则信号从 EN 端输入。设置两个时钟端是为了级联方便。 CD4017 与 CD4022 是一对姊妹产品，主要区别是 CD4022 是八进制的，所以译码输出仅有 Y0～Y7，每输入 8 个脉冲周期，就可得到一个进位输出，它们的管脚相同，不过 CD4022 的 6、9 脚是空脚。
cd4017方框 图 cd4017引 脚图 一、用一个CD4017制成的彩灯电路 1.用一个CD4017制作的彩灯电路如图1 所示。 cd4017电路图 2.电路工作原理 CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。 二、用三个CD4O17彩灯电路图 CD4017的级连，如图2所示。
数字电路CD4017得原理及应用电路 数字电路CD4017就是十进制计数／分频器,它得内部由计数器及译码器两部分组成,由译码输出实现对脉冲信号得分配,整个输出时序就就是Q0、Q1、Q2、…、Q9依次出现与时钟同步得高电平,宽度等于时钟周期。 CD4017有10个输出端(Q0～Q9)与1个进位输出端～Q5-9。每输入10个计数脉冲,～Q5-9就可得到1个进位正脉冲,该进位输出信号可作为下一级得时钟信号。 CD4017有3个输(MR、CP0与~CP1),MR为清零端,当在MR端上加高电平或正脉冲时其输出Q0为高电平,其余输出端(Q1～Q9)均为低电平。CP0与～CPl 就是2个时钟输入端,若要用上升沿来计数,则信号由CP0端输入;若要用下降沿来计数,则信号由～CPl端输入。设置2个时钟输入端,级联时比较方便,可驱动更多二极管发光。由此可见,当CD4017有连续脉冲输入时,其对应得输出端依次变为高电平状态,故可直接用作顺序脉冲发生器。 CD4017有两个时钟端 CP 与 EN,若用时钟脉冲得上沿计数,则信号从 CP 端输入;若用下降沿计数,则信号从 EN 端输入。设置两个时钟端就是为了级联方便。 CD4017 与 CD4022 就是一对姊妹产品,主要区别就是 CD4022 就是八进制得,所以译码输出仅有 Y0～Y7,每输入 8 个脉冲周期,就可得到一个进位输出,它们得管脚相同,不过 CD4022 得 6、9 脚就是空脚。 cd4017方框图cd4017引脚图 一、用一个CD4017制成得彩灯电路 1、用一个CD4017制作得彩灯电路如图1 所示。
cd4017电路图 2、电路工作原理 CD4017输出高电平得顺序分别就是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚,故③、②、④、⑦、⑩、①脚得高电平使6串彩灯向右顺序发光,⑤、⑥、③脚得高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己得需要进行具体得组合,若要改变彩灯得闪光速度,可改变电容C1得大小。 二、用三个CD4O17彩灯电路图 CD4017得级连,如图2所示。 cd4017级联原理图 CD4017级连后可以顺序输出24个高电平,同上理可组合出各种不同得发光方式,见图3,可使6串彩灯向右流水发光,再向左流水发光,中心向两边散开后再向中心靠拢发光,1、3、5、2、4、6串间隔发光等等 CD4511就是一个用于驱动共阴极 LED (数码管)显示器得 BCD 码—七段码译码器,特点:具有BCD转换、消隐与锁存控制、七段译码及驱动功能得CMOS电路能
CD4017引脚图,电路图,原理图资料 十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端（O0～O9）和1个进位输出端～O5-9。每输入10个计数脉冲，～O5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。 CD4017有3个输入（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出O0为高电平，其余输出端（O1～O9）均为低电平。CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由C P0端输入；若要用下降沿来计数，则信号由～CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。 由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。
CD4017引脚图 一、用一个CD4017制成的彩灯电路 1.用一个CD4017制作的彩灯电路如图1 所示。
.电路工作原理 CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。 二、用三个CD4O17彩灯电路图 CD40 17的级连，如图2所示。 2．CD4017级连后可以顺序输出24个高电平，同上理可组合出各种不同的发光方式，见图3，可使6串彩灯向右流水发光，再向左流水发光，中心向
CD4017引脚功能参数图,电路图,原理图资料 十进制计数／分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端（O0～O9）和1个进位输出端～O5-9。每输入10个计数脉冲，～O5-9就可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。 CD4017有3个输（MR、CP0和~CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出O0为高电平，其余输出端（O1～O9）均为低电平。CP0和～CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由～CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。 由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。 此主题相关图片如下：1111.jpg CD4017引脚图 一、用一个CD4017制成的彩灯电路 1.用一个CD4017制作的彩灯电路如图1所示。
此主题相关图片如下：222.jpg 2.电路工作原理 CD4017输出高电平的顺序分别是③、②、④、⑦、⑩、①、⑤、⑥、⑨脚，故③、②、④、⑦、⑩、①脚的高电平使6串彩灯向右顺序发光，⑤、⑥、③脚的高电平使6串彩灯由中心向两边散开发光。各种发光方式可按自己的需要进行具体的组合，若要改变彩灯的闪光速度，可改变电容C1的大小。 二、用三个CD4O17彩灯电路图 CD4017的级连，如图2所示。 此主题相关图片如下：3333.gif CD4017原理图电路 2．CD4017级连后可以顺序输出24个高电平，同上理可组合出各种不同的发光方式，见图3，可使6串彩灯向右流水发光，再向左流水发光，中心向两边散开后再向中心靠拢发光，1、3、5、2、4、6串间隔发光等等
附录三 常用芯片引脚图 一、 单片机类 1、MCS-51 芯片介绍：MCS-51系列单片机是美国Intel 公司开发的8位单片机，又可以分为多个子系列。 MCS-51系列单片机共有40条引脚，包括32 条I/O 接口引脚、4条控制引脚、2条电源引 脚、2条时钟引脚。 引脚说明： P0.0～P0.7：P0口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时 的地址/数据复用口。 P1.0～P1.7：P1口8位口线，通用I/O 接口无第二功能。 P2.0～P2.7：P2口8位口线，第一功能作为通用I/O 接口，第二功能作为存储器扩展时传送高8位地址。 P3.0～P3.7：P3口8位口线，第一功能作为 通用I/O 接口，第二功能作为为单片机的控 制信号。 ALE/ PROG ：地址锁存允许/编程脉冲输入信号线（输出信号） PSEN ：片外程序存储器开发信号引脚（输出信号） EA/Vpp ：片外程序存储器使用信号引脚/编程电源输入引脚 RST/VPD ：复位/备用电源引脚 2、MCS-96 芯片介绍：MCS-96系列单片机是美国Intel 公司继MCS-51系列单片机之后推出的16位单 片机系列。它含有比较丰富的软、硬件 资源，适用于要求较高的实时控制场合。 它分为48引脚和68引脚两种，以48引 脚居多。 引脚说明： RXD/P2.1 TXD/P2.0：串行数据传出分发 送和接受引脚，同时也作为P2口的两条 口线 HS1.0～HS1.3：高速输入器的输入端 HS0.0～HS0.5：高速输出器的输出端（有 两个和HS1共用） Vcc ：主电源引脚（＋5V ） Vss ：数字电路地引脚（0V ） Vpd ：内部RAM 备用电源引脚（＋5V ） V REF ：A/D 转换器基准电源引脚（＋5V ） AGND ：A/D 转换器参考地引脚 12345678910111213141516171819204039383736353433323130292827262524232221P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST RXD/P3.0TXD/P3.1INT0/P3.2INT1/P3.3T0/P3.4T1/P3.5WR/P3.6RD/P3.7XTAL2XTAL1V SS V CC P0.0/AD 0P0.1/AD 1 P0.2/AD 2P0.3/AD 3P0.4/AD 4P0.5/AD 5P0.6/AD 6P0.7/AD 7 EA/V PP ALE/PROG PSEN P2.7/A 15P2.6/A 14P2.5/A 13 P2.4/A 12P2.3/A 11P2.2/A 10P2.1/A 9P2.0/A 8803180518751
74系列芯片功能大全 7400 TTL 2输入端四与非门 7401 TTL 集电极开路2输入端四与非门 7402 TTL 2输入端四或非门 7403 TTL 集电极开路2输入端四与非门 7404 TTL 六反相器 7405 TTL 集电极开路六反相器 7406 TTL 集电极开路六反相高压驱动器 7407 TTL 集电极开路六正相高压驱动器 7408 TTL 2输入端四与门7409 TTL 集电极开路2输入端四与门 7410 TTL 3输入端3与非门74107 TTL 带清除主从双J-K触发器 74109 TTL 带预置清除正触发双J-K触发器 7411 TTL 3输入端3与门 74112 TTL 带预置清除负触发双J-K触发器 7412 TTL 开路输出3输入端三与非门 74121 TTL 单稳态多谐振荡器 74122 TTL 可再触发单稳态多谐振荡器 74123 TTL 双可再触发单稳态多谐振荡器 74125 TTL 三态输出高有效四总线缓冲门 74126 TTL 三态输出低有效四总线缓冲门 7413 TTL 4输入端双与非施密特触发器 74132 TTL 2输入端四与非施密特触发器 74133 TTL 13输入端与非门 74136 TTL 四异或门 74138 TTL 3-8线译码器/复工器 74139 TTL 双2-4线译码器/复工器 7414 TTL 六反相施密特触发器 74145 TTL BCD—十进制译码/驱动器 7415 TTL 开路输出3输入端三与门 74150 TTL 16选1数据选择/多路开关 74151 TTL 8选1数据选择器 74153 TTL 双4选1数据选择器 74154 TTL 4线—16线译码器 74155 TTL 图腾柱输出译码器/分配器 74156 TTL 开路输出译码器/分配器 74157 TTL 同相输出四2选1数据选择器 74158 TTL 反相输出四2选1数据选择器 7416 TTL 开路输出六反相缓冲/驱动器 74160 TTL 可预置BCD异步清除计数器 74161 TTL 可予制四位二进制异步清除计数器 74162 TTL 可预置BCD同步清除计数器 74163 TTL 可予制四位二进制同步清除计数器 74164 TTL 八位串行入/并行输出移位寄存器 74165 TTL 八位并行入/串行输出移位寄存器 74166 TTL 八位并入/串出移位寄存器
F007 输入;3脚=IN+,2脚=IN-.输出;6脚=OUT.电源;7脚=V+,4脚=V-.调另;1脚=OA1,5脚=OA2.
74LS244是8路3态缓冲驱动,也叫做线驱动或者总线驱动门电路。简单地说，它有8个输入端，8个输出端。 引脚定义如下： 引脚功能 1------1G 1Y1-1Y4输出控制，低电平有效，高电平高阻 2------1A1 输入端，对应的输出为1Y1 3------2Y4 输出端，对应的输入为2A4 4------1A2 5------2Y3 6------1A3 7------1Y2 8------1A4 9------2Y1 10-----GND 地 11-----2A1 12-----1Y4 13-----2A2 14-----1Y3 15-----2A3 16-----1Y2 17-----2A4 18-----1Y1 19-----2G 2Y1-2Y4输出控制端 20-----VCC 电源正
555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当5 脚悬空时，则电压比较器A1 的反相输入端的电压为2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端TR 的电压小于VCC /3，则比较器A2 的输出为1，可使RS 触发器置1，使输出端OUT=1。如果阈值输入端TH 的电压大于2VCC/3，同时TR 端的电压大于VCC /3，则A1 的输出为1，A2 的输出为0，可将RS 触发器置0，使输出为0 电平。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。它提供两个基准电压VCC /3 和2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当5 脚悬空时，则电压比较器A1 的反相输入端的电压为2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端TR 的电压小于VCC /3，则比较器A2 的输出为1，可使RS 触发器置1，使输出端OUT=1。如果阈值输入端TH 的电压大于2VCC/3，同时TR 端的电压大于VCC /3，则A1 的输出为1，A2 的输出为0，可将RS 触发器置0，使输出为0 电平。