《微机原理与接口技术》习题解答
习题1
1.1 冯?诺依曼型计算机的设计方案有哪些特点？
【解答】冯?诺依曼型计算机的设计方案是“存储程序”和“程序控制”，有以下5方面特点：
（1）用二进制数表示数据和指令；
（2）指令和数据存储在内部存储器中，按顺序自动依次执行指令；
（3）由运算器、控制器、存储器、输入设备和输出设备组成基本硬件系统；
（4）由控制器来控制程序和数据的存取及程序的执行；
（5）以运算器为核心。
1.2 微处理器和微型计算机的发展经历了哪些阶段？各典型芯片具备哪些特点？
【解答】经历了6代演变，各典型芯片的特点如表1-1所示。
表1-1 微处理器的发展及典型芯片的特点
发展时代 类别 典型芯片及性能特点
第一代
（1971~1973年） 4、8位低档微处理器 Intel 4004集成2300多个晶体管，主频108KHz，寻址640Byte，指令系统简单；Intel 8008采用PMOS工艺，集成3500晶体管，基本指令48条，主频500KHz。
第二代
（1974~1977年） 8位中高档微处理器 Intel 8080采用NMOS工艺，集成6000晶体管，主频2MHz，指令系统较完善，寻址能力增强，运算速度提高了一个数量级。
第三代
（1978~1984年） 16位
微处理器 Intel 8086采用HMOS工艺，集成29000晶体管，主频5MHz/8MHz/10MHz ，寻址1MB。Intel 80286集成度达到13.4万晶体管，主频20MHz。
第四代
（1985~1992年） 32位
微处理器 Intel 80386集成27.5万个晶体管，主频33MHz，4GB物理寻址。有分段存储和分页存储部件，可管理64TB虚拟存储空间。Intel 80486集成120万个晶体管，包含浮点运算部件和8KB的一级高速缓冲存储器Cache。
第五代
（1993~1999年） 超级32位
微处理器 Intel Pentium、Pentium Pro、Pentium MMX、Pentium II、 Pentium III、Pentium 4微处理器等，采用新式处理器结构，数据加密、视频压缩和对等网络等方面性能有较大幅度提高。
第六代
（2000年以后） 64位
微处理器Merced 由Intel公司与HP公司联手开发的Merced采用全新的IA-64结构设计，是一种采用长指令字、指令预测、分支消除、推理装入和其他一些先进技术的全新结构微处理器。
1.3 微型计算机的特点和主要性能指标有那些?
【解答】除具有运算速度快、计算精度高、有记忆能力和逻辑判断能力、可自动连续工作等基本特点以外，还具有功能强、可靠性高、价格低廉、结构灵活、适应性强、体积小、重量轻、功耗低、使用和维护方便等。
微型计算机的性能指标与系统结构、指令系统、硬件组成、外部设备以及软件配备等有关。常用的微型计算机性能指标主要有：字长、主频、内存容量、指令数、基本指令执行时间、可靠性、兼容性、性能价格比等。
1.
4 常见的微型计算机硬件结构由哪些部分组成？各部分的主要功能和特点是什么？
【解答】微型计算机硬件一般由微处理器、内存储器、外存储器、系统总线、接口电路、输入/输出设备等部件组成。
主要组成部件的功能和特点分析如下：
（1）微处理器：是微型计算机的核心部件，由运算单元ALU、控制单元、寄存器组以及总线接口部件等组成，其功能是负责统一协调、管理和控制系统中的各个部件有机地工作。
（2）内存储器：用来存放计算机工作过程中需要的操作数据和程序。可分为随机存储器RAM和只读存储器ROM。RAM存放当前参与运行的各种程序和数据，特点是信息可读可写，存取方便，但信息断电后会丢失；ROM用于存放各种固定的程序和数据，特点是信息固定不变，关机后原存储的信息不会丢失。
（3）系统总线：是CPU与其它部件之间传送数据、地址和控制信息的公共通道。可分成数据总线DB、地址总线AB、控制总线CB。
（4）输入/输出接口电路：完成微型计算机与外部设备之间的信息交换。由寄存器组、专用存储器和控制电路等组成。
（5）主机板：由CPU插座、芯片组、内存插槽、系统BIOS、CMOS、总线扩展槽、串行/并行接口、各种跳线和一些辅助电路等硬件组成。
（6）外存储器：使用最多的是磁盘存储器（软盘、硬盘）和光盘存储器。外存储器容量大，保存的信息不会丢失。
（7）输入/输入设备：是微型计算机系统与外部进行通信联系的主要装置。常用的有键盘、鼠标、显示器、打印机和扫描仪等。
1.5 什么是微型计算机的系统总线？说明数据总线、地址总线、控制总线各自的作用。
【解答】系统总线是CPU与其它部件之间传送数据、地址和控制信息的公共通道。
（1）数据总线：用来传送数据，主要实现CPU与内存储器或I/O设备之间、内存储器与I/O设备或外存储器之间的数据传送。
（2）地址总线：用来传送地址。主要实现从CPU送地址至内存储器和I/O设备，或从外存储器传送地址至内存储器等。
（3）控制总线：用于传送控制信号、时序信号和状态信息等。
1.6 什么是系统的主机板？由哪些部件组成？
【解答】CPU、RAM、ROM、I/O接口电路以及系统总线组成的计算机装置称为“主机”，主机的主体则是主机板。主机板上主要有CPU插座、芯片组、内存插槽、系统BIOS、CMOS、总线扩展槽、串行/并行接口、各种跳线和一些辅助电路等硬件。
1.7 计算机中有哪些常用的数制和码制？如何进行数制之间的转换？
【解答】数值数据经常用二进制、十进制、八进制和十六进制；字符数据使用ASCII码；表示十进制数字用BCD码。
（1）十
进制到二进制：整数部分连续除以2后“倒取余”，小数部分连续乘以2后“正取整”；
（2）二进制到十进制：将二进制数按权展开即可。
（3）二进制到八进制：将3位二进制一组对应1位八进制数码。
（4）八进制到二进制：将1位八进制数码对应3位二进制数码。
十六进制与二进制间转换与八进制与二进制间转换类似，只是比例关系为1位十六进制数码对应4位二进制数码。
1.8 将下列十进制数分别转化为二进制数、十六进制数和压缩BCD码。
（1）15.32 （2）325.16 （3）68.31 （4）214.126
【解答】：
（1）15.32 = 1111.0101B = F.5H=00010101.00110010BCD。
（2）325.16 = 10000101.0001B = 85.1H= 001100100101.00010110BCD。
（3）68.31 = 1000100.0100B = 64.4H= 01101000.00110001BCD。
（4）214.126 = 11010110.0010B = D6.2H= 001000010100.000100100110BCD。
1.9 将下列二进制数分别转化为十进制数、八进制数和十六进制数。
（1）10010101 （2）11001010 （3）10111.1101 （4）111001.0101
【解答】
（1） 11001010 = 202 = 312Q = CAH
（2） 10111.1101 = 23.8125 = 27.64Q = 17.DH
（3） 111001.0101 = 57.625 = 71.24Q = 39.5H
1.10 将下列十六进制数分别转化为二进制数、十进制数。
（1）FAH （2）12B8H （3）5A8.62H （4）2DF.2H
【解答】
（1） FAH = 11111010B = 250
（2） 12B8H = 0001001010111000B = 4792
（3） 5A8.62H = 010*********.01100010B = 1448.3828125
（4） 2DF.2H = 001011011111.0010B = 735.0078125
1.11 写出下列带符号十进制数的原码、反码、补码表示（采用8位二进制数）。
（1）+38 （2）+82 （3）－57 （4）－115
【解答】
（1）X =+38，[X]补 = 00100110B
（2）X =+82，[X]补 = 01010010B
（3）X =－57，[X]补 = 11000111B
（4）X =－115，[X]补 = 10001101B
1.12 写出下列二进制数的补码表示。
（1）+1010100 （2）+1101101 （3） －0110010 （4） －1001110
【解答】
（1）X = +1010100，[X]补 = 01010100B
（2）X = +1101101，[X]补 = 01101101B
（3）X = －0110010，[X]补 = 11001110B
（4）X = －1001110，[X]补 = 10110010B
1.13 已知下列补码求出其真值。
（1）87H （2）3DH （3）0B62H （4）3CF2H
【解答】
（1） [X]补 =87H = 10000111B，符号位为1，X是负数，[X]原 =11111001B，X =-79H
（2） [X]补 =3DH = 00111101B，符号位为0，X是正数，X = 3DH
（3） [X]补 =0B62H =0000101101100010B，符号位为0，X是正数，X = +B62H
（4） [X]补 =3CF2H = 0011110011110010B，符号位为0，X是正数，X =3CF2H
1.14 按照字符所对应的ASCII码表示，查表写出下列字符的ASCII码。
A 、g 、W、*、ESC、LF、CR 、%
【解答】
A的ASCII码为41H；G的ASCII码为47H；W的ASCII码为57H；*的ASCII码为2AH；ESC的ASCII码为1BH；LF的ASCII码为0AH；CR的ASCII码为DH；%的ASCII码为25H
。
1.15 把下列英文单词转换成ASCII编码的字符串。
（1）How （2）Great （3）Water （4）Good
【解答】
（1）How的ASCII码为486F77H；
（2）Great的ASCII码为4772656174H；
（3）Water的ASCII码为5761746572H；
（4）Good的ASCII码为476F6F64H。
习题2
2.1 8086CPU具有 20 条地址线，可直接寻址 1MB 容量的内存空间，在访问I/O端口时，使用地址线 16条 ，最多可寻址 64K 个I/O端口。
2.2 8086CPU的内部结构有何特点？由哪两部分组成？它们的主要功能是什么？
【解答】8086微处理器是典型的16位微处理器，HMOS工艺制造，集成了2.9万只晶体管，使用单一的+5V电源，有16根数据线和20根地址线；通过其16位的内部数据通路与设置指令预取队列的流水线结构结合起来而获得较高的性能。
8086微处理器内部安排了两个逻辑单元，即执行部件EU和总线接口部件BIU。EU主要负责指令译码、执行和数据运算，包括计算有效地址；BIU主要完成计算物理地址、从内存中取指令、实现指令规定的读/写存储器或外部设备等信息传输类操作。
2.3 8086CPU中的指令队列的作用是 预取指令 ，其长度是 6 字节。
2.4 8086CPU内部寄存器有哪几种？各自的特点和作用是什么？
【解答】CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。
通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
控制寄存器包括指令指针寄存器IP和标志寄存器FLAG：IP用来指示当前指令在代码段的偏移位置；FLAG用于反映指令执行结果或控制指令执行的形式。
为了实现寻址1MB存储器空间，8086CPU将1MB的存储空间分成若干个逻辑段进行管理，4个16位的段寄存器来存放每一个逻辑段的段起始地址。
2.5 8086的标志寄存器分为 6 个 状态 标志位和 3 个 控制 标志位，它们各自的含义和作用是什么？
【解答】标志寄存器各标志位的含义和作用如下表：
表2-1 标志寄存器FLAG中标志位的含义和作用
标志位 含义 作用
CF 进位标志 CF=1，指令执行结果在最高位上产生一个进位或借位；CF=0，则无进位或借位产生
PF 奇偶标志 PF=1，结果低8位含偶数个1；PF=0，表示结果低8位含奇数个1
AF 辅助进位标志 AF=1，运算结果的低4位产生了一个进位或借位；AF=0，则无此进位或借位
ZF 零标志 ZF=1，运算结果为零；ZF=0，则运算结果不为零
SF 符号标志 SF=1，运算结果为负数；SF=0，则结果为正数
OF 溢出标志 OF=1，带符号数在进行运算时产生了溢出；OF=0，则无溢出
TF 陷阱标志 TF=1，8086CPU处于单步工作方
式；TF=0，8086CPU正常执行程序
IF 中断允许标志 IF=1，允许CPU接受外部从INTR引脚上发来的可屏蔽中断请求信号；IF=0，则禁止接受可屏蔽中断请求
DF 方向标志 DF=1，字符串操作指令按递减的顺序对字符串进行处理；DF=0，字符串操作指令按递增的顺序进行处理
2.6 已知堆栈段寄存器（SS）=2400H，堆栈指针（SP）=1200H，计算该堆栈栈顶的实际地址，并画出堆栈示意图。
【解答】（SS）=2400H，（SP）=1200H；PA=（SS）×10H＋（SP）= 2400H×10H＋1200H = 25200H。
2.7 8086的存储器采用 奇偶存储体 结构，数据在内存中的存放规定是 低字节存放在低地址中，高字节存放在高地址中，以低地址为字的地址，规则字是指 低字节地址为偶地址的字，非规则字是指 低字节的地址为奇地址的字。
2.8 解释逻辑地址、偏移地址、有效地址、物理地址的含义，8086存储器的物理地址是如何形成的？怎样进行计算？
【解答】逻辑地址：表示为段地址：偏移地址，书写程序时用到，一个存储单元可对应出多个逻辑地址；
偏移地址：是某一存储单元距离所在逻辑段的开始地址的字节个数。
有效地址：是指令中计算出的要访问的存储单元的偏移地址。
物理地址：是CPU访问存储器时用到的20位地址，是存储单元的唯一的编号。
物理地址计算公式：物理地址 = 段地址×10H＋有效地址（或偏移地址）
2.9 8086系统中的存储器分为几个逻辑段？各段之间的关系如何？每个段寄存器的作用是什么？
【解答】8086CPU将1MB的存储空间分成逻辑段来进行管理：每个逻辑段最小为16B。所以最多可分成64K个段；每个逻辑段最大为64KB，最少可分成16个逻辑段。各段的起始位置由程序员指出，可以彼此分离，也可以首尾相连、重叠或部分重叠。
4个16位的段寄存器用来存放每一个逻辑段的段起始地址：CS中为代码段的起始地址；DS中为数据段的起始地址；SS中为堆栈段的起始地址；ES中为附加段的起始地址。
2.10 I/O端口有哪两种编址方式，各自的优缺点是什么？
【解答】I/O端口有两种编址方式：统一编址和独立编址。
统一编址方式是将I/O端口与内存单元统一起来进行编号，即包括在1MB的存储器空间中，看作存储器单元，每个端口占用一个存储单元地址。该方式主要优点是不需要专门的I/O指令，对I/O端口操作的指令类型多；缺点是端口要占用部分存储器的地址空间，不容易区分是访问存储器还是外部设备。
独立编址的端口单独构成I/O地址空间，不占用存储器地址。优点是地址空间独立，控制电路和地址译码电路简单，采用专用的I/O指令，使得端口操作的指令在形式上与存储器操作指令有明显区别，
程序容易阅读；缺点是指令类别少，一般只能进行传送操作。
2.11 8086的最大工作模式和最小各种模式的主要区别是什么？如何进行控制？
【解答】两种模式的主要区别是：
8086工作在最小模式时，系统只有一个微处理器，且系统所有的控制信号全部由8086 CPU提供；在最大模式时，系统由多个微处理器/协处理器构成的多机系统，控制信号通过总线控制器产生，且系统资源由各处理器共享。
8086CPU工作在哪种模式下通过CPU的第33条引脚MN/ 来控制：MN/ =1，系统就处于最小工作模式；MN/ =0，系统处于最大工作模式。
2.12 在内存有一个由20个字节组成的数据区，其起始地址为1100H:0020H。计算出该数据区在内存的首末单元的实际地址。
【解答】逻辑地址1100H:0020H对应的物理地址为PA=1100H×10H＋0020H= 11020H，即该数据区在内存中的首单元的物理地址为11020H；因为存储空间中每个字节单元对应一个地址，所以20个字节对应20个地址，则该数据区在内存中的末单元的物理地址PA = 11020H＋20D = 11020H＋14H = 11034H。
2.13 已知两个16位的字数据268AH和357EH，它们在8086存储器中的地址分别为00120H和00124H，试画出它们的存储示意图。
【解答】存储示意图参见图2-2。
8AH 00120H 50H 00510H
26H 00121H 65H 00511H
00122H 6EH 00512H
00123H 74H 00513H
7EH 00124H 69H 00514H
35H 00125H 75H 00515H
6DH 00516H
图2-2 数据的存储示意 图2-3 字符的存储示意
2.14 找出字符串“Pentium”的ASCII码，将它们依次存入从00510H开始的字节单元中，画出它们存放的内存单元示意图。
【解答】存储示意图参见图2-3。
2.15 在内存中保存有一个程序段，其位置为（CS）=33A0H，（IP）=0130H，当计算机执行该程序段指令时，分析实际启动的物理地址是多少。
【解答】逻辑地址（CS）：（IP）= 33A0H：0130H，计算出对应物理地址PA= （CS）×10H＋（IP）= 33A0H×10H＋0130H = 33B30H
2.16 什么是总线周期？8086CPU的读/写总线周期各包含多少个时钟周期？什么情况下需要插入等待周期TW，什么情况下会出现空闲状态TI？
【解答】8086CPU经外部总线对存储器或I/O端口进行一次信息的输入或输出过程所需要的时间，称为总线周期。8086CPU的读/写总线周期通常包括T1、T2、T3、T4状态4个时钟周期。
在高速的CPU与慢速的存储器或I/O接口交换信息时，为了防止丢失数据，会由存储器或外设通过READY信号线，在总线周期的T3和T4之间插入1个或多个必要的等待状态TW，用来进行必要的时间补偿。
在BIU不执行任何操作的两个总线周期之间会出现空闲状态TI。
2.17 80286CPU的内部结构与8086相比，有哪些增加的部件？其主要特点和功能是什
么？
【解答】80286 CPU的可编程寄存器在8086寄存器结构的基础上，增加了一个16位的机器状态字寄存器MSW。而且为适应80286性能的提高，在8086的状态标志寄存器F中，又增加使用了3个位，即IOPL—I/O特权层标志（占用12、13位）和NT—嵌套任务标志（占用14位）。NT标志位表示当前执行的任务嵌套于另一任务中，IOPL用来定义当前任务的I/O特权层。
2.18 简述Pentium微处理器的内部组成结构和主要部件的功能，Pentium微处理器的主要特点有哪些？
【解答】Pentium微处理器的主要部件包括总线接口部件、指令高速缓存器、数据高速缓存器、指令预取部件与转移目标缓冲器、寄存器组、指令译码部件、具有两条流水线的整数处理部件（U流水线和V流水线）、以及浮点处理部件FPU等。
各主要部件的功能分析如下：
（1）整数处理部件：U流水线和V流水线都可以执行整数指令，U流水线还可执行浮点指令。因此能够在每个时钟周期内同时执行两条整数指令。
（2）浮点处理部件FPU：高度流水线化的浮点操作与整数流水线集成在一起。微处理器内部流水线进一步分割成若干个小而快的级段。
（3）独立的数据和指令高速缓存Cache：两个独立的8KB指令和8KB数据Cache可扩展到12KB，允许同时存取，内部数据传输效率更高。两个Cache采用双路相关联的结构，每路128个高速缓存行，每行可存放32B。数据高速缓存两端口对应U、V流水线。
（4）指令集与指令预取：指令预取缓冲器顺序地处理指令地址，直到它取到一条分支指令，此时存放有关分支历史信息的分支目标缓冲器BTB将对预取到的分支指令是否导致分支进行预测。
（5）分支预测：指令预取处理中增加了分支预测逻辑，提供分支目标缓冲器来预测程序转移。
Pentium微处理器的主要特点如下：
（1）采用超标量双流水线结构；
（2）采用两个彼此独立的高速缓冲存储器；
（3）采用全新设计的增强型浮点运算器（FPU）；
（4）可工作在实地址方式、保护方式、虚拟8086方式以及SMM系统管理方式；
（5）常用指令进行了固化及微代码改进，一些常用的指令用硬件实现。
2.19 什么是虚拟存储技术？该技术的主要优点有那些？
【解答】虚拟存储技术是一种存储管理技术，采用硬件、软件相结合的方法，由系统自动分批将程序调入内存，不断地用新的程序段来覆盖内存中暂时不用的老程序段。
虚拟存储技术的主要优点有：（1）扩大了程序可访问的存储空间；（2）便于实施多任务的保护和隔离；（3）便于操作系统实现内存管理。
2.20 简要分析Pentium系列微处理器的4种工作方式具备的特点。
【解答】
（1）实地址方式：
系统加电或者复位时进入实地址方式，使用16位80X86的寻址方式、存储器管理和中断管理；使用20位地址寻址1MB空间，可用32位寄存器执行大多数指令。
（2）保护方式：支持多任务运行环境，对任务进行隔离和保护，进行虚拟存储管理能够充分发挥Pentium微处理器的优良性能。
（3）虚拟8086方式：是保护模式下某个任务的工作方式，允许运行多个8086程序，使用8086的寻址方式，每个任务使用1MB的内存空间。
（4）系统管理方式：主要用于电源管理，可使处理器和外设部件进入“休眠”，在有键盘按下或鼠标移动时“唤醒”系统使之继续工作；利用SMM可以实现软件关机。
习题3
3.1 简要分析8086的指令格式由哪些部分组成，什么是操作码？什么是操作数？寻址和寻址方式的含义是什么？8086指令系统有哪些寻址方式？
【解答】8086的指令格式由操作码和操作数字段组成。
操作码：要完成的操作。
操作数：参与操作的对象。
寻址：寻找操作数或操作数地址的过程。
寻址方式：指令中给出的找到操作数或操作数地址采用的方式。
8086指令系统的寻址方式主要有立即数寻址、寄存器寻址、存储器寻址和I/O端口寻址。其中，存储器寻址可进一步分为直接寻址、寄存器间接寻址、寄存器相对寻址、基址变址寻址、相对基址变址寻址；I/O端口指令IN和OUT使用的端口寻址方式有直接寻址和间接寻址。
3.2 设(DS)=2000H，(ES)= 2100H，(SS)= 1500H，(SI)= 00A0H，(BX)= 0100H，(BP)= 0010H，数据变量VAL的偏移地址为0050H，请指出下列指令的源操作数字段是什么寻址方式？它的物理地址是多少？
(1) MOV AX，21H (2) MOV AX，BX (3) MOV AX，[1000H]
(4) MOV AX，VAL (5) MOV AX，[BX] (6) MOV AX，ES：[BX]
(7) MOV AX，[BP] (8) MOV AX，[SI] (9) MOV AX，[BX+10]
(10) MOV AX，VAL[BX] (11) MOV AX，[BX][SI] (12) MOV AX，VAL[BX][SI]
【解答】
(1) MOV AX，21H
立即寻址，源操作数直接放在指令中
(2) MOV AX，BX
寄存器寻址，源操作数放在寄存器BX中
(3) MOV AX，[1000H]
直接寻址，EA = 1000H，PA =（DS）×10H＋EA = 2000H×10H＋1000H = 21000H
(4) MOV AX，VAL
直接寻址，EA = [VAL] = 0050H，PA =（DS）×10H＋EA = 2000H×10H＋0050H = 20050H
(5) MOV AX，[BX]
寄存器间接寻址，EA =（BX）= 0100H，PA =（DS）×10H＋EA = 2000H×10H＋0100H = 20100H
(6) MOV AX，ES：[BX]
寄存器间接寻址，EA =（BX）= 0100H，PA =（ES）×10H＋EA = 2100H×10H＋0100H = 21100H
(7) MOV AX，[BP]
寄存器间接寻址，EA =（BP）= 0010H，PA =（SS）×10H＋EA = 1500H×10H＋0010H = 15010H
(8) MOV AX，[SI]
寄存器间接寻址，EA =（SI）= 00A0H，PA =（DS）×10H＋EA = 2000H×10H＋00A0H = 200A0H
(9) MOV AX，[BX+10]
相对寄存器
寻址，EA =（BX）＋10D = 0100H＋000AH= 010AH，PA =（DS）×10H＋EA = 2000H×10H＋010AH = 2010AH
(10) MOV AX，VAL[BX]
相对寄存器寻址，EA =（BX）＋[VAL]= 0100H＋0050H= 0150H，PA =（DS）×10H＋EA = 2000H×10H＋0150H = 20150H
(11) MOV AX，[BX][SI]
基址变址寻址，EA = （BX）＋（SI）= 0100H＋00A0H = 01A0H，PA = （DS）×10H＋EA = 2000H×10H＋01A0H = 201A0H
(12) MOV AX，VAL[BX][SI]
相对基址变址寻址，EA = （BX）＋（SI）＋[VAL]= 0100H＋00A0H＋0050H = 01F0H，PA =（DS）×10H＋EA = 2000H×10H＋01F0H = 201F0H
3.3 给定寄存器及存储单元的内容为：(DS) = 2000H，(BX) = 0100H，(SI) = 0002H，(20100) = 32H，(20101) = 51H，(20102) = 26H，(20103) = 83H，(21200) = 1AH，(21201) = B6H，(21202) = D1H，(21203) = 29H。试说明下列各条指令执行完后，AX寄存器中保存的内容是什么。
(1) MOV AX，1200H (2) MOV AX，BX (3) MOV AX，[1200H]
(4) MOV AX，[BX] (5) MOV AX，1100H[BX] (6) MOV AX，[BX][SI]
【解答】
(1) MOV AX，1200H ；执行后，（AX）= 1200H
(2) MOV AX，BX ；执行后，（AX）= （BX）= 0100H
(3) MOV AX，[1200H]
直接寻址，EA = [VAL] = 1200H，PA =（DS）×10H＋EA = 2000H×10H＋1200H = 21200H，执行后，（AX）= B61AH
(4) MOV AX，[BX]
EA = （BX）= 0100H，PA =（DS）×10H＋EA = 2000H×10H＋0100H = 20100H，执行后，（AX）= 5132H
(5) MOV AX，1100H[BX]
EA =（BX）＋1100H = 0100H＋1100H = 1200H，PA =（DS）×10H＋EA = 2000H×10H＋1200H = 21200H，执行后，（AX）= B61AH
(6) MOV AX，[BX][SI]
EA =（BX）＋（SI）= 0100H＋0002H = 0102H，PA =（DS）×10H＋EA = 2000H×10H＋0102H = 20102H，执行后，（AX）= 29D1H
3.4 分析下列指令的正误，对于错误的指令要说明原因并加以改正。
(1) MOV AH，BX (2) MOV [BX]，[SI]
(3) MOV AX，[SI][DI] (4) MOV MYDAT[BX][SI]，ES：AX
(5) MOV BYTE PTR[BX]，1000 (6) MOV BX，OFFSET MAYDAT[SI]
(7) MOV CS，AX (8) MOV DS，BP
【解答】
(1) MOV AH，BX
错误，寄存器类型不匹配，可改为MOV AX，BX
(2) MOV [BX]，[SI]
错误，两个操作数不能都为存储单元，可改为MOV BX，[SI]或MOV [BX]，SI
(3) MOV AX，[SI][DI]
错误，寻址方式中只能出现一个变址寄存器，可改为MOV AX，[BX][DI]。
(4) MOV MYDAT[BX][SI]，ES：AX
错误，AX签不能有段跨越前缀，去掉ES:，改为MOV MYDAT[BX][SI]，AX
(5) MOV BYTE PTR[BX]，1000
错误，1000超出字节空间存储范围
(6) MOV BX，OFFSET MAYDAT[SI] ；正确
(7) MOV CS，AX
错误，MOV指令CS不能做目的操作数，可改为MOV DS，AX
(8) MOV DS，BP ；正确
注：本题错误改正部分有的答案并不唯一，可参考原题题意改成合法形式。
3.5 设VAR1、VAR2为字变量，LAB为标号，分析下列指令的错误之
处并加以改正。
(1) ADD VAR1，VAR2 (2) MOV AL，VAR2
(3) SUB AL，VAR1 (4) JMP LAB[SI]
(5) JNZ VAR1 (6) JMP NEAR LAB
【解答】
(1) ADD VAR1，VAR2
错误，两个操作数不能都为存储单元，可改为 MOV BX，VAR2
ADD VAR1，BX
(2) MOV AL，VAR2
错误，数据类型不匹配，可改为MOV AX，VAR2
(3) SUB AL，VAR1
错误，数据类型不匹配，可改为SUB AX，VAR1
(4) JMP LAB[SI]
错误，寄存器相对寻址形式中不能用标号做位移量，可改为JMP VAR1[SI]
(5) JNZ VAR1
错误，条件跳转指令只能进行段内短跳转，所以后面只能跟短标号。可改为JNZ LAB
(6) JMP NEAR LAB
错误，缺少运算符PTR，可改为JMP NEAR PTR LAB
注：本题错误改正部分有的答案并不唯一，可参考原题题意改成合法形式。
3.6 写出能够完成下列操作的8086CPU指令。
(1) 把4629H传送给AX寄存器；
(2) 从AX寄存器中减去3218H；
(3) 把BUF的偏移地址送入BX中。
【解答】
(1) MOV AX,4629H
(2) SUB AX,3218H
(3) LEA BX,BUF
3.7 根据以下要求写出相应的汇编语言指令。
(1) 把BX和DX寄存器的内容相加，结果存入DX寄存器中；
(2) 用BX和SI的基址变址寻址方式，把存储器中的一个字节与AL内容相加，并保存在AL寄存器中；
(3) 用寄存器BX和位移量21B5H的变址寻址方式把存储器中的一个字和(CX)相加，并把结果送回存储器单元中；
(4) 用位移量2158H的直接寻址方式把存储器中的一个字与数3160H相加，并把结果送回该存储器中；
(5) 把数25H与(AL)相加，结果送回寄存器AL中。
【解答】
(1) ADD DX,BX
(2) ADD AL,[BX][SI]
(3) ADD 21B5H[BX],CX
(4) ADD WORD PTR [2158H],3160H
(5) ADD AL,25H
3.8 写出将首地址为BLOCK的字数组的第6个字送到CX寄存器的指令序列，要求分别使用以下几种寻址方式：
(1) 以BX的寄存器间接寻址
(2) 以BX的寄存器相对寻址
(3) 以BX、SI的基址变址寻址
【解答】
(1) LEA BX,BLOCK+10
MOV CX,[BX]
(2) LEA BX,BLOCK
MOV CX,10[BX]
(3) LEA BX,BLOCK
MOV SI,10
MOV CX,[BX][SI]
3.9 执行下列指令后，AX寄存器中的内容是什么？
TABLE DB 10，20，30，40，50
ENTRY DW 3
……
MOV BX，OFFSET TABLE
ADD BX，ENTRY
MOV AX，[BX]
AX=
【解答】AX= 3228H
3.10 下面是将内存一字节数据高4位和低4位互换并放回原位置的程序，找出错误并改正。
DATA SEGMENT
DD1 DB 23H
DATA ENDS
CODE SEGMENT
ASSUME CS：CODE，DS：DATA
START： MOV AX，DATA
MOV DS，AX
LEA SI，OFFSET DD1
MOV AL，[SI]
MOV CL，4
RCR AL，CL
MOV [SI]，AL
MOV AH，4CH
INT 21H
CODE ENDS
END START
【解答】程序第8行错误：LEA SI，OFFSET DD1，应去掉OFFSET；
程序第10行错误：RCR AL，CL，应使用ROR或ROL，改为ROR AL，
CL3.11 已知用寄存器BX作地址指针，自BUF所指的内存单元开始连续存放着3个无符号数字数据，编程序求它们的和，并将结果存放在这3个数之后。
【解答】参考程序如下：
LEA BX,BUF
MOV AX,[BX]
ADD AX,[BX+2]
ADD AX,[BX+4]
MOV [BX+6],AX
3.12 分析汇编语言源程序应该由哪些逻辑段组成？各段的作用是什么？语句标号和变量应具备哪3种属性？
【解答】汇编语言源程序应该由若干个逻辑段组成，可以有若干个数据段、代码段、堆栈段和附加数据段，至少要有一个代码段。各段的作用如下：
（1）代码段用来存放程序和常数。
（2）数据段用于数据的保存。
（3）堆栈段用于保护数据，尤其在子程序调用、中断过程中进行现场信息保护。
（4）附加数据段用于数据的保存。
语句标号和变量应具备的3种属性：段属性、偏移属性和类型属性。
3.13 执行完下列程序后，回答指定的问题。
MOV AX，0
MOV BX，2
MOV CX，50
LP：ADD AX，BX
ADD BX，2
LOOP LP
问：(1) 该程序的功能是 。
(2) 程序执行完成后，（AX）= 。
【解答】
（1）完成0到100间所有偶数求和的功能。
（2）2550
3.14 编写程序，计算下面函数的值。
【解答】
DATA SEGMENT
X DW 34
S DW ?
DATA ENDS
CODE SEGMENT
ASSUME CS:CODE，DS:DATA
START:MOV AX，DATA
MOV DS，AX
MOV AX，X ；将X送到AX中
CMP AX，0 ；（AX）＞0吗？
JL DOUB ；是，转向doub
CMP AX，10 ；否，（ax）＜10吗？
JLE TRIB ；是，转向trib
SAL AX，1 ；否，乘以4
SAL AX，1
JMP EXIT
DOUB: SAL AX，1 ；乘以2
JMP EXIT
TRIB: SAL AX，1 ；乘以3
ADD AX，X
EXIT: MOV S，AX ；保存结果
MOV AH，4CH ；结束
INT 21H
CODE ENDS
END START
注意，在比较的过程中使用的是针对带符号数的跳转指令，χ应该看作带符号数。程序中还用了移位指令代替了乘法指令。
3.15 从键盘输入一系列字符，以回车符结束，编程统计其中非数字字符的个数。
【解答】
DATA SEGMENT
BLOCK DB 100 DUP (?)
COUNT DB ?
DATA ENDS
CODE SEGMENT
ASSUME DS:DATA，CS:CODE
START:MOV AX，DATA
MOV DS，AX
MOV DL，0
LEA SI，BLOCK
LP: MOV AH，1
INT 21H
CMP AL,0DH
JZ EXIT
MOV [SI]，AL
CMP AL，30H
JAE NEXT
CMP AL,39H
JBE NEXT
INC DL
NEXT: INC SI
JMP LP
EXIT: MOV COUNT，DL
MOV AH，4CH
INT 21H
CODE ENDS
END START
3.16 已知在内存中从BLOCK单元起存放有20个带符号字节数据，统计其中负数的个数并放入COUNT单元。
【解答】
DATA SEGMENT
BLOCK DB -7，1，12，-90，-70，34，-1，56，45，-12
DB -3，-4，23，0，12，11，-9，-8，67，-56
CN EQU $-BLOCK
COUNT DB ?
DATA ENDS
CODE SEGMENT
ASSUME DS:DATA，CS:CODE
START:MOV AX，DATA
MOV DS，AX
MOV DL，0
LEA SI，BLOCK
MOV CX，CN
LP: MOV AL，[SI]
TEST AL，80H
JZ NEXT
INC DL
NEXT: INC SI
LOOP LP
MOV COUNT，DL
MOV AH，4CH
INT 21H
CODE ENDS
END START
3.17 从键盘输入一个大写英文字母，将其转换为小写字母并显示出来，要求输入其它字符时，能够有出错提示信息。
【解答】
DATA SEGMENT
MESS DB 'INPUP ERROR!'，0AH，0DH，'$'
DATA ENDS
CODE SEGMENT
ASSUME DS:DATA，CS:CODE
START:MOV AX，DATA
MOV DS，AX
MOV AH，01H
INT 21H
CMP AL，'A'
JB ERR
CMP AL，'Z'
JA ERR
ADD AL，20H
MOV DL，AL
MOV AH，02H
INT 21H
JMP EXIT
ERR: MOV DX，OFFSET MESS
MOV AH，09H
INT 21H
EXIT: MOV AH，02H
INT 21H
CODE ENDS
END START
3.18 比较宏指令与子程序，它们有何异同？它们的本质区别是什么？
【解答】宏与子程序两者的相同之处在于都是用来处理在编程过程中多次使用的功能程序的方法，两者均能简化源程序。
两者的区别在于：
（1）宏调用通过宏指令名进行，汇编时，随时调用随时展开，并不简化目标程序；子程序调用是在程序执行期间执行CALL指令，代码只在目标程序中出现一次，所以也简化了目标程序。
（2）宏调用时的参数由汇编程序通过实参转换成形参的方式传递，具有很大的灵活性。宏定义中允许设置若干形式参数代替数值、指令、寄存器、各种字符串等。宏调用时可用程序所需要的实际参数来替换，使编程人员感觉非常灵活；而子程序的参数传递要麻烦得多。
（3）宏调用在汇编时完成，不需要额外的时间开销；子程序调用和子程序返回都需要时间，还涉及堆栈操作。
故若优先考虑速度，用宏指令；若优先考虑存储空间，用子程序。
3.19 试定义将一位十六进制数转换为ASCII码的宏指令。
【解答】
HEXTOA MACRO
AND AL，0FH
CMP AL，9
JNA HEXTOA1
ADD AL，7H
HEXTOA1:ADD AL，30H
ENDM
3.20 试定义一个字符串搜索宏指令，要求文本首地址和字符串首地址用形式参数。
【解答】
SCANC MACRO ADDRESS，CHAR1
MOV SI，ADDRESS
MOV AL，[SI]
MOV DI，CHAR1
REPNZ SCASB
ENDM
习题4
4.1 半导体存储器有哪些优点？SRAM、DRAM各自有何特点？
【解答】特点是容量大、存取速度快、体积小、功耗低、集成度高、价格便宜。
SRAM存放的信息在不停电的情况下能长时间保留不变，只要不掉电所保存的信息就不会丢失。而DRAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失，因此要定时对其进行刷新。
4.2 ROM、PROM、EPROM、E2PROM、Flash Memory各有何特点？用于何种场合？
【解答】掩膜式ROM中的信息是在生产厂家制造时写入的。制成后，信息只能读出不能改写。
PROM中晶体管的集电极接VCC，基极连接行线，发射极通过一个熔丝与列线相连。出厂时，晶体管阵列的熔丝完好。写入信息时，选中某个晶体管，输入高低电平保留或烧断熔丝对应1和0。烧断熔丝不能再复原，因此只能进行一次编程。
EPROM芯片的顶部开有一石英窗口，通过紫外线的照射可擦除片内原有信息，一块芯片可多次使用，缺点是只能进行整片写。
E2PROM是可用电擦除和编程的只读存储器，能在线读写，断电情况信息不丢失，能随机改写；其擦写次数可达1万次以上，数据可保存10年以上。可作为系统中可靠保存数据的存储器。
Flash Memory是新型的半导体存储器，可实现大规模电擦除，擦除功能可迅速清除整个存储器的所有内容；可高速编程；闪速存储器可重复使用，适用于文件需要经常更新的可重复编程应用中。对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器。
4.3 动态RAM为什么需要经常刷新？微机系统如何进行动态RAM的刷新？
【解答】动态RAM是利用电容存储电荷的原理来保存信息的，由于电容会泄漏放电，所以，为保持电容中的电荷不丢失，必须对动态RAM不断进行刷新。
DRAM的刷新常采用两种方法：一是利用专门的DRAM控制器实现刷新控制，如Intel 8203控制器；二是在每个DRAM芯片上集成刷新控制电路，使存储器件自身完成刷新，如Intel 2186/2187。
4.4 常用的存储器地址译码方式有哪几种？各自的特点是什么？
【解答】
线选译码：连接简单，无须专门的译码电路；缺点是地址不连续，CPU寻址能力的利用率太低，会造成大量的地址空间浪费。
全译码：将低位地址总线直接连至各芯片的地址线，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。可以提供对全部存储空间的寻址能力。
部分译码：该方法只对部分高位地址总线进行译码，以产生片选信号，剩余高位线可空闲或直接用作其它存储芯片的片选控制信号。
4.5 半导体存储器在与微处理器连接时应注意哪些问题？
【解答】半导体存储器与CPU连接前，要
确定内存容量的大小并选择存储器芯片的容量大小，要考虑存储器地址分配问题；在进行存储器地址分配时，要将ROM和RAM分区域安排。
4.6 计算机在什么情况下需要扩展内存？扩展内存需要注意哪些问题？
【解答】单个存储芯片的存储容量是有限的，因此常常需要将多片存储器按一定方式组成具有一定存储单元数的存储器。
4.7 已知某微机系统的RAM容量为4K×8位，首地址为2600H，求其最后一个单元的地址。
【解答】RAM的容量为4K×8位=4KB，对应的地址有4K个，首地址为2600H，则其最后一个单元的地址为
2600H＋（4K—1）= 2600H＋4095 = 2600H＋FFFH = 35FFH
4.8 已知一个具有14位地址和8位数据的存储器，回答下列问题：
（1）该存储器能存储多少字节的信息？
（2）如果存储器由8K×4位RAM芯片组成，需要多少片？
（3）需要多少位地址作芯片选择？
【解答】（1）该存储器能存储的字节个数是214= 24×210 = 16K。
（2）该存储器能存储的总容量是16KB，若由8K×4位RAM芯片组成，需要的片数为（16K×8）/（8K×4）= 4片
（3）因为该存储器中读写数据的宽度为8位，所以4片8K×4位RAM芯片要分成两组，用一位地址就可区分；另一方面，每一组的存储容量为8K×8位 = 213×8位，只需要13位地址就可完全访问。
4.9 用16K×1位的DRAM芯片组成64K×8位的存储器，要求画出该存储器组成的逻辑框图。
【解答】总容量为64K×8位，由16K×1位的DRAM芯片组成：
（64K×8位）/（16K×1位）= 32片
既要进行位扩展又要进行字扩展：由8片组成一组进行位扩展，由这样的4组进行字扩展。
每一组的存储容量为16K×8位 = 16KB = 214B，需要14位地址做片内寻址；4组芯片需要2位地址做片组选择，即片选信号。
逻辑框图见图4-1。为清楚起见，图中只画出了各个芯片的部分连线。
4.10 若用4K×1位的RAM芯片组成16K×8位的存储器，需要多少芯片？A19~A0地址线中哪些参与片内寻址？哪些作为芯片组的片选信号？
【解答】（16K×8位）/（4K×1位）= 32片
每8片一组，分成4组。每组的存储容量为4KB = 212B，片内寻址需要12位地址线，即A11~A0；4组芯片可用2位地址线进行区分，即可用A13~A12做片选信号，A19~A14可浮空或做其他用途。
4.11 若用2114芯片组成2KB RAM，地址范围为3000H~37FFH，问地址线应如何连接？（假设CPU有16条地址线、8条数据线）
【解答】2114芯片单片容量为1K×4位，组成2K×8位RAM需要：
（2K×8位）/（1K×4位）= 4片
每2片一组，分成2组。每组的存储容量为1KB = 210B，片内寻址需要10位地址线。对应的地址范围为3000H~37FFH = 0011000000000000B ~ 0011011111111111B，可见，CPU的16条地址线中A9~A0用于片内寻址，A10用做片选信号，A
13~A12接高电平，A15~A14、A11接地。
4.12 简述计算机中为什么要采用高速缓存器Cache？分析其工作原理。
【解答】Cache存储空间较小而存取速度很高，位于CPU和主存之间，用来存放CPU频繁使用的指令和数据，可以减少存储器的访问时间，所以能提高整个处理机的性能。
4.13 简述虚拟存储技术的特点和工作原理。
【解答】虚拟存储器是以存储器访问的局部性为基础，建立在“主存—辅存”物理体系结构上的存储管理技术。它可以使计算机具有辅存的容量，且用接近于主存的速度进行存取，程序员可按比主存大得多的虚拟空间编址——是一种概念性的逻辑地址，并非实际物理地址。
虚拟存储器允许用户把主存、辅存视为一个统一的虚拟内存。用户可以对海量辅存中的存储内容按统一的虚址编排，在程序中使用虚址。在程序运行时，当CPU访问虚址内容时发现已存于主存中（命中），可直接利用；若发现未在主存中（未命中），则仍需调入主存，并存在适当空间，待有了实地址后，CPU就可以真正访问使用了。
习题5
5.1 什么叫总线？总线如何进行分类？各类总线的特点和应用场合是什么？
【解答】总线是指计算机中多个部件之间公用的一组连线，由它构成系统插件间、插件的芯片间或系统间的标准信息通路。
（1）微处理器芯片总线：元件级总线，是在构成一块CPU插件或用微处理机芯片组成一个很小系统时常用的总线，常用于CPU芯片、存储器芯片、I/O接口芯片等之间的信息传送。
（2）内总线：板极总线或系统总线，是微型计算机系统内连接各插件板的总线，用以实现微机系统与各种扩展插件板之间的相互连接，是微机系统所特有的总线，一般用于模板之间的连接。在微型计算机系统中，系统总线是主板上微处理器和外部设备之间进行通讯时所采用的数据通道。
（3）外部总线：通信总线，主要用于微机系统与微机系统之间或微机与外部设备、仪器仪表之间的通信，常用于设备级的互连。数据可以并行传输，也可以串行传输，数据传输速率低。
5.2 什么叫总线的裁决？总线分配的优先级技术有哪些？各自的特点是什么？
【解答】当总线上的某个部件要与另一个部件进行通信时，首先应该发出请求信号，有时会发生同一时刻总线上有多个请求信号的情况，就要根据一定的原则来确定占用总线的先后次序，这就是总线裁决。
（1） 并联优先权判别法
通过优先权裁决电路进行优先级别判断，每个部件一旦获得总线使用权后应立即发出一个“总线忙”的信号，表明总线正在被使用。当传送结束后释放总线。
（2） 串联优先级判别法
采用
链式结构，把共享总线的各个部件按规定的优先级别链接在链路的不同位置上，位置越前面的部件，优先级别越高。
（3） 循环优先权判别法
类似于并联优先权判别法，只是动态分配优先权，原来的优先权编码器由一个更为复杂的电路代替，该电路把占用总线的优先权在发出总线请求的那些部件之间循环移动，从而使每个总线部件使用总线的机会相同。
5.3 总线数据的传送方式有哪些？各自有何特点？
【解答】
（1）串行传送方式
只使用一条传输线，在传输线上按顺序传送信息的所有二进制位的脉冲信号，每次一位。适于长距离传输。
（2）并行传送方式
信息由多少个二进制位组成，机器就需要有多少条传输线，从而让二进制信息在不同的线上同时进行传送。
（3）并串行传送方式
是并行传送方式与串行传送方式的结合。传送信息时，如果一个数据字由两个字节组成，那么传送一个字节时采用并行方式，而字节之间采用串行方式。
5.4 在微型机系统中采用标准总线的好处有哪些？
【解答】标准总线不仅在电气上规定了各种信号的标准电平、负载能力和定时关系，而且在结构上规定了插件的尺寸规格和各引脚的定义。通过严格的电气和结构规定，各种模块可实现标准连接。各生产厂家可以根据这些标准规范生产各种插件或系统，用户可以根据自己的需要购买这些插件或系统来构成所希望的应用系统或者扩充原来的系统。
5.5 PC总线有哪些主要特点？它的信号线有哪几类？分析该总线的适用范围。
【解答】PC总线把CPU视为总线的唯一总控设备，其余外围设备均为从属设备。具有价格低、可靠性好、兼容性好和使用灵活等优点。
PC总线62条引脚信号分为地址线、数据线、控制线、状态线、辅助线与电源等5类。
PC总线支持8位数据传输和10位寻址空间，最大通信速率为5 MB/s。
5.6 ISA 总线有哪些特点？它的信号线有哪几类？适用范围如何？
【解答】ISA总线的数据传送速率最快为8MB/s，地址总线宽度为24位，可以支持16 MB的内存。总线中的地址、数据线采用非多路复用形式，使系统的扩展设计更为简便，可供选择的ISA插件卡品种也较多。
前62引脚的信号分为地址线、数据线、控制线、状态线、辅助线与电源等5类，新增加的36引脚插槽信号扩展了数据线、地址线、存储器和I/O设备的读写控制线、中断和DMA控制线、电源和地线等。
ISA总线由IBM公司推出，已经成为8位和16位数据传输总线的工业标准是早期比较有代表性的总线。
5.7 PCI总线有哪些主要特点，PCI总线结构与ISA总线结构有什么地方不同？
【解答】（1）线性突发传输；（2）
支持总线主控方式和同步操作；（3）独立于处理器；（4）即插即用；（5）适合于各种机型；（6）多总线共存；（7）预留发展空间；（8）数据线和地址线复用结构，节约线路空间，降低设计成本。
PCI总线结构与ISA总线结构的不同：
典型PCI系统允许在一个总线中插入32个物理部件，每一个物理部件可含有最多8个不同的功能部件。处理器与RAM位于主机总线上，具有64位数据通道和更宽以及更高的运行速度。指令和数据在CPU和RAM之间快速流动，然后把数据交给PCI总线。PCI负责将数据交给PCI扩展卡或设备。驱动PCI总线的全部控制由PCI桥实现。
ISA总线构成的微机系统中，内存速度较快时通常采用将内存移出ISA总线并转移到自己的专用总线—内存总线上的体系结构。ISA总线以扩展插槽形式对外开放，磁盘控制器、显示卡、声卡、打印机等接口卡均可插在8MHz、8/16位ISA总线插槽上，以实现ISA支持的各种外设与CPU的通信。
5.8 EISA总线与ISA总线相比有哪些主要特点？
【解答】
（1）用于32 位微机中，支持32位寻址，寻址空间达4GB，支持64KBI/O端口寻址。
（2）具有32位数据线，大大提高了数据传输能力，最大数据传输速率达33 MB/S。
（3）支持多处理器结构，支持多主控总线设备。
（4）具有自动配置功能，可以根据配置文件自动地初始化，配置系统板和多扩展卡。
（5）扩展了DMA的范围和传输速度，支持7个DMA通道。DMA数据传输可在ISA方式下，也可在EISA方式下。在EISA方式下，使用32位数据总线和地址总线。
（6）采用同步数据传送协议，可支持一次传送，也支持突法方式传送。
5.9 VESA局部总线与ISA总线有什么不同之处？
【解答】EISA总线工作频率是8MHz，而VESA局部总线工作频率可以达到33MHz，其最大传输率可达132MB/s，可与CPU同步工作。因此，需要高速数据传输的系统可以采用VESA局部总线，它通常用于视频和磁盘到基于80486的PC机的接口。
VESA局部总线是ISA总线的扩展，不同之处在于VESA局部总线没有在16位ISA总线连接器上增加任何器件，而是在16 位ISA总线连接器的后面增加了第3个连接器，即VESA连接器。
VESA局部总线上的连线与EISA总线卡非常相似，VESA局部总线还包括一个32位地址和数据总线，用于将存储器和I/O设备连接到微处理器上。
5.10 简述PCI总线的主要特点，分析其系统组成结构，有那些主要引脚及其功能？
【解答】（1）线性突发传输；（2）支持总线主控方式和同步操作；（3）独立于处理器；（4）即插即用；（5）适合于各种机型；（6）多总线共存；（7）预留发展空间；（8）数据线和地址线复用结构，节约线路空间，降低设计成本。
PCI总线信号分为地址线、数据线、接口控制线、仲裁线、系统线、中断请求线、 高速缓存支持、出错报告等信号线。规定了长卡、短卡两种PCI扩展卡及连接器。长卡提供64位接口，插槽A、B两边共定义了188个引脚；短卡提供32位接口，插槽A、B两边共定义了124个引脚。
5.11 什么叫PCI桥？有哪些主要功能？
【解答】PCI桥实际是PCI总线控制器，实现主机总线与PCI总线的适配耦合。
主要功能如下：
（1）提供低延迟访问通路，使处理器能直接访问通过低延迟访问通路映射于存储器空间或I/O空间的PCI设备。
（2）提供能使PCI主设备直接访问主存储器的高速通路。
（3）提供数据缓冲功能，可以使CPU与PCI总线上的设备并行工作而不必相互等待。
（4）可以使PCI总线的操作与CPU总线分开，实现了PCI总线的全部驱动控制。
5.12 什么是AGP总线？它有哪些主要特点，应用在什么场合？
【解答】AGP总线是一种高速图形接口的局部总线标准。
主要特点如下：
（1）具有双重驱动技术，允许在一个总线周期内传输两次数据。
（2）采用带边信号传送技术，在总线上实现地址和数据的多路复用。
（3）采用内存请求流水线技术，隐含了对存储器访问造成的延迟，允许系统处理图形控制器对内存进行的多次请求。
（4）通过把图形接口绕行到专用的适合传输高速图形、图像数据的AGP通道上，解决了PCI带宽问题。
（5）AGP接口只能为图形设备独占，不具有一般总线的共享特性。
AGP接口只能应用于图形设备。
5.13 简述IEEE l394总线的特点和工作原理。
【解答】IEEE l394是一种新型的高速串行总线。特点：可达到较高的传输速率；总线采用同步传输模式和异步传输模式；可实现即插即用并支持热插拔等。它的应用范围主要是那些带宽要求超过100KB/s的硬盘和视频外设。
IEEE 1394总线通过一根1394桥接器与计算机的外部设备相连，把各设备当作寄存器或内存，采用内存编址方法，因而可以进行处理器到内存的直接传输。
5.14 简述I2C总线的特点和工作原理？
【解答】I2C总线主要具有以下特性：
（1）二线传输。
（2）当系统中有多个主器件时，在I2C总线工作时任何一个主器件都可成为主控制器。
（3）I2C总线传输时，采用状态码的管理方法。
（4）系统中所有外围器件及模块采用器件地址及引脚地址的编址方法。
（5）所有带I2C接口的外围器件都具有应答功能。
（6）任何具有I2C总线接口的外围器件，都具有相同的电气接口，各节点的电源都可以单独供电，并可在系统带电情况下接入或撤出。
I2C总线的工作原理：
器件之间通过串行数据线SDA和串行时钟线SCL相连接
并传送信息。I2C总线规定起始信号后的第一个字节为寻址字节，寻址被控器件，并规定传送方向。主控器发送起始信号后立即发送寻址字节，总线上的所有器件都将寻址字节中的7位地址与自己器件地址相比较。如果两者相同，则该器件认为被主控器寻址，并根据读/写位确定是被控发送器或被控接收器。
5.15 定性讨论在开发和使用微型计算机系统时，应该怎样合理地选择微机总线？需要注意的有哪些方面？
【解答】微型计算机总线的主要职能是负责计算机各模块间的数据传输，因此选择总线主要要衡量其性能。总线性能指标中最主要的是数据传输率，另外，可操作性、兼容性和性能-价格比也是很重要的技术特征。总线的主要性能指标有以下几项：
（1）总线宽度；（2）标准传输率Mb/s；（3）时钟同步/异步；（4）信号线数；（5）负载能力；（6）总线控制方法；（7）扩展板尺寸；（8）其它指标等。
习题6
6.1 什么是接口？其作用是什么？
【解答】连接外部设备与微型计算机的接口电路。
作用：（1）解决CPU与外设工作速度不匹配的问题；（2）解决CPU与外设工作时序配合问题；（3）实现信息格式转换；（4）解决信息类型与信号电平匹配的问题。
6.2 输入/输出接口电路有哪些寄存器，各自的作用是什么？
【解答】通常有数据输入、数据输出、控制和状态寄存器等。在CPU与外部设备之间进行数据传输时，各类信息写入接口中相应的寄存器，或从相应寄存器读出。CPU从数据输入寄存器和状态寄存器中读出数据和状态，但不能向其中写内容； CPU往数据输出寄存器和控制寄存器中写数据和控制信息，但不能从其中读内容。
6.3 什么叫端口？I/O端口的编址方式有哪几种？各有何特点？
【解答】端口指输入/输出接口中的寄存器。
I/O端口有两种编址方式：
统一编址方式是将I/O端口与内存单元统一起来进行编号。该方式优点是不需要专门的I/O指令，对I/O端口操作的指令类型多；缺点是端口要占用部分存储器的地址空间，不容易区分是访问存储器还是外部设备。
独立编址的端口单独构成I/O地址空间，不占用存储器地址。优点是地址空间独立，控制电路和地址译码电路简单，采用专用的I/O指令，使得端口操作的指令在形式上与存储器操作指令有明显区别，程序容易阅读；缺点是指令类别少，一般只能进行传送操作。
6.4 CPU与输入输出设备之间传送的信息由哪几类？相应的端口称为什么端口？
【解答】CPU与输入/输出设备交换的信息有3类：数据信息、状态信息和控制信息。数据信息相应的端口称为数据端口；状态信息相应的端口称为状
态端口；控制信息相应的端口称为控制端口。
6.5 CPU和外设之间的数据传送方式有哪几种？无条件传送方式通常用在哪些场合？
【解答】CPU和外设之间的数据传送方式通常有四种：程序传送方式、中断传送方式、DMA传送方式和I/O处理机方式。
6.6 相对于条件传送方式，中断方式有什么优点？和DMA方式比较，中断传送方式又有什么不足之处？
【解答】中断传送方式下，当外设要求交换数据时，向CPU发中断请求，CPU在执行完当前指令后，即可中断当前任务的执行，并根据中断源转入相应的中断处理服务程序，实现对请求中断外设的管理。CPU与外设实现了并行工作，大大提高了工作效率。
DMA方式是在存储器与外设间开辟一条高速数据通道，使外设与内存之间直接交换数据，不需要CPU的干预。
6.7 采用无条件输入方式与外设接口时，接口电路应如何设计？
【解答】图6-1是无条件传送输入方式的例子。要将几个按键开关的状态输入CPU时，将这些开关连接到一个三态缓冲器，缓冲器的输出端接到CPU的数据总线，构成一个最简单的输入端口。CPU可随时执行输入输出指令，它使 、 和片选信号 同时变成低电平，它们相与后开启缓冲器的三态门，使各开关的当前状态以二进制的形式出现在数据总线上，然后读入CPU，检查这个字节各位的内容，便能了解各开关的当前状态。在其它时刻，三态门呈高阻态，将开关和数据总线隔离。
图6-1 简单的输入端口
6.8 说明查询式输入和输出接口电路的工作原理。
【解答】查询式输入接口电路如图6-2所示。工作原理为：当输入装置的数据准备好以后，发出一个选通信号。该信号一方面把数据送入锁存器，另一方面使D触发器置“1”，即置准备好信号Ready为真，并将此信号送至状态口的输入端。锁存器输出端连接数据口的输入端，数据口的输出端接系统数据总线。设状态端口的最高位D7连接Ready信号，CPU先读状态口，查Ready信号是否为高（准备好）。若为高就输入数据，同时使D触发器清0，使Ready信号为假；若未准备好，则CPU循环等待。
图6-2 查询式输入接口电路
查询式输出接口电路如图6-3所示。其工作原理为：输出装置把CPU送来的数据输出以后，发一个ACK（Acknowledge）信号，使D触发器清零，即BUSY线变为“0”（ = Empty）。CPU读窗口后知道外设已“空”，于是就执行输出命令。在AEN， 和译码器输出信号共同作用下，数据锁存到锁存器中，同时使D触发器置“1”。它一方面通知外设数据已准备好，可以执行输出操作，另一方面在输出装置尚未完成输出以前，一直维持BUSY=1，阻止CPU输出新的数据。
图6-3 查询