锁相环路
主要内容：
模块介绍
项目训练
1、模块介绍
1.1 锁相环路基本工作原理
图6-1 锁相环路的基本组成框架
鉴相器（PD ）：用以比较i u 、o u 相位， 输出反映相位误差 的电压()D u t 。 环路滤波器（LF ）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。 压控振荡器（VCO ）：在()C u t 控制下输出相应频率o f 。
图6-2 o U 与i U 的频率和相位之间的关系
两个正弦信号的频率和相位之间的关系如图6-2所示，若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。
若i o ωω≠，则称电路处于失锁状态，()i u t 和()o u t 之间产生相位变化，鉴相器
输出误差电压()D u t ，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压()C u t ，控制VCO 的角频率o ω，去接近i ω。最终使
i o ωω=，相位误差为常数，环路锁定，这时相位误差称为剩余相位误差或稳态相
位误差。
1. 2 锁相环路的相位模型及性能分析 一、鉴相器(PD)
设压控振荡器的输出电压为
[])(cos )(o 0o om o t t U t u ?ω+=
ωo0 是压控振荡器未加控制电压固有振荡角频率， ?o(t)是以ωo0为参考的瞬时相位， 环路输入电压为)sin()(i im i t U t u ω=，
其相位可改写为)()(i o0o0i o0i t t t t t ?ωωωωω+=-+=， 则()i u t 与()o u t 之间的瞬时相位差为)()()(o i e t t t ???-=， 设鉴相器具有正弦鉴相特性，则[])(sin )(e d D t A t u ?=。 二、压控振荡器(VCO)
在c u = 0 附近，控制特性近似线性：
o o0o c ()()t A u t ωω=+
o rad /(s )A V ?式中，是控制灵敏度（增益系数），单位
可见压控振荡器是一个理想的积分器，将积分符号用微分算子p =d/d t 的 倒数表示，则得
)()(c o
o t u p
A t =
? 1. 3 集成锁相环路
按电路构成分类，继承锁相环分为模拟锁相环和数字锁相环；按用途分类，集成锁相环分为通用PLL 和专用PLL 。
1.3.1模拟锁相环
L562
图6-3 L562的原理框图及芯片图
L562的原理框图如图5-3所示。
L562内部VCO 采用射极耦合多谐振荡器电路。
设起始时V 1导通、 V2截止，则V CC 通过V 3 、 V 1向C 充电，充电电流为I 02 。由于V 1导通时U E1≡ V CC –U BE(on) ，故C 充电使U E2下降，当其下降到（ V CC – U D –U BE(on) ）时， V 2导通,使U C2由V CC 下降为 （ V CC – U D ），致使V 1截止， V CC 通过V 4、 V 2向C 反向充电，充电电流为I 01 ，使U E1下降，直到引起V 1重新导通、 V2又截止。
如此循环振荡频率为
0m c 0o D D
()
()44c I g u t f A u t CU CU =
== 0m c m
o D ()
VCO 4I g u t g A CU ==式中是的控制灵敏度
1.3.2数字锁相环CC4046
锁相环CC4046为数字PLL ，内有两个PD 、VCO 、缓冲放大器、输入信号放大与整形电路、内部稳压器等。它具有电源电压范围宽、功耗低、输入阻抗高等优点，其工作频率达1MHz ，内部VCO 产生50% 占空比的方波，输出电平可与TTL 电平或CMOS 电平兼容。同时，它还具有相位锁定状态指示功能。
锁相环CC4046的原理框图及芯片图如图6-4所示。
图6-4 锁相环CC4046的原理框图及芯片图
信号输入端：允许输入0.1V左右的小信号或方波，经A1放大和整形，提供满足PD要求的方波。PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率PDⅠ由异或门构成，具有三角形鉴相特性。它要求两个输入信号均为50%占空比的方波。当无输入信号时，其输出电压为V DD/2，用以确定VCO的自由振荡频率。通常输入信噪比以及固有频差较小时采用PD ，输入信噪比较高或固有频差较大时，采用PDⅡ。
R1 、R2、C 确定VCO 频率范围。R1 控制最高频率，R2 控制最低频率。R2=∞时，最低频率为零。无输入信号时，PDⅡ将VCO 调整到最低频率
1.4 锁相环路的应用简介
一、锁相环路的基本特性
（1）环路锁定时，鉴相器的两个输入信号频率相等，没有频率误差。
（2）频率跟踪特性：环路锁定时，VCO 输出频率能在一定范围内跟踪输入信号频率的变化。
（3）窄带滤波特性：可以实现高频窄带带通滤波。
二、锁相鉴频电路
图6-5 锁相鉴频电路原理框图
工作原理：输入为调频信号，当环路锁定后，压控振荡器的振荡频率就精确地跟踪输入调频信号的瞬时频率而变化，产生具有相同调制规律的调频信号。只要压控振荡器的频率控制特性是线性的，压控振荡器的控制电压u c(t) 就是输入调频信号的原调制信号。
要求：捕捉带＞输入调频信号的最大频偏环路带宽大于输入调频信号中调
制信号的频谱宽度
三、调幅波的同步检波
图6-6锁相同步检波的原理框图
工作原理：输入为调幅信号或带有导频的单边带信号，LF的通频带很窄，使锁相环路锁定在调幅信号的载频上，这样压控振荡器就可以提供能跟踪调幅信号载波频率变化的同步信号。再利用同步检波器可以得到解调电压输出。
注意：压控振荡器输出电压与输入已调信号的载波电压间有π/2的固定相移，因此须经过π/2的移相器加到同步检波器上，这样才能使VCO输出电压与已调信号的载波电压同相。
四、锁相接收机（利用窄带跟踪特性）
信号频率漂移较严重时，若采用普通接收机，就要求带宽较宽，这可能导致接收机输出信噪比严重下降而无法检出有用信号
采用锁相接收机，利用PLL 的窄带跟踪特性，就可自动跟踪信号频率进行接收，有效提高输出信噪比。
图6-7 锁相接收机原理框图
学习项目小结：
通信与电子设备中广泛采用的反馈控制电路有自动增益控制电路（AGC）、自动频率控制电路（AFC）和自动相位控制电路（APC），它们用来改善和提高整机的性能。
AGC用来稳定输出电压或电流的幅度；AFC 用于维持工作频率的稳定；APC 又称锁相环路（PLL），用于实现两个电信号的相位同步。
锁相环路是利用相位的调节以消除频率误差的自动控制系统，由鉴相器、环路滤波器、压控振荡器等组成。当环路锁定时，环路输出信号频率与输入信号（参考信号）频率相等，但两信号之间保持一恒定的剩余相位误差。
锁相环路广泛应用于滤波、频率合成、调制与解调等方面。在锁相环路中应搞清楚两种自动调节过程，若锁相环路的初始状态是失锁的，通过自身的调节，由失
锁进入锁定的过程称为捕捉过程；若环路初始状态是锁定的，因某种原因使频率发生变化，环路通过自身的调节来维持锁定的过程，称为跟踪过程。捕捉特性用捕捉带表示，跟踪特性用同步带表示。
锁相频率合成器由基准频率产生器和锁相环路构成，基准频率产生器为合成器提供高稳定的参考频率，锁相环路则利用其良好的窄带跟踪特性，使输出频率保持在参考频率的稳定度上。
采用多环锁相或吞脉冲可变分频器，可使锁相频率合成器的工作频率提高，又可获得所需的频率间隔。
2、项目训练
项目训练十三锁相式数字频率合成器实验
一、实验目的
1. 进一步加深对锁相环工作的基本原理。
2. 掌握锁相式数字频率合成电路的工作原理。
二、预习要求
复习反馈控制电路的相关知识。
三、实验仪器设备
1. 双踪示波器；
2. 频率计
3. TPE-GP3 高频电路实验箱主机箱
四、实验电路说明
锁相式数字频率合成电路结构框图见图17-1。
图17－1 频率合成电路结构框图
1. 锁相式数字频率合成电路的组成及工作原理
图中结构可由CD4046及外围电路组成，其中相位比较器和压控振荡器功能电路由CD4046完成。1／N分频电路是由三组可预置分频电路完成，各组均由CD4522可编程二
进制4位1／N计数器组成，每组分频可用“接入+5V的方法”以8421码的形式对计数器进行预置，也可用单片机编程去控制，分频比的选择范围为1～999（针对三组分频电路而言），总共可预置999个频率点，它是构成锁相式数字频率合成器的重要单元电路，即可编程分频电路。
按所需分频比，先预置各位（即个位、十位和百位）的数据，然后输入频率为f i 的方波信号U i到CD4046的相位比较器SIGN in端(14脚)，压控振荡器产生频率为f0的输出信号U0，经可编程分频电路分频，得到频率为f f的方波信号U f，送至CD4046的相位比较器COMP in(3脚)。两个信号经CD4046相位比较器的比较，锁相环锁定时可得到：
f
i ＝f
f
已知：f i＝f0/N
则：f0＝Nf i
因此，当f i保持不变，改变可编程分频电路的分频比N，压控振荡器（VCO）的输出频率f0(也就是频率合成器的输出频率)就会相应改变。由此可知，只要输入任意固定信号频率f i(在一定的频率范围内)，就可得到所需要的频率，其频率间隔为f i，选择不同的f i，就可获得不同的f i频率间隔。
例如：设f i=2KHz N=64
则: f0=N×f i=64×2KHz=128KHz。
2. 实验电路使用的相位比较器和环路低通滤波器
CD4046内部有两个相位比较器，其中相位比较器要使锁相范围尽量大，一般要求两个比较信号（进入CD4046的3和14脚）的占空比必须为50％的方波，而相位比较器Ⅱ为过沿控制式比较器，只由两个信号的上升沿作用，所以不要求波形占空比必须为50％的方波。
本实验电路的锁相环电路与锁相式数字频率合成器电路二者均组合在一起，由于相位比较器的比较信号来自于可编程分频电路，占空比不是50％的方波，所以本实验电路就选用了相位比较器Ⅱ。它具有鉴频和鉴相功能，当两个输入信号U i和U f频率差较大时，环路从鉴相工作状态自动转入鉴频工作状态，迫使f f逼近f i，当f f=f i时，环路由鉴频器工作状态自动转入鉴相工作状态，这种鉴相器将鉴频与鉴相结合起来工作，的确很方便。
相位比较器Ⅱ输出的相位误差电压是周期性脉冲波形，需使用低通滤波器将其滤波平滑，得到一直流控制电压，用来控制VCO（压控振荡器）的频率和相位，使其向减小误差的方向变化，从而消除频差与相差，达到锁定状态。而高频噪声和其它交流谐波分量将被滤波器抑制。
实验电路中的低通滤波器是由R、C元件组成的。
五、实验内容与步骤
实验电路原理图下图17－2（实验箱上CD4046“芯片图形”中的R1R2标反，以指导书中的图形为准）
1. 实验说明
(1) 在实验箱上找到锁相式数字频率合成电路单元，分清各个单元和器件的功能与作用。
其中组一、组二、组三分别为可编程分频电路的预置数选择组件(每个分组的四个选
择端不接线为“0”，任何一端接5V均为“1”，)，组四（电容C）和组五（电阻R）
用来预置C和R的数值，不同组合得到不同的自振频率和频率合成范围。
(2) CD4046振荡频率主要由外接电阻R1、R2和C决定，与其三者成反比关系，在电容C
固定的情况下，CD4046的振荡下限频率主要由R2决定，而上限频率则由R1、R2决定，
由于R2远远大于R1，所以改变R2的阻值时上限频率增加有限，而下限频率改变较多，
在实验中可试着作出R、C不同组合（十六种），观察不同组合时的上下限频率，并
作比较，记录结果。
(3) 接通数字信号发生器实验单元的电源，本实验单元的电源需由实验箱上的+5V 电源
接入，实验电路的电源指示灯亮，表示+5V 直流电源以正常接入。
(4) 连接A 与A ’两个端点，B 与B ’两个端点，由于本实验选用了相位比较器Ⅱ，所以将
D 和
E 两个端点连接。
图17-2 锁相式数字频率合成电路原理图
其中：C 1=27P 、C 2=100P 、C 3=510P 、C 4=1000P,R 1=51K 、R 2=100K 、R 3=510K 、R 4=1M 、R 5=10K 。
2. 锁相环电路的观测
选择数字信号发生电路的1K 方波信号接至锁相环IC1的IN 端，适当选择组四和组五中的电容和电阻值。用双踪示波器和频率计同时检测IN 端、OUT 端的波形频率，记录测量结果。测量IN 端和A 端应能观测到同频同宽、但不一定同相的波形，记录测量结果。
3. 观察锁相式数字频率合成器
(1) 对可编程分频电路中的组一、组二、组三的预置，可任意设置分频比N ，同时选择适
当的电阻、电容值，即可在OUT 端观测到压控振荡器（VCO ）输出的跟踪波形，记录测量结果，并绘制出波形。
(2) 改变上一步的分频比N ，选择适当的电容值，保持适当的时间常数．重复1的步骤，
记录测量结果，并绘制出波形。
六、实验注意事项
1. 用双踪示波器观察锁相环的跟踪波形时，断开电源，使电路复位后再观察。
2. 通过适当的选则R 、C 组合，可获得最佳的实验效果。
七、实验报告要求
1. 根据测量结果，绘出锁相环的跟踪波形。
2. 当分频比（N ）分别为3、8、12时，计算压控振荡器（VCO ）输出的频率。
3. 简述可编程二进制4位1／N 计数器CD4522各引脚的功能及逻辑功能。
组四 组五
项目训练十四锁相调频与鉴频实验
一、实验目的
1. 掌握锁相环的基本概念。
2. 了解集成电路CD4046的内部结构和工作原理。
3. 掌握由集成锁相环电路组成的频率调制电路／解调电路的工作原理。
二、预习要求
1. 复习反馈控制电路的相关知识。
2. 锁相环路的工作原理。
四、实验仪器设备
1. 高频信号发生器
2. 频率计
3. 双踪示波器
4. 万用表
5. TPE-GP3 高频电路实验箱主机箱
五、实验电路说明
调频是用调制信号直接线性地改变载波振荡的瞬时频率，即使载波振荡频率随调制信号的失真变化而变化。其逆过程为频率解调（也称频率检波或鉴频）。
本实验是用CD4046数字集成锁相环(PLL)来实现调频／解调（鉴频）的。有关数字集成锁相环CD4046的内部构成和工作原理请参阅相关内容的书籍。
1.用锁相环(集成)构成的调频／解调(鉴频)电路
(1) 锁相环调频原理（见图15－1）
1.用锁相环(集成)构成的调频／解调(鉴频)电路
图15－1 锁相环调频电路原理框图
注：由于载波信号频率相对于调制信号频率高的多，故载波信号频率称为所谓的高频（只是相对而言），而调制信号频率则相应的称为低频。
将调制信号加到压控振荡器（VCO）的控制端，使压控振荡器的输出频率（在自振频率(中心频率)f0上下）随调制信号的变化而变化，于是生成了调频波。
当载波频率与自由振荡频率相近时，载波频率与压控振荡器的振荡频率锁定。低通滤波器只保证压控振荡中心振荡频率与载波频率锁定时所产生的相位误差电压通过，该电压与调制信号同经加法器，用以控制压控振荡器的频率，从而获得与载波频率具有同样
频率稳定度的调频波。
(2) 锁相环解调原理（见图15－2）
图15－2 锁相环解调电路原理框图
调频波（经过放大器放大后）与压控振荡器的输出被送入鉴相器，经鉴相获得变化着的相位误差电压，该误差电压通过低通滤波器被滤掉其高频成份，继而获得随调制信号频率变化而变化的信号，经跟随器得到解调信号，从而实现了解调（鉴频）过程。
锁相环（4046）的结构框图及引出端功能图示见下图。
图15－3 锁相环（4046）的结构框图及引出端功能图
3. 锁相环振荡频率f 0、同步带与捕捉带的测量方法。
4046锁相环典型电路（见图6-3）的简要说明。图中，
其中：
＿＿相位比较器(鉴相器)；
VCO ＿＿压控振荡器；
C 1,R 1、R 2 ＿＿决定自振频率； R 3、C 2 ＿＿低通滤波器；
14脚 ＿＿高频输入端，要求输入方波信号； 4脚＿＿VCO 输出端。
图15－4 锁相环（4046）典型电路图
(1) 自振频率f 0的测量
用示波器观测4脚的输出波形（方波），用频率计测量自振频率f 0。 (2) 锁定的判别
14脚（SIGN in ）输入方波信号，用示波器观察2脚（PCI out ）的波形，如锁定，可得一
个稳定的矩形脉冲；若14脚输入信号频率与压控振荡器的振荡频率相等，则2脚输出为稳定的两倍频方波信号。
(3) 同步带宽(锁定范围)和捕捉带宽(捕捉范围)的测量
14脚输入一个方波信号（最好用频率计检测），其频率与f0(VCO自振频率)相同，
●改变14脚输入信号频率，使频率逐渐降低，直至4脚（或2脚）输出方波刚好出现不稳定时，环路进入失锁状态，该点频率定义为同步带的下限频率“f1”。
●改变14脚输入信号频率，由f1开始频率逐渐增加，直至4脚输出方波刚好再次稳定时，环路进入锁定状态，该点频率定义为捕捉带的下限频率“f2”。
●改变14脚输入信号频率, 由f1开始频率逐渐增加，直至4脚输出方波刚好出现不稳时，环路再次进入失锁状态，该点频率定义为同步带的上限频率“f4”。
●改变14脚输入信号频率，由f3开始频率逐渐降低，直至4脚输出方波刚好出现稳定时，环路进入锁定状态，该点频率定义为捕捉带的上限频率“f3”。
由以上可计算出：
同步带宽为：f4—f1
捕捉带宽为：f3－f2
4. 实验电路说明
相关概念前面已分析清楚。这里需要说明的是当要测量压控振荡器的自振频率时，必须先将IN1短路，当要测量压控振荡器的同步带和捕捉带时，必须将IN2短路。由于电路是环路锁相，改变滤波器参数即可改变VCO的自振频率，因此调节RP1或RP2可改变VCO的自振频率。当改变C3、C4、R11、R12、R13、R14也可在较大范围内改变VCO的输出频率。
五、实验内容与步骤
接先前实验步骤，寻找本次实验单元并启动相应的电源。
1. 调频部分的测试(由IC1、IC2、IC3组成)
(1) 锁相环自振频率f0的测量
实验电路见图15－5
图15－5 实验电路原理图
将IN1、IN2分别对地短路，调节微调电位器PR1至适中位置，测量D端(即IC3的VCO in
脚，也就是CD4046的9脚)直流电压(约为5.3V，近似电源电压的1/2)，用示波器观
察锁相环输出OUT1端的波形。记录波形特性、频率、幅度,填入下表。
(2) 锁定的判断
将信号发生器输出的方波信号(幅度为3.5V P-P，频率为自振频率f0)加到载波输入IN1端，用双踪示波器同时观测锁相环OUT1端和A端的波形（即锁相环的4脚和14脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。记录测量结果。
思考：当频率锁定时，观测OUT1端和B端 (即锁相环的2、4脚)，出现什么现象？如何解释？
(3) 测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和OUT1端，改变信号发生器的输出频率(即载波频率)
●调节载波信号频率（输入IN1），由自振频率f0开始逐渐缓慢降低，直至（VCO out端）
波形抖动(即：失锁)，记录此时的载波输入信号频率f l（下限失锁频点）。
●调节载波信号频率，由自振频率f0开始逐渐缓慢增加，直至（VCO out端）波形抖动(即：
失锁)，记录此时的载波输入信号频率f2（上限失锁频点）。
同步带宽(锁定范围)＝f2-f1。
●调节载波信号频率，由f1开始逐渐缓慢增加，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f3（下限锁定频点）。
●调节载波信号频率，由f2开始逐渐缓慢降低，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f4（上限锁定频点）
捕捉带宽(捕捉范围＝f4-f3。
2. 解调部分的测试
(1) 锁相环自振频率的测量(由IC4组成)
调节微调电位器PR2至适中位置，测量G端((即IC4的VCO in脚，也就是CD4046的9
脚)直流电压，用示波器观察锁相环输出E端的波形。记录波形特性、频率、幅度,填
(2) 锁定的判断
将信号发生器输出的方波信号(幅度为3.5V P-P，频率为自振频率f0)加到载波输入IN1端，连接A端和IN3端，用双踪示波器同时观测锁相环E端和IN3端的波形（即锁相环的4脚和14脚）。如波形稳定表示频率被锁定。改变信号发生器的输出信号频率，可发现在较大范围内锁相环均能锁定。记录测量结果。
锁定时观测A端和F端（即锁相环的2、4脚）的波形，有何结论，如何分析?
(3) 测量同步带宽(锁定范围)和捕捉带宽(捕捉范围)
观测A端和OUT1端，改变信号发生器的输出频率(即载波频率)
●调节载波信号频率（输入IN1），由自振频率f0开始逐渐缓慢降低，直至（VCO out端）
波形抖动(即：失锁)，记录此时的载波输入信号频率f l（下限失锁频点）。
●调节载波信号频率，由自振频率f0开始逐渐缓慢增加，直至（VCO out端）波形抖动(即：
失锁)，记录此时的载波输入信号频率f2（上限失锁频点）。
同步带宽(锁定范围)＝f2-f1。
●调节载波信号频率，由f1开始逐渐缓慢增加，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f3（下限锁定频点）。
●调节载波信号频率，由f2开始逐渐缓慢降低，直至（VCO out端）波形不抖动(即：锁定)，
记录此时的载波输入信号频率f4（上限锁定频点）
捕捉带宽(捕捉范围＝f4-f3。
3. 观测系统的调频情况
IN1端输入幅值为3.5V P-P、频率与自振频率相同方波信号（定义为载波）。
IN2端输入幅值为0.4V P-P、频率lKHz的正弦波（定义为调制波）。
用双踪示波器仔细观测OUT1和IN2，为了可清楚地观看到调频波的疏密变化，可微调调制信号的频率。
4. 观测系统的解调（鉴频）情况
保持第一部（第3步）的状态，联结OUT1端与IN3端（即将调频波接入解调电路），用示波器观测IN3和OUT2，可清楚地观察到频率为1KHz的正弦波（即解调出的波形，可同时与IN2的调制信号进行比较，其相位和频率相同。
六、实验注意事项
用双踪示波器观察波形时要注意波形的锁定，通常是用低频信号作为触发信号，这样更容易观测到波形。
七、实验报告要求
1. 整理所观测到的波形与数据。绘制相应的波形图。
2. 分析锁相环调频时，外加载波信号频率与压控振荡器的中心频率，哪个频率稳定度要求
较高?
3. 简述实现锁相调频与鉴频的方法。
4. 锁相环调频与锁相环鉴频均有低通滤波器，说明它们有何不同?
1.锁相环的基本原理和模型 在并网逆变器系统中，控制器的信号需要与电网电压的信号同步，锁相环通过检测电网电压相位与输出信号相位之差，并形成反馈控制系统来消除误差，达到跟踪电网电压相位和频率的目的。一个基本的锁相环结构如图1-1所示，主要包括鉴相器，环路滤波器，压控振荡器三个部分。 图1-1 基本锁相环结构 鉴相器的主要功能是实现锁相环输出与输入的相位差检测；环路滤波器的主要作用应该是建立输入与输出的动态响应特性，滤波作用是其次；压控振荡器所产生的所需要频率和相位信息。 PLL 的每个部分都是非线性的，但是这样不便于分析设计。因此可以用近似的线性特性来表示PLL 的控制模型。 鉴相器传递函数为：)(Xo Xi Kd Vd -= 压控振荡器可以等效为一个积分环节，因此其传递函数为：S Ko 由于可以采用各种类型不同的滤波器（下文将会讲述），这里仅用)(s F 来表示滤波器的传递函数。 综合以上各个传递函数，我们可以得到，PLL 的开环传递函数，闭环传递函数和误差传递函数分别如下： S s F K K s G d o op )()(=，)()()(s F K K S s F K K s G d o d o cl +=，) ()(s F K K S S s H d o += 上述基本的传递函数就是PLL 设计和分析的基础。 2.鉴相器的实现方法 鉴相器的目的是要尽可能的得到准确的相位误差信息。可以使用线电压的过零检测实现，但是由于在电压畸变的情况下，相位信息可能受到严重影响，因此需要进行额外的信号处理，同时要检测出相位信息，至少需要一个周波的时间，动态响应性能可能受到影响。 一般也可以使用乘法鉴相器。通过将压控振荡器的输出与输入相乘，并经过一定的处理得到相位误差信息。 在实际的并网逆变器应用中还可以在在同步旋转坐标系下进行设计，其基本的目的也是要得的相差的数值。同步旋转坐标系下的控制框图和上图类似，在实际使用中，由于pq 理论在电网电压不平衡或者发生畸变使得性能较差，因而较多的使用dq 变换，将采样得到的三相交流电压信号进行变化后与给定的直流参考电压进行比较。上述两种方法都使用了近似，利用在小角度时正弦函数值约等于其角度，因而会带来误差，这个误差是人为近似导致的误差，与我们要得到的相位误差不是一个概念，最终的我们得到相位误差是要形成压控振荡器的输入信号，在次激励下获得我们所需要的频率和相位信息。 2.1乘法鉴相器
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
主要用途： 圆偏振荧光在发光材料、生物蛋白、信息显示存储、电子学、非线性光学等领域有广泛的用途和应用前景，引起科学家极大的关注和兴趣。采用圆偏振荧光光谱仪可提供分子激发态的结构信息，表征聚合物结构，成为研究有机化合物的立体构型的一个重要方法。工作原理： 光是一种电磁波，可用振动的电场和与之垂直的磁场来描述，若光波在其传播途径中具体某一点上只有一个振动方向，但振动方向随光波的传播而有规律的偏转一定角度但振幅不变，其电场矢量末端的运动轨迹为螺旋状，该螺旋的横截面为圆形，这种偏振光为圆偏振光。人们在圆二色的基础上，发现圆偏振荧光的左、右圆偏振光的强度不同。通常以左、右圆偏振荧光的强度差CPL=△F= FL-FR，作为圆偏振荧光的量度。
之前文献报道的圆偏振荧光检测都是在相关科研工作者自己设计和建造的仪器上进行的。直到1972年以色列魏茨曼科技学院Steinberg和Gafni (SG) 提出图一A所示的圆偏振荧光调制测量方法，基本组成部分为：激发源、单色器、样品、光学弹性调制器、偏光片、发射单色器、光电倍增管、锁相放大器及计算机。该方法将调制后的光电信号和PEM光学弹性调制器信号输入给锁相放大器，通过二者频率与相位锁相从荧光中提取圆偏振荧光。 1982年荷兰莱顿大学的Schippers，van den Beukle和Dekkers (SBD)提出了图一B所示的圆偏振荧光测量方法，该方法利用光子计数取代锁相放大器，解决了锁相放大器的输出不稳定问题。其后复杂蛋白结构测量主要采用的是该方法，但是对于弱的圆偏振荧光测量还是速度很慢。 1992-1995年期间，随着TDC时间数字转换器等电子技术的发展，美国密西根大学的Schauerte，Steel，和Gafni (SSG) 进一步提出了图一C所示的圆偏振荧光直接相减测量方法。该方法采用DGG延迟选通脉冲发生器，分别测量△F= FL-FR公式中的FL左圆偏振荧光和FR右圆偏振荧光，两者相减直接得到真正的圆偏振荧光△F，利用公式glum=2（FL-FR）/（FL+FR）求得不对称因子。该方法同时解决了以上两种方法中锁相环输出不稳定与测量速度慢的问题，使用该方法商业化生产的圆偏振荧光光谱仪主要是美国Olis公司圆偏振荧
锁相环及其应用 所谓锁相环路，实际是指自动相位控制电路（APC）,它是利用两个电信号的相位 误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常 用PLL表示。 称VCO ）三个部件组成闭合系统。这是一个基本环路，其各种形式均由它变化而来 PLL概念 设环路输入信号V i= V im Sin( 3 i t+ 0 i) 环路输出信号V o= V om Sin( 3 o t+ 0 o) 其中 3 o = 3 r +△ 3 o 率的自动控制系统称为锁相环路 PLL构成 由鉴相器（PD环路滤波器（LPF）压控振荡器（VCO组成的环路 通过相位反馈控制, 最终使相位保持同步, 实现了受控频率准确跟踪基准信号频锁相环路是由鉴相器（简称PD）、环路滤波器（简称LPF或LF ）和压控振荡器（简
ejt 戶心(tAejt)谋差相檯 PLL 原理 从捕捉过程一锁定 A.捕捉过程(是失锁的) 0 i — 0 i 均是随时间变化的，经相位比较产生误差相位 0 e = 0 i - 0 o ,也是变化的。 b. 0 e (t)由鉴相器产生误差电压 V d (t)= f ( 0 e )完成相位误差一电压的变换作用。 V d (t)为交流电压。 C. V d (t)经环路滤波，滤除高频分量和干扰噪声得到纯净控制电压，由 VCO 产生 控制角频差△ 3 0,使3 0随3i 变化。 B.锁定(即相位稳定) 即 3 0= 3 r + △ 3 Omax 。 3 r 为VCO 固有振荡角频率。) 锁相基本组成和基本方程(时域) 各基本组成部件 鉴相器(PD) a. 一旦锁定0 e (t)= 0 e -(很小常数) V d (t)= V d (直流电压) b. 3 0= 3 i 输出频率恒等于输入频率(无角频差，同时控制角频差为最大△ 3 Omax
一. 实验目的 1． 加深对锁相环基本工作原理的理解。 2． 掌握锁相环同步带、捕捉带的测试方法，增加对锁相环捕捉、跟踪和锁定等 概念的理解。 3． 掌握集成锁相环芯片NE564的使用方法和典型外部电路设计。 二、实验使用仪器 1．NE564锁相和调频实验板 2．200MHz 泰克双踪示波器 3. FLUKE 万用表 4. 射频信号发生器 5. 低频信号源 三、实验原理 本实验采用的是锁相环来实现调频的功能，锁相环是由鉴相器( PD)、环路 滤波器( LF)和电压控制振荡器( VCO)三个基本部件组成。它它它是一个相位误 差控制系统，它将参考信号与输出信号之间的相位进行比较， 产生相位误差电 压来调整输出信号的相位，以达到与参考信号同频的目的 。 锁相环的构成框图 鉴相器是相位比较器，用来比较输入信号错误！未找到引用源。与压控 振荡器输出信号错误！未找到引用源。的相位，输出电压对应于这两个信号相位 差的函数。环路滤波器是滤除错误！未找到引用源。高频分量及噪声，以保证 环路所要求的性能。 压控振荡器受环路滤波器输出电压错误！未找到引用源。 的控制，使振荡频率向输入信号的频率靠拢，直至两者的频率相 同，使得VCO 输出信号的相位和输入信号的相位保持某种特定的关系，达到相位 锁定的目的。 工作原理
*判断环路是否锁定的方法 在有双踪示波器的情况下，开始时环路处于失锁状态，加大输入信号频率，用双 踪示波器观察压控振荡器的输出信号和环路的输入信号，当两个信号由 不同步变成同步，且错误！未找到引用源。时，表示环路已经进入锁定状态。 锁相调频电路 在普通的直接调频电路中，振荡器的中心频率稳定度较差，而采用晶体振 荡器的调频电路，其调频范围又太窄。采用锁相环的调频器可以解决这个矛盾。 锁相调频原理框图如下图所示 锁相调频原理图 正如上面锁相调频原理图所示， 实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外。使压控 振荡器的中心频率锁定在稳定度很高的晶振频率上，而随着输入调制信号的变 化，振荡频率可以发生很大偏移。这种锁相环路称载波跟踪型PLL ，本实验中使 用的锁相环是NE564。 NE564内部压控振荡器的最高工作频率是50MHz ，从图 10-5的逻辑框图中可以看到，NE564的内部包含一个限幅放大器，对外部的输 入信号进行限幅放大，抑制寄生调幅，内部还包含压控振荡器和相位比较器。环 路低通滤波器外接，内部有一个放大器对鉴相器的输出电压进行放大，然后经过 直流恢复器后得到模拟信号的输出。内部还有一个斯密特触发器，可以得到TTL 电平的数字信号输出。 锁相环闭环的拉氏模型方程可以表示为： ()()()()()V i s KF s H s s s KF s θθ==+ ()()()()V e e s s H s s s KF s θθ==+ 四、仿真 锁相环传递函数 锁相环误差传递函
闭环锁相环闭环控制框图推导过程 对于并网发电系统的进网电流品质，相关国际标准做了严格规定和限制，进网电流的频率和相位必须与电网电压同步。对此，首先要保证的是进网电流参考信号能够精确、快速跟踪电网电压的相位和频率。若所获取的电网电压相位不准确，则会对并网发电系统的控制造成干扰。日前电力电子系统中广泛采用的电网相位跟踪方法是利用硬件电路检测电网电压过零点，然后根据基波信号频率来估测并获取电网电压相位。这种相位获取方式不存在相差自动调节系统，可以称为是“开环’，的，因而无法抑制电网电压的畸变和干扰。 Dian/T 锁相环采用闭环控制系统，其控制框图如图所示，通过该控制可以得到电网的相位角，作为电流相位的给定。 v αv β(2? 根据系统控制框图可以得到以下关系： d grid q grid v =v cos θv =-v sin θ ????? ???? 将电网电压代入上式，φ为电网相位角，可以得到： grid grid v =V sin φ?d grid q grid v =V sin cos θv =-V sin sin θ φφ??????????? 利用三角函数积化和差公式可以得到： ()()()(22grid d grid q V v =sin sin V v =cos cos φθφθφθφθ???)????++????????????+??????? 对进行求偏导，近似认为θ的角速度为工频角速度q v ff ω，可以得到： ()()()()22q grid ff q grid ff dv V d =sin sin d dt dv V d =sin sin d dt φφθφθωφθφθφθωθ?????????+?????????????????+?????? 从而得到对时间的微分方程如下： q v
安徽大学 本科毕业论文（设计、创作） 题目：全数字锁相环的研究与设计 学生姓名：郑义强学号：P3******* 院（系）：电子信息工程学院专业：微电子 入学时间：2011年9月 导师姓名：吴秀龙职称/学位：教授/博士 导师所在单位：安徽大学电子信息工程学院 完成时间：2015 年5月
全数字锁相环的研究与设计 摘要 锁相环路的设计和应用是当今反馈控制技术领域关注的热点，它的结构五花八门，但捕获时间短，抗干扰能力强一直是衡量锁相环性能好坏的一个标准。本文是在阅读了大量国内外关于全数字锁相环的技术文献的基础上，总结了锁相环的发展现状与技术水平，深入分析了全数字锁相环的基本结构与基本原理，利用VHDL语言，采用自上而下的设计方法，设计了一款全数字锁相环.本文主要描述了一种设计一阶全数字锁相环的方法，首先分析了课题研究的意义、锁相环的发展历程研究现状，然后描述了全数字锁相环的各个组成部件，并且详细分析了锁相环鉴相器、变模可逆计数器、加减脉冲电路、除H计数器和除N计数器各个模块的工作原理。接着我们使用了VHDL语句来完成了鉴相器、数字滤波器和数字振荡器的设计，并且分别使用仿真工具MAX＋plus II逐个验证各个模块的功能。最后，将各个模块整合起来，建立了一个一阶全数字锁相环的电路，利用仿真工具MAX＋plus II 验证了它的功能的能否实现，仿真结果与理论分析基本符合。 关键词：全数字锁相环；数字滤波器；数字振荡器；锁定时间
Design and research of ALL Digital Phase-Locked Loop Abstract The design and application of phase-locked loop is the focus of attention in the field of feedback control technology today, phase- locked loop has played a very important and unique role in variety of applications. such as the radar, measurement,communications, etc. All-digital phase-locked loop has its unique advantages. Its structure is varied, but short capture time, small synchronization error, excellent anti-interference ability is the standard measure of performance of a phase-locked loop. On the basis of reading a lot of DPLL technology literature of domestic and abroad, this article summed up the present situation and the development level of phase-locked loop technology, analysis the basic structure and principle of all-digital phase-locked loop in-depth, designed a quick all-digital phase-locked loop by using VHDL language and top-down design approach. In this brief, we presented a way of designing a first-order ALL Digital Phase-Locked Loop (ADPLL) first analyzes the significance of research, the development course of phase-locked loop current research status, and then describes the component parts of all digital phase-locked loop, and detailed analysis of the phase lock loop phase discriminator, reversible counter change mould, add and subtract pulse circuit, in addition to H counter and divide N working principle of each module. Then we use the VHDL statements to complete the phase discriminator, digital filter and the design of the digital oscillator, and using the simulation tool of MAX + plus II one by one to verify the function of each module. Finally, the various modules together, established a first-order digital phase-locked loop circuit, using the simulation tool of MAX + plus II verify the realization of its function, the simulation results and principle Keywords: All Digital Phase-Locked Loop; Digital filter; Digital oscillator, Locking time
基于VisSim的锁相环性能仿真 摘要 锁相环技术(PLL)是一门能够时相位不需要外界条件而自行控制刚兴起的技术。锁相也叫相位锁定,我们也可称之为自动相位控制(APC),能使相位自行调整，能让两个信号相位同步。上面的功能锁相环都能实现，同时其为进行负反馈的控制性系统。由于锁相环具有捕获，跟踪和窄带滤波的作用；因此，被应用在通信、微处理器、以及卫星等许多领域。在通信电路里，锁相环是一个重要部分，广泛应用于时钟系统设计中，包括相位同步等的。 本论文首先介绍锁相环历史发展和现在的研究进度，接着论文首先介绍了模拟锁相环，因为它是我们要进行后续研究的基石，于是它的工作原理就显得非常重要。同时简单介绍了鉴相器、压控振荡器、环路滤波器工作原理等。着重分析了锁相环的跟踪特性、捕获特性等各种特性。我们进行了锁相环的数学模型的分析并且推导了环路方程，得到了需要的结论。在分析和设计的过程中，同时本论文中主要通过对VisSi m/comm软件的学习和使用，利用其丰富的模板以及本科对锁相环原理知识的掌握对电路进行仿真。后将学习总结出的相应理论与VisSim/comm中丰富的模块相结合实现仿真系统的建模,并且调整参数观察仿真波形输出，观察效果，最终对设计结论进行总结。因VisSim/comm主要实现的就实通信系统的仿真，我们用其来实现锁相环性能的仿真，因此本论文主要介绍了用VisSim/comm来实现输入为复信号的锁相环的线性跟踪。和调频信号的解调，BPSK的载波同步的仿真实现等等。 关键词：锁相环技术；VisSim软件；仿真；跟踪
Abstract The technology of phase locked loop (PLL) is a new technology for automatic phase contr ol. Phase locked is locking phase, we can also call it automatic phase control (APC), and the phase synchronization of two signals can be obtained by the method of phase automatic adju stment .The phase lock loop is the phase negative feedback control system for the task. Beca use of the capture, tracking and narrow band filtering, the phase lock loop is applied in many fields such as communication, microprocessor and satellite and so on. In the communication circuit, the PLL is an important part of the clock system designing, including the phase sync hronization and so on. Firstly this paper introduces the history of the PLL and the progress of the research. Then, the basic principle of PLL is introduced based on the structure of the traditional analog PLL. At the same time, the working principle of the phase detector, the voltage controlled oscillat or and the loop filter are simply introduced. The performance of the phase locked loop and th e performance of the PLL are analyzed. We analyze the mathematical model of the phase loc ked loop and deduce the loop equation, and get the conclusions. In the process of analysis an d design. At the same time in this paper mainly through the learning and use of software Vis Sim/comm,. To make the circuit simulation ,we use the PLL principle knowledge we learn w hen we are masters and make use of the rich templates and undergraduate. And then combini ng the theory summed up we learnt with the abundance modules of VisSim/comm to realize t he simulation system modeling, and adjust the parameters of the simulation waveform output observation, observation effect, the final conclusion of the design were summarized in this p aper. Because of VisSim/comm is mainly to achieve the real communication system simulati on, we used to realize the simulation of phase-locked loop performance, so this paper mainly introduces the VisSim/comm to realize input for a complex signal of the PLL linear tracking, input for income of complex signal and real signal tracking performance in comparison. An d demodulation of FM signal and BPSK carrier synchronization simulation and so on. Keywords: Phase Locked Loop technology;VisSim/comm software; simulation; tracke d 目录
锁相环的组成和工作原理 时间：2011-11-23 来源：作者： 关键字：锁相环工作原理 1．锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环（PLL）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成，锁相环组成的原理框图如图8-4-1所示。锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 2．锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： 式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：
式中的ωi为输入信号的瞬时振荡角频率，θi（t）和θO（t）分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc（t）为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc（t）随时间而变。 因压控振荡器的压控特性如图8-4-3所示，该特性说明压控振荡器的振荡频率ωu以ω0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式 上式说明当uc（t）随时间而变时，压控振荡器的振荡频率ωu也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持ω0=ωi的状态不变。 8．4．2锁相环的应用 1．锁相环在调制和解调中的应用 （1）调制和解调的概念 为了实现信息的远距离传输，在发信端通常采用调制的方法对信号进行调制，收信端接收到信号后必须进行解调才能恢复原信号。 所谓的调制就是用携带信息的输入信号ui来控制载波信号uC的参数，使载波信号的某一个参数随输入信号的变化而变化。载波信号的参数有幅度、频率和位相，所以，调制有调幅（AM）、调频（FM）和调相（PM）三种。 调幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变化；调频波的特点是幅度与载波信号的幅度相等，频率随输入信号幅度的变化而变化；调相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如图8-4-4所示。
锁相环的组成和原理及应用 一.锁相环的基本组成 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。 锁相环路是一种反馈控制电路，简称锁相环(PLL)。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。 因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成，锁相环组成的原理框图如图8-4-1所示。 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD(t)电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC(t)，对振荡器输出信号的频率实施控制。 二.锁相环的工作原理 锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图8-4-2所示。 鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为： (8-4-1) (8-4-2)
式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： 用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC(t)。即uC(t)为： (8-4-3) 式中的ωi为输入信号的瞬时振荡角频率，θi(t)和θO(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： 即 (8-4-4) 则，瞬时相位差θd为 (8-4-5) 对两边求微分，可得频差的关系式为 (8-4-6) 上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号和输出信号的频率不等，uc(t)随时间而变。
1 绪论 1.1 课题背景及研究意义 在现代集成电路中，锁相环（Phase Locked Loop）是一种广泛应用于模拟、数字及数模混合电路系统中的非常重要的电路模块。该模块用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。其作用是使得电路上的时钟和某一外部时钟的相位同步，用于完成两个信号相位同步的自动控制，即锁相。它是一个闭环的自动控制系统，它将自动频率控制和自动相位控制技术融合，它使我们的世界的一部分有序化，它的输出信号能够自动跟踪输入信号的相位变化，也可以将之称为一个相位差自动跟踪系统，它能够自动跟踪两个信号的相位差，并且靠反馈控制来达到自动调节输出信号相位的目的。其理论原理早在上世纪30年代无线电技术发展的初期就已出现，至今已逐步渗透到各个领域。伴随着空间技术的出现，锁相技术大力发展起来，其应用范围已大大拓宽，覆盖了从通信、雷达、计算机到家用电器等各领域。锁相环在通信和数字系统中可以作为时钟恢复电路应用；在电视和无线通信系统中可以用作频率合成器来选择不同的频道；此外，PLL还可应用于频率调制信号的解调。总之，PLL已经成为许多电子系统的核心部分。 锁相环路种类繁多，大致可分类如下]1[。 1.按输入信号特点分类 [1]恒定输入环路：用于稳频、频率合成等系统。 [2]随动输入环路:用于跟踪解调系统。 2.按环路构成特点分类 [1]模拟锁相环路：环路部件全部采用模拟电路，其中鉴相器为模拟乘法器，该类型的锁相环也被称作线性锁相环。 [2]混合锁相环路：即由模拟和数字电路构成，鉴相器由数字电路构成，如异或门、JK触发器等，而其他模块由模拟电路构成。 [3]全数字锁相环路：即由纯数字电路构成，该类型的锁相环的模块完全由数字电路构成而且不包括任何无源器件，如电阻和电容。 [4]集成锁相环路：环路全部构成部件做在一片集成电路中。
ADI官网下载了个资料，对于PLL学习和设计来说都非常实用的好资料，转发过来，希望对大家有帮助（原文链接 https://www.doczj.com/doc/1912732683.html,/zh/content/cast_faq_PLL/fca.html#faq_pll_01） ?参考晶振有哪些要求？我该如何选择参考源？ ?请详细解释一下控制时序，电平及要求？ ?控制多片PLL芯片时，串行控制线是否可以复用？ ?请简要介绍一下环路滤波器参数的设置？ ?环路滤波器采用有源滤波器还是无源滤波器？ ?PLL对于VCO有什么要求？以及如何设计VCO输出功率分配器？ ?如何设置电荷泵的极性？ ?锁定指示电路如何设计？ ?PLL对射频输入信号有什么要求？ ?PLL芯片对电源的要求有哪些？ ?内部集成了VCO的ADF4360-x，其VCO中心频率如何设定？ ?锁相环输出的谐波？ ?锁相环系统的相位噪声来源有哪些？减小相位噪声的措施有哪些？ ?为何我测出的相位噪声性能低于ADISimPLL仿真预期值？ ?锁相环锁定时间取决于哪些因素？如何加速锁定？ ?为何我的锁相环在做高低温试验的时候，出现频率失锁？ ?非跳频（单频）应用中，最高的鉴相频率有什么限制？ ?频繁地开关锁相环芯片的电源会对锁相环有何影响？ ?您能控制PLL芯片了么？，R分频和N分频配置好了么？
?您的晶振输出功率有多大？VCO的输出功率有多大？ ?您的PFD鉴相极性是正还是负？ ?您的VCO输出频率是在哪一点？最低频率？最高频率？还是中间的某一点？VCO 的控制电压有多大？ ?您的PLL环路带宽和相位裕度有多大？ ?评价PLL频率合成器噪声性能的依据是什么？ ?小数分频的锁相环杂散的分布规律是什么？ ?到底用小数分频好还是整数分频好？ ?ADI提供的锁相环仿真工具ADISimPLL支持哪些芯片，有什么优点？ ?分频–获得高精度时钟参考源？ ?PLL，VCO闭环调制，短程无线发射芯片？ ?PLL，VCO开环调制？ ?时钟净化----时钟抖动（jitter）更小？ ?时钟恢复（Clock Recovery）？ 问题：参考晶振有哪些要求？我该如何选择参考源？ 答案：波形：可以使正弦波，也可以为方波。 功率：满足参考输入灵敏度的要求。
数字锁相环原理及应用 .全数字锁相环结构及原理 图1 数字锁相环路的基本结构 (1)数字环路鉴相器（DPD） 数字鉴相器也称采样鉴相器，是用来比较输入信号与压控振荡器输出信号的相位，它的输出电压是对应于这两个信号相位差的函数。它是锁相环路中的关键部件，数字鉴相器的形式可分为：过零采样鉴相器、触发器型数字鉴相器、超前—滞后型数字鉴相器和奈奎斯特速率取样鉴相器。 (2)数字环路滤波器（DLF） 数字环路滤波器在环路中对输入噪声起抑止作用，并且对环路的校正速度起调节作用。数字滤波器是一种专门的技术，有各种各样的结构形式和设计方法。引入数字环路滤波器和模拟锁相环路引入环路滤波器的目的一样，是作为校正网络引入环路的。因此，合理的设计数字环路滤波器和选取合适的数字滤波器结构就能使DPLL满足预定的系统性能要求。 (3)数字压控振荡器（DCO） 数控振荡器，又称为数字钟。它在数字环路中所处的地位相当于模拟锁相环中的压控振荡器（VCO）。但是，它的输出是一个脉冲序列，而该输出脉冲序列的周期受数字环路滤波器送来的校正信号的控制。其控制特点是：前一采样时刻得到的校正信号将改变下一个采样时刻的脉冲时间位置。 全数字锁相环工作原理 全数字锁相环的基本工作过程如下： (1) 设输入信号 u i (t) 和本振信号（数字压控振荡器输出信号）u o (t) 分别 是正弦和余弦信号，他们在数字鉴相器内进行比较，数字鉴相器的输出是一个与两者间的相位差成比例的电压u d (t)。 (2) 数字环路滤波器除数字鉴相器输出中的高频分量，然后把输出电压u c (t)
加到数字压控振荡器的输出端，数字压控振荡器的本振信号频率随着输入电压的变化而变化。如果两者频率不一致，则数字鉴相器的输出将产生低频变化分量，并通过低通滤波器使DCO的频率发生变化。只要环路设计恰当，则这种变化将使 本振信号u o (t) 的频率与数字鉴相器输入信号u i (t) 的频率一致。 (3)最后，如果本振信号的频率和输入信号的频率完全一致，两者的相位差将保持某一个恒定值，则数字鉴相器的输出将是一个恒定直流电压（忽略高频分量），数字环路滤波器的输出也是一个直流电压，DCO的频率也将停止变化，这时，环路处于“锁定状态”。
基本组成和锁相环电路 1、频率合成器电路 频率合成器组成： 频率合成器电路为本机收发电路的频率源，产生接收第一本机信号源和发射电路的发射信号源，发射信号源主要由锁相环和VCO电路直接产生。如图3-4所示。 在现在的移动通信终端中，用于射频前端上下变频的本振源（LO），在射频电路中起着非常重要的作用。本振源通常是由锁相环电路（Phase-Locked Loop）来实现。 2.锁相环： 它广泛应用于广播通信、频率合成、自动控制及时钟同步等技术领域 3.锁相环基本原理： 锁相环包含三个主要的部分:⑴鉴相器(或相位比较器,记为PD或PC):是完成相位比较的单元,用来比较输入信号和基准信号的之间的相位.它的输出电压正比于两个输入信号之相位差.⑵低通滤波器(LPF):是个线性电路,其作用是滤除鉴相器输出电压中的高频分量,起平滑滤波的作用.通常由电阻、电容或电感等组成，有时也包含运算放大器。⑶压控振荡器（VCO）：振
荡频率受控制电压控制的振荡器，而振荡频率与控制电压之间成线性关系。在PLL中，压控振荡器实际上是把控制电压转换为相位。 1、压控振荡器的输出经过采集并分频； 2、和基准信号同时输入鉴相器； 3、鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4、控制VCO，使它的频率改变； 5、这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环电路是一种相位负反馈系统。一个完整的锁相环电路是由晶振、鉴相器、R分频器、N分频器、压控振荡器（VCO）、低通滤波器（LFP）构成，并留有数据控制接口。 锁相环电路的工作原理是：在控制接口对R分频器和N分频器完成参数配置后。晶振产生的参考频率（Fref）经R分频后输入到鉴相器，同时VCO的输出频率（Fout）也经N分频后输入到鉴相器，鉴相器对这两个信号进行相位比较，将比较的相位差以电压或电流的方式输出，并通过LFP滤波，加到VCO的调制端，从而控制VCO的输出频率，使鉴相器两输入端的输入频率相等。 锁相环电路的计算公式见公式: Fout=(N/R)Fref 由公式可见，只要合理设置数值N和R，就可以通过锁相环电路产生所需要的高频信号。 4.锁相环芯片 锁相环的基准频率为13MHz，通过内部固定数字频率分频器生成5KHz或6.25KHz的参考频率。VCO振荡频率通过IC1 内部的可编程分频器分频后，与基准频率进行相位比较，产生误差控制信号，去控制VCO，改变VCO的振荡频率，从而使VCO输出的频率满足要求。如图3-5所示。 N=F VCO/F R N：分频次数 F VCO：VCO振荡频率