《计算机组成原理》习题解答
第1章
1. 解释概念或术语：实际机器、虚拟机器，机器指令、机器指令格式，主机、CPU、主存、I/O、PC、IR、ALU、CU、AC、MAR、MDR，机器字长、存储字长、指令字长、CPI、T C、主频、响应时间、吞吐量、MIPS、MFLOPS。
答：略
2. 如何理解计算机系统的层次结构？说明高级语言、汇编语言及机器语言的差别与联系。
答：⑴计算机系统是由软件和硬件结合而成的整体。为了提高计算机系统的好用性，程序设计语言的描述问题能力越来越强，各种程序设计语言大体上是一种层次结构，即高等级编程语言指令包含低等级编程语言指令的全部功能。
对于使用不同层次编程语言的程序员来说，他们所看到的同一计算机系统的属性是不同的，这些属性反映了同一计算机系统的不同层次的特征，即同一计算机系统可划分成多个层次结构，不同层次的结构反映的计算机系统的特征不同而已。
⑵机器语言是能够被计算机硬件直接识别和执行的程序设计语言，机器语言是一种面向硬件的、数字式程序设计语言；汇编语言和高级语言均用符号表示机器语言指令，指令很容易阅读和编写、但不能被硬件直接识别和执行，它们均是一种面向软件的、符号式程序设计语言；相对于汇编语言而言，高级语言描述问题的能力更强；高级语言和汇编语言程序必须翻译成机器语言程序后，才能在计算机硬件上执行。
3. 计算机系统结构、计算机组成的定义各是什么？两者之间有何关系？
答：计算机系统结构是指机器语言程序员或编译程序编写者所看到的计算机系统的属性，包括概念性结构和功能特性两个方面。主要研究计算机系统软硬件交界面的定义及其上下的功能分配。
计算机组成是指计算机硬件设计人员所看到的计算机系统的属性。主要研究如何合理地逻辑实现硬件的功能。
计算机组成是计算机系统结构的逻辑实现。
4. 冯·诺依曼模型的存储程序原理包含哪些内容、对计算机硬件和软件有哪些要求？冯·诺依曼模型计算机的特点有哪些？
答：存储程序原理是指程序和数据预先存放在存储器中，机器工作时自动按程序的逻辑顺序从存储器中逐条取出指令并执行。
存储程序原理要求存储器是由定长单元组成的、按地址访问的、一维线性空间结构的存储部件；要求软件指令支持用地址码表示操作数在存储器中的地址，指令长度为存储单元长度的倍数，编程语言中必须有转移型指令，以实现程序存储顺序到程序逻辑顺序的转变。
冯·诺依曼模型计算机的特点可归纳为如下几点：
⑴计算机由运算器、控制器、存储器、输入设备和输出设备组成；
⑵存储器是由定长单元组成的、按地址访问的、一维线性空间结构；
⑶程序由指令组成，指令和数据以等同地位存放在存储器中；
⑷机器工作时自动按程序的逻辑顺序从存储器中逐条取出指令并执行；
⑸指令由操作码和地址码组成，操作码用于表示操作的性质，地址码用于表示操作数在
存储器中的地址；
⑹指令和数据均采用二进制方式表示，运算亦采用二进制方式；
⑺机器以运算器为中心，输入/输出设备与存储器间的数据传送都经过运算器。
5. 现代计算机均采用冯·诺依曼模型、但进行了改进，画出现代计算机硬件组成及结构图，并说明各部件的作用。
答：现代计算机结构大多在冯·诺依曼模型基础上进行了改进，以进一步提高系统的性能。改进主要包括以存储器为中心、多种存储器共存、采用总线互连三个方面。基本的硬件组成及结构图如下：
CPU由运算器和控制器组成，运算器负责实现数据加工，实现算术逻辑运算；控制器负责指挥和控制各部件协调地工作，实现程序执行过程。
存储器由主存和辅存(如磁盘)组成，负责实现信息存储。主存由小容量、快速元器件组成，存放近期常用程序和数据；辅存由大容量、低价格元器件组成，存放所有的程序和数据；主存可被CPU直接访问，这样在提高访存速度的同时，可降低存储器总成本。
I/O设备负责实现信息的输入和输出，以及信息的格式变换。
通过总线实现部件互连的好处是可以实现CPU的操作标准化，而操作标准化的具体实现部件是I/O接口，它负责缓冲和中转相关操作。
6. 若某计算机的机器指令格式如表1.2所示，请写出求s=a+b+c的机器语言程序，其中
a、b、c存放在起始地址为0000100000的连续3个主存单元中，而s则要求存放到地址为0000001000的主存单元中。
解：假设程序第一条指令存放在第1000000000号存储单元中，则程序清单如下：
7．画出基于累加器CPU的主机框图，说明题6的机器语言程序的执行过程(尽可能详细)。简述执行过程与冯·诺依曼模型的存储程序原理的关系。
答：基于累加器CPU的的主机框图如下：
假设s=a+b+c程序已被调入主存、首指令地址已写入到PC中，即(PC)=1000000000。程序运行启动后，计算机硬件自动地、逐条地、按(PC)为指令地址实现取指令、分析指令、执行指令的对应操作，直到执行到停机指令为止。假设IR中操作码记为OP(IR）、地址码记为AD(IR)，则s=a+b+c程序执行过程的具体操作如下：
（1）PC→MAR、MAR→ABus、Read→CBus ；MAR＝PC＝1000000000，取指令开始
（2）WMFC，(PC)＋1→PC ；PC＝1000000001（下条指令地址）
（3）MDR→IR ；IR＝000001 0000100000，取指令完成ID对OP(IR)译码；CU得知当前为取数指令
（4）AD(IR)→MAR、MAR→ABus、Read→Cbus ；MAR＝0000100000，执行指令开始
（5）WMFC
（6）MDR→AC ；AC＝MDR＝a，执行指令完成
（7）PC→MAR、MAR→ABus、Read→CBus ；MAR＝PC＝1000000001，取指令开始
（8）WMFC，(PC)＋1→PC ；PC＝1000000010（下条指令地址）
（9）MDR→IR ；IR＝000011 0000100001，取指令完成ID对OP(IR)译码；CU得知当前为加法指令
（10）AD(IR)→MAR、MAR→ABus、Read→CBus ；MAR＝0000100001，执行指令开始
（11）WMFC
（12）(MDR)＋(AC)→AC ；AC＝a＋b，执行指令完成
（13）PC→MAR、MAR→ABus、Read→CBus ；MAR＝PC＝1000000010，取指令开始
（14）WMFC，(PC)＋1→PC ；PC＝1000000011（下条指令地址）
（15）MDR→IR ；IR＝000011 0000100010，取指令完成ID对OP(IR)译码；CU得知当前为加法指令
（16）AD(IR)→MAR、MAR→ABus、Read→CBus ；MAR＝0000100010，执行指令开始
（17）WMFC
（18）(MDR)＋(AC)→AC ；AC＝a＋b+c，执行指令完成
（19）PC→MAR、MAR→ABus、Read→CBus ；MAR＝PC＝1000000011，取指令开始
（20）WMFC，(PC)＋1→PC ；PC＝1000000100（下条指令地址）
（21）MDR→IR ；IR＝000010 0000001000，取指令完成ID对OP(IR)译码；CU得知当前为存数指令
（22）AD(IR)→MAR、MAR→ABus、Write→Cbus ；MAR＝0000100000，执行指令开始
（23）AC→MDR、MDR→DBus、WMFC ；MDR＝AC＝a＋b+c，执行指令完成
（24）PC→MAR、MAR→ABus、Read→Cbus ；MAR＝PC＝1000000100，取指令开始
（25）WMFC，(PC)＋1→PC ；PC＝1000000101（下条指令地址）
（26）MDR→IR ；IR＝000100 **********，取指令完成ID对OP(IR)译码；CU得知当前为停机指令
（27）机器自动停机；执行停机指令完成
从程序执行过程可以看出：由于指令存放在存储器中，故指令执行过程分为取指令(含
分析指令)、执行指令两个阶段；由于存储器同时只接收一个访问操作，故程序执行过程是循环的指令执行过程，循环变量为PC中的指令地址；只要按照程序逻辑顺序改变(PC)，可以实现按程序逻辑顺序执行程序的目标。
8. 指令和数据均存放在存储器中，计算机如何区分它们？
答：由于存储器访问只使用地址和命令(Read/Write)信号，而指令和数据均以二进制编码形成存放在存储器中，因此，从存储器取得的信息本身是无法区分是指令还是数据的。
计算机只能通过信息的用途来区分，即取指令时取得的是指令，指令执行时取操作数或写结果对应的信息是数据。即计算机通过程序执行过程或指令执行过程的不同阶段来区分。
9. 在某CPU主频为400MHz的计算机上执行程序A，程序A中指令类型、执行数量及平均时钟周期数如下表所示。
求该计算机执行程序A时的程序执行时间、平均CPI及MIPS。
解：CPU时钟周期T C＝1/f＝1/(400×106)=2.5ns
程序执行时间T CPU＝[45000×1＋75000×2＋8000×4＋1500×2]×2.5＝0.575ms。
平均CPI＝(45000×1＋75000×2＋8000×4＋1500×2)
÷( 45000＋75000＋8000＋1500)
＝1.776(时钟周期/指令)
MIPS＝( 45000＋75000＋8000＋1500)/ (0.575×10-3×106)＝225.2百万条/秒
10. 冯·诺依曼模型计算机的性能瓶颈有哪些？简述缓解性能瓶颈严重性的方法。
答：冯·诺依曼模型计算机的性能瓶颈有CPU-MEM瓶颈、指令串行执行瓶颈两个。
对缓解CPU-MEM瓶颈而言，主要目标是减少MEM访问延迟、提高MEM传输带宽，常用的方法有采用多种存储器构成层次结构存储系统、采用多级总线互连、采用并行结构存储器等。
对缓解指令串行执行瓶颈而言，主要目标是尽可能实现并行处理，常用的方法有采用流水线技术、数据流技术、超标量技术、超线程技术、多核技术等。
第2章
1. 解释概念或术语：进制、机器数、原码、补码、移码、变形补码、BCD码、交换码、内码、奇校验、CRC、上溢、下溢、左规、对阶、溢出标志、进位标志、部分积、Booth算法、交替加减法除法、警戒位、全加器、并行加法器、行波进位、先行进位。
答：略
2. 完成下列不同进制数之间的转换
（1）(347.625)10＝( )2＝( )8＝( )16
（2）(9C.E)16＝( )2＝( )8＝( )10
（3）(11010011)2＝( )10＝( )8421BCD
解：（1）(347.625)10＝(101011011.101)2＝(533.5)8＝(15B.A)16
（2）(9C.E)16＝(10011100.1110)2＝(234.7)8＝(156.875)10
（3）(11010011)2＝(211)10＝(001000010001)8421BCD
3. 对下列十进制数，分别写出机器数长度为8位（含1位符号位）时的原码及补码。
（1）＋23/128 （2）－35/64 （3） 43 （4）－72
（5）＋7/32 （6）－9/16 （7）＋91 （8）－33
解：（1）[+23/128]原＝0.0010111， [+23/128]补＝0.0010111；
（2）[-35/64]原＝1.1000110，[-35/64]补＝1.0111010；
（3）[43]原＝00101011，[43]补＝00101011；
（4）[-72]原＝11001000，[-72]补＝10111000；
（5）[+7/32]原＝0.0011100，[+7/32]补＝0.0011100；
（6）[-9/16]原＝1.1001000，[-9/16]补＝1.0111000；
（7）[+91]原＝01011011，[+91]补＝01011011；
（8）[-33]原＝10100001，[-33]补＝11011111。
4. 对下列机器数（含1位符号位），若为原码时求补码及真值，若为补码或反码时求原码及真值。
（1）[X]原＝100011 （2）[X]补＝0.00011 （3）[X]反＝1.01010
（4）[X]原＝1.10011 （5）[X]补＝101001 （6）[X]反＝101011 解：（1）[X]补＝111101，X＝-00011＝-3；
（2）[X]原＝0.00011，X＝+0.00011＝+3/32；
（3）[X]原＝1.10101，X＝-0.10101＝-21/32；
（4）[X]补＝1.01101，X＝-0.10011＝-19/32；
（5）[X]原＝110111，X＝-10111＝-23/32；
（6）[X]原＝110100，X＝-10100＝-20/32。
5. （1）若[X]补＝1.01001，求[－X]补及X；
（2）若[－X]补＝101001，求[X]补及X。
解：（1）[-X]补＝0.10111，X＝-0.10111＝-23/32；
（2）[X]补＝010111，X＝+10111＝+23。
6. （1）若X＝＋23及－42，分别求8位长度的[X]移；
（2）若[X]移＝1100101及0011101，分别求X。
解：（1）[+23]移＝10010111，[-42]移＝01010110；
（2）[X]移＝1100101时的X＝+100101＝+37，
[X]移＝0011101时的X＝-100011＝-35。
7. 若[X]补＝0.x－1x－2x－3x－4x－5，[Y]补＝1y4y3y2y1y0，求下列几种情况时，x－i或y i的取值。
（1）X＞1/4 （2）1/8≥X＞1/16 （3）Y＜－16 （4）－32＜Y≤－8 解：（1）[1/4]补＝0.01000，
故[(x-1＝0)∧(x-3＝1∨x-4＝1∨x-5＝1)]∨(x-1＝1)时X＞1/4；
（2）[1/8]补＝0.00100，[1/16]补＝0.00010，
故(x-1＝0∧x-2＝0)∧[(x-3＝1∧x-4＝0∧x-5＝0)∨(x-3＝0∧x-4＝1∧x-5＝1)]时1/8≥X＞1/16；
（3）[-16]补＝110000，故y4＝0时Y＜－16；
（4）[-8]补＝111000，[-32]补＝100000，故(y4＝1∧y3＝1∧y2＝0∧y1＝0∧y0＝0)∨(y4⊕y3＝1)∨[y4＝0∧y3＝0∧(y2＝1∨y1＝1∨y0＝1)]时－32＜Y≤－8。
8. 冗余校验的基本原理是什么？
答：数据发送时，除发送数据信息外，还冗余发送按某种规律形成的校验信息；数据接收时，用所接收数据信息形成新的校验信息，与所接收的校验信息比较，以此判断是否发生了错误，出错时报告出错或自动校正错误。
9. 若采用奇校验，下述两个数据的校验位的值是多少？
（1）0101001 （2）0011011
答：（1）数据0101001的奇校验位值为0⊕1⊕0⊕1⊕0⊕0⊕1⊕1=0；
（2）数据0011011的奇校验位值为0⊕0⊕1⊕1⊕0⊕1⊕1⊕1=1。
10. 若下列奇偶校验码中只有一个有错误，请问采用的是奇/偶校验？为什么？
（1）10001101 （2）01101101 （3）10101001
答：上述奇偶校验码采用的是偶校验编码方式。
由于三个奇偶校验码中分别有偶数、奇数、偶数个“1”，而只有一个校验码有错误，故第2个奇偶校验码(01101101)有错误；
又由于第2个奇偶校验码有奇数个“1”，故校验码采用的是偶校验编码方式。
11. 设有8位数据信息01101101，请写出求其海明校验码的过程。
解：本题中数据位数n＝8，数据信息m8…m1＝01101101，设检验信息位数为k位，（1）先求得校验信息位数k，根据2k-1≥8＋k的要求，可得k＝4位；
（2）列出n＋k＝8＋4＝12位校验码中的信息排列：m8 m7m6m5p4m4m3m2p3m1p2p1。
（3）设各校验组采用偶校验编码方式，各校验组校验位的值为：
p4＝m8⊕m7⊕m6⊕m5＝0⊕1⊕1⊕0＝0，
p3＝m8⊕m4⊕m3⊕m2＝0⊕1⊕1⊕0＝0，
p2＝m7⊕m6⊕m4⊕m3⊕m1＝1⊕1⊕1⊕1⊕1＝1，
p1＝m7⊕m5⊕m4⊕m2⊕m1＝1⊕0⊕1⊕0⊕1＝1；
（4）海明偶校验码为：011001100111。
12. 若机器数表示时字长为8位，写出下列情况时它能够表示的数的范围（十进制）。
（1）无符号整数；（2）原码编码的定点整数；
（3）补码编码的定点整数；（4）原码编码的定点小数；
（5）补码编码的定点小数。
解：（1）无符号整数的表示范围是00000000～11111111，即0～255；
（2）原码定点整数的表示范围是-1111111～+1111111，即-127～+127；
（3）补码定点整数的表示范围是-(1111111+1)～+1111111，即-128～+127；
（4）原码定点小数的表示范围是-0.1111111～+0.1111111，即-127/128～+127/128；
（5）补码定点小数的表示范围是-1.0000000～+0.1111111，即-128/128～+127/128。
13. 对两个8位字长的定点数9BH及FFH，分别写出它们采用原码编码、补码编码及移码编码时的十进制整数的真值，并写出它们表示为无符号数时的十进制真值。
解：机器码 9BH FFH
原码编码的真值(整数) -27 -127
补码编码的真值(整数) -101 -1
移码编码的真值(整数) +27 +127
无符号编码的真值(整数) 155 255
14. 若浮点数表示格式（从高位到低位）为：阶码6位（含1位阶符）、尾数10位（含1位数符），请写出51/128、－27/1024、7.375、－86.5所对应的机器数。
（1）阶码和尾数均为原码；
（2）阶码和尾数均为补码；
（3）阶码为移码、尾数为补码。
解：（1）阶码和尾数均为原码时，
[51/128]浮=[0.0110011]浮=100001 0110011000或000000 0011001100或…，
[-27/1024]浮=[-0.0000011011]浮=100101 1110110000或100001 1000011011或…，
[7.375]浮=[111.011]浮=000011 0111011000或000110 0000111011或…，
[-86.5]浮=[-1010110.1]浮=000111 1101011010或001000 1010101101或…；
（2）阶码和尾数均为补码时，
[51/128]浮=111111 0110011000或000000 0011001100或…，
[-27/1024]浮=111011 1001010000或111111 1111100101或…，
[7.375]浮=000011 0111011000或000110 0000111011或…，
[-86.5]浮=000111 1010100110或001000 1101010011或…；
（3）阶码为移码、尾数为补码时，
[51/128]浮=011111 0110011000或100000 0011001100或…，
[-27/1024]浮=011011 1001010000或011111 1111100101或…，
[7.375]浮=100011 0111011000或100110 0000111011或…，
[-86.5]浮=100111 1010100110或101000 1101010011或…。
15. 若浮点数表示格式采用6位阶码（含1位阶符）、10位尾数（含1位数符），阶码和尾数均采用补码编码。
（1）写出浮点数能表示的正数及负数的范围；
（2）写出规格化浮点数能表示的正数及负数的范围。
解：（1）浮点数正数区的范围为：+2-9×2-32～+(1-2-9)×2+31，
浮点数负数区的范围为：-1×2+31～-2-9×2-32；
（2）规格化浮点数正数区的范围为：+2-1×2-32～+(1-2-9)×2+31，
规格化浮点数负数区的范围为：-1×2+31～-(2-1+2-9)×2-32。
16. 若浮点数表示格式为：6位阶码（含1位阶符）、10位尾数（含1位数符）。分别写
出阶码和尾数均为原码及均为补码时，下列数值为规格化数时的机器码。
（1）＋51/128 （2）－51/128 （3）－1/64
解：（1）阶码和尾数均为原码时，规格化数的机器码为100001 0110011000，
阶码和尾数均为补码时，规格化数的机器码为111111 0110011000；
（2）阶码和尾数均为原码时，规格化数的机器码为100001 1110011000，
阶码和尾数均为补码时，规格化数的机器码为111111 1001101000；
（3）阶码和尾数均为原码时，规格化数的机器码为100101 1100000000，
阶码和尾数均为补码时，规格化数的机器码为111010 1000000000。
17. 若机器中单精度浮点数采用IEEE 754标准表示。
（1）对机器码为(99D00000)16及(59800000)16的浮点数，请写出它们的真值；
（2）请写出－51/128的机器码。
解：（1）由于机器码(99D00000)16＝1 00110011 10100000000000000000000B，
故浮点数的符号码S＝1、阶码E＝00110011、尾数码M＝10100000000000000000000，因1＜E＜255，故机器码表示的为规格化浮点数，
(99D00000)16的真值N＝(-1)1×251-127×1.10100000000000000000000＝-0.1101×2-76；
由于机器码(59800000)16=0 10110011 00000000000000000000000B，
故浮点数的符号码S＝0、阶码E＝10110011、尾数码M＝00000000000000000000000，因1＜E＜255，故机器码表示的为规格化浮点数，
(59800000)16的真值N＝(-1)0×2179-127×1. 00000000000000000000000＝+0.1×2+53。
（2）(-51/128)10＝(-0.0110011)2＝(-1)1×(1.10011)×2125-127，
则用IEEE754标准表示时，符号码S＝1、阶码E＝125、尾数M＝0.10011，
故－51/128的单精度浮点数机器码为 1 01111101 10011000000000000000000。
18. 字符在计算机中的表示可看作无符号定点整数，对字符的操作有比较是否相同、判断前后次序等关系运算，需要哪些支持才能用算术运算和逻辑运算实现关系运算？
答：由于字符数据可看作无符号定点整数，故字符操作的结果可以用两个无符号定点整数关系运算的结果表示。
设NA及NB为无符号定点整数，NC为有符号定点整数，且NA－NB＝NC，
则①当NA＞NB时，NC的符号为正，
②当NA＜NB时，NC的符号为负，
③当NA＝NB时，NC的值为零，
④当NA≥NB时，NC的符号为正、或者NC的值为零，
⑤当NA≤NB时，NC的符号为负、或者NC的值为零；
即对算术运算(减法)结果的符号、是否为零进行逻辑运算(逻辑与、逻辑或)，就可以得到关系运算的结果。
因此，运算器中设置“结果符号是否为负”及“结果是否为零”两个标志位，并且有对这2个硬件标志位的5种逻辑操作硬件时，就可以用算术运算和逻辑运算实现关系运算了。
19. 各种应用数据在计算机中一般表示成哪几种数据类型？对某个机器数，如何才能够知道它的数据类型？
答：计算机中的应用数据一般有数值数据和非数据数据两大类型，数值数据的运算均为算术运算，数据可表示为定点数或浮点数两种数据类型；非数值数据的运算比较复杂，可能为逻辑运算，或算术运算或关系运算，数据可表示为逻辑数，或定点数或浮点数。故应用数据在计算机中一般表示成定点数、浮点数及逻辑数三种数据类型。
由于计算机中均用二进制表示数据和指令，只能通过约定方式隐含表示符号及小数点
等。而这种约定只在数据操作时才有实际意义，因此，对于某机器数，从数据本身无法知道它的数据类型，只能通过对其操作的指令来表明这个数的数据类型。如对32位机器数99D00000H，当它为浮点运算指令的操作数时，它是浮点数；当它为定点运算指令的操作数时，它是定点数。
20. 若8位机器码为0010100，请问逻辑左移多少次后溢出？逻辑右移多少次后再左移同样多次数时机器码开始不同？请分别说明原因。
答：逻辑左移3位后溢出，因为左起第一个“1”被移丢，故溢出。
逻辑右移3位后再逻辑左移3位时机器码与原来不同，因为机器码0010100→0000010→0010000，右起第一个“1”被移丢，损失精度后再左移3位机器码发生变化。
21. 设机器数字长为8位(含1位符号)，分别写出对下列机器数算术左移1位、2位，算术右移1位、2位的结果，并说明结果是否正确。
[X]原＝0.0011010；[X]补＝1.1101000；[X]反＝1.0101111；
[X]原＝1.0011010；[X]补＝1.1001101；[X]反＝1.1001110
解：结果见下表，其中√表示结果正确、×表示结果溢出、∠表示结果精度受损失。
22. 若[X]补＝x S x n-1…x0，请推导[2X]补＝2[X]补及[21X]补＝x S*2n-1+21[X]补。
解：(1)因[2X]补＝2n＋2X≡2n＋2n＋2X＝2×(2n＋X)＝2 [X]补，
故[2X]补＝2[X]补。
(2)当X≥0时，x S＝0，[X]补＝2n＋X＝0x n-1…x0，X＝+x n-1…x0，
则[
1X]补＝2n＋21X＝2n＋x n-1…x0/2＝0x n-1…x0/2＝21[X]补；
2
＝0*2n－1＋
1[X]补＝x S*2n－1+21[X]补；
2
当X＜0时，x S＝1，X＝[X]补－2n＝1x n-1…x0－2n－1－2n－1＝－2n－1＋x n-1…x0，则[
1X]补＝2n＋(－2n－1＋x n-1…x0)/2
2
＝2n－1＋2n－1＋(－2n－1＋x n-1…x0)/2＝2n－1＋(2n－1＋x n-1…x0)/2
＝2n－1＋1x n-1…x0/2＝2n－1＋
1[X]补＝x S*2n－1+21[X]补。
2
故对任意X，均有[
1X]补＝x S*2n-1+21[X]补。
2
23. 若机器数字长为8位(含1位符号)，请用补码运算规则计算下列各题。
（1）A＝9/64，B＝-13/32，求A＋B；
（2）A＝19/32，B＝-18/128，求A－B；
（3）A＝-87，B＝13，求A－B；
（4）A＝115，B＝-24，求A＋B
解：（1）因A＝+0.0010010、B＝-0.0110100，则[A]补＝0.0010010、[B]补＝1.1001100，[A＋B]补＝[A]补＋[B]补＝0.0010010＋1.1001100＝1.1011110，
则A＋B＝-0.0100010＝-17/64；
（2）因A＝+0.1001100、B＝-0.0010010，则[A]补＝0.1001100、[-B]补＝0.0010010，[A－B]补＝[A]补＋[-B]补＝0.1001100＋0.0010010＝0.1011110，
则A－B＝0.1011110＝47/64；
（3）因A＝-1010111、B＝+0001101，则[A]补＝1 0101001、[-B]补＝1 1110011，[A－B]补＝[A]补＋[-B]补＝1 0101001＋1 1110011＝1 0011100，
则A－B＝-100；
（4）因A＝+1110011、B＝-0011000，则[A]补＝0 1110011，[B]补＝1 1101000，[A＋B]补＝[A]补＋[B]补＝0 1110011＋1 1101000＝0 1011011，
则A＋B＝+91。
24. 若机器数字长为6位(含1位符号)，请用补码计算A＋B，并判断结果是否溢出。
（1）A＝0.11011，B＝0.00011；（2）A＝0.11011，B＝-0.10101；
（3）A＝-0.10111，B＝-0.01011；（4）A＝0.10011，B＝0.01111
解：（1）由题意[A]补＝0.11011，[B]补＝0.00011，
[A＋B]补＝[A]补＋[B]补＝0.11011＋0.00011＝0.11110，A＋B＝+0.11110，[A＋B]补的溢出标志OVR＝(0⊕0)(0⊕0)＝0，故A＋B结果不溢出；
（2）由题意[A]补＝0.11011，[B]补＝1.01011，
[A＋B]补＝[A]补＋[B]补＝0.11011＋1.01011＝0.00110，A＋B＝+0.00110，
[A＋B]补的溢出标志OVR＝(0⊕0)(1⊕0)＝0，故A＋B结果不溢出；
（3）由题意[A]补＝1.01001，[B]补＝1.10101，
[A＋B]补＝[A]补＋[B]补＝1.01001＋1.10101＝0.11110，A＋B＝+0.11110，
[A＋B]补的溢出标志OVR＝(1⊕0)(1⊕0)＝1，故A＋B结果溢出；
（4）由题意[A]补＝0.10011，[B]补＝0.01111，
[A＋B]补＝[A]补＋[B]补＝0.10011＋0.01111＝1.00010，A＋B＝-0.11110，
[A＋B]补的溢出标志OVR＝(0⊕1)(0⊕1)＝1，故A＋B结果溢出。
25. 若机器数字长为7位(含2位符号)，请用变形补码计算A－B，并判断结果是否溢出。
（1）A＝0.11011，B＝-0.11111；（2）A＝0.10111，B＝-0.01010
解：（1）由题意[A]变补＝00.11011，[B]变补＝11.00001，[-B]变补＝00.11111，
则[A－B]变补＝[A]变补＋[-B]变补＝00.11011＋00.11111＝01.11010，
A＋B＝-0.00110，
[A－B]变补的溢出标志OVR＝0⊕1＝1，故A－B结果溢出；
（2）由题意[A]变补＝00.10111，[B]变补＝11.10110，[-B]变补＝00.01010，
则[A－B]变补＝[A]变补＋[-B]变补＝00.10111＋00.01010＝01.00001，
A＋B＝-0.00001，
[A－B]变补的溢出标志OVR＝0⊕1＝1，故A－B结果溢出。
26. 对下列A 和B，请用原码一位乘法求A×B。
（1）A＝0.110111，B＝-0.101110；（2）A＝19，B＝35
解：（1）由题意[A]原＝0.110111，[B]原＝1.101110，|A|＝0.110111，|B|＝0.101110，[A×B]原的符号位为0⊕1＝1，
按原码一位乘法规则，|A|×|B|需进行6次判断-加法-移位操作，其过程如下表所示：
即|A|×|B|＝0.100111100010，故[A×B]原＝1.100111100010。
（2）由题意，[A]原＝0010011，[B]原＝0100011，|A|＝010011，|B|＝100011，[A×B]原的符号位为0⊕0＝0，
|A|×|B|需进行6次判断-加法-移位操作，其过程如下表所示：
即|A|×|B|＝001010011001，故[A×B]原＝0 001010011001。
27. 若A＝0.011011，B＝-0.100110，请用原码两位乘法求A×B。
解：由题意[A]原＝0.011011，[B]原＝1.100110，|B|＝0.100110，
[|A|]补＝0.011011，[-|A|]补＝1.100101，[2|A|]补＝0.110110，[A×B]原的的符号位为0⊕1＝1，
由于|B|为6位(偶数个)，乘法运算时需在|B|的最高位前增加两个0，以处理乘法运算结束时可能的T＝1的情况，故共循环4次，前3次进行判断-加法-移位操作、最后1次进行判断-加法操作，运算过程如下表所示：
即|A|×|B|＝0.010*********，故[A×B]原＝1.010*********。
28. 对下列A 和B，请用补码一位乘法(Booth算法)求A×B。
（1）A＝0.110111，B＝-0.101010；（2）A＝19，B＝35
解：（1）由题意[A]补＝0.110111，[B]补＝1.010110，[-A]补＝1.001001，
因连同符号一起运算，故共循环7次，进行判断-加法-移位操作(最后1次不移位)。运算过程如下表所示：
故[A×B]补＝1.011011111010。
（2）由题意[A]补＝0010011，[B]补＝0100011，[-A]补＝1101101，
共循环7次, 进行判断-加法-移位操作(最后1次不移位)。运算过程如下表所示：
故[A×B]补＝0001010011001。
29. 对下列A 和B，请用不恢复余数法(交替加减法)原码除法求A÷B。
（1）A＝0.100111，B＝-0.101010；（2）A＝010*******，B＝10101
解：（1）由题意[A]原＝0.100111，[B]原＝1.101010，
[|A|]补＝0.100111，[|B|]补＝0.101010，[-|B|]补＝1.010110，不恢复余数法原码除法求解过程如下表所示：
所以|商|＝0.q 1 q 2 q 3 q 4 q 5 q 6＝0.111011，|余数|=0.010010。
由于商符s Q ＝1⊕0＝1，故[A /B ]原＝1.111011，[A %B ]原＝0.010010， A /B ＝-0.111011，A %B ＝+0.010010。
30. 对于不恢复余数法原码除法而言，图2.16的运算流程并不完全适用于整数除法，因为整数除法开始时，被除数存放在REGA 及REGQ 中，请将图2.16改成适合整数除法的流程图(提示：应先移位、后上商)。
解：图2.16的原码除法中，
“判溢出”阶段的“REGQ 0←0”对应的是最后结果的符号位，可省略(最后被覆盖)； “相除”阶段的“REGQ 0=1？”可用“REGA n-1=0？”代替。
31. 若A ＝-0.10101，B ＝0.11011，请用不恢复余数法补码除法求A ÷B 。 解：由题意[A ]补＝1.01011,[B ]补＝0.11011,[-B ]补＝1.00101， 不恢复余数补码除法过程如下表所示：
准备
求商及余数符号 变为绝对值 相除
判溢出
余数修正
置商及余数符号
所以，[Q]反＝1.00111，[Q]补＝1.00111＋0.00001＝1.01000，[R]补=1.01000。
32. 若浮点数用4位阶码(含1位阶符)、7位尾数(含1位数符)格式表示，阶码及尾数均为补码，请用浮点运算方法计算A＋B。
（1）A＝2-011×0.101100，B＝2-010×(-0.011100)；
（2）A＝2101×(-0.100101)，B＝2100×(-0.001111)
解：假设运算时采用2位警戒位、双符号位和舍入法。
（1）由题意[A]浮＝1101 0101100，[B]浮＝1110 1100100，
①对阶，[ΔE]补＝11101－11110＝11111，ΔE＝-1，A的尾数右移1位、阶码加1，
即[M A’]补＝00.01011000，[M B’]补＝11.10010000，[E A’]补＝[E B’]补＝11110
②尾数加减，[M A’]补＋[M B’]补＝00.01011000＋11.10010000＝11.11101000，
即[A＋B]浮＝11110 1111101000
③规格化，尾数不溢出、(补码)符号位与最高数值位相同，左规3次后，
得[A＋B]浮＝11011 1101000000
④尾数舍入，警戒位为00，选择“舍”（即“不舍不入”），
即[A＋B]浮＝11011 11010000
⑤溢出判断，阶码符号为11，A＋B结果不溢出。
故[A＋B]浮＝1011 1010000，A＋B＝2-101×(-0.110000)。
（2）由题意[A]浮＝0101 1011011，[B]浮＝0100 1110001，
①对阶，[ΔE]补＝00101－00100＝00001，ΔE＝1，B的尾数右移1位、阶码加1，
即[M A’]补＝11.01101100，[M B’]补＝11.11100010，[E A’]补＝[E B’]补＝00101
②尾数加减，[M A’]补＋[M B’]补＝11.01101100＋11.11100010＝11.01001110，
即[A＋B]浮＝00101 1101001110
③规格化，尾数不溢出、(补码)符号位与最高数值位不同，尾数无需规格化，
即[A＋B]浮＝00101 1101001110
④尾数舍入，由于尾数为负、警戒位为10，选择“舍”，
即[A ＋B ]浮＝00101 11010011
⑤溢出判断，阶码符号为00，A ＋B 结果不溢出。
故[A ＋B ]浮＝0101 1010011，A ＋B ＝2+101
×(-0.101101)。
33. 若浮点数表示格式为：5位阶码(含1位阶符)、8位尾数(含1位数符)，阶码用移码表示、尾数用补码表示，浮点运算时采用双符号位运算、警戒位为3位、采用舍入法，请用浮点运算方法计算下列各题，并写出运算结果的机器码。
（1）[215
×1611]＋[213
×(-169)]；
（2）[2-13
×1613]＋[2-14
×(-85)] 解：（1）由题意[A ]浮＝11111 01011000，[B ]浮＝11101 10111000， ①对阶，[E B ]补＝01101，[-E B ]补＝10011，
[ΔE ]移＝[E A ]移－[E B ]补＝[E A ]移＋[-E B ]补＝111111＋110011＝110010， ΔE ＝2，B 的尾数右移2位、阶码加2，
即[M A ’]补＝00.1011000000，[M B ’]补＝11.1101110000，[E A ’]移＝[E B ’]移＝111111
②尾数加减，[M A ’]补＋[M B ’]补＝00.1011000000＋11.1101110000＝00.1000110000，
即[A ＋B ]浮＝111111 001000110000
③规格化，尾数不溢出、(补码)符号位与最高数值位不同，尾数无需规格化，
即[A ＋B ]浮＝111111 001000110000
④尾数舍入，由于警戒位为000，选择“舍”（即“不舍不入”），
即[A ＋B ]浮＝111111 001000110
⑤溢出判断，阶码符号位为11，A ＋B 结果不溢出。 故[A ＋B ]浮＝11111 01000110。
（2）由题意[A ]浮＝00011 01101000，[B ]浮＝00010 10110000，
①对阶，[ΔE ]移＝[E A ]移－[E B ]补＝[E A ]移＋[-E B ]补＝000011＋001110＝010001，
ΔE ＝1，B 的尾数右移1位、阶码加1，
即[M A ’]补＝00.1101000000，[M B ’]补＝11.1011000000，[E A ’]补＝[E B ’]补＝000011
②尾数加减，[M A ’]补＋[M B ’]补＝00.1101000000＋11.1011000000＝00.1000000000，
即[A ＋B ]浮＝000011 001000000000
③规格化，尾数不溢出、(补码)符号位与最高数值位不同，尾数无需规格化，
即[A ＋B ]浮＝000011 001000000000
④尾数舍入，由于警戒位为000，选择“舍”（即“不舍不入”），
即[A ＋B ]浮＝000011 001000000
⑤溢出判断，阶码符号位为00，A ＋B 结果不溢出。 故[A ＋B ]浮＝00011 01000000。
34. 若浮点数表示格式为：6位阶码(含1位阶符)、10位尾数(含1位数符)，阶码用原码表示、尾数用补码表示，浮点乘法结果保留1倍长度，请用浮点乘法求[2-13
×128101]×[2
-4
×(-256135)]。
解：由题意，[A ]浮＝101101 0110010100，[B ]浮＝100100 1011110010，
①阶码运算，[E A ]原＝101101、[E B ]原＝100100，则[E A ]补＝110011、[E B ]补＝111100，
[E A ＋E B ]补＝[E A ]补＋[E B ]补＝110011＋111100＝101111，[E A ＋E B ]原＝110001；
②尾数相乘，[M A ]补＝0.110010100，[M B ]补＝1.011110010，[-M A ]补＝1.001101100 采用Booth 算法相乘，得[M A ×M B ]补＝1.100101010111101000， 即[A ×B ]浮＝110001 1100101010111101000
③规格化，因符号位与最高数值位相同，需左规格化，左规1次后，
即[A ×B ]浮＝110010 1001010101111010000
④舍入处理，由于尾数保留1倍长度，需进行舍入处理，
因尾数为负，按负数补码的舍入规则，选择“入”，
即[A ×B ]浮＝110010 1001010110，A ×B ＝2-18
×(-0.110101010)。 35. 对图2.22的先行进位电路进行修改，形成一个便于级联的先行进位电路，即输入端为G 3～G 0、P 3～P 0及C -1，输出端为C 2～C 0、G 及P 。其中G 及P 实现的逻辑是该进位电路的进位产生函数和进位传递函数。
解：由于图2.22的先行进位电路没有进位产生函数和进位传递函数信号，故多个这种电路间只能实现串行进位、不能实现先行进位；
先行进位电路的改进主要是增加进位产生函数信号G 和进位传递函数信号P 的逻辑。 根据先行进位逻辑可知： C 0＝G 0＋P 0C －1
C 1＝G 1＋P 1C 0＝G 1＋P 1G 0＋P 1P 0C －1
C 2＝G 2＋P 2C 1＝G 2＋P 2G 1＋P 2P 1G 0＋P 2P 1P 0C －1
C 3＝G 3＋P 3C 2＝G 3＋P 3G 2＋P 3P 2G 1＋P 3P 2P 1G 0＋P 3P 2P 1P 0C －1 若C 3＝G ＋PC －1，则G ＝G 3＋P 3G 2＋P 3P 2G 1＋P 3P 2P 1G 0，
P ＝P 3P 2P 1P 0
新改进的先行进位电路的C 2～C 0、G 及P 的逻辑如下图所示：
36. 试用74181、图2.22的先行进位电路及题35的先行进位电路构建一个64位并行ALU ，画出各部件或电路间的连接图。
解：题35改进的先行进位电路与74182芯片完全相同，本题记为74182。 64位并行ALU 可由4个16位先行进位加法器、采用先行进位逻辑电路连接而成，而16位先行进位加法器可由4个74181、1个74182连接而成。
（1）16位先行进位加法器的逻辑如下图所示：
C -1 0 0
2 1
3 3 2 1
C -1
（2）64位并行加法器的逻辑如下图所示：
37. 图2.28中29C101输出状态信号C 及OVR ，用于表示无符号及有符号运算结果是否溢出，这很正常。相对于只输出一个溢出信号，输出两个信号有什么好处？29C101还输出F 15及F =0两个状态信号，有什么功效？
答：（1）由于有/无符号运算的溢出逻辑不同，因此，ALU 的功能选择信号必须能够区分是有符号运算、还是无符号运算；
而29C101同时输出C 及OVR 两个信号，使得功能选择信号不需要区分有/无符号运算，减少了功能选择信号线的数量，而运算是否溢出由软件根据需要选择C 或OVR 进行判断。
（2）由于CPU 中的关系运算通常用算术运算(减法)和逻辑运算实现，而ALU 刚好能实现算术运算和逻辑运算；
而关系运算的结果可以用算术运算(减法)的“结果是否为零”、“结果是否为负”状态组合表示，如结果为零是表示A ＝B 、结果为负时表示A ＜B ；
而F =0及F 15这两个信号刚好可以表示“结果是否为零”、“结果是否为负”的状态，因此，F 15及F =0这两个状态信号有效地支持了基于ALU 的关系运算实现。
C -1
C 63
第3 章
1. 解释概念或术语：RAM、SAM、DAM、ROM，主存、辅存、存储元、存储单元、存储字、存储阵列、二维译码。
答：略。
2. 说明存取时间、存储（存取）周期和带宽的区别。
答：存取时间(T A)指存储器从接收到操作命令到完成操作(信息被送到数据引脚上或引脚上信息被存到存储元中)的时间；
存取周期(T M)指存储器完成访问并恢复到就绪状态的全部时间，即存储器连续两次完成访问的最短间隔时间；
带宽(B M)指存储器单位时间内可以提供数据的最大速率，即单位时间内最多可读写的二进制位数；
由此可见，T A及T M反映存储器完成访问的延迟，与数据线数量无关，而B M反映存储器传输数据的速度，与数据线数量有关；T M比T A多了恢复到就绪状态时间，因此T M≥T A。
3. 层次结构存储系统能够满足用户大容量、高速度、低价格的原因是什么？不同层存储器中的内容有什么关系？CPU按哪种存储器的地址访问存储系统？
答：假设层次结构存储系统由Cache、主存、辅存三种存储器组成。
（1）若将近期常用信息放在高速度的Cache中，可满足用户高速度需求，而程序访问的局部性规律使得将近期常用信息放在Cache和主存中成为可能；由于所有信息最终均存放在辅存中，若使辅存容量较大，自然满足了用户大容量需求；若使每位价格C Cache＞C主存＞C辅存、容量S Cache< （2）前方存储器(离CPU近些)中信息为后方存储器(离CPU远些)中信息的副本。因为存储系统采用层次结构，而所有信息最初及最终均存放在辅存中。 （3）现代计算机中，主存是CPU默认访问的存储器，例如欲执行的指令和数据必须预先调入主存，CPU方可执行。而层次结构存储系统的目标仅仅是优化主存的性能及性能/价格，因此，CPU按主存地址访问存储系统。 4. 六管MOS型SRAM存储元存储、读、写信息的原理是什么？各种存储器芯片为什么常采用二维译码方式？SRAM芯片为什么要求地址引脚信号先于CS建立、后于CS撤销？ 答：（1）六管MOS型SRAM存储元的核心是T1～T4构成的触发器电路，T5、T6的作用是操作开关、控制是否对该存储元进行操作。 对信息写入而言，需两个步骤实现：①在字选择线上加高电位(保持到写操作完成时)，使T5、T6在写操作过程中均处于导通状态；②写“0”时，在D线上加低电位、D线上加高电位，则T1管导通、T2管截止，达到了“0”的状态，写“1”时，在D线上加高电位、D线上加低电位，则T1管截止、T2管导通，达到了“1”的状态。 对信息存储而言(T5、T6管处于截止状态)，由于触发器的状态自锁电路可稳定地保持T1、T2管的状态不变，因此，只要不掉电，存储元可保持所写入的信息永远不变。 对信息读出而言，同样需两个步骤实现：①在字选择线上加高电位(保持到读操作完成时)，使T5、T6在读操作过程中均处于导通状态；②若存储元信息是“0”，则D线上电位下降、D线上电位上升，用连接D线与D线的差动放大器可以输出所存信息是“0”还是“1”。 （2）因为存储器常将所有存储元排列成二维矩阵形式，这样可以使存储元间连线长 度最短、线路信号延迟最小；而采用二维译码方式可以有效地支持存储元二维排列方式的实现：减少连线数量、减少连线长度； （3）由于CS 有效时，SRAM 内部的读/写控制电路根据WE 引脚信号立即产生读或写操作；若CS 有效时地址引脚信号尚未稳定，则将先对未知存储单元、再对目标存储单元进行读或写操作，读操作不会产生危害，写操作将会产生不可挽回的后果；因此，SRAM 芯片要求地址引脚信号先于CS 建立、后于CS 撤销。 5. 某容量为16K ×16bit 的SRAM 芯片，其地址引脚（线）、数据引脚（线）各是多少？若某SRAM 芯片容量为1K 个存储元，地址引脚有8根，则其数据引脚有多少根？ 解：（1）芯片的地址引脚有log 2(16×210)＝14根，数据引脚有16根； （2）数据引脚有(1×210)/28＝4根。 6. 若用16K ×4bit SRAM 芯片构成16K ×16bit 的SRAM ，问： （1）需要SRAM 芯片多少片？ （2）各芯片在所组成SRAM 存储空间中的位置？ （3）各芯片片选线的有效逻辑是什么？ （4）画出所组成SRAM 的信号线与内部各芯片引脚的连接图。 解：（1）需要SRAM 芯片(16K/16K)×(16bit/4bit)＝4片 （2）各芯片在SRAM 存储空间中的位置如下图： （3）各芯片的片选线有效逻辑为：CS 0＝CS 1＝CS 2＝CS 3＝CS ； （4）SRAM 的信号线与内部各芯片引脚的连接如下图： 7. 若用4K ×16bit SRAM 芯片构成16K ×16bit SRAM ，回答与题6相同的问题。 解：（1）需要SRAM 芯片(16K/4K)×(16bit/16bit)＝4片 （2）各芯片在SRAM 存储空间中的位置如下图： 16K ×4b 3# … b15-12 b11-8 b7-4 b3-0 11111111111111 00000000000000 16K ×4b 2# 16K ×4b 1# 16K ×4b 0# (0000H) (3FFFH) D 3~D 0 A 13 A 0 CS WE D 7~D 4 D 11~D 8 D 15~D 12 4K ×16b SRAM 0# b15 …… b0 00 000000000000 … 00 111111111111 01 000000000000 … 01 111111111111 10 000000000000 … 10 111111111111 11 000000000000 … 11 111111111111 (0000H) (0FFFH) (1000H) (1FFFH) (2000H) (2FFFH) (3000H) (3FFFH) 4K ×16b SRAM 1# 4K ×16b SRAM 2# 4K ×16b SRAM 3# 第一章计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU（中央处理器）。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯·诺依曼型计算机的工作原理，也是CPU自动工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4冯·诺依曼型计算机的主要设计思想是什么？它包括那些主要组成部分？ 主要设计思想是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备 5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章运算方法和运算器 按 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内部存储器 CPU 能直接访问内存（cache 、主 存） 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体 系。要求cache 的命中率接近于1 适度地兼顾了二者的优点又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： （1）该存储器能存储多少个字节的信息？ （2）如果存储器由512K ×8位SRAM 芯片组成，需要多少片； （3）需要多少位地址做芯片选择？ (1)字节M 4832*220= (2)片84*28 *51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： （1） 若每个内存条16M ×64位，共需几个内存条？ （2）每个内存条共有多少DRAM 芯片？ （3）主存共需多少DRAM 芯片？CPU 如何选 计算机组成原理考试试题纸（A卷） 课程：计算机组成原理及系统结构班级学号：姓名： 题号一二三四五六七八九总分题分 一、选择题（10分） 1. 冯·诺依曼（Von Neumann）机工作方式的基本特点是。 A．指令流单数据流 B．按地址访问并顺序执行指令 C．堆栈操作 D．存储器按内容选择地址 2. 若一个数的编码是10000111，它的真值为+7，则该编码是。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．移码 3. 若寄存器中存放的是数据的，则经过一次算术右移操作后， 结果相当于原来的数除以2。 Ａ．原码Ｂ．反码Ｃ．补码Ｄ．无符号数 4．采用虚拟存储器的主要目的是。 A.提高主存储器的存取速度 B. 扩大主存储器的存储空间，并能进行自动管理调度 Ｃ.提高外存储器的存取速度 Ｄ.扩大外存储器的存储空间 5．需要刷新的存储器是。 A. Cache B.ROM C.静态存储器 D.动态存储器 6．在指令格式中，采用扩展操作码设计方案的目的是。 A.保持指令字长度不变而增加寻址空间 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D.减少指令字长度 7.操作控制器的功能是。 A. 产生时序信号 B. 从主存取出一条指令 C. 完成指令操作码译码 D. 从主存取出指令，完成指令操作码译码，并产生有关的操作控制 信号，以解释执行该指令 8.计算机中使用总线结构便于增减外设，同时。 Ａ. 减少了信息传输量Ｂ. 提高了信息传输速度 Ｃ. 减少了信息传输线的条数Ｄ. 三者均正确 9.周期挪用方式常用于______中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接程序传送 D. 程序中断方式的输入/输出 10．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求，若要调整中断事件的响应次序，可以通过______实现。 A.中断嵌套 B.中断向量 c.中断响应 D.中断屏蔽 二．填空题（20分） 1. 计算机系统结构的发展和演变看,早期的计算机是以为中心 的系统结构,而近代的计算机是以为中心的系统结构。 2. 在浮点加法运算中，主要的操作内容及步骤是、、。 3. 在多级存储体系中,Cache存储器的主要功能是，虚拟 存储器的主要功能是。 4. 确定计算机指令系统应满足的基本要求是、和。 5. 集中式总线控制可分为、和三种，其中 响应时间最快，对电路的故障最敏感。 6.计算机系统中，CPU对外设的管理方式有：______方式、______方式、____ _方式、__ ___方式、___ __方式五种。 2. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）16 3. 下列数中最大的数是______。 A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. ______表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是______。 A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 6. 下列有关运算器的描述中，______是正确的。 A.只做算术运算，不做逻辑运算 B. 只做加法 C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 7. EPROM是指______。 A. 读写存储器 B. 只读存储器 C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 8. Intel80486是32位微处理器，Pentium是______位微处理器。 Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４ ９. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。 Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 10. CPU主要包括______。 A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、ALU和主存 11. 信息只用一条传输线，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 12. 以下四种类型指令中，执行时间最长的是______。 A. RR型 B. RS型 C. SS型 D.程序控制指令 13. 下列______属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 14. 在主存和CPU之间增加cache存储器的目的是______。 A. 增加内存容量 B. 提高内存可靠性 C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 15. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器 16. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。 1 A ．(7CD )16 B. ( 7D0)16 C. (7E0)16 D. 3. 下列数中最大的数是 _______ 。 A ．(10011001) 2 B. (227) 8 C. (98)16 4. ____ 表示法主要用于表示浮点数中的阶码。 A. 原码 B. 补码 C. 反码 D. 移码 5. 在小型或微型计算机里，普遍采用的字符编码是 A. BCD 码 B. 16 进制 C. 格雷码 6. 下列有关运算器的描述中， ______ 是正确的 A. 只做算术运算，不做逻辑运算 B. C. 能暂时存放运算结果 D. 7. EPROM 是指 ____ 。 A. 读写存储器 B. C. 可编程的只读存储器 D. 8. Intel80486 是 32位微处理器， Pentium 是A.16 B.32 C.48 D.64 9 .设］X ］补=1.XXX 3X 4,当满足 _________ ■寸，X > -1/2 成立。 A. X 1必须为1，X 2X 3X 4至少有一个为1 B. X 1必须为1 , X 2X 3X 4任意 C. X 1必须为0, X 2X 3X 4至少有一个为1 D. X 1必须为0, X 2X 3X 4任意 10. CPU 主要包括 _____ 。 A.控制器 B. 控制器、运算器、cache C.运算器和主存 D.控制器、ALU 和主存 11. 信息只用一条传输线 ,且采用脉冲传输的方式称为 _________ 。 A. 串行传输 B. 并行传输 C. 并串行传输 D. 分时传输 12. 以下四种类型指令中,执行时间最长的是 _________ 。 A. RR 型 B. RS 型 C. SS 型 D. 程序控制指令 13. 下列 _____ 属于应用软件。 A. 操作系统 B. 编译系统 C. 连接程序 D. 文本处理 14. 在主存和CPU 之间增加cache 存储器的目的是 _____ 。 A. 增加内存容量 B. 提高内存可靠性 C.解决CPU 和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速 度 15. 某单片机的系统程序,不允许用户在执行时改变,则可以选用 ____________ 作为存储芯 片。 A. SRAM B. 闪速存储器 C. cache D. 辅助存储器 16. 设变址寄存器为X ,形式地址为D, (X )表示寄存器X 的内容，这种寻址方式的有 效地址为 ______ 。 A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 17. 在指令的地址字段中,直接指出操作数本身的寻址方式,称为 ___________ 。 A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 18. 下述 I/O 控制方式中,主要由程序实现的是 ________ 。 7F0）16 D. （ 152）10 o D. ASC H 码 只做加法 既做算术运算，又做逻辑运算 只读存储器 光擦除可编程的只读存储器 位微处理器。 计算机组成原理试题 一、选择题（共20分，每题1分） 1．零地址运算指令在指令格式中不给出操作数地址，它的操作数来自____C__。 A．立即数和栈顶； B．暂存器； C．栈顶和次栈顶； D．累加器。 2．___C___可区分存储单元中存放的是指令还是数据。 A．存储器； B．运算器； C．控制器； D．用户。 3．所谓三总线结构的计算机是指_B_____。 A．地址线、数据线和控制线三组传输线。 B．I/O总线、主存总统和DMA总线三组传输线； C．I/O总线、主存总线和系统总线三组传输线； D．设备总线、主存总线和控制总线三组传输线．。 4．某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_____B_。 A．128K； B．64K； C．64KB； D．128KB。 5．主机与设备传送数据时，采用___A___，主机与设备是串行工作的。 A．程序查询方式； B．中断方式； C．DMA方式； D．通道。 6．在整数定点机中，下述第___B___种说法是正确的。 A．原码和反码不能表示-1，补码可以表示-1； B．三种机器数均可表示-1； C．三种机器数均可表示-1，且三种机器数的表示范围相同； D．三种机器数均不可表示-1。 7．变址寻址方式中，操作数的有效地址是___C___。 A．基址寄存器内容加上形式地址（位移量）； B．程序计数器内容加上形式地址； C．变址寄存器内容加上形式地址； D．以上都不对。 8．向量中断是___C___。 A．外设提出中断； B．由硬件形成中断服务程序入口地址； C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 计算机组成原理试题6 一、选择题（共5分，每题1分） 1．某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是______。 A．-127 ～127； B．-128 ～+128； C．-128 ～+127； D．-128 ～+128。 2．在______的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。 A．单总线； B．双总线； C．三总线； D．以上三种总线。 3．某计算机字长是32位，它的存储容量是64KB．按字编址，它的寻址范围是______。 A．16KB； B．16K； C．32K； D．32KB。 4．中断向量可提供______。 A．被选中设备的地址； B．传送数据的起始地址； C．中断服务程序入口地址； D．主程序的断点地址。 5．Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。 A．直接映象； B．全相联映象； C．组相联映象； D．以上都有。 6．总线的异步通信方式______。 A．不采用时钟信号，只采用握手信号； B．既采用时钟信号，又采用握手信号； C．既不采用时钟信号，又不采用握手信号； D．采用时钟信号，不采用握手信号。 7．在磁盘存储器中，查找时间是______。 A．使磁头移动到要找的柱面上所需的时间； B．在磁道上找到要找的扇区所需的时间； C．在扇区中找到要找的数据所需的时间。 D．以上都不对。 8．在控制器的控制信号中，相容的信号是______的信号。 A．可以相互替代； B．可以相继出现； C．可以同时出现； D．不可以同时出现。 9．计算机操作的最小单位时间是______。 A．时钟周期； B．指令周期； C．CPU周期； D．执行周期。 10．CPU不包括______。 A．地址寄存器； B．指令寄存器IR； C．地址译码器； D．通用寄存器。 11．寻址便于处理数组问题。 A．间接寻址； B．变址寻址； C．相对寻址； D．立即寻址。 12．设寄存器内容为10000000，若它等于0，则为______。 A．原码； B．补码； C．反码； D．移码。 13．若一个8比特组成的字符至少需10个比特来传送，这是______传送方式。 A．同步； B．异步； C．并联； D．混合。 14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。（存储器4） A．8MB； B．2M； C．4M； D．16M。 15．寻址对于实现程序浮动提供了较好的支持。 A．间接寻址； B．变址寻址； C．相对寻址； D．直接寻址。 16．超标量技术是______。 A．缩短原来流水线的处理器周期； B．在每个时钟周期内同时并发多条指令； C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令； D．以上都不对。 17．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于______。 A．同步控制； 二、填空题 1 字符信息是符号数据，属于处理（非数值）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。P23 2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（e）加上一个固定的偏移值（127）。P17 3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（空间）并行技术，后者采用（时间）并行技术。P86 4 衡量总线性能的重要指标是（总线带宽），它定义为总线本身所能达到的最高传输速率，单位是（MB/s）。P185 5 在计算机术语中，将ALU控制器和（）存储器合在一起称为（）。 6 数的真值变成机器码可采用原码表示法，反码表示法，（补码）表示法，（移码）表示法。P19-P21 7 广泛使用的（SRAM）和（DRAM）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。P67 8 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。P67 9 形成指令地址的方法称为指令寻址，通常是（顺序）寻址，遇到转移指令时（跳跃）寻址。P112 10 CPU从（主存中）取出一条指令并执行这条指令的时间和称为（指令周期）。 11 定点32位字长的字，采用2的补码形式表示时，一个字所能表示 的整数范围是（-2的31次方到2的31次方减1 ）。P20 12 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（+［1+（1-2 ）］×2 ）。 13 浮点加、减法运算的步骤是（0操作处理）、（比较阶码大小并完成对阶）、（尾数进行加或减运算）、（结果规格化并进行舍入处理）、（溢出处理）。P54 14 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（14）条。64×1024KB=2048KB(寻址范32围)=2048×8(化为字的形式)=214 15一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（20）位，其中主存字块标记应为（9）位，组地址应为（5）位，Cache地址共（13）位。 16 CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（CPU周期），而后者又包含若干个（时钟周期）。P131 17 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（汇编语言）级、（高级语言）级。P13 18十进制数在计算机内有两种表示形式：（字符串）形式和（压缩的十进制数串）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。P19 19一个定点数由符号位和数值域两部分组成。按小数点位置不同， 计算机组成原理试题 一、选择题 （ c ）1、在下列四句话中，最能准确反映计算机主要功能的是下面哪项。 A．计算机可以存储大量信息 B．计算机能代替人的脑力劳动 C．计算机是一种信息处理机 D．计算机可实现高速运算 （ c ）2、计算机硬件能直接执行的只能是下面哪项。 A．符号语言 B．汇编语言 C．机器语言 D．机器语言和汇编语言 （ c ）3、运算器的核心部件是下面哪项。 A．数据总线 B．数据选择器 C．算术逻辑运算部件 D．累加寄存器 （ c ）4、对于存储器主要作用，下面哪项说法正确。 A．存放程序 B．存放数据 C．存放程序和数据 D．存放微程序 （ c ）5、至今为止，计算机中所含所有信息仍以二进制方式表示，其原因是下面哪项。 A．节约元件 B．运算速度快 C．物理器件性能决定 D．信息处理方便（ a ）6、CPU中有若干寄存器，其中存放存储器中数据的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．数据寄存器 D．指令寄存器（d？）7、CPU中有若干寄存器，其中存放机器指令的寄存器是下面哪项。 A．地址寄存器 B．程序计数器 C．指令寄存器 D．数据寄存器 （ c ）8、CPU中有若干寄存器，存放CPU将要执行的下一条指令地址的寄存器是下面哪项。 A．地址寄存器 B．数据寄存器 C．程序计数器 D．指令寄存器 （c）9、CPU中程序状态寄存器中的各个状态标志位是依据下面哪项来置位的。 A．CPU已执行的指令 B．CPU将要执行的指令 C．算术逻辑部件上次的运算结果 D．累加器中的数据 （ b ）10、为协调计算机各部件的工作，需要下面哪项来提供统一的时钟。 A．总线缓冲器 B．时钟发生器 C．总线控制器 D．操作命令发生器 （ c ）11、下列各种数制的数中最小的数是下面哪项。 A．(101001)2 B．(52)8 C．（101001）BCD D．(233)H （ d ）12、下列各种数制的数中最大的数是下面哪项。 A．(1001011)2 B．75 C．(112)8 D．(4F)H （ b ）13、将十进制数15/2表示成二进制浮点规格化数（阶符1位，阶码2位，数符1位，尾数4位）是下面哪项。 A．01101110 B．01101111 C．01111111 D．11111111 计算机组成原理试题5 一、选择题（共5分，每题1分） 1．设寄存器内容为80H，若它对应的真值是– 127，则该机器数是 A．原码； B．补码； C．反码； D．移码。 2．下列叙述中是正确的。 A．程序中断方式中有中断请求，DMA方式中没有中断请求； B．程序中断方式和DMA方式中实现数据传送都需中断请求； C．程序中断方式和DMA方式中都有中断请求，但目的不同； D．DMA要等到指令周期结束时才进行周期窃取。 3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。 A．224； B．223； C．222； D．221。 4．在中断接口电路中，向量地址可通过送至CPU。 A．地址线； B．数据线； C．控制线； D．状态线。 5．在程序的执行过程中，Cache与主存的地址映象是由。 A．程序员调度的； B．操作系统管理的； C．由程序员和操作系统共同协调完成的； D．硬件自动完成的。 6．总线复用方式可以______。 A．提高总线的传输带宽； B．增加总线的功能； C．减少总线中信号线的数量； D．提高CUP利用率。 7．下列说法中正确的是。 A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分； B．主存储器只由易失性的随机读写存储器构成； C．单体多字存储器主要解决访存速度的问题； D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。 8．在采用增量计数器法的微指令中，下一条微指令的地址______。 A．在当前的微指令中； B．在微指令地址计数器中； C．在程序计数器； D．在CPU中。 9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。 A．指令周期； B．存取周期； C．间址周期； D．执行周期。 计算机组成原理题集含答案 题库题目总数：293 第一章单选题 1、控制器、运算器和存储器合起来一般称为（主机）： I/O部件 内存储器 外存储器 主机 2、冯?诺依曼机工作方式的基本特点是（按地址访问并顺序执行指令）：按地址访问并顺序执行指令 精确结果处理 存储器按内部地址访问 自动工作 3、输入、输出设备以及辅助存储器一般统称为（外围设备）： I/O系统 外围设备 外存储器 执行部件 4、计算机硬件能直接识别和执行的语言是（机器语言）： 高级语言 汇编语言 机器语言 符号语言 判断题 5、若某计算机字代表一条指令或指令的一部分，则称数据字(错)。 6、若某计算机字是运算操作的对象，即代表要处理的数据，则称指令字（错）。 7、数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。（对） 8、模拟计算机的特点：数值由连续量来表示，运算过程是连续的。（对） 填空题 9、系统软件包括：服务程序、语言程序、（操作系统）、数据库管理系统。 10、计算机系统的发展按其核心部件采用器件技术来看经历了五代的变化，分别是（电子管）、（晶体管）、（集成电路）、（大规模集成电路）、（巨大规模集成电路）五个部分。 11、计算机系统是一个由硬件和软件组成的多级层次结构，这通常由（微程序级）、（一般机器级）、（操作系统级）、（汇编语言级）和（高级语言级）等组成，在每一级上都可以进行（程序设计）。 12、计算机的软件一般分为（系统软件）和（应用软件）两大部分。 13、计算机的硬件基本组成包括（控制器）、（运算器）、（存储器）、（输入设备）和（输出设备）五个部分。 简答题 14、什么是存储容量？什么是单元地址？ 存储器所有存储单元的总数称为存储器的存储容量。灭个存储单元都有编号，称为单元地址。 15、什么是外存？简述其功能。 外存：为了扩大存储容量，又不使成本有很大的提高，在计算机中还配备了存储容量更大的磁盘存储器和光盘存储器，称为外存储器，简称外存。外存可存储大量的信息，计算机需要使用时，再调入内存。 16、什么是内存？简述其功能。 内存：一般由半导体存储器构成，装在底版上，可直接和CPU交换信息的存储器称为内存储器，简称内存。用来存放经常使用的程序和数据。。 17、指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是数据流。 18、什么是适配器？简述其功能。 适配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调的工作。 一、填空题 1．对存储器的要求是速度快，_容量大_____，_价位低_____。为了解决这方面的矛盾，计算机采用多级存储体系结构。 2．指令系统是表征一台计算机__性能__的重要因素，它的____格式__和___功能___不仅直接影响到机器的硬件结构而且也影响到系统软件。 3．CPU中至少有如下六类寄存器__指令____寄存器，__程序_计数器，_地址__寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。 4．完成一条指令一般分为取指周期和执行周期，前者完成取指令和分析指令操作，后者完成执行指令操作。 5．常见的数据传送类指令的功能可实现寄存器和寄存器之间，或寄存器和存储器之间的数据传送。 6．微指令格式可分为垂直型和水平型两类，其中垂直型微指令用较长的微程序结构换取较短的微指令结构。 7．对于一条隐含寻址的算术运算指令，其指令字中不明确给出操作数的地址，其中一个操作数通常隐含在累加器中 8．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2^127(1-2^－23) ，最小正数为 2^－129 ，最大负数为 2^－128(-2^－1-2^－23) ，最小负数为 -2^127 。 9．某小数定点机，字长8位（含1位符号位），当机器数分别采用原码、补码和反码时，其对应的真值范围分别是 -127/128 ～+127/128 -1 ～+127/128 -127/128 ～+127/128 （均用十进制表示）。 10．在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止CPU访问主存、周期挪用和DMA和CPU交替访问主存。 11．设 n = 8 （不包括符号位），则原码一位乘需做 8 次移位和最多 8 次加法，补码Booth算法需做 8 次移位和最多 9 次加法。 12．设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为，最小正数为，最大负数为，最小负数为。 13．一个总线传输周期包括申请分配阶段、寻址阶段、传输阶段和结束阶段四个阶段。 14．CPU采用同步控制方式时，控制器使用机器周期和节拍组成的多极时序系统。 武汉大学计算机学院 2007-2008学年第一学期2006级《计算机组成原理》 期末考试试题A卷答案 __ 学号_______ 班级 ____ _____ 姓名__ _________ 成绩_____ ___ 1．（16分）一浮点数，阶码部分为q位，尾数部分为p位，各包含一位符号位，均用补码表示；该浮点数所能表示的最大正数、最小正数、最大负数和最小负数分别是多少？ 解： 2．在一个具有四体低位多体交叉的存储器中，如果处理器的访存地址为以下十进制。求该存储器比单体存储器的平均访问速率提高多少？（忽略初启时的延迟） （1）1、2、3、…… 32 （10分） （2）2、4、6、…… 32 （10分） 解：设存储器的访问周期为T。 （1）四体低位多体交叉的存储器访问的情况如下： 1、2、3 所需时间= T ； 4、5、6、7 所需时间= T ； 8、9、10、11 所需时间= T ； 12、13、14、15 所需时间= T ； 16、17、18、19 所需时间= T ； 20、21、22、23 所需时间= T ； 24、25、26、27 所需时间= T ； 28、29、30、31 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间=9T; 单体存储器访问所需时间=32T； 所以平均访问速率提高：32/9倍 （2）四体低位多体交叉的存储器访问的情况如下： 2 所需时间= T ； 4、6 所需时间= T ； 8、10 所需时间= T ； 12、14 所需时间= T ； 16、18 所需时间= T ； 20、22 所需时间= T ； 24、26 所需时间= T ； 28、30 所需时间= T ； 32 所需时间= T ； 四体低位多体交叉的存储器访问所需时间= 9T; 单体存储器访问所需时间=16T； 所以平均访问速率提高：16/9倍 3．（20分）假定指令格式如下： 其中： D／I为直接／间接寻址标志，D／I＝0表示直接寻址，D／I＝1表示间接寻址。 Bit10＝1：变址寄存器I寻址； 设有关寄存器的内容为(I)=063215Q 试计算下列指令的有效地址。（Q表示八进制） (1) 152301Q (2) 140011Q 解： (1) 152301Q＝1 101 010 011 000 001 因为Bitl0(I)＝1，故为变址寄存器寻址，EA＝(I)+A＝063215+301＝063516Q。 (3) 140011Q＝1 100 000 000 001 001 因为D／I＝0，故为直接寻址，EA＝A＝011Q。 4. 已知某运算器的基本结构如图所示，它具有＋(加)、－(减)、和Ｍ(传送)三种操作。 (1) 写出图中1～12表示的运算器操作的微命令；（6分） (2) 设计适合此运算器的微指令格式；（6分） (3) 指令DDA的功能是计算R1、R2和R3三个寄存器的和，若进位C＝0，则R1＋R2→R2；若进位C＝1，则R1＋R2＋R3→R2，画出指令DDA的微程序流程图，并列出微操作序列（取指令流程不写，取指令微指令安排在0号单元中）；（6分） （4）设下址地址为5位，将微程序流程图安排在1～3号单元里；（6分） 华东交通大学2014—2015学年第二学期考试卷 试卷编号： （ A ）卷 计算机组成原理 课程 课程类别：必√、限、任 闭卷（ ）、开卷(范围)（√）：仅限上课教材考试日期：2015-6-25 考生注意事项：1、本试卷共 页，总分100分，考试时间120分钟。 2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 一、填空题（每空1分，共20分）。 1、外部设备包括_______、_______和_______，又叫外围设备。 2、系统软件主要包括_______、_______和________。 3、4位二进制数可表示______种代码，8位二进制数可表示_______种代码。 4、浮点数运算可由_______运算和_______来实现。 5、一条指令包括_______和_______两个部分，它们都是采用_______表示的。 6、主机对主存的主要要求是_______、_______和________、_______。 7、控制器的三个功能是决定_______，给出_______，处理_______。 二、选择题（每题2分，共30分） 1、已知：[X]补=，[Y]补=01001010，则[X-Y]补=______。 A. B. C. D.溢出 2、在用________表示的机器中，零的表示是唯一的。 A.原码 B.反码 C.补码 D.阶码 存储器的内容应与主存储器的相应单元的内容_______。 A.保持一致 B.可以不一致 C.无关 4、在总线中地址总线的功能是_______。 A.用于选择存储器单元 B.用于选择存储器单元和各个通用寄存器 C. 用于选择进行信息传输的设备 D.用于选择指定存储器单元和选择I/O设备接口电路的地址 5、现代计算机的处理对象是________。 A.二进制数 B. 文字 C. 十进制数 D.电压、电流 6、计算机中数据处理中心是________。 A.主机 B.运算器 C. 控制器 O系统 7、中断向量地址是_______。 A.子程序的入口地址 B.中断服务子程序的入口地址 C.中断服务子程序入口地址指示器 D. 外设程序入口地址 8、计算机存储器用来存放被运算的数据和程序，如果读出一个存储单元的内容后，该单元的内容________。 A.清零 B.保持不变 C.被取走 D. 不定 9、CPU中通过寄存器的位数决定________。 A.指令长度 B.数的精度 C.机器字长 D.主存储量 10、下列哪种指令不属于程序控制指令。 A. 无条件转移指令 B. 条件转移指令 C. 中断隐指令 D. 转移指令 11、计算机的中央处理器是指_________。 A. 主机 B. 运算器 C. CPU D. 控制器 12、计算机可以运行用各种高级程序语言设计编写的程序，但都必须经过变换成最终计算机能够辨别的，才能执行。 A.二进制机器语言 B.汇编语言 C.中间语言 D.操作系统语言 计算机组成原理试题及答案 一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。） 1.若十进制数据为137.5则其八进制数为（B ）。 A、89.8 B、211.4 C、211.5 D、1011111.101 2.若x补=0.1101010，则x原=（A ）。 A、1.0010101 B、1.0010110 C、0.0010110 D、0.1101010 3.若采用双符号位，则发生正溢的特征是：双符号位为（B）。 A、00 B、01 C、10 D、11 4.原码乘法是（A ）。 A、先取操作数绝对值相乘，符号位单独处理 B、用原码表示操作数，然后直接相乘 C、被乘数用原码表示，乘数取绝对值，然后相乘 D、乘数用原码表示，被乘数取绝对值，然后相乘 5.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。 A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址 6.下列数中，最小的数是（A）。 A．(101001)2B．(52)８C．(2B)16D．45 7.下列数中，最大的数是（D）。 A．(101001)2B．(52)８C．(2B)16D．45 8.下列数中，最小的数是（D）。 A．（111111）2B．（72）８C．（2F）16D．50 9.已知：X=－0.0011，Y= -0.0101。（X+Y）补= ( A)。 Ａ．１．１１００Ｂ．１．１０１０ Ｃ．１．０１０１Ｄ．１．１０００ 10.一个512KB的存储器,地址线和数据线的总和是（C ）。 A．17 B．19C．27D．36 11.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ）。 A．64K B．32KB C．32K D．16KB 12.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ）。 A.21 B.17 C.19 D.20 12.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 13.单地址指令中为了完成两个数的算术操作，除地址码指明的一个操作数外，另一个数常需采用( C) 。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 14.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自(B)。 A.立即数和栈顶 B.栈顶和次栈顶 C.暂存器和栈顶 D.寄存器和内存单元 15.指令系统中采用不同寻址方式的目的主要是( C)。 A.实现存储程序和程序控制 B.可以直接访问外存 C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指令译码难度 16.用于对某个寄存器中操作数的寻址方式称为( C)寻址。 A.直接 B.间接 C.寄存器直接 D.寄存器间接 17.寄存器间接寻址方式中，操作数处在( B )。 A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈 18.RISC是(A)的简称。 A.精简指令系统计算机 B.大规模集成电路 分析设计计算： 1.CPU结构如图1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1）标明图中四个寄存器的名称。 （2）简述指令从主存取到控制器的数据通路。 （3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。 图1 解： （1）a为数据缓冲寄存器DR ，b为指令寄存器IR ，c为主存地址寄存器，d为程序计数器PC。 （2）主存M →缓冲寄存器DR →指令寄存器IR →操作控制器。 （3）存贮器读：M →缓冲寄存器DR →ALU →AC 存贮器写：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM芯片，地址空间0000H—3FFFH。现在再用几个16K×8的芯片构成一个32K×8的RAM区域，使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W，MREQ(存储器请求)，当且仅当MREQ 和R//W同时有效时，CPU才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU与上述ROM芯片和RAM芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K×8位。 由此可得存储器方案要点如下： （1）用两片16K*8 RAM芯片位进行串联连接，构成32K*8的RAM区域。片内地址：A0——A13，片选地址为：A14——A15； （2）译码使用2 ：4 译码器； （3）用/MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效）时，译码器工作。 （4）CPU的R / /W信号与RAM的/WE端连接，当R // W = 1时存储器执行读操作，当R // W = 0时，存储器执行写操作。如图1 0000 3FFF 8000 计算机组成原理期末考试试卷（1） 一．选择题（下列每题有且仅有一个正确答案，每小题2分，共20分）1．假设下列字符码中最后一位为校验码，如果数据没有错误，则采用偶校验的字符码的是____。 A. 11001011 B. 11010110 C. 11000001 D. 11001001 2．在定点二进制运算器中，减法运算一般通过______ 来实现。 A. 补码运算的二进制加法器 B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 原码运算的二进制减法器 3．下列关于虚拟存储器的说法，正确的是____。 A. 提高了主存储器的存取速度 B. 扩大了主存储器的存储空间，并能进行自动管理和调度 C. 提高了外存储器的存取速度 D. 程序执行时，利用硬件完成地址映射 4．下列说法正确的是____。 A. 存储周期就是存储器读出或写入的时间 B. 双端口存储器采用了两套相互独立的读写电路，实现并行存取 C. 双端口存储器在左右端口地址码不同时会发生读/写冲突 D. 在cache中，任意主存块均可映射到cache中任意一行，该方法称为直接映射方式 5．单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数一般采用____寻址方式。 A. 堆栈 B. 立即 C. 隐含 D. 间接 6．指令系统中采用不同寻址方式的目的主要是______ 。 A．实现存储程序和程序控制 B．提供扩展操作码的可能并降低指令译码难度 C．可以直接访问外存 D．缩短指令长度，扩大寻址空间，提高编程灵活性7．下列说法中，不符合RISC指令系统特点的是____。 A. 指令长度固定，指令种类少 B. 寻址方式种类尽量少，指令功能尽可能强 C. 增加寄存器的数目，以尽量减少访存的次数 D. 选取使用频率最高的一些简单指令，以及很有用但不复杂的指令 本科生期末试卷（五） 一、选择题（每小题1分，共15分） 1某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ B ）。 A +(263-1) B +(264-1) C -(263-1) D -(264-1) 2请从下面浮点运算器中的描述中选出两个描述正确的句子（）。 A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。 B 阶码部件可实现加，减，乘，除四种运算。 C 阶码部件只进行阶码相加，相减和比较操作。 D 尾数部件只进行乘法和除法运算。 3存储单元是指（ B ）。 A 存放1个二进制信息位的存储元 B 存放1个机器字的所有存储元集合 C 存放1个字节的所有存储元集合 D 存放2个字节的所有存储元集合 4某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。 A 0—1M B 0—512KB C 0—56K D 0—256KB 5用于对某个寄存器中操作数的寻址方式为（ D ）。 A 直接 B 间接 C 寄存器直接 D 寄存器间接 6程序控制类的指令功能是（ D ）。 A 进行算术运算和逻辑运算 B 进行主存与CPU之间的数据传送 C 进行CPU和I/O设备之间的数据传送 D 改变程序执行的顺序 7指令周期是指（ C ）。 A CPU从主存取出一条指令的时间 B CPU执行一条指令的时间 C CPU从主存取出一条指令加上执行一条指令的时间 D 时钟周期时间 8描述当代流行总线结构中基本概念不正确的句子是（）。 A 当代流行的总线不是标准总线 B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连 C 系统中允许有一个这样的CPU模块 9 CRT的颜色为256色，则刷新存储器每个单元的字长是（）。 A 256位 B 16位 C 8位 D 7位 10发生中断请求的条件是（ C ）。 A 一条指令执行结束 B 一次I/O操作结束 C 机器内部发生故障 D 一次DMA操作结束 11中断向量地址是（ B ）。 A 子程序入口地址 B 中断服务程序入口地址 C 中断服务程序入口地址指示器 D 例行程序入口地址 12 IEEE1394所以能实现数据传送的实时性，是因为（）。 A 除异步传送外，还提供同步传送方式计算机组成原理期末试题
计算机组成原理试卷
计算机组成原理试题及答案
计算机组成原理试题及答案
(完整版)计算机组成原理期末考试试题及答案
计算机组成原理试题6
计算机组成原理试题及答案
计算机组成原理期末考试
计算机组成原理试卷5
计算机组成原理试题及答案
计算机组成原理练习题-答案
《计算机组成原理》期末考试试题及答案
计算机组成原理试卷答案及解析
计算机组成原理试卷及答案
计算机组成原理典型例题讲解
计算机组成原理期末考试试卷及答案(1)
计算机组成原理试题5
相关主题
文本预览