Xxxxx学院
《EDA技术》课程报告
设计题目：8线-3线优先编码器班级：应用电子1101班姓名：
学号：
指导老师：
日期：
目录
一、8-3优先编码器设计原理分析 (3)
二、8-3优先编码器模块的源程序 (3)
三、8-3优先编码器仿真结果 (4)
四、设计总结和心得体会 (5)
五、参考资料 (5)
一、8-3优先编码器设计原理分析
8-3优先编码器输入信号为din0，d in1，din2，din3，din4，din5，din6和din7，输出信号为out2、out1、out0。输入信号中din7的优先级别最低，依次类推，din0的优先级别最高。也就是说若din0输入为1（即为高电平）则无论后续的输入信号怎么样，对应的这种状态一样，如若din0输入为0（即为低电平）则看优先级仅次于din0的din1状态决定，依次类推。因为din0到din7共8中状态，可以用3位二进制编码来表示。8-3优先编码器真值表如下表所示。
表1 8-3优先编码器真值表
二、8-3优先编码器模块的源程序
8-3优先编码器由VHDL程序来实现，VHDL语言描述如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY coder IS
PORT ( din : IN STD_LOGIC_VECTOR(0 TO 7);output : OUT STD_LOGIC_VECTOR(0 TO 2);EANABLE: in std_logic );
END coder;
ARCHITECTURE behav OF coder IS
SIGNAL SINT : STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
PROCESS (din)
BEGIN
IF (EANABLE='0') THEN
IF (din(0)='1') THEN output <= "000" ;
ELSIF (din(1)='1') THEN output <= "100" ;
ELSIF (din(2)='1') THEN output <= "010" ;
ELSIF (din(3)='1') THEN output <= "110" ;
ELSIF (din(4)='1') THEN output <= "001" ;
ELSIF (din(5)='1') THEN output <= "101" ;
ELSIF (din(6)='1') THEN output <= "011" ;
ELSE output <= "111" ;
END IF ;
ELSE output <="ZZZ";
END IF;
END PROCESS ;
END behav;
三、8-3优先编码器仿真结果
8-3优先编码器由VHDL程序实现后，其仿真图如图2-1所示。
图1 8-3优先编码器功能仿真图
对其仿真图进行仿真分析：din为输入信号组，它由din7-din0八个输入信号组成。output为输出信号组，它由output2-output0三个二进制代码输出信号组成。enable为使能端，当enable为0时编码器工作，当使能端为1时输出高阻状态。当din0为1时，即输入为：1*******时，输出111，当din0为0时，输出由优先级仅次于din0的din1决定，即输入为：01******时，输出110，紧接着依次类推，分别得出输入为：001*****时，输出101，输入为：0001****时，输出100，输入为00001***时，输出为011。到此为止由于使能段变为高电平，输出信号为高阻状态，但可以推断出当输入为000001**时，输出010，输入为0000001*时，输出001，输入为00000001时，输出为000。
四、设计总结和心得体会
通过本次课程设计的学习，我深深的体会到设计课的重要性和目的性所在。本次设计课不仅仅培养了我们实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。它不仅仅是一个学习新知识新方法的好机会，同时也是对我所学知识的一次综合的检验和复习，使我明白了自己的缺陷所在，从而查漏补缺。希望学校以后多安排一些类似的实践环节，让同学们学以致用。
在设计中要求我要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误，降低了开发成本，这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。
五、参考资料
[1] 杨刚,龙海燕.现代电子技术-VHDL与数据系统设计.北京:电子工业出版
社,2004
[2] 黄仁欣.EDA技术实用教程.北京:清华大学出版社,2006
[3] 潘松.VHDL实用教程[M].成都:电子科技大学出版社,2000
[4] 李国丽，朱维勇.电子技术实验指导书.合肥：中国科技大学出版社，2000[5] 宋振辉. EDA技术与VHDL.北京：北京大学出版社，2008
[5] 宋振辉. EDA技术与VHDL.北京：北京大学出版社，2008
[6]王锁萍. 电子设计自动化（EDA）教程.成都：电子科技大学出版社，2001
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY decoder47 IS PORT(DCBA:IN STD_LOGIC_VECTOR(3 DOWNTO 0); gfedcba:OUT STD_LOGIC_VECTOR(6 DOWNTO 0) ); END ENTITY decoder47; ARCHITECTURE one OF decoder47 IS BEGIN PROCESS(DCBA) BEGIN CASE DCBA IS WHEN "0000"=> gfedcba<="0111111"; WHEN "0001"=> gfedcba<="0000111"; WHEN "0010"=> gfedcba<="1011011"; WHEN "0011"=> gfedcba<="1001111"; WHEN "0100"=> gfedcba<="1100110"; WHEN "0101"=> gfedcba<="1101101"; WHEN "0110"=> gfedcba<="1111100"; WHEN "0111"=> gfedcba<="0000111"; WHEN "1000"=> gfedcba<="1111111"; WHEN "1001"=> gfedcba<="1100111"; WHEN OTHERS=> NULL; END CASE; END PROCESS; END ARCHITECTURE one; 仿真波形：
湖北大学物电学院EDA课程设计报告（论文） 题目：多功能数字钟设计 专业班级: 14微电子科学与工程 姓名：黄山 时间：2016年12月20日 指导教师：万美琳卢仕 完成日期：2015年12月20日
多功能数字钟设计任务书 1．设计目的与要求 了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解 2．设计内容 1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开； 2，能用按键调时调分； 3，能整点报时，到达整点时，蜂鸣器响一秒； 4，拓展功能：秒表，闹钟，闹钟可调 3．编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 4．答辩 在规定时间内，完成叙述并回答问题。
目录（四号仿宋_GB2312加粗居中） （空一行） 1 引言 (1) 2 总体设计方案 (1) 2.1 设计思路 (1) 2.2总体设计框图 (2) 3设计原理分析 (3) 3.1分频器 (4) 3.2计时器和时间调节 (4) 3.3秒表模块 (5) 3.4状态机模块 (6) 3.5数码管显示模块 (7) 3.6顶层模块 (8) 3.7管脚绑定和顶层原理图 (9) 4 总结与体会 (11)
多功能电子表 摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能 关键词:Verilog语言，多功能数字钟，数码管显示； 1 引言 QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然 2 总体设计方案 2.1 设计思路 根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。这些模块在顶层原理图中相互连接作用 3 设计原理分析 3.1 分频器 分频模块：将20Mhz晶振分频为1hz，100hz,1000hz分别用于计数模块，秒表模块，状态机模块 module oclk(CLK,oclk,rst,clk_10,clk_100); input CLK,rst; output oclk,clk_10,clk_100;
课程设计 设计题目： 学生姓名： 学号： 专业班级： 指导教师： 2015年月日
设计 题目成绩 课 程 设 计 主 要 内 容 指 导 教 师 评 语 签名：20 年月日
设计题目：测量放大器电路原理图和PCB板设计 一、实验目的 1.了解学习Protel 99SE的目的与意义； 2.掌握Protel 99SE绘制电路原理图方法与技巧； 3.掌握PCB设计方法与技巧。 二、实验要求 1.利用Protel 99SE绘制一张电路图; 2.对绘制好的电路图进行ERC检查; 3.生成网络表; 4.生成元件列表; 5.利用Protel 99SE完成对应的双面印刷电路板设计。 三、功率放大器设计 实验原理图如下图所示： 图1
四、protel制图 4.1设计电路原理图 1.电路原理图 电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计一般有如下步骤： (1)设置原理图设计环境； (2)放置元件； (3)原理图布线； (4)编辑和调整； (5)检查原理图； (6)生成网络表。 2.设计印刷电路板 印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下： (1)规划电路板； (2)设置参数； (3)装入网络表； (4)元器件布局； (5)自动布线； (6)手工调整。 4.2 绘制测量放大器电路原理图 原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求美观。根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下： 1.启动原理图设计服务器 进入Protel 99 SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。如图2
Xxxxx学院 《EDA技术》课程报告 设计题目：8线-3线优先编码器班级：应用电子1101班姓名： 学号： 指导老师： 日期：
目录 一、8-3优先编码器设计原理分析 (3) 二、8-3优先编码器模块的源程序 (3) 三、8-3优先编码器仿真结果 (4) 四、设计总结和心得体会 (5) 五、参考资料 (5)
一、8-3优先编码器设计原理分析 8-3优先编码器输入信号为din0，d in1，din2，din3，din4，din5，din6和din7，输出信号为out2、out1、out0。输入信号中din7的优先级别最低，依次类推，din0的优先级别最高。也就是说若din0输入为1（即为高电平）则无论后续的输入信号怎么样，对应的这种状态一样，如若din0输入为0（即为低电平）则看优先级仅次于din0的din1状态决定，依次类推。因为din0到din7共8中状态，可以用3位二进制编码来表示。8-3优先编码器真值表如下表所示。 表1 8-3优先编码器真值表 二、8-3优先编码器模块的源程序 8-3优先编码器由VHDL程序来实现，VHDL语言描述如下： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY coder IS PORT ( din : IN STD_LOGIC_VECTOR(0 TO 7);output : OUT STD_LOGIC_VECTOR(0 TO 2);EANABLE: in std_logic ); END coder; ARCHITECTURE behav OF coder IS SIGNAL SINT : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN PROCESS (din) BEGIN IF (EANABLE='0') THEN IF (din(0)='1') THEN output <= "000" ; ELSIF (din(1)='1') THEN output <= "100" ;
湖北职业技术学院《EDA技术》课程设计报告 题目动态输出4位十进制频率计的设计所在学院电子信息工程学院 专业班级电信08304 学生姓名马强 学号08024839 指导教师王芳 完成日期2010年11月18 日
目录 一、概述 (3) 二、设计正文 (4) （一）设计目的 (4) （二）设计实现 (4) 1、端口说明 (4) 2、Cnt10模块说明 (5) 3、Tctl模块说明 (6) 4、锁存器reg16模块说明 (8) 5、Scan_led模块说明 (9) 6、顶层文件仿真 (10) 7、硬件下载 (11) 三、总结 (13) 四、感言 (14) 五、参考文献 (15)
概述 此次设计的主要目的是学习掌握频率计的设计方法；掌握动态扫描输出电路的实现方法；学习较复杂的数字系统设计方法。通过单位时间（1秒）内频率的计数来实现频率计的设计。此设计主要用四位十进制计数器，所以频率计数范围为100～9999Hz。然后锁存防止闪烁显示，最后由译码扫描显示电路输出到数码管进行显示输出。并且下载后会有一秒钟的延时后才会显示输出所计频率输出。设计下载后能够进行仿真频率的计数和静态显示，但是分频的设计程序有所缺陷导致长时间显示后会有1Hz的抖动。通过这次的设计能够更清楚的理解VHDL程序的描述语言，进行简单程序的编写和仿真。
动态输出4位十进制频率计的设计 一、目的 1.学习掌握频率计的设计方法。 2.掌握动态扫描输出电路的实现方法。 3.学习较复杂的数字系统设计方法 二、设计实现 4位十进制频率计外部接口如图1所示，顶层文件如图2所示，包含4中模块；Tctl、reg16、scan_led和4个cnt10。 （1）端口说明 F1Hz：给Tctl模块提供1Hz的频率输入。 Fin：被测频率输入。 scan_led：给scan_led模块提供扫描输入频率输入。 bt[1..0]：片选信号输出。 sg[6..0]:译码信号输出。 cout：进位输出。
姓名学号实验日期成绩 XXX XXXXXXX年月日 实验三基本组合逻辑电路的PLD实现（2） ●实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器 ●实验目的: 1.熟悉用可编程器件实现基本组合逻辑电路的方法。 2.进一步熟悉MAX+plus II软件的使用方法，熟悉原理图输入法和VerilogHDL输入 法，进一步熟悉如何编译，器件选择，管脚分配和仿真。 ●预习要求： 1.回顾数字电路中关于优先编码器的相关知识。 ●实验说明： 1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输 入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语言。 2.优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号的优 先等级对同时输入的多路信号中优先级最高的一路进行编码。 3.8线-3线优先编码器的真值表如下图所示： ●实验内容与步骤： 1.新建一个属于自己的工程目录。 2.新建一张电路图文档，调用8线-3线优先编码器芯片74148（注意其均是低电平有 效），完成设计。 3.对电路图进行编译，仿真。 4.用VerilogHDL语言方式编写一个8线-3线优先编码器。 5.完成编译，管脚分配，并对模块进行仿真。 ●实验报告要求： 1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。 2.将代码关键位置写上相应注释（可用中文）。 3.对仿真波形截图，贴到实验报告中。 ●实验图表与数据：
1. 8线-3线优先编码器电路图： 2. 8线-3线优先编码器电路仿真波形： 3 .8线-3线优先编码器Verilog代码：
课程设计报告 课程名称数字系统与逻辑设计 课题名称16*16点阵显示 专业通信工程 班级1181 学号 2 姓名肖浪
指导教师乔汇东吴德建 2013年7月2日 湖南工程学院课程设计任务书 课程名称数字系统与逻辑设计课题16*16点阵显示 专业班级通信工程1181 学生姓名肖浪 学号 2 指导老师乔汇东吴德建
任务书下达日期2013 年6月23日 任务完成日期2013 年7月2日 《数字系统与逻辑设计》课程设计任务书 一、设计目的 全面熟悉、掌握VHDL语言基本知识，掌握利用VHDL语言对常用的的组合逻辑电路和时序逻辑电路编程，把编程和实际结合起来，熟悉编制和调试程序的技巧，掌握分析结果的若干有效方法，进一步提高上机动手能力，培养使用设计综合电路的能力，养成提供文档资料的习惯和规范编程的思想。 二、设计要求 1、设计正确，方案合理。 2、程序精炼，结构清晰。 3、设计报告5000字以上，含程序设计说明，用户使用说明，源程序清单及程序框图。 4、上机演示。 5、有详细的文档。文档中包括设计思路、设计仿真程序、仿真结果及相应的分析与结论。 三、进度安排 第十八周星期一：课题讲解，查阅资料 星期二：总体设计，详细设计 星期三：编程，上机调试、修改程序 星期四：上机调试、完善程序 星期五：答辩 星期六-星期天：撰写课程设计报告 附：
课程设计报告装订顺序：封面、任务书、目录、正文、评分、附件（A4大小的图纸及程序清单）。 正文的格式:一级标题用3号黑体,二级标题用四号宋体加粗,正文用小四号宋体;行距为22。正文的内容:一、课题的主要功能；二、课题的功能模块的划分（要求画出模块图）；三、主要功能的实现；四、系统调试与仿真；五、总结与体会；六、附件（所有程序的原代码，要求对程序写出必要的注释）；七、评分表。
利用simulink实现8线3线编码器的设计仿真 1 问题描述（8线3线编码的设计的数学建模） 在数字电路中，编码器、译码器的应用极为广泛。所谓编码，就是在选定的一系列二值代码中赋予每个代码以固定的含义，执行编码功能的电路统称为编码器。 实现8线3线编码器，它的功能是对输入端的8个信号进行编码，输出三位二进制数。要求输入信号每次只有一个事0，其余7个是1。其中0值是待编码信号。我们将用MATLAB 的simulink软件包实现这种常用的数字组合逻辑电路，并进行仿真。 2. 系统模型及建模分析 根据前面介绍的8线3线编码器的功能，可列出下面得真值表： 有了真值表之后，就可以写出输入输出间的逻辑函数式如下： 在写出逻辑表达式之后，我们就可以用与非门来实现这个表达式。 3. 仿真实现； 在进行仿真时，将在8个输入端依次加一个低电平，然后用3个示波器观察3个输出波形。用simulink实现这个数学电路系统一共分三个步骤： 第一步：添加模块，在MATLAB中运行simulink，打开模块浏览器，然后新建一个模型。接下来把本次仿真需要的模块添加到模型中。这里共需要三种模块：与非门4个，离散信号脉冲源8个，示波器3个。与非门位于simulink模块库中的logocal operater,离散信号源脉冲 精选
位于simulink—sources—pulse generator，示波器位于simulink—sinks—scope。将这三种模块到拖到一个模型中。 点击与非门模块的名称，即写着Logical Operator 的区域，将名称改为Y0，接着点击选中与非门模块不要松开鼠标，按住Ctrl 键拖动这个模块到另一个位置，就会复制一个新的Y1模块。用同样的方法得到Y2，类似地将离散信号脉冲源模块名字改为J0，同样得到J0，J1…J7。最后将示波器复制三个。这样一来就将所有模块添加到模型中了。 第二步：修改模块参数 首先双击Y0，打开属性对话框，将操作（Operator）修改为“NAND”，输入节点数改为4，然后点击OK确定。Y1，Y2也做同样修改。 然后，通过双击示波器模块Scope，得到一个图形界面，在其工具栏上单击打印图标右边的Parameters图标，打开示波器属性设置对话框，将坐标轴改为3，同样地，将示波器Scope1,Scope2的坐标轴数改为4。 最后修改脉冲源的属性。双击离散脉冲源J0，将看到关于它的属性对话框，可以从对话框中看到5个参数设置，分别为： Amolititude：方波信号的幅度； Period：方波信号的周期； Pulse width: 脉冲宽度； Sample Time：采样时间长度，以秒为单位。 针对这个例子中的要求，我们需要J0到J7依次为低电平，所以将J0到J7的周期调整为8，脉冲宽度设为7，相位延迟为-7到0，幅度和采样时间用默认值。这样在零时刻，J0为低电平，其余输入为高电平；过一个采样时间，J1变为低电平。这样下去，到第七个采样时间，J7变为低电平。从而实现了设计要求。 第三步：联系及仿真 现在将各模块之间的连线上。根据输入输出的逻辑表达式，将J1、J3、J5、J7接到Y0的输入，将J2、J3、J6、J7接到Y1的输入，将J4、J5、J6、J7接到Y2 的输入。然后用示波器Scope监测Y2、Y1、Y0的输出，Scope1 用来监视J0到J3这4个波形，Scope2 用来监视J4到J7这4个波形。这样我们就完成了连线、 在最后进行仿真之前，先保存结果到自己的工作目录里。 仿真结束后，可以从示波器Scope1，Scope2 上看到编码器的8个输入端的波形，在示波器Scope中看到编码器输出波形。
EDA课程设计报告 题目彩灯循环闪烁电路的仿真学院自动化 专业班级自 姓名 学号 成绩 2014年12月
1、设计目的 (3) 2、设计原理 (3) (3) 3、单元电路的设计与仿真 (3) 3.1时钟脉冲产生电路 (3) 3.2计数器电路的设计与仿真 (5) 3.3译码和显示电路的设计 (6) 4、总体电路仿真 (7) 5、总结与收获 (9)
1、设计目的 1）彩灯能够自动循环闪烁 2）彩灯循环显示且频率快慢可调。 3）该控制电路具有8路输出。 2、设计原理 彩灯循环闪烁电路的工作原理采用555定时器连接成多谐振荡器产生频率产生连续可调的时钟脉冲信号，然后将时钟信号输出通过计数器接受。然后，经过八进制加法计数器的计数实现循环功能。最后，通过译码器译码实现循环灯亮。 该电路主要分为三个模块，多谢振荡器模块、八进制加法计数器电路模块、译码器与彩灯电路模块。其结构框图如图1所示。 图1 彩灯循环闪烁电路的设计框图 3、单元电路的设计与仿真 3.1时钟脉冲产生电路 时钟脉冲产生电路由555定时器和外接元件R1、R2、R3、C1和C2构成多谐振荡器。管脚THR与管脚TRI直接相连。图2为，产生电路模块。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号。利用电源通过R1、R2向C1充电，以及C1通过R2、R3向放电端DIS放电，使电路产生震荡。输出矩形波，为计数器提供脉冲源。其管脚2的电容充放电波形（黄色线条）和管脚3时钟脉冲输出波形（红色线条）如图3所示。
图2 时钟脉冲产生电路的仿真图 图3 管脚2、3的输出波形
3.2计数器电路的设计与仿真 本文的彩灯电路选用74LS160N-集成10进制同步加法计数器。74LS160N具有异步清零和同步置数的功能。为了实现8盏灯循环闪烁，电路采用异步反馈清零法获得8进制计数器。如图4所示，当Q D Q C Q B Q A输出1000时，U4A输出一个低电平到CLR，将计数器清零，回到0000状态。 图4 8进制计数器仿真图 确认电路连接无误后，单击RUN，开始仿真。结果如图4，通过7段数码管看到有0-7共8个有效状态。图5即计数过程。
课程设计报告 课程名称 EDA课程设计 学院信息工程学院年级班别 学号 学生姓名 指导老师罗思杰 2017年12月09日
目录 一、设计目的和要求： (3) 二、EDA设计： (3) 三、硬件测试： (15) 四、设计和调试过程中遇到的问题及解决方法.. 15 五、完成课程设计后的收获或体会： (15) 六、设计参考文献： (15)
一、设计目的和要求： 1、设计目的： 通过对FPGA（现场可编程门阵列）芯片的设计实践，使学生掌握一般的PLD （可编程逻辑器件）的设计过程、设计要求、设计内容、设计方法，能根据要求及工艺需要进行电子芯片设计并制定有关技术文件。培养学生综合运用已学知识解决实际工程技术问题的能力、查阅图书资料和各种工具书的能力、撰写技术报告和编制技术资料的能力，接受一次电子设计自动化方面的基本训练。 培养学生利用EDA技术知识，解决电子设计自动化中常见实际问题的能力，使学生积累实际EDA编程经验。通过本课程设计的学习，学生将复习所学的专业知识，使课堂学习的理论知识应用于实践，通过本课程设计的实践使学生具有一定的实践操作能力。 2、设计要求： （1）以EDA技术的基本理论为指导，将设计实验分为基本功能电路和较复杂的电子系统两个层次，要求利用数字电路或者EDA方法去设计并完成特定功能的电子电路的仿真、软硬件调试； （2）熟悉掌握常用仿真开发软件，比如： Quartus II或Xilinx ISE的使用方法。 （3）能熟练运用上述开发软件设计并仿真电路并下载到FPGA中进行调试； （4）学会用EDA技术实现数字电子器件组成复杂系统的方法；学习电子系统电路的安装调试技术。 二、EDA设计： （1）方案比较： 1、数字电子钟设计 设计一个时钟电路，包括时钟、分钟、秒钟的显示。要求可对时钟、分钟进行预置和修改操作；可设置3组闹铃时间，时间到时给出10秒的报警声或音乐并给出灯光提示。 具体输入/输出要求如下： ① 4位LED数码显示器，分别显示“小时：分钟”或“分钟：秒”时钟；根据需要选择几个LED发光二极管。 ②3个按键，具体功能描述如下：
姓名学号实验日期成绩XXX XXXXXXX 年月日 实验三基本组合逻辑电路的PLD实现（2） ●实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器 ●实验目的: 1.熟悉用可编程器件实现基本组合逻辑电路的方法。 2.进一步熟悉MAX+plus II软件的使用方法，熟悉原理图输入法和VerilogHDL输入 法，进一步熟悉如何编译，器件选择，管脚分配和仿真。 ●预习要求： 1.回顾数字电路中关于优先编码器的相关知识。 ●实验说明： 1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言 输入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语 言。 2.优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号的优 先等级对同时输入的多路信号中优先级最高的一路进行编码。 3.8线-3线优先编码器的真值表如下图所示： ●实验内容与步骤： 1.新建一个属于自己的工程目录。 2.新建一张电路图文档，调用8线-3线优先编码器芯片74148（注意其均是低电平有 效），完成设计。 3.对电路图进行编译，仿真。 4.用VerilogHDL语言方式编写一个8线-3线优先编码器。 5.完成编译，管脚分配，并对模块进行仿真。 ●实验报告要求： 1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。 2.将代码关键位置写上相应注释（可用中文）。 3.对仿真波形截图，贴到实验报告中。 ●实验图表与数据：
1. 8线-3线优先编码器电路图： 2. 8线-3线优先编码器电路仿真波形： 3 .8线-3线优先编码器Verilog代码：
贵州大学 EDA技术课程设计报告 题目：BCD码加法器 院系计算机科学与技术学院 专业计科121 学号1208060061、1208060058、1208060065 学生姓名张飞宇、王红强、匡金军 指导教师夏玉勤
设计BCD码加法器 一、设计任务及要求 （1）课程设计意义： 对BCD码加法有了进一步了解； 学习了quartus II设计软件，初步了解了FPGA； （2）设计要求： 利用Verilog HDL语言，编写一个4位BCD码加法器程序，输入用八个开关分别表示两个BCD码，输出结果用数码管显示。 主要芯片：2个全加器（4008BD）、开关、数码管（2个），其他元件、门电路任选 （3）主要功能： 输入两个4位BCD码，相加结果显示在数码管上。 我组在要求的功能上添加了一些代码，使输入结果也能在数码管上显示。 （4）设计思路： 图1 简易结构图 如图1所示：A，B分别是2个输入数字，S0-S1为输出，经过BCD 加法器的运算，能实现BCD码加法功能。 （1）T=A+B，若T>10，则Z赋值为10，同时进位（2）C=1，和值低位（3）S0=T-Z，和值高位（4）S1=C。 二、基于Verilog语言的电路设计、仿真、综合 硬件及软件电路设计及描述
图2 顶层模块图 图3 RTL （1）数据的产生与输入 通过J1~J8八个单刀双掷开关在+5V和GND之间的切换来产生两个4位8421BCD码作为输入的数据，当开关打到+5V时输入数据1，打到GND时输入数据0。其中J1~J4分别为数据A3~A0,J5~J8分别为数据B3~B0,且A3~A0、B3~B0 的位权依次降低（8421）。 （2）加法电路 把上面得到的两个四位8421BCD码分别输入4008BD全加器的输入端A3~A0、B3~B0，同时CIN输入端接低电平。则S3~S0输出计算结果，COUT为
报告书写要求 1、报告的撰写要求条理清晰、语言准确、表述简明。报告中段首空两个字符，中文字体为 宋体五号，数字、字符、字母为Times New Roman五号，且单倍行距。 2、报告中插图应与文字紧密配合，文图相符，技术内容正确。每个图都应配有图题（由图 号和图名组成）。图题（宋体小五号）置于图下居中，其中图号按顺序编排，图名在图号之后空一格排写。图中若有分图时，分图号用(a)、(b)等置于分图之下。注：框图、流程图（矢量图）用专业画图软件。 3、报告中插表应与文字紧密配合，文表相符，技术内容正确。表格不加左、右边线，上、 下线需加粗（1.5磅），每个表应配有表题（由表号和表名组成）。表题（宋体小五号）置于表上居中，其中表号按顺序编排，表名在表号之后空一格排写。 4、报告中公式原则上居中书写。注：公式编辑器编写。 5、设计报告应按如下内容和顺序A4纸打印、左侧装订成册。
一、设计目的 1．掌握数字系统的设计方法； 2．掌握硬件描述语言——Verilog HDL； 3．掌握模块化设计方法； 4．掌握开发软件的使用方法。 二、设计要求 （1）设计拔河游戏电路，用按键与LED表示输入与输出。 （2）初始时，16个LED中间的两个点亮，然后游戏双方不停按动按键，点亮的两个LED 向按动按键慢的一方移动； （3）每按动一下按键，LED向对方移动一格； （4）只要LED移动到头，游戏结束； （5）由裁判下达比赛开始命令后，甲乙双方才能输入信号，否则，输入信号无效。 用数码管显示获胜者的盘数，每次比赛结束自动给获胜方加分。 （6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 （7）三、设计环境 计算机、QuatusII开发软件 四、设计内容（设计原理和方案、程序设计、仿真分析和适配） 4.1设计原理和方案 电子拔河游戏机是一种能容纳甲乙双方参赛或甲乙双方加裁判的三人游戏电路。由一排16个LED发光二极管表示拔河的“电子绳”。由甲乙双方通过按钮开关使发光的LED管向自己一方的终点延伸，当延伸到某方的最后一LED管时，则该方失败，对方获胜，并对获胜次数进行计数，连续比赛多局以定胜负。比赛开始，由裁判下达比赛命令后，甲乙双方才能输入信号，否则，输入信号无效。裁判信号由键盘空格键来控制。“电子绳”由16个LED管构成，裁判下达“开始比赛”的命令后，摁一下空格键，位于“电子绳”中点的LED发亮。甲乙双方通过按键输入信号，使发亮的LED管向自己一方移动，并阻止其向对方延伸，谁摁得快就向这一方移动。当从中点至自己一方的最后一个LED管发亮时，表示比赛结束，这时，电路自锁，保持当前状态不变，除非由裁判使电路复位，并对获胜的一方计数器自动加一。记分电路用两位七段数码管分别对双方得分进行累计，在每次比赛结束时电路自动加分。当比赛结束时，计分器清零，为下一次比赛做好准备。
EDA课程设计报告学校：大学 课程题目：密码锁的设计 学院：信息科学技术学院 专业及班级：通信工程（3）班 ：江虹 学号：20101613310068 其他组员：羊精月、林芳梅 指导老师：文进
目录 一、设计思 路…………………………………………………………………… 2 二、硬件电路的实 现 (2) （一）、独立键盘输入电路 (2) （二）、控制输入电路 (5) （三）、移位电路 (6) （四）、比较电路 (8) （五）、存储器模块 (12) （六）、译码模块 (14) （七）、密码锁的总体电路 (16) 三、密码锁的功能及分析 (17) 四、方案的优点及不足 (20) 五、心得体会 (21)
六、总结 (21) 七、参考文献 (22) 一、设计思路 1、设计一个电子密码锁，在锁开的状态下输入密码，密码共4位 2、设计一个初始密码 3、用数据开关K1 K10分别代表数字1、2、…、9、0 4、输入的密码用数码管显示，最后输入的密码显示在最右边的数码 管上，即每输入一位数，密码在数码管上的显示右移一位。 可删除输入的数字，删除的是最后输入的数字，每删除一位， 密码在数码管的显示左移一位，并在右边空出的位上补充 “0”。 5、密码锁的控制功能有清零、修改、锁定、解锁，删除，确认。 6、因为密码一般不想被人看到，所以在显示时在按键按下灯亮时显 示正确字符，在按键按下灯灭时显示特殊字符，由于数码管
显示译码时没有“*”，所以特殊字符选择“E”。 7、用一位输出电平的状态代表锁的开闭状态。 8、为保证密码锁主人能打开密码锁，设置一个万能密码，在主人忘 记密码时使用。 二、硬件电路的实现 （一）、独立键盘输入电路 由于EDA实验箱有独立式键盘输入和矩阵式键盘输入电路，本实验就选择独立式键盘输入，本实验的密码是4位，实现在按键按下去灯亮时有一位数据输入，在按键按下去灯灭时没有有数据输入。 1、实现键盘输入的VHDL设计 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY JPSR IS PORT ( KEY_IN1:IN STD_LOGIC_VECTOR(9 DOWNTO 0); DATA_N: OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END JPSR; ARCHITECTURE behav OF JPSR IS BEGIN P_REG: PROCESS(KEY_IN1) BEGIN CASE KEY_IN1 IS WHEN "0000000001"=>DATA_N<="0000"; WHEN "0000000010"=>DATA_N<="0001"; WHEN "0000000100"=>DATA_N<="0010"; WHEN "0000001000"=>DATA_N<="0011"; WHEN "0000010000"=>DATA_N<="0100"; WHEN "0000100000"=>DATA_N<="0101"; WHEN "0001000000"=>DATA_N<="0110"; WHEN "0010000000"=>DATA_N<="0111"; WHEN "010*******"=>DATA_N<="1000"; WHEN "1000000000"=>DATA_N<="1001"; WHEN OTHERS=>DATA_N<="1010"; END CASE; END PROCESS P_REG ; END behav; 2、异或电路的VHDL设计
北华航天工业学院 《EDA技术综合设计》 课程设计报告 报告题目：16X16点阵显示综合实验作者所在系部：电子工程系 作者所在专业：自动化专业 作者所在班级： 作者姓名： 指导教师： 完成时间：2012年12月26日
容摘要 在本次课设中，设计一个共阴16X16点阵控制接口，要求：在时钟信号的控制下，使点阵动态点亮。显示花样共有三种：①6*16点阵的16列同时从上往下依次点亮，全亮后16列又同时从下往上依次熄灭；②显示单字“飞”；③依次循环显示“航”，“天”，“学”，“院”四个字。 为使点阵显示器能够动态显示，列选信号为16-4编码器编码输出。 控制器各引脚功能为：DIN[3..0]为显示花样模式选择，高电平有效；CLK 为时钟输入端；DOTOUT[15..0]为行驱动信号输出；SELOUT[3..0]为列选信号输出，为16-4编码信号。 列选信号采用与7段数码管的位选信号一样的处理方法，即列扫描信号频率大于24HZ。 关键词: VHDL，16*16点阵，QuartusII，时序仿真图。
目录 一、实验目的 (1) 二、硬件要求 (1) 三、方案论证 (1) 四、模块说明 (1) 1.整体程序 (1) 2.花样一（动画） (6) 3.花样二（“飞”字） (6) 4.花样三（四字循环显示） (7) 五、整体连接图 (7) 六、实验步骤 (7) 七、实验结果 (7) 八、实验总结 (7) 九、参考文献 (8)
课程设计任务书
一、实验目的 （1）了解16*16LED的工作原理。 （2）了解点阵字符的产生和显示原理。 二、硬件要求 （1）主芯片EPF10K10LC84-4。 （2）16*16点阵。 （3）可变时钟源。 （4）四个拨码开关（显示花样的选择）。 三、方案论证 引脚整体可分为四个部分：clk(时钟信号)、din[3…0]（花样选择控制）、dotout[15…0]（行驱动信号输出）、selout[3…0]（列选信号输出）。 其中有一个分频器的设计，可用一个16位的计数器实现：信号q从00000到11111循环变换，将q的低四位赋给列选信号selout,当q=11111时又可驱动另一计数器工作，实现分频。 第一个花样的设计：用q驱动一个5位计数器zhen从00000到11111循环变换，当Zhen=”00000”时，dotout=”00000” Zhen=”00001”时，dotout=”00001” …… …… Zhen=”10000”时，dotout=”1” …… …… Zhen=”11110”时，dotout=”00011” Zhen=”11111”时，dotout=”00001”。 第二个花样的设计：可参考第三个花样的设计。 第三个花样的设计：当zhen1(功能同zhen)=”00”时，显示第一个字“航”，当selout=”0000”时，dotout为“航”字的最后一列代码；当selout=”0001”时，dotout为“航”字的倒数第二列代码，依次类推。其他三个字的设计同“航”字。 四、模块说明 16*16点阵综合显示实验是用一个整体的程序编写的，所以不可分成模块，但可以分成三个部分：16*16点阵的16列同时从上往下依次点亮，全亮后16列又同时从下往上依次熄灭；显示“飞”字；依次循环显示“航”、“天”、“学”、“院”。下面的程序分析中将讨论三个部分的设计。 1.整体程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity dots_test is port(clk:in std_logic; - -硬件接口
天津工业大学 毕业实践实习报告N沟道MOS管工艺模拟与器件模拟 班级：电科1103 学号：1110940316 姓名：汪兆明 成绩：
2015年4月1日 一、实践目的 熟练氧化、离子注入与扩散工艺，使用Silvaco软件进行模拟，掌握CMOS 工艺流程。学会用Silvaco软件提取MOS晶体管的各种参数，掌握用SILVACO 工具对MOS晶体管进行器件模拟 二、实践要求 1、用Anthena构建一个NMOS管，要求沟道长度不小于0.8微米，阈值电压在 -0.5v 至 1V之间。 2、工艺模拟过程要求提取S/D结结深、阈值电压、沟道表面掺杂浓度、S/D 区薄层电阻等参数。 3、进行器件模拟，要求得到NMOS输出特性曲线族以及特定漏极电压下的转移 特性曲线，并从中提取MOS管的阈值电压和β值。 4、分析各关键工艺步骤对器件性能的影响。 三、操作步骤 1、启动silvaco软件。 2、创建一个网格并定义衬底的参数。 3、由于本实验运用了cmos工艺，所以先在衬底上做一个p阱，严格定义p阱的浓度，注入能量，以及阱区的推进。 4、生长栅氧化层，严格控制各参数。 diffus time=10 temp=950 dryo2 press=1.00 hcl.pc=3 5、淀积多晶硅，其厚度为0.2um。 6、刻蚀掉x=0.35左面的多晶硅，然后低剂量注入磷离子，形成轻掺杂层，剂量为3e13，能量为20kev。 7、淀积氧化层，然后再进行刻蚀，以进行下一步的源漏区注入。 8、进行源漏砷离子的注入，剂量为4e15，能量为40kev。 9、淀积铝，形成S/D金属接触。 10、进行向右镜像操作，形成完整的nmos结构并定义电极。 11、抽取源漏结深，阈值电压，n+区薄层电阻，沟道表面掺杂浓度，轻掺杂源漏区的薄层电阻等参数。 12、描述输出特性曲线并绘出。 13、描述转移特性曲线并绘出，同时从中提取MOS管的阈值电压和β值。 四．测试结果 4.1 测试结果分析 4.1.1.工艺图
●实验名称：利用原理图输入法与VerilogHDL输入法设计一个8线-3线优先编码器 ●实验目的: 1.熟悉用可编程器件实现基本组合逻辑电路的方法。 2.进一步熟悉MAX+plus II软件的使用方法，熟悉原理图输入法和VerilogHDL输入 法，进一步熟悉如何编译，器件选择，管脚分配和仿真。 ●预习要求： 1.回顾数字电路中关于优先编码器的相关知识。 ●实验说明： 1.用MAX+plus II软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言 输入方式，或者将两者结合起来，一部分电路采用原理图，另一部分采用HDL语 言。 2.优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号的优 先等级对同时输入的多路信号中优先级最高的一路进行编码。 3.8线-3线优先编码器的真值表如下图所示： ●实验内容与步骤： 1.新建一个属于自己的工程目录。 2.新建一张电路图文档，调用8线-3线优先编码器芯片74148（注意其均是低电平有 效），完成设计。 3.对电路图进行编译，仿真。 4.用VerilogHDL语言方式编写一个8线-3线优先编码器。 5.完成编译，管脚分配，并对模块进行仿真。 ●实验报告要求： 1.将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中。 2.将代码关键位置写上相应注释（可用中文）。 3.对仿真波形截图，贴到实验报告中。
实验图表与数据： 1. 8线-3线优先编码器电路图： 2. 8线-3线优先编码器电路仿真波形： 3 .8线-3线优先编码器Verilog代码：
4. 8线-3线优先编码器Verilog代码仿真波形：
《EDA课程设计》报告 学号： 姓名： 班级： ` 指导教师： 2013年6 月24日- 2013年7 月5日、
目录 1.引言 (1) 。 2.原理图的设计 (1) 文件的新建 (1) 原理图文件XX .Sch的建立 (2) 元件库的导入 (2) 原理图中各元件的布局和连线 (3) 3.原理图新元件的设计 (4) 元件库XX .Lib文件的建立 (4) 原理图元件的画法 (4) ! 注意事项 (4) 4. PCB的设计 (5) 文件XX .PCB的建立 (5) PCB元件库的导入......................................................................... (5) 的生成及布局 (6) 各PCB元件之间的连线及注意事项 (8) 5. PCB新元件的设计............................................. . (10) 元件库XX .LIB文件的建立 (10) ; PCB元件的画法 (10) 注意事项 (11) 自动布局、布线 (12) 7.结束语 (13) 8.附录 (14)
1.引言 《EDA课程设计》是一门综合性和实用性都很强的实践性课程，通过本次课程设计学会EDA软件的使用及设计应用，掌握原理图和印制板图设计的初步技能。 本次课程设计的任务是实现MCU开发板的设计，要求设计基于单片机的应用开发板电路及元件选型，并且要设计出此电路的PCB元件及PCB。主要要求有： （1）单片机选择STC12C5A60S2 （2）具有人机交互功能，即要有输入单元（键盘）和输出单元（数码管、LCD显示，二者选一或二者都选） （3）有系统单元 （4）有I2C总线接口设计 （5）有SPI总线接口设计 （6）有串行接口设计 2.原理图的设计 原理图设计是完成PCB的关键。 文件的新建 打开protel软件，打开左上角菜单栏中的file,然后点击new，出现一个对话框，点击右下角的Browse出现一个save as 的对话框，如下图2.1.1所示。在保存在的地方选择保存目录，在文件名处输入文件名，然后点击保存，然后点击OK就完成了。
沈阳理工大学EDA技术课程设计报告 尾灯控制器 1 设计目的 （1）学会在QuartusⅡ环境中运用VHDL语言设计方法来构建具有一定逻辑功能的模块，并能运用原理图设计方法完成顶层设计。掌握所学的课程知识和基本单元电路的综合设计应用。 （2）通过对实用汽车尾灯控制器的设计，巩固和综合运用所学知识，提高设计能力,并掌握汽车尾灯控制在FPGA中实现的方法。 1.调试底层模块,并时序仿真。 2.设计顶层模块,并时序仿真。 3.撰写课程设计报告。 2 设计要求和任务 假设汽车尾部左右侧各有3盏指示灯，其控制功能应包括： （1）汽车正常行驶时指示灯都不亮 （2）汽车右转弯时，右侧的一盏指示灯亮 （3）汽车左转弯时，左侧的一盏指示灯亮 （4）汽车刹车时，左右侧的指示灯同时亮 （5）汽车在夜间行驶时，左右侧的指示灯同时一直亮，供照明使用 顶层设计采用原理图设计方案，它由时钟分频模块，汽车尾灯主控模块，左边灯控制模块和右边灯控制模块四部分组成。 3 总体设计思路及原理描述 汽车尾灯控制器就是一个状态机的实例。当汽车正常行驶时所有指示灯都不亮；当汽车向右转弯时，汽车右侧的指示灯ldright亮；当汽车向左侧转弯时，汽车左侧的指示灯ldleft亮；当汽车刹车时，汽车右侧的指示灯ldbrake1和汽车左侧的指示灯ldbrake2同时亮；当汽车在夜间行驶时，汽车右侧的指示灯ldnight1和汽车左侧的指示灯ldnight2同时一直亮。 通过设置系统的输入信号：系统时钟信号clk，汽车左转弯控制信号left，汽车右转弯控制信号right，刹车信号brake，夜间行驶信号night和系统的输出信号：汽车左侧3盏指示灯ldleft，dbrake1，dnight1和汽车右侧3盏指示灯ldright，ldbrake2，ldnight2实现以上功能。 系统的整体组装设计原理如图所示：