《EDA技术》设计报告
设计题目正弦信号发生器的设计
院系：信息工程学院
专业：通信工程____
学号：
姓名：__________
一．设计任务及要求
1.设计任务:
利用实验箱上的D/A 转换器和示波器设计正弦波发生器，可以在示波器上观察到正弦波
2.设计要求:
（1） 用VHDL 编写正弦波扫描驱动电路
（2）设计可以产生正弦波信号的电路
（3）连接实验箱上的D/A 转换器和示波器，观察正弦波波形
二．设计方案
（1）设计能存储数据的ROM 模块，将正弦波的正弦信号数据存储在在ROM 中，通过地址发生器读取，将正弦波信号输入八位D/A 转化器，在示波器上观察波形
（2）用VHDL 编写正弦波信号数据，将正弦波信号输入八位D/A 转化器，在示波器上观察波形
三．设计框图
图 1 设计框图
信号发生器主要由以下几个部分构成：计数器用于对数据进行采样，ROM 用于存储待采样的波形幅度数值，TLV5620用于将采集的到正弦波数字量变为模拟量，最后通过示波器进行测量获得的波形。其中，ROM 设置为7根地址线，8个数据位，8位并行输出。TLV5260为串行输入的D/A 转换芯片，因此要把ROM 中并行输出的数据进行并转串。
四．实现步骤
1.定制ROM
计 数 器 7根地址线 8 位 R O M 并转串输出 CLK
TLV5620D/A 转换
RST
ROM的数据位选择为8位，数据数选择128个。利用megawizard plug-in manager定制正弦信号数据ROM宏功能块，并将上面的波形数据加载于此ROM中。如图3所示。
图2 ROM存储的数据
图3 调入ROM初始化数据文件并选择在系统读写功能
2.设计顶层
顶层设计主要是通过编写VHDL语言或设计原理图用于产生计数信号和调用room存储的数据并输出。在此步骤里要建立EDA工程文件，工程文件结构如图4所示，SIN_CNT中的VHDL代码如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY SIN_GNT IS
PORT ( RST, CLK, EN : IN STD_LOGIC;
ADDR : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
DOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END SIN_GNT;
ARCHITECTURE BEHA VIOR OF SIN_GNT IS
COMPONENT ROM IS
PORT ( address : IN STD_LOGIC_VECTOR(6 DOWNTO 0);
inclock : IN STD_LOGIC;
q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );
END COMPONENT;
SIGNAL Q : STD_LOGIC_VECTOR(6 DOWNTO 0);
BEGIN
U : ROM PORT MAP ( address => Q,
inclock => CLK,
q => DOUT);
PROCESS(CLK, RST, EN)
BEGIN
IF RST = '0' THEN
Q <= "0000000";
ELSIF CLK'EVENT AND CLK = '1' THEN
IF EN = '1' THEN
Q <= Q + 1;
END IF;
END IF;
END PROCESS;
ADDR <= Q;
END BEHA VIOR;
工程文件的建立步骤简述如下：
1、新建一个文件夹。利用资源管理器，新建一个文件夹,如：E: \SIN_GNT 。注意，文件夹名不能用中文。
2、输入源程序。打开QuartusII，选择菜单“File”→“New”，在New窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”。然后在VHDL文本编译窗中键入如图4所示的VHDL程序。
图4 Quartusii 编辑代码窗口
3、文件存盘。选择“File”→“Save As”，找到已设立的文件夹e : \SIN_GNT ，存盘文件名应该与实体名一致，即singt.vhd。当出现问句“Do you want to create…”时，若选“否”，可按以下的方法进入创建工程流程；若选“是”，则直接进入创建工程流程，创建工程流程如下：
3.1、建立新工程管理窗。选择菜单“File”→“New Preject Wizard”，即弹出工程设置对话框。点击此框最上一栏右侧的按钮“…”，找到文件夹E: \SIN_GNT ，选中已存盘的文件singt.vhd（一般应该设定顶层设计文件为工程），再点击“打开”，即出现如图5所示设置情况。其中第一行表示工程所在的工作库文件夹；第二行表示此项工程的工程名，此工程名可以取任何其它的名，通常直接用顶层文件的实体名作为工程名，第三行是顶层文件的实体名。
3.2、将设计文件加入工程中。然后点击下方的“Next”按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)，即得到如图6所示的情况。工程的文件加入的方法有两种：第1种是点击右边的“Add All”按钮，将设定的工程目录中的所有VHD文件加入到工
程文件栏中；第2种方法是点击“…”按钮，从工程目录中选出相关的VHDL 文件。
图5 为工程文件命名
3.3、选择仿真器和综合器类型。点击图6的“Next”按钮，这时弹出的窗是选择仿真器和综合器类型的，如果都是选默认的“NONE”，表示都选QuartusII 中自带的仿真器和综合器，因此，在此都选默认项“NONE”。
3.4、选择目标芯片。再次点击“Next”，选择目标芯片。首先在“Family”栏选芯片系列，在此选“Cyclone”系列，并在此栏下选“Yes”，即选择一确定目标器件。再按键“Next”，选择此系列的具体芯片：EP1T3C144C8（图7），按键“Next”后，弹出工程设置统计窗口，以上列出了此项工程的相关设置情况。
图6 添加工程文件
图7 选择器件芯片类型
3.5、结束设置。最后按键“Finish”，即已设定好此工程（图8），此工程管理窗主要显示工程项目的层次结构。
图8 Quartusii中EDA工程文件结构
对程序进行编译，以测程序是否有错误，最终生成的原理图图9。
图9 编译仿真后生成的原理图
4.仿真
仿真就是对设计项目进行一项全面彻底的测试，以确保设计项目的功能和时序特性，以及最后的硬件器件的功能与原设计相吻合。仿真操作前必须利用QuartusII的波形编辑器建立一个矢量波形文件以作仿真激励。VWF文件将仿真输入矢量和仿真输出描述成为一波形的图形来实现仿真。QuartusII允许对整个设计项目进行仿真测试，也可以对该设计中的任何子模块进行仿真测试。方法是设定为“Simulation focus”。仿真设定单元（Simulation Settings）允许设计者指定该模块的仿真类型，仿真覆盖的时序和矢量激励源等。Time/Vectors仿真参数设定窗允许设定仿真时间区域，以及矢量激励源。对工程的编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。步骤如下：
4.1、打开波形编辑器。选择菜单File中的New项，在New窗中选“Other Files”中的“Vector Waveform File”，点击OK，即出现空白的波形编辑器。
4.2、设置仿真时间区域。为了使仿真时间轴设置在一个合理的时间区域上，在Edit菜单中选择“End Time”项，在弹出的窗中的“Time”窗中键入50，单位选“us”，即整个仿真域的时间即设定为50微秒，点击OK，结束设置。
4.3、存盘波形文件。选择File中的“Save as”，将以名为cnt4b.vwf（默认名）的波形文件存入文件夹E:\sin_gnt\中。
图10 工程仿真图形
4.4、输入信号节点。将计数器计的端口信号节点选入此波形编辑器中。方法是首先选View 菜单中的“Utility Windows”项的“Node Finder”选项。其对话框如图3-21所示，在Filter框中选Pins : all，然后点击“List”钮。于是在下方的“Nodes Found”窗中出现了设计中的singt工程的所有端口引脚名（如果此对话框中的“List”不显示，需要重新编译一次，即选Processing→Start Compilation，然后再重复以上操作过程）。用鼠标将重要的端口节点CLK和输出总线信号DOUT都拖到波形编辑窗，点击波形窗左侧的全屏显示钮，使全屏显示，并点击放大缩小钮后，用鼠标在波形编辑区域右键点击，使仿真坐标处于适当位置。
4.5、编辑输入波形（输入激励信号）。点击时钟名CLK，使之变兰色，再点击左列的时钟设置键，在Clock窗中设置CLK的周期为3us；所示的Clock窗中的“Duty cycle”是占空比，可选50，即50%占空比，再对文件存盘。
4.6、总线数据格式设置。如果点击如图3-22所示的输出信号“DOUT”左旁的“+”，则将展开此总线中的所有信号；如果双击此“+”号左旁的信号标记，将弹出对该信号数据格式设置的对话框。在该对话框的“Radix”栏有4。
4.7、启动仿真器。所有设置完毕，在菜单Processing项选“Start Simulation”，直到出现“Simulation was successful”。
在进行完工程仿真后便可以进行硬件仿真，将程序下载到锁定了引脚的芯片上，芯片锁定图如下：
图11 引脚锁定图
图12 硬件仿真波形
5.链接DA和波形测试
将FPGA产生的波形数据介入到DA转换芯片上，并设置同步脉冲。然后通过示波器观察，便可看到如图12和图13的波形图。
图12 波形测量1
图13 波形测量2
五．总结
这次EDA实验设计历时两个星期，学到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。主要可以从以下两个方面进行总结。
第一在专业知识上：EDA的学习对数字电路有个很高的要求，通过这次编程学习，使我明白了专业基础知识的重要性和有用性。同时，软件的使用技巧作为一行基本功需要熟练的掌握，只有既有专业知识，又会动手实践才能把知识学好用好。
第二在综合能力上：在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。这次设计也启发了我在以后的学习中一定要耐心、细心、认真，不可粗枝大叶。
湖北大学物电学院EDA课程设计报告（论文） 题目：多功能数字钟设计 专业班级: 14微电子科学与工程 姓名：黄山 时间：2016年12月20日 指导教师：万美琳卢仕 完成日期：2015年12月20日
多功能数字钟设计任务书 1．设计目的与要求 了解多功能数字钟的工作原理，加深利用EDA技术实现数字系统的理解 2．设计内容 1，能正常走时，时分秒各占2个数码管，时分秒之间用小时个位和分钟个位所在数码管的小数点隔开； 2，能用按键调时调分； 3，能整点报时，到达整点时，蜂鸣器响一秒； 4，拓展功能：秒表，闹钟，闹钟可调 3．编写设计报告 写出设计的全过程，附上有关资料和图纸，有心得体会。 4．答辩 在规定时间内，完成叙述并回答问题。
目录（四号仿宋_GB2312加粗居中） （空一行） 1 引言 (1) 2 总体设计方案 (1) 2.1 设计思路 (1) 2.2总体设计框图 (2) 3设计原理分析 (3) 3.1分频器 (4) 3.2计时器和时间调节 (4) 3.3秒表模块 (5) 3.4状态机模块 (6) 3.5数码管显示模块 (7) 3.6顶层模块 (8) 3.7管脚绑定和顶层原理图 (9) 4 总结与体会 (11)
多功能电子表 摘要:本EDA课程主要利用QuartusII软件Verilog语言的基本运用设计一个多功能数字钟，进行试验设计和软件仿真调试，分别实现时分秒计时，闹钟闹铃，时分手动较时，时分秒清零，时间保持和整点报时等多种基本功能 关键词:Verilog语言，多功能数字钟，数码管显示； 1 引言 QuartusII是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL 以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程，解决了传统硬件电路连线麻烦，出错率高且不易修改，很难控制成本的缺点。利用软件电路设计连线方便，修改容易；电路结构清楚，功能一目了然 2 总体设计方案 2.1 设计思路 根据系统设计的要求，系统设计采用自顶层向下的设计方法，由时钟分频部分，计时部分，按键调时部分，数码管显示部分，蜂鸣器四部分组成。这些模块在顶层原理图中相互连接作用 3 设计原理分析 3.1 分频器 分频模块：将20Mhz晶振分频为1hz，100hz,1000hz分别用于计数模块，秒表模块，状态机模块 module oclk(CLK,oclk,rst,clk_10,clk_100); input CLK,rst; output oclk,clk_10,clk_100;
XXXX大学现代科技学院DSP硬件电路设计基础课程设计 设计名称正弦信号发生器的设计 专业班级 学号 姓名DENG 指导教师XXXX
课程设计任务书 注： 上交（大张图纸不必装订） 2.可根据实际内容需要续表，但应保持原格式不变。 日期：2014-12-10
专业班级 XXXXXXX 学号 姓名 DENG 成绩 设计题目 正弦波信号发生器 设计目的 学会使用CCS(Code Composer Studio)集成开发环境软件，在此集成开发环境下完成工程项目创建，程序编写，编译，链接，调试以及数据的分析。同时完成一个正弦波信号发生器的程序的编写，并在集成开发环境下进行模拟运行，观察结果。 设计内容 编写一个产生正弦波信号的程序，在CCS 软件下进行模拟运行，观察输出结果。 设计原理 正弦波信号发生器已被广泛地应用于通信、仪器仪表和工业控制等领域的信号处理系统中。通常有两种方法可以产生正弦波，分别为查表法和泰勒级数展开法。查表法是通过查表的方式来实现正弦波，主要用于对精度要求不很高的场合。泰勒级数展开法是根据泰勒展开式进行计算来实现正弦信号，它能精确地计算出一个角度的正弦和余弦值，且只需要较小的存储空间。本次课程设计只要使用泰勒级数展开法来实现正弦波信号。 1. 产生正弦波的算法 在高等数学中，正弦函数和余弦函数可以展开成泰勒级数，其表达式为 若要计算一个角度x 的正弦和余弦值，可取泰勒级数的前5项进行近似计算。 ……………………………………装………………………………………订…………………………………………线………………………………………
由上述两个式子可以推导出递推公式，即 sin(nx)=2cos(x)sin[(n-1)x]-sin[(n-2)x] cos(nx)=2cos(x)sin[(n-1)x]-cos[(n-2)x] 由递推公式可以看出，在计算正弦和余弦值时，不仅需要已知cos(x)，而且还需要sin[(n-1)x]、sin[(n-2)x]和cos[(n-2)x]。 2. 正弦波的实现 ⑴计算一个角度的正弦值 利用泰勒级数的展开式，可计算一个角度x的正弦值，并采用子程序的调用方式。在调用前先在数据存储器d_xs单元中存放x的弧度值，计算结果存放在d_sinx单元中。 ⑵计算一个角度的余弦值 利用余弦函数展开的泰勒级数的前五项计算一个角度的余弦值，可采用子程序的调用方式来实现。调用前先将x弧度值放在数据存储器d_xc单元中，计算结果存放在d_cosx单元中。 ⑶正弦波的实现 利用计算一个角度的正弦值和余弦值程序可实现正弦波。其实现步骤如下：第一步：利用sin_start和cos_start 子程序，计算 45°~0°（间隔为 0.5°）的正弦和余弦值； 第二步：利用sin(2x)=2sin(x)cos(x)公式，计算 90°~0°的正弦值（间隔为1°）；第三步：通过复制，获得359°~0°的正弦值； 第四步：将359°~0°的正弦值重复从PA口输出，便可得到正弦波。 在实际应用中，正弦波是通过D/A口输出的。选择每个正弦周期中的样点数、改变每个样点之间的延迟，就能够产生不同频率的波形，也可以利用软件改变波形的幅度以及起始相位。 总体方案设计 1. 总体实现方案 我们知道一个角度为x的正弦和余弦函数，都可以展开为泰勒级数，且其前五项可以看为：
苏州科技学院天平学院 模拟电子技术课程设计指导书 课设名称正弦波－方波－三角波信号发生器设计 组长李为学号1232106101 组员谢渊博学号1232106102 组员张翔学号1232106104 专业电子物联网 指导教师 二〇一二年七月 模拟电子技术课程设计指导书
一设计课题名称 正弦波－方波－三角波信号发生器设计 二课程设计目的、要求与技术指标 2.1课程设计目的 （1）巩固所学的相关理论知识； （2）实践所掌握的电子制作技能； （3）会运用EDA工具对所作出的理论设计进行模拟仿真测试,进一步完善理论设计；（4）通过查阅手册和文献资料,熟悉常用电子器件的类型和特性,并掌握合理选用元器件的原则； （5）掌握模拟电路的安装\测量与调试的基本技能,熟悉电子仪器的正确使用方法,能力分析实验中出现的正常或不正常现象(或数据)独立解决调试中所发生的问题； （6）学会撰写课程设计报告； （7）培养实事求是,严谨的工作态度和严肃的工作作风； （8）完成一个实际的电子产品，提高分析问题、解决问题的能力。 2.2课程设计要求 （1）根据技术指标要求及实验室条件设计出电路图，分析工作原理，计算元件参数；（2）列出所有元器件清单； （3）安装调试所设计的电路，达到设计要求； 2.3技术指标 （1）输出波形：方波－三角波－正弦波； （2）频率范围：100HZ~200HZ连续可调；
（3）输出电压：正弦波-方波的输出信号幅值为6V.三角波输出信号幅值为0~2V连续可调； γ。 （4）正弦波失真度：% ≤ 5 三系统知识介绍 3 函数发生器原理 本设计要求产生三种不同的波形分别为正弦波\方波\ 三角波。实现该要求有多种方案。 方案一：首先产生正弦波，然后通过整形电路将正弦波变换成方波，再由积分电路将方波变成三角波。 方案二：首先产生方波——三角波，再将方波变成正弦波或将三角波变成正弦波。 3.1函数发生器的各方案比较 我选的是第一个方案，上述两个方案均可以产生三种波形。方案二的电路过多连接部方便而且这样用了很多元器件，但是方案的在调节的时候比较方便可以很快的调节出波形。方案一电路简洁利于连接可以节省元器件，但是在调节波形的时候会比较费力，由于整个电路时一起的只要调节前面部分就会影响后面的波形。 四电路方案与系统、参数设计 4.1基于集成运算放大器与晶体管差分放大器的函数发生器 4.1.1设计思路 我们组总体设计思路为：先通过比较器产生方波，方波通过积分器产生三角波，三角波通过差分放大器产生正弦波。 函数发生器电路组成框图如下所示
课程设计任务书设计题目1：数码管显示数字钟设计
院（系）分管领导：教研室主任：指导教师： 2017年6月23日
目录 第1章引言 0 第2章电路原理 0 第3章程序设计 (1) 顶层模块设计 (2) 时钟分频模块设计 (2) 按键驱动模块设计 (2) 时钟计数模块设计 (3) 整点报时模块 (4) LED灯花样显示模块 (5) 数码管显示模块设计 (5) 第4章调试、测试分析及结果 (7)
调试 (7) 测试分析 (7) 结果 (9) 第5章小结 (10) 参考文献 (11) 附录电路图及程序 (11)
第1章引言 EDA是电子设计自动化(Electronic Design Automation)的缩写，在20世纪60年代中期从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来的。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL 或者Verilog HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 此次课程设计我们运用QuartusⅡ这个软件，使用Verilog HDL语言进行编程。 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，已得到广泛的使用。数字钟的设计方法有许多种，例如可用中小规模集成电路组成电子钟，也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟，还可以利用单片机来实现电子钟等等。这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，以便于功能的扩展。 本次课程设计要求利用EDA技术，设计一个数码管显示数字钟的样品，数字钟要求具备以下功能： 1、具有时、分、秒，计数显示功能，以24小时循环计时； 2、具有清零，调节小时、分钟功能； 3、具有整点报时功能，整点报时的同时LED花样显示。 第2章电路原理 数码管显示数字钟设计,运用到8位数码管，要求其中6位数码管动态显示，分别显示时、分、秒的计数，同时对时间进行设置，数字钟的总体功能按照要求可以分为基本的数字时钟显示（具有时、分、秒，计数显示功能，以24小时循环计时）、手动校准（具有清零，调节小时、分钟功能）、整点报时、LED灯花样显示
课程设计 设计题目： 学生姓名： 学号： 专业班级： 指导教师： 2015年月日
设计 题目成绩 课 程 设 计 主 要 内 容 指 导 教 师 评 语 签名：20 年月日
设计题目：测量放大器电路原理图和PCB板设计 一、实验目的 1.了解学习Protel 99SE的目的与意义； 2.掌握Protel 99SE绘制电路原理图方法与技巧； 3.掌握PCB设计方法与技巧。 二、实验要求 1.利用Protel 99SE绘制一张电路图; 2.对绘制好的电路图进行ERC检查; 3.生成网络表; 4.生成元件列表; 5.利用Protel 99SE完成对应的双面印刷电路板设计。 三、功率放大器设计 实验原理图如下图所示： 图1
四、protel制图 4.1设计电路原理图 1.电路原理图 电路原理图的设计是整个电路设计的基础，因此电路原理图要设计好，以免影响后面的设计工作。电路原理图的设计一般有如下步骤： (1)设置原理图设计环境； (2)放置元件； (3)原理图布线； (4)编辑和调整； (5)检查原理图； (6)生成网络表。 2.设计印刷电路板 印刷电路板设计是从电路原理图变成一个具体产品的必经之路,因此,印刷电路板设计是电路设计中最重要、最关键的一步。通常，印刷电路板设计的具体步骤如下： (1)规划电路板； (2)设置参数； (3)装入网络表； (4)元器件布局； (5)自动布线； (6)手工调整。 4.2 绘制测量放大器电路原理图 原理图设计最基本的要求是正确性，其次是布局合理，最后是在正确性和布局合理的前提下力求美观。根据以上所述的电路原理图设计步骤，两级放大器电路原理图设计过程如下： 1.启动原理图设计服务器 进入Protel 99 SE，创建一个数据库，执行菜单File/New命令，从框中选择原理图服务器（Schematic Document）图标，双击该图标，建立原理图设计文档。双击文档图标，进入原理图设计服务器界面。如图2
本科毕业论文（设计） (2014届） 正弦信号发生器的研究 院 系 电子信息工程学院 专 业 电子信息工程 姓 名 张* 指导教师 钟** 讲师 2014年4月 学号：1008421063 2
摘要 随着电子技术的飞跃发展，社会发展步入了信息时代；随着生活水平提高，人们对精神生活的要求也跟着提高，这对电子领域提出了跟更高的要求。所以我们有必要在电子技术的各个领域不断创新、提高。正弦信号发生器广泛地应用于电子电路，自动控制系统，仪表测量校正调试和教学实验等领域。 本文利用仿真软件Proteus，以RC振荡电路、LC振荡电路、石英振荡电路为选频网络，仿真出三种正弦信号发生器的电路，通过仿真结果分析电路参数对正弦信号发生器性能指标的影响。其中研究RC振荡电路中电阻、电容对振荡频率的影响；讨论电位器对振荡电路输出波形的影响；讨论谐振回路的电容对振荡频率和反馈系数的影响；研究负载电阻对电路输出波形的影响等。 关键词：正弦信号发生器；Proteus；LC振荡电路；RC振荡电路
Abstract With the rapid development of electronic technology, social development has entered the information age; with the improvement of living standards, the requirements on the spiritual life of people has also been increased, which put forward with the higher request to the electronic field. So we need to constantly innovate and improve in all areas of electronic technology. Sinusoidal signal generator is widely used in the field of electronic circuits, automatic control system, instrumentation correction debugging and teaching experiment etc. On this paper, by using the simulation software Proteus, the RC oscillation circuit, LC circuit, crystal oscillation circuit for the frequency selective network, I simulated a circuit of three sinusoidal signal generator. Through the simulation results, I analyzed the influence of circuit parameters on the performance of the sinusoidal signal generator.Among which make a research on the effect of the resistance, capacitance of oscillation frequency in the RC oscillation circuit; discuss the effects of potentiometer to oscillation circuit output waveform; discuss the influence of capacitance in the resonant circuit on the oscillation frequency and the feedback coefficient of load resistance; and study the impact of load resistance on the circuit output waveform,etc. Keywords: sinusoidal signal generator; Proteus; LC circuit; RC oscillation circuit;
课程设计说明书 课程：EDA技术基础 题目：数字钟的设计 闹钟与整点报时模块 学生姓名：XXX 学号201265110204 班级 :1203班 专业：电子信息与科学 指导教师：XXX 2014年12月20日 长沙理工大学课程设计任务书 物理与电子科学学院电子信息与科学专业1203班姓名王玲课程名称EDA技术基础 题目数字钟的设计
长沙理工大学课程设计成绩评定表
目录 1数字钟设计闹钟模块基本任务要求4 2设计思想4 3简述闹钟模块的输入与输出5 4分进程描述6 5仿真结果与分析7 6简述数字钟的设计总成果10 7总结11 参考文献13 代码附件13
基本任务要求：运用QuartusⅡ13.1软件平台，用VHDL语言描述并设计的闹钟模块满足可调闹钟时间，当时钟时间到达闹钟时间后会响闹铃，（由于实验室权限问题会以FPGA开发板上12个LED灯交替发光来表现）；整点报时过程表现为整点的前十秒内响铃，（以FPGA开发板上一个LED灯交替发光来实现）。 设计思想：闹钟模块要以分频模块、计数器模块和译码显示模块为基础，将闹钟模块分为三个进程，一个进程用来实现调闹钟，一个进程来实现闹响闹钟（即实现LED灯交替发光），另一个进程来是实现整点报时。 （上面截图为数字钟整体编译后的RTL电路的闹钟模块） 简述闹钟模块图的输入与输出：上图中的输入粗黑实线为计数器模块输出的小时、分钟的高低位和秒钟的高位（都用四位的二进制表示）；输出的粗黑实线为定的闹钟时间（包括小时和分钟），将送到译码显示模块显示闹钟时间，闹钟时间与时钟都在FPGA上的数码管显示，用二选一实现交替显示。clk和clk1都是经过分频器分出的不同频率的信号分别用于整点报时的闪灯脉冲与闹钟调时、闹响的闪灯脉冲。
EDA课程设计 流水灯设计 姓名: 金兼强 专业: 电子信息工程 班级: 093252 学号: 09325211 同组人：黄奕林简讯 黄树金兼强黄玉涛 指导老师:黄河 2012-11-9
目录 一、摘要〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃3 二、流水灯设计目的〃〃〃〃〃〃〃〃〃〃〃〃〃〃4 三、流水灯设计流程〃〃〃〃〃〃〃〃〃〃〃〃〃〃4 四、流水灯设计程序〃〃〃〃〃〃〃〃〃〃〃〃〃〃5 五、流水灯设计管脚分配〃〃〃〃〃〃〃〃〃〃7 六、功能仿真图〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃8 七、原理图波形图〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃9 八、设计注意事项〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃10 九、课程设计总结〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃11 十、参考文献〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃12 十一、评分表〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃〃 13
一、摘要 随着EDA技术发展和应用领域的扩大与深入，EDA技术在电子信息、通讯、自动控制及计算机应用等领域的重要性突出。随着技术市场与人才市场对EDA 的需求不断提高，产品的市场需求和技术市场的要求也必然会反映到教学领域和科研领域中来。因此学好EDA技术对我们有很大的益处。EDA是指以计算机为工具，在EDA软件平台上，根据设计社描述的源文件（原理图文件、硬件描述语言文件或波形图文件），自动完成系统的设计，包括编译、仿真、优化、综合、适配（或布局布线）以及下载。 流水灯是一串按一定的规律像流水一样连续闪亮，流水灯控制是可编程控制器的一个应用，其控制思想在工业控制技术领域也同样适用。流水灯控制可用多种方法实现，但对现代可编程控制器而言，基于EDA技术的流水灯设计也是很普遍的。 课程设计主要的目的是通过某一电路的综合设计，了解一般电路综合设计过程、设计要求、应完成的工作内容和具体的设计方法、通过设计也有助于复习、巩固以往的学习内容、达到灵活应用的目的。在设计完成后，还要将设计的电路进行安装、调试以加强学生的动手能力。在此过程中培养从事设计工作的整体观念。 课程设计应强调以能力培养为主，在独立完成设计及制作任务同时注意多方面能力的培养与提高，主要包括以下方面： ·独立工作能力和创造力。 ·综合运用专业及基础知识，解决实际工程技术问题的能力。 ·查阅图书资料、产品手册和各种工具书的能力。 ·写技术报告和编制技术资料的能力。 ·实际动手能力。 利用学到的电子技术知识，通过布置具有一定难度的设计题目，帮助学生熟悉课程设计任务和设计方法。
毕业设计（论文）开题报告题目函数信号发生器 专业名称电子信息工程 班级学号118501106 学生姓名蔡伟攀 指导教师邓洪峰 填表日期2015年 3月25日
说明 开题报告应结合自己课题而作，一般包括：课题依据及课题的意义、国内外研究概况及发展趋势（含文献综述）、研究内容及实验方案、目标、主要特色及工作进度、参考文献等内容。以下填写内容各专业可根据具体情况适当修改。但每个专业填写内容应保持一致。
一、选题的依据及意义 1.选题依据 信号发生器（signal generator）又称信号源或振荡器，是输出供给量，产生频率、幅度、波形等主要参数都可调的信号，用于测量的信号发生器指的是能够产生不同频率、不同幅度的规则或不规则的信号源，在电子系统的测量、实验、校准和维护中的得到广泛的应用。能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波甚至任意波形，各种波形曲线均可用三角函数方程式表示。如在制作和调试音频功率放大器时，就需要人为的输入一个标准音频信号，才能测量功率放大器的输出，得到功率放大器的相关参数，此时要用到的这个标准音频信号就是由信号发生器提供的，可见信号发生器的应用很广。信号发生器其作用是：测量网络的幅频特性、相频特性；测量网络的瞬态响应；测量接收机；测量元件参数等。 信号源可以分为通用和专用两种，通用信号源包括:正弦信号源、脉冲信号源、函数信号源、高频信号源、噪声信号源；专用信号源包括：电视信号源、编码脉冲信号源。信号发生器根据输出波形可以分为：正弦信号发生器、函数信号发生器、脉冲信号发生器和噪声信号发生器。 （1)正弦信号发生器 主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等。按照其不同性能和用途还可以分为低频（20Hz~10MHz）信号发生器、高频（100kHz~300MHz）信号发生器、微波信号发生器、扫频和程控发生信号发生器、频率合成式信号发生器等。 （2）函数（波形）信号发生器 能产生特定的周期性时间函数波形（正弦波、方波、三角波、锯齿波和脉冲波等）信号，频率范围可以从几微赫兹到几十兆赫兹。除供通信、仪表和自动控制系统测试外，还广泛用于其他非电测量领域。 （3）脉冲信号发生器 能产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。（4）随机信号发生器 通常又分为噪声信号发生器和伪随机信号发生器两种。噪声信号发生器的主要用途为：在待测系统中引入一个随机信号，以模拟实际工作条件中的噪声而测定系统性能；外加一个已知噪声信号与系统内部噪声比较以测定噪声系数；用随机信号代替正
东北石油大学EDA技术实践课程设计 课程EDA技术实践课程设计 题目24进制计数器 院系电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导教师 年7月25日
EDA技术实践课程设计任务书 课程EDA技术实践课程设计 题目24进制计数器 专业电气工程及其自动化姓名学号 主要内容： 1.熟练掌握Quartus II软件的使用。 2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。 3.学会用例化语句对EDA电路设计中顶层电路进行描述。 基本要求： 1.熟悉仿真开发软件Quartus II的使用； 2.根据功能要求，用原理图或文本输入方式完成设计； 3.用Quartus II做波形仿真调试； 4.下载至EDA试验仪调试设计。 主要参考资料： [1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002. [2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001. [3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999. [4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002. [5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002. 完成期限 指导教师 专业负责人 年7 月18日
目录 1设计 (1) 2方案选择与电路原理图的设计 (1) 2.124进制计数器的基本原理 (1) 2.2设计流程图 (1) 2.3原理图 (1) 374LS161元件说明 (2) 3.1 简介 (2) 3.274ls161管脚图与介绍 (2) 3.374ls161功能表 (3) 3.474ls161主要特点 (3) 4设计过程 (4) 4.1新文件的建立 (4) 4.2宏功能模块的使用 (5) 4.3普通元件的添加 (8) 4.4 电路连接 (9) 5功能仿真 (9) 6出现的问题及调试方法 (11) 7总结 (11) 参考文献 (12) 附录VHDL语言编写的该程序清单 (13)
湖北职业技术学院《EDA技术》课程设计报告 题目动态输出4位十进制频率计的设计所在学院电子信息工程学院 专业班级电信08304 学生姓名马强 学号08024839 指导教师王芳 完成日期2010年11月18 日
目录 一、概述 (3) 二、设计正文 (4) （一）设计目的 (4) （二）设计实现 (4) 1、端口说明 (4) 2、Cnt10模块说明 (5) 3、Tctl模块说明 (6) 4、锁存器reg16模块说明 (8) 5、Scan_led模块说明 (9) 6、顶层文件仿真 (10) 7、硬件下载 (11) 三、总结 (13) 四、感言 (14) 五、参考文献 (15)
概述 此次设计的主要目的是学习掌握频率计的设计方法；掌握动态扫描输出电路的实现方法；学习较复杂的数字系统设计方法。通过单位时间（1秒）内频率的计数来实现频率计的设计。此设计主要用四位十进制计数器，所以频率计数范围为100～9999Hz。然后锁存防止闪烁显示，最后由译码扫描显示电路输出到数码管进行显示输出。并且下载后会有一秒钟的延时后才会显示输出所计频率输出。设计下载后能够进行仿真频率的计数和静态显示，但是分频的设计程序有所缺陷导致长时间显示后会有1Hz的抖动。通过这次的设计能够更清楚的理解VHDL程序的描述语言，进行简单程序的编写和仿真。
动态输出4位十进制频率计的设计 一、目的 1.学习掌握频率计的设计方法。 2.掌握动态扫描输出电路的实现方法。 3.学习较复杂的数字系统设计方法 二、设计实现 4位十进制频率计外部接口如图1所示，顶层文件如图2所示，包含4中模块；Tctl、reg16、scan_led和4个cnt10。 （1）端口说明 F1Hz：给Tctl模块提供1Hz的频率输入。 Fin：被测频率输入。 scan_led：给scan_led模块提供扫描输入频率输入。 bt[1..0]：片选信号输出。 sg[6..0]:译码信号输出。 cout：进位输出。
研究生专业实践方案论证题目：中心频率1MHz正弦波信号发生器 学号 姓名 专业机械工程 院系机械科学与工程学院 2016年4月29日
中心频率1MHz正弦波信号发生器 1.选题背景 在电子技术领域，经常需要用到一些信号作为测量基准或输入信号，也就是所谓的信号源。函数信号发生器已成为电子技术领域不可或缺的仪器，尤其是在电路调试过程中，信号发生器起着相当重要的作用。按其频率产生方法，信号发生器可分为谐振法和合成法两种。一般传统的信号发生器均采用谐振法，也就是用具有频率选择性的回路来产生正弦振荡，获得所需频率。近些年来，随着集成集成电路的不断发展，各大厂商生产的信号发生器大部分都采用分立元件及模拟集成电路构成频率合成器，不仅实现了仪器体积的进一步缩小，且准确度和精度得到了进一步提升。 2.方案设计 2.1 方案一 用分立元件组成的函数发生器。分立器件是相对于集成芯片而言的。随着科学技术的不断发展，人们渐渐步入电子时代，分立器件也被也被广泛应用到各种领域，如计算机外设、消费电子、仪器仪表等。它包括：半导体二极管、半导体三极管、电容、电阻、逻辑器件、传感器、敏感器件以及装好的压电晶体类似半导体器件等。 用分立器件组成的函数信号发生器，其机构简单、成本较低。但是由于元器件的分散性及环境条件的改变等因素，致使波形频率易产生偏差，它通常是单频率函数信号发生器，并且其频率较低，工作状态易产生波动，不易于调试。 2.1.2 方案二 用晶体管、运放IC等通用器件制作函数信号发生器。函数信号发生器可以由晶体管、运放IC等通用器件制作。早期的函数信号发生器IC，如L8038、BA205、XR2207等，它们的功能较少，精度不高，频率上限只有300kHz，无法产生更高的频率信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。 由于用通用器件制作的函数信号发生器和方案一有同意的确定，即产生出信号的频率较低。因此，在本设计中，此种方案也不宜采用。
E D A技术实践课程设计 --24进制计数器 -CAL-FENGHAI.-(YICAI)-Company One1
东北石油大学EDA技术实践课程设计 年 7月 25日
EDA技术实践课程设计任务书 课程 EDA技术实践课程设计 题目 24进制计数器 专业电气工程及其自动化姓名学号 主要内容： 1.熟练掌握Quartus II软件的使用。 2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。 3.学会用例化语句对EDA电路设计中顶层电路进行描述。 基本要求： 1.熟悉仿真开发软件Quartus II的使用； 2.根据功能要求，用原理图或文本输入方式完成设计； 3.用Quartus II做波形仿真调试； 4.下载至EDA试验仪调试设计。 主要参考资料： [1]潘松，黄继业. 《EDA技术实用教程》［M］.北京：科学出版社，2002. [2]卢杰，赖毅. 《VHDL与数字电路设计》［M］.北京：科学出版社，2001. [3]张明. 《Verilog HDL实用教程》［M］.成都：电子科技大学出版社，1999. [4]郑家龙，王小海，章安元.《集成电子技术基础教程》［M］.北京：高等教育出版社，2002. [5]王金明，杨吉斌. 《数字系统设计与Verilog HDL》［M］.北京：电子工业出版社，2002. 完成期限 指导教师 专业负责人 年 7 月18日
目录 1设计 (1) 2方案选择与电路原理图的设计 (1) 2.124进制计数器的基本原理 (1) 2.2设计流程图 (1) 2.3原理图 (1) 374LS161元件说明 (2) 3.1 简介 (2) 3.274ls161管脚图与介绍 (2) 3.374ls161功能表 (3) 3.474ls161主要特点 (3) 4设计过程 (4) 4.1新文件的建立 (4) 4.2宏功能模块的使用 (5) 4.3普通元件的添加 (8) 4.4 电路连接 (9) 5功能仿真 (9) 6出现的问题及调试方法 (11) 7总结 (11) 参考文献 (12) 附录VHDL语言编写的该程序清单 (13)
《EDA技术》设计报告 设计题目正弦信号发生器的设计 院系：信息工程学院 专业：通信工程____ 学号： 姓名：__________
一．设计任务及要求 1.设计任务: 利用实验箱上的D/A 转换器和示波器设计正弦波发生器，可以在示波器上观察到正弦波 2.设计要求: （1） 用VHDL 编写正弦波扫描驱动电路 （2）设计可以产生正弦波信号的电路 （3）连接实验箱上的D/A 转换器和示波器，观察正弦波波形 二．设计方案 （1）设计能存储数据的ROM 模块，将正弦波的正弦信号数据存储在在ROM 中，通过地址发生器读取，将正弦波信号输入八位D/A 转化器，在示波器上观察波形 （2）用VHDL 编写正弦波信号数据，将正弦波信号输入八位D/A 转化器，在示波器上观察波形 三．设计框图 图 1 设计框图 信号发生器主要由以下几个部分构成：计数器用于对数据进行采样，ROM 用于存储待采样的波形幅度数值，TLV5620用于将采集的到正弦波数字量变为模拟量，最后通过示波器进行测量获得的波形。其中，ROM 设置为7根地址线，8个数据位，8位并行输出。TLV5260为串行输入的D/A 转换芯片，因此要把ROM 中并行输出的数据进行并转串。 四．实现步骤 1.定制ROM 计 数 器 7根地址线 8 位 R O M 并转串输出 CLK TLV5620D/A 转换 RST
ROM的数据位选择为8位，数据数选择128个。利用megawizard plug-in manager定制正弦信号数据ROM宏功能块，并将上面的波形数据加载于此ROM中。如图3所示。 图2 ROM存储的数据 图3 调入ROM初始化数据文件并选择在系统读写功能 2.设计顶层
正弦信号发生器设计方案 一、方案比较论证 所有方案可按模拟式和数字式分为两大类 模拟式： ①利用电阻、电容、运放等传统器件搭建LC或RC正弦信号发生器。通过改变电路中的 元件的参数值来调节输出频率。这种方式成本低廉，但由于采用大量分立器件，受其工作原理的限制频率稳定度较低（只有10-3量级）。另外实现扩展功能中的各种调制等也比较麻烦，电路复杂，调试困难，精度差。 ②采用专用信号发生芯片MAX038来实现正弦信号波形的输出。是美信公司的低失真单片 信号发生集成电路，内部电路完善，使用该器件能够产生精确的高频三角、锯齿、正弦及方波。使用该芯片设计简单，但扩展功能电路部分实现起来和采用分立器件同样复杂，而且频率精度和稳度均难以达到要求。 ③采用基于锁相环（PLL）技术或者非线性器件频率变换技术的频率合成器。由晶体振荡 器和锁相环组成的系统中，前者保证工作频率稳定度，后者完成输出频率的调整，但是这时输出频率只能是晶体谐振频率的整数倍。故虽然频率稳定能达到要求却很难做到频率输出范围1KHZ—10MHZ和100HZ步进的要求。 数字式： ①采用AD公司专用的DDS芯片AD9851合成FM和AM的载波，采用传统的模拟调制 方式来实现AM调制和FM调制。但该方案需要额外的模拟调制FM和AM的调制电路，且制作和调制电路都比较麻烦，还难免引入一定的干扰，而且此方案中的PSK调制也不容易实现。 ②采用AD公司的AD9856作为调制芯片，是内含DDS的正交调制芯片，可以实现多进 制的数字幅度调制，多进制的数字相位调制和多进制的数字幅度相位联合调制。故AM 调制，PSK调、ASK调制都可以通过它实现但是AD9856不便于调频且控制复杂。 ③利用微处理器和DAC实现DDS信号产生器。微处理器能够实现DDS的电路结构，即 实现相位累加器、波形的数据表、同时实现数字/模拟转换器的控制时序。利用微处理器完成加法运算需要读取的数据进行运算，再把运算结果送到目标单元。由于微处理器工作的顺序性，这时的相位累加频率将比微处理器的时钟频率低得多。同时微处理器还要完成人机交互的相关任务，故这种方案输出频率受到很大限制。 ④利用微处理器和可编程逻辑器件实现DDS信号产生器。微处理器程序执行的顺序性限 制了它的工作速度，可编程逻辑器件的并行运行能力使它适用于高速工作的场合。同时FM、AM、PSK、ASK调制均由FPGA在数字域内完成，大大简化了电路，同时具有良好的精度和可控性。微处理器完成键盘输入，液晶显示等人机交换任务。 综上所述：数字类的第四方案为最优选择。
课程设计任务书 设计题目1：数码管显示数字钟设计 学生姓名 课程名称EDA技术课程设计专业班级 地点起止时间2017年6月19日— 6月23日 设 计 内 容 硬件设计及样品制作 设计参数1、具有时、分、秒，计数显示功能，以24小时循环计时； 2、具有清零，调节小时、分钟功能； 3、具有整点报时功能，整点报时的同时LED花样显示。 设计进度1.2017年6月19日—20日查阅资料，确定设计方案 2.2017年6月21日—22日程序设计和硬件调试 3.2017年6月23日撰写课程设计报告，答辩 设计成果1. 设计说明书一份（不少于2000字）； 2. 样品一套。 参考资料1.周润景等，基于Quartus II的FPGA/CPLD数字系统设计实例，电子工业 出版社，2010 2.夏宇闻，Verilog数字系统设计教程（第二版），北京航空航天大学出版 社，2014 说明1．本表应在每次实施前由指导教师填写一式2份，审批后所在系（部）和指导教师各留1份。2．多名学生共用一题的，在设计内容、参数、要求等方面应有所区别。3．若填写内容较多可另纸附后。 院（系）分管领导：教研室主任：指导教师： 2017年 6月 23日
EDA技术课程设计报告 目录 第1章引言 (1) 第2章电路原理 (2) 第3章程序设计 (3) 3.1 顶层模块设计 (3) 3.2 时钟分频模块设计 (4) 3.3 按键驱动模块设计 (4) 3.4 时钟计数模块设计 (4) 3.5 整点报时模块 (5) 3.6 LED灯花样显示模块 (7) 3.7 数码管显示模块设计 (7) 第4章调试、测试分析及结果 (10) 4.1 调试 (10) 4.2 测试分析 (10) 4.3 结果 (12) 第5章小结 (13) 参考文献 (14) 附录电路图及程序 (15)
毕业设计（论文）调研报告 学生姓名汤代月专业班级通信工程2012级1班 所在院系_________________ 电气工程系______________________ 指导教师___________ 职称_______________________ 讲师__________ 所在单位__________________ 电子电路教研室_____________________ 完成日期2015 年3月13日
调研报告 信号发生器是现代电子技术发展的重要成果，又称信号源或振荡器，各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形，如三角波、锯齿波、矩形波（含方波）、正弦波的电路被称为函数信号发生器。函数信号发生器在电路实验和设备检测中具有十分广泛的用途，也是应用最广泛的电子仪器之一。信号发生器是能提供各种频率、波形和输出电平电信号的设备。在测量各种电信系统或电信设备的振幅特性、频率特性、传输特性及其它电参数时，以及测量元器件的特性与参数时，用作测试的信号源或激励源。 信号发生器在测试、研究或调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。当要求进行系统的稳态特性测量时，需使用振幅、频率已知的正弦信号源。当测试系统的瞬态特性时，又需使用前沿时间、脉冲宽度和重复周期已知的矩形脉冲源。并且要求信号源输出信号的参数，如频率、波形、输出电压或功率等，能在一定范围内进行精确调整，有很好的稳定性。有输出指示信号源可以根据输出波形的不同，划分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。 一?课题的来源及意义 近年来由于电子器件的发展以及数字化微处理器技术的发展，信号发生器有了迅 速的发展，出现了合成信号发生器、程控信号发生器等新种类。各类信号发生器的性能指标也都有了大幅度提高，据调查得知，在低价格、高时钟频率、高性能的新一代DDS'可世后，以后信号发生器的发展不可估量！信号发生器应用己经遍及国民经济的各个领域，深入了人们的日常生活。增加课题应用技术的论述，所以我选择利用FPG/实现信号发生器的设计 我作为新时代大学生中的一员，在学习了通信工程专业知识后，又加入了WNC 企业中实习。实物接触应用机会多了，对信号发生器了解日渐加深，我想把理论知识
五课程设计题目与内容 1. 电子秒表设计 内容及要求： 完成具有多计数功能的秒表，并可将结果逐一显示在7 段数码管上，具体要求如下： (1)输入时钟10khz ，采用Altera EP1C6Q240C8 FPGA ； (2)异步、同步复位，计时精度1ms,最大计时240秒； (3)至少对 6 个目标计时，并可显示于7 段数码管，格式为xxx.yyy ，秒为单位； ( 4)计时值可逐一顺序回显； ( 5)按下一次终止键完成一个对象的计时,计时间隔小于最大计时值； ( 6)完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。 进度安排： 本设计持续10天,其中最后一天(依例周五)为答辩时间。 第1-2 天：讲解题目,准备参考资料,检查、调试实验软硬件,进入设计环境,开始设计方案和验证方案的准备； 第3-4 天：完成设计与验证方案,经指导老师验收后进入模块电路设计； 第5-7 天：完成模块电路设计,进行代码输入,并完成代码的初步仿真； 第8-9 天：代码功能仿真正确,约束设计,综合、下载,实现设计目标,并指导老师验收设计；整理设计资料,撰写报告、准备答辩； 第10 天：验收合格后进行答辩。 选题：限2人：共同进行电路和验证方案设计，1人仿真，另1人FPGA实现
2. aval on 总线从接口设计 内容及要求： 实现Altera 的NiosII CPU 外部总线接口电路，完成存储器的读写操作。 (1) CPU采用Altera Nios n； ( 2)接口电路采用同步操作，注意时钟的选择； ( 3)寻址空间0x8000~0x8ffff ，数据总线宽度8 比特； ( 4)存储器的种类为寄存器即可，具有读写功能； ( 5) avalon 总线接口为slave ； (6)下载验证时要和CPU一同实现相应的功能，软件进行读写操作。 进度安排： 本课程设计持续10 天，其中最后一天( (依例周5)为答辩时间。 第1-2 天：讲解题目，准备参考资料，检查、调试实验软硬件，进入设计环境，开始设计方案和验证方案的准备； 第3-4 天：完成设计与验证方案，经指导老师验收后进入模块电路设计； 第5-7 天：完成模块电路设计，进行代码输入，并完成代码的仿真； 第8-9天：约束设计，与CPU集成综合、下载，用c语言实现操作，并指导老师验收设计；整理设计资料，撰写报告、准备答辩； 第10 天：验收合格后进行答辩。 选题：限 2 人：共同进行电路和验证方案设计， 1 人逻辑电路设计与仿真，另1人系统集成及软件代码设计