芯片封装的主要步骤
板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。
裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。
COB主要的焊接方法：
（1）热压焊
利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。
（2）超声焊
超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。
（3）金丝焊
球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。
COB封装流程
第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。
第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
适用于散装LED芯片。采用点胶机将适量的银浆点在PCB印刷线路板上。
第三步：将备好银浆的扩晶环放入刺晶架中，由操作员在显微镜下将LED晶片用刺晶笔刺在PCB印刷线路板上。
第四步：将刺好晶的PCB印刷线路板放入热循环烘箱中恒温静置一段时间，待银浆固化后取出(不可久置，不然LED芯片镀层会烤黄，即氧化，给邦定造成困难)。如果有LED 芯片邦定，则需要以上几个步骤；如果只有IC芯片邦定则取消以上步骤。
第五步：粘芯片。用点胶机在PCB印刷线路板的IC位置上适量的红胶(或黑胶)，再用防静电设备(真空吸笔或子)将IC裸片正确放在红胶或黑胶上。
第六步：烘干。将粘好裸片放入热循环烘箱中放在大平面加热板上恒温静置一段时间，也可以自然固化(时间较长)。
第七步：邦定(打线)。采用铝丝焊线机将晶片(LED晶粒或IC芯片)与PCB板上对应的焊盘铝丝进行桥接，即COB的内引线焊接。
第八步：前测。使用专用检测工具(按不同用途的COB有不同的设备，简单的就是高精密度稳压电源)检测COB板，将不合格的板子重新返修。
第九步：点胶。采用点胶机将调配好的AB胶适量地点到邦定好的LED晶粒上，IC则用黑胶封装，然后根据客户要求进行外观封装。
第十步：固化。将封好胶的PCB印刷线路板放入热循环烘箱中恒温静置，根据要求可设定不同的烘干时间。
第十一步：后测。将封装好的PCB印刷线路板再用专用的检测工具进行电气性能测试，区分好坏优劣。
与其它封装技术相比，COB技术价格低廉（仅为同芯片的1/3左右）、节约空间、工艺成熟。但任何新技术在刚出现时都不可能十全十美，COB技术也存在着需要另配焊接机及封装机、有时速度跟不上以及PCB贴片对环境要求更为严格和无法维修等缺点。
某些板上芯片(CoB)的布局可以改善IC信号性能，因为它们去掉了大部分或全部封装，也就是去掉了大部分或全部寄生器件。然而，伴随着这些技术，可能存在一些性能问题。在所有这些设计中，由于有引线框架片或BGA标志，衬底可能不会很好地连接到VCC或地。可能存在的问题包括热膨胀系数(CTE)问题以及不良的衬底连接。
将芯片封装在一个封装体内或其表面上是封装界沿用了多年的一种传统的封装技术。如LPCC、TBGA、SOIC和DIPS等都采用这种封装方法。90年代以来，随着应用领域的大力驱动，封装技术不断取得日新月异的进展。单从封装技术新名词的涌现速度就足以说明封装技术的不断发展。近几年在各种期刊和会议录文章中出现的封装技术缩略词更是层出不穷，令人眼花缭乱，应接不暇。
人们对铜引线框架的特性及其相关的工艺技术并不陌生。采用金线与其它合金(如铜等)的
引线键合技术已接近完美的程度。最近几年，引线键合的节距(交错节距)不断减小，已由原来的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封装多采用下列两种形式：1种是采用封帽的气密封装；另一种是采用模压化合物或液体密封剂的灌封方式，使最终的封装体能经受住可靠性测试。此外，与PCB的互连采用针式引线，其形状可分为直接鸥翼形成“J”形。三四年以前，制造产品的最终目的通常是最大限度地延长使用寿命。但如今的情况已大不相同了，消费类产品已达到极为丰富的程度。一旦产品出现故障，人们通常采用的方法是弃旧购新，因为购买新产品的价格甚至比维修还要划算。这也足以说明，大部分产品的价格已发生了许多变化。
2 倒装芯片技术的发展
30多年前，“倒装芯片”问世。当时为其冠名为“C4”，即“可控熔塌芯片互连”技术。该技术首先采用铜，然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”；还有人采用Sn封帽，即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等)，但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是，倒装芯片可以批量完成，因此还是比较划算。
由于新型封装技术和工艺不断以惊人的速度涌现，因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外，以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性，最大限度地缩短面市的时间。
无论人们对此抱何种态度，倒装芯片已经开始了一场工艺和封装技术革命，而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求，基片技术领域正在开发新的基板技术，模拟和设计软件也不断更新升级。因此，如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。
由于受互连网带宽不断变化以及下面列举的一些其它因素的影响，许多设计人员和公司不得不转向倒装芯片技术。
其它因素包括：
①减小信号电感——40Gbps(与基板的设计有关)；
②降低电源／接地电感；
③提高信号的完整性；
④最佳的热、电性能和最高的可靠性；
⑤减少封装的引脚数量；
⑥超出引线键合能力，外围或整个面阵设计的高凸点数量；
⑦当节距接近200μm设计时允许；S片缩小(受焊点限制的芯片)；
⑧允许BOAC设计，即在有源电路上进行凸点设计。
然而，由于倒装芯片工艺的固有特点使采用倒装芯片工艺制作的封装并非是全密封的，且还要使用刚性凸点。在这一点上，它与采用引线键合将芯片与基板相连接的方法有所不
同。许多早期的C4设计都与芯片(热膨胀系数，即CTE约为2．3-2．8ppm)一起组装在陶瓷基板(CTE为7ppm)上。这种设计通常需要底部填料以确保芯片与基板的可靠连接。底部填充的主要作用是弥补芯片与基板之间在功率与／或热循环期间出现的CTE失配，而不起隔离潮湿的作用。CTE失配有可能造成芯片与基板以不同的速度膨胀和收缩，最终会导致芯片的断裂。
倒装芯片工艺自问世以来一直在微电子封装中得到广泛应用。最近5年由于对提高性能，增加凸点数量和降低成本等方面不断提出新的要求。为了满足这些要求，许多知名大公司已对倒装芯片技术做了许多改进。由于芯片尺寸已经增加，凸点节距已经减小，促进新型基板材料不断问世，芯片凸点制作工艺和底部填充技术不断改善，环保型无铅焊料逐步得到广泛应用，致使互连的选择越来越广泛。
3 新工艺问世
最近几年由于应用领域不断对工艺提出新的要求，世界各国，尤其是美国从事封装技术研究的机构和公司都纷纷推出其新的工艺和技术。这些新的工艺可省去以往那些价格昂贵的基板和工艺步骤，直接在PCB上安装更小的芯片。这些工艺尤其适用于低成本的消费类产品。此外，最近一些公司还开发出一种采用有机基板的新工艺。这种有机基板的最大优势在于它的制造成本。它比陶瓷基板工艺的成本要低得多，而设计的线条却可以达到非常细密的程度。自从有机基板出现以来，为了满足日益缩小的特征尺寸的要求，许多公司已开发出有机基板专用的工具和工艺技术。
可供选择的基板材料十分丰富，包括柔性基板(带状)、叠层基板(FR-4、FR-5、BTTM 等)、组合基板(有机组合薄层或叠层上的薄膜介质材料)、氧化铝陶瓷、HiTCETM陶瓷、以及具有BCBTM介质层的玻璃基板等，可谓应有尽有。几年前，如果一个高速芯片组件所耗的功率较高，凸点在2000个以上，节距为200pm的话，其制造难度与制作成本将会高的难以想像。但就目前的工艺设备与技术能力而言，对同类难度产品的制造与组装成品率都已达到相当高的水平，且制造成本已趋于合理化。推动这些新工艺发展的驱动力是什么呢?其实，与任何新技术相同，推动其发展的动力仍是为了达到生产与样品基板的普及性、基板与组装成本、封装设计要求与可靠性等因素之间的平衡。
4 成本问题
像其它技术一样，倒装芯片技术的制造成本仍然与技术和批量大小密切相关。目前大多数工艺的成本仍然十分高昂，而标准工艺仍受批量生产程度的驱使。此外，可靠性也是需要解决的一个问题。许多公司在进行有机封装时仍在使用针对气密封装的可靠性标准。目前有许多公司正在和JEDEC讨论解决这一问题的办法。近一段时间，各种科技期刊报道了多篇论述这一问题的文章。估计在不远的将来有望出台一套专门适用于有机封装技术的标准。与此同时，供应商与用户也在不断努力，为满足单个用户的特殊要求提供必要的可靠性。过去，IC封装通常需要进行下面一系列的可靠性测试。
①在121℃下进行168个小时的相对湿度压力锅蒸煮试验(RH-PCT)；
②在150℃下完成1000小时的高温存储(HTSL)试验；
③在85℃下完成1000小时，85％相对湿度温度-温度偏压试验(RH-THBT)；
④在-55℃-+125℃下完成1000个循环。
⑤在130℃下完成超过168小时，85％相对湿度强加速温湿应力试验(RH-HSAT)。
封装与PCB的二级可靠性包括许多项不同的测试。这些测试需要在0℃-100℃下完成300个循环。JEDEC对测试标准和循环的停留时间做了十分详细的规定。
随着有机封装应用领域的不断扩大，可靠性问题将成为该技术面临的主要挑战。其中由潮气吸收引起的分层，以及由封装结构的精细程度和电流密度过高引起的电迁移等问题都必须得到更多的关注。聚酰亚胺是吸潮性能最差的材料之一。尽管目前的一层或两层带状生产都采用这种材料，但它与铜的粘接性能较差，因此有机封装要想取得长足发展必须解决这些问题。
5 失效机理
要充分理解材料在使用过程中出现的失效机理仍需要通过湿气和腐蚀测试，如PCT和HAST等。不过这些测试是否应该用作鉴定失效的基本条件仍有争议。这些问题还有待JEDEC和其它机构的进一步商议。除此之外，封装界还在探讨其它的测试手段。一些公司认为，一理了解了失效的机理就可以取消某些测试标准。
然而，一些特殊应用的产品仍要与许多喷气式飞机部件、医疗部件、卫星、导弹等一起进行温度循环实验。在这类情况下仍需要可靠性更高、寿命更长的倒装芯片封装。因此必须开发一种适合高速大功耗(5—100W)工作的芯片工艺技术。这类芯片的凸点通常在2000-5000个，节距在200μm或以下。尽管有许多公司正在从事这方面的研究，但谁会成为最大的赢家目前尚不明朗。
迄今为止，每个公司都在制订各自的工作目标，因此市场上的工艺技术及支撑产品的种类十分繁杂。主要包括CSP、DCA、COB和FCBGA(倒装
芯片焊球网络阵列)等。
6 选择
倒装芯片的最终结果是一个封装，但它本身是一种工艺而并非封装。可以采用各种不同的方法改变工艺以满足各种不同的应用要求。最基本的步骤包括：制作芯片封装凸点、切片、将芯片倒装在基板或载体上、芯片与基板再流焊、在芯片与基板之间进行底部填充、老化、制作BGA焊球、将最终的封装组装到另一块印制电路板(通常为FR-4)上。
是否选择倒装芯片技术作为最终的封装选择主要取决于基板的选择。通常基板必须符合下列要求：
①芯片的电学要求(电感、电容、电阻、传播延迟、EMI等)；
②根据供应商提供的基板设计特点(线条、间隔、通孔尺寸、通孔直径等)进行设计；
③成本要求；
④焊球或焊膏(含铅或无铅)的组份；
⑤热性能要求；
⑥尺寸要求；
⑦应用对封装可靠性的要求；
⑧应用对PCB或二极可靠性的要求。
7 结论
综上所述，在设计或制造中遇到问题时应常与组装伙伴共同商讨对策。因为他们所拥有的模拟软件可以对任何电参数和热特性进行模拟，可最终选出最佳的封装手段；他们的建模能力可满足新型设计的高速要求；他们拥有丰富的经验和可靠的数据,完全可根据设计方案完成产品的生产和制作；他们还拥有对最终产品的测试能力，还可以就材料的选择、热选择、焊料合金和组装结构提出切实可行的建议。
常见芯片封装类型的汇总 芯片封装，简单点来讲就是把制造厂生产出来的集成电路裸片放到一块起承载作用的基板上，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，还能增强其电热性能。所以，封装对CPU和其他大规模集成电路起着非常重要的作用。 今天，与非网小编来介绍一下几种常见的芯片封装类型。 DIP双列直插式 DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。DIP封装结构形式有多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP （含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP是最普及的插装型封装，应用范围包括标准逻辑IC，存储器和微机电路等。 DIP封装 特点： 适合在PCB(印刷电路板)上穿孔焊接，操作方便。 芯片面积与封装面积之间的比值较大，故体积也较大。 最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚可插到主板上的插槽或焊接在主板上。 在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高六倍。 现状：但是由于其封装面积和厚度都比较大，而且引脚在插拔过程中很容易被损坏，可靠性较差。同时这种封装方式由于受工艺的影响，引脚一般都不超过100个。随着CPU内
A、常用芯片封装介绍 来源：互联网作者： 关键字：芯片封装 1、BGA 封装(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配 LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚 LSI 用的一种封装。封装本体也可做得比 QFP(四侧引脚扁平封装)小。例如，引脚中心距为 1.5mm 的360 引脚 BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚 QFP 为 40mm 见方。而且 BGA 不用担心 QFP 那样的引脚变形问题。该封装是美国 Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为 1.5mm，引脚数为225。现在也有一些 LSI 厂家正在开发500 引脚的 BGA。 BGA 的问题是回流焊后的外观检查。 现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国 Motorola 公司把用模压树脂密封的封装称为 OMPAC，而把灌封方法密封的封装称为 GPAC(见 OMPAC 和 GPAC)。 2、BQFP 封装(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和 ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见 QFP)。
封装有两大类；一类是通孔插入式封装(through-hole package)；另—类为表面安装式封装(surface moun te d Package)。每一类中又有多种形式。表l和表2是它们的图例，英文缩写、英文全称和中文译名。图6示出了封装技术在小尺寸和多引脚数这两个方向发展的情况。 DIP是20世纪70年代出现的封装形式。它能适应当时多数集成电路工作频率的要求，制造成本较低，较易实现封装自动化印测试自动化，因而在相当一段时间内在集成电路封装中占有主导地位。 但DIP的引脚节距较大(为2.54mm)，并占用PCB板较多的空间，为此出现了SHDIP和SKDIP等改进形式，它们在减小引脚节距和缩小体积方面作了不少改进，但DIP最大引脚数难以提高(最大引脚数为64条)且采用通孔插入方式，因而使它的应用受到很大限制。 为突破引脚数的限制，20世纪80年代开发了PGA封装，虽然它的引脚节距仍维持在2.54mm或1.77mm，但由于采用底面引出方式，因而引脚数可高达500条～600条。 随着表面安装技术(surface mounted technology, SMT)的出现，DIP封装的数量逐渐下降，表面安装技术可节省空间，提高性能，且可放置在印刷电路板的上下两面上。SOP应运而生，它的引脚从两边引出，且为扁平封装，引脚可直接焊接在PCB板上，也不再需要插座。它的引脚节距也从DIP的2.54 mm减小到1.77mm。后来有SSOP和TSOP改进型的出现，但引脚数仍受到限制。 QFP也是扁平封装，但它们的引脚是从四边引出，且为水平直线，其电感较小，可工作在较高频率。引脚节距进一步降低到1.00mm，以至0.65 mm和0.5 mm，引脚数可达500条，因而这种封装形式受到广泛欢迎。但在管脚数要求不高的情况下，SOP以及它的变形SOJ(J型引脚)仍是优先选用的封装形式，也是目前生产最多的一种封装形式。 方形扁平封装-QFP (Quad Flat Package) [特点] 引脚间距较小及细，常用于大规模或超大规模集成电路封装。必须采用SMT(表面安装技术)进行焊接。操作方便，可靠性高。芯片面积与封装面积的比值较大。 小型外框封装-SOP (Small Outline Package) [特点] 适用于SMT安装布线，寄生参数减小，高频应用，可靠性较高。引脚离芯片较远，成品率增加且成本较低。芯片面积与封装面积比值约为1:8 小尺寸J型引脚封装-SOJ (Smal Outline J-lead) 有引线芯片载体-LCC (Leaded Chip Carrier) 据1998年统计，DIP在封装总量中所占份额为15%，SOP在封装总量中所占57%，QFP则占12%。预计今后DIP的份额会进一步下降，SOP也会有所下降，而QFP会维持原有份额，三者的总和仍占总封装量的80%。 以上三种封装形式又有塑料包封和陶瓷包封之分。塑料包封是在引线键合后用环氧树脂铸塑而成，环氧树脂的耐湿性好，成本也低，所以在上述封装中占有主导地位。陶瓷封装具有气密性高的特点，但成本较高，在对散热性能、电特性有较高要求时，或者用于国防军事需求时，常采用陶瓷包封。 PLCC是一种塑料有引脚(实际为J形引脚)的片式载体封装(也称四边扁平J形引脚封装QFJ (quad flat J-lead package))，所以采用片式载体是因为有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。 LCC称陶瓷无引脚式载体封装(实际有引脚但不伸出。它是镶嵌在陶瓷管壳的四侧通过接触而导通)。有时也称为CLCC，但通常不加C。在陶瓷封装的情况下。如对载体结构和引脚形状稍加改变，载体的引脚就可直接与PCB板进行焊接而不再需要插座。这种封装称为LDCC即陶瓷有引脚片式载体封装。 TAB封装技术是先在铜箔上涂覆一层聚酰亚胺层。然后用刻蚀方法将铜箔腐蚀出所需的引脚框架；再在聚酰亚胺层和铜层上制作出小孔，将金属填入铜图形的小孔内，制作出凸点(采用铜、金或镍等材料)。由这些凸点与芯片上的压焊块连接起来，再由
集成电路芯片封装技术（书） 第1章 1、封装定义：（狭义）利用膜技术及细微加工技术，将芯片及其他要素在框架或基板上布置、 粘帖固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构 成整体立体结构的工艺 （广义）将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程 2、集成电路的工艺流程：芯片设计（上）芯片制造（中）封装测试（占50%）（下）（填空） 3、芯片封装实现的功能：传递电能传递电路信号提供散热途径结构保护与支持 4、封装工程的技术层次（论述题）：P4图 晶圆Wafer -> 第零层次Die/Chip -> 第一层次Module -> 第二层次Card ->第三层次Board -> 第四层次Gate 第一层次该层次又称芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层组装进行链接的模块 第二层次将数个第一层次完成的封装与其他电子元器件组成一个电路卡的工艺 第三层次将数个第二层次完成的封装组装成的电路卡组合成在一个主电路板上使之成为一个部件或子系统的工艺 第四层次将数个子系统组装成为一个完整电子产品的工艺过程 5、封装的分类与特点： 按照封装中组合集成电路芯片的数目——单芯片封装（SCP）多芯片封装（MCP） 按照密封材料——高分子材料封装陶瓷材料封装 按照器件与电路板互连方式——引脚插入型（PTH）表面贴装型（SMT） 6、DCA（名词解释）：芯片直接粘贴，即舍弃有引脚架的第一层次封装，直接将IC芯片粘贴到基板上再进行电路互连 7、TSV硅通孔互连封装 HIC混合集成电路封装 DIP双列直插式引线封装
芯片封装的主要步骤 板上芯片（Chip On Board, COB)工艺过程首先是在基底表面用导热环氧树脂(一般用掺银颗粒的环氧树脂)覆盖硅片安放点，然后将硅片直接安放在基底表面，热处理至硅片牢固地固定在基底为止，随后再用丝焊的方法在硅片和基底之间直接建立电气连接。 裸芯片技术主要有两种形式：一种是COB技术，另一种是倒装片技术（Flip Chip）。板上芯片封装（COB），半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB是最简单的裸芯片贴装技术，但它的封装密度远不如TAB和倒片焊技术。 COB主要的焊接方法： （1）热压焊 利用加热和加压力使金属丝与焊区压焊在一起。其原理是通过加热和加压力，使焊区（如AI）发生塑性形变同时破坏压焊界面上的氧化层，从而使原子间产生吸引力达到“键合”的目的，此外，两金属界面不平整加热加压时可使上下的金属相互镶嵌。此技术一般用为玻璃板上芯片COG。 （2）超声焊 超声焊是利用超声波发生器产生的能量，通过换能器在超高频的磁场感应下，迅速伸缩产生弹性振动，使劈刀相应振动，同时在劈刀上施加一定的压力，于是劈刀在这两种力的共同作用下，带动AI丝在被焊区的金属化层如（AI膜）表面迅速摩擦，使AI丝和AI膜表面产生塑性变形，这种形变也破坏了AI层界面的氧化层，使两个纯净的金属表面紧密接触达到原子间的结合，从而形成焊接。主要焊接材料为铝线焊头，一般为楔形。 （3）金丝焊 球焊在引线键合中是最具代表性的焊接技术，因为现在的半导体封装二、三极管封装都采用AU线球焊。而且它操作方便、灵活、焊点牢固（直径为25UM的AU丝的焊接强度一般为0.07～0.09N/点），又无方向性，焊接速度可高达15点/秒以上。金丝焊也叫热（压）（超）声焊主要键合材料为金（AU）线焊头为球形故为球焊。 COB封装流程 第一步：扩晶。采用扩张机将厂商提供的整张LED晶片薄膜均匀扩张，使附着在薄膜表面紧密排列的LED晶粒拉开，便于刺晶。 第二步：背胶。将扩好晶的扩晶环放在已刮好银浆层的背胶机面上，背上银浆。点银浆。
半导体集成电路封装技术试题汇总 第一章集成电路芯片封装技术 1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。 2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.封装工程的技术的技术层次？ 第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子厂品的工艺过程。 6.封装的分类？
按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。常见的单边引脚有单列式封装与交叉引脚式封装，双边引脚元器件有双列式封装小型化封装，四边引脚有四边扁平封装，底部引脚有金属罐式与点阵列式封装。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子 8.集成电路的发展主要表现在以下几个方面？ 1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性 9.有关名词： SIP ：单列式封装 SQP：小型化封装 MCP：金属鑵式封装 DIP：双列式封装 CSP：芯片尺寸封装 QFP：四边扁平封装 PGA：点阵式封装 BGA：球栅阵列式封装 LCCC：无引线陶瓷芯片载体 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作
集成电路封装工艺 摘要 集成电路封装的目的,在于保护芯片不受或少受外界环境的影响,并为之提供一个发挥集成电路芯片功能的良好环境,以使之稳定,可靠,正常的完成电路功能.但是集成电路芯片封装只能限制而不能提高芯片的功能. 关键词: 电子封装封装类型封装技术器件失效 Integrated Circuit Packaging Process Abstract The purpose of IC package, is to protect the chip from the outside or less environmental impa ct, and provide a functional integrated circuit chip to play a good environment to make it stable an d reliable, the completion of the normal circuit functions. However, IC chip package and not only restricted to enhance the function of the chip. 引言 电子封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到系统的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一，真可谓三分天下有其一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的；封装所涉及的问题之多之广，也是其它许多领域中少见的，它需要从材料到工艺、从无机到聚合物、从大型生产设备到计算力学等等许许多多似乎毫不关连的专家的协同努力，是一门综合性非常强的新型高科技学科。 1.电子封装 什么是电子封装(electronic packaging)? 封装最初的定义是：保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐(metal can) 作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是，随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。通常认为，封装主要有四大功能，即功率分配、信号分配、散热及包装保护，它的作用是从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的I/O线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接；芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重；由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。 2.部分封装的介绍 金属封装是半导体器件封装的最原始的形式，它将分立器件或集成电路置于一个金属容器中，用镍作封盖并镀上金。金属圆形外壳采用由可伐合金材料冲制成的金属底座，借助封接玻璃，在氮气保护气氛下将可伐合金引线按照规定的布线方式熔装在金属底座上，经过引线端头的切平和磨光后，再镀镍、金等惰性金属给与保护。在底座中心进行芯片安装和在
《微电子封装技术》试卷 一、填空题(每空2分,共40分) 1．狭义的集成电路芯片封装是指利用精细加工技术及，将芯片及其它要素在框架或基板上，经过布置、粘贴及固定等形成整体立体结构的工艺。 2．通常情况下，厚膜浆料的制备开始于粉末状的物质，为了确保厚膜浆料达到规定的要求，可用颗粒、固体粉末百分比含量、三个参数来表征厚膜浆料。 3．利用厚膜技术可以制作厚膜电阻，其工艺为将玻璃颗粒与颗粒相混合，然后在足够的温度/时间下进行烧结以使两者烧结在一起。 4．芯片封装常用的材料包括金属、陶瓷、玻璃、高分子等，其中封装能提供最好的封装气密性。 5．塑料封装的成型技术包括喷射成型技术、、预成型技术。 6．常见的电路板包括硬式印制电路板、、金属夹层电路板、射出成型电路板四种类型。 7. 在元器件与电路板完成焊接后，电路板表面会存在一些污染，包括非极性/非离子污染、、离子污染、不溶解/粒状污染4大类。 8. 陶瓷封装最常用的材料是氧化铝，用于陶瓷封装的无机浆料一般在其中添加玻璃粉，其目的是调整氧化铝的介电系数、，降低烧结温度。 9. 转移铸膜为塑料封装最常使用的密封工艺技术，在实施此工艺过程中最常发生的封装缺陷是现象。 10. 芯片完成封装后要进行检测，一般情况下要进行质量和两方面的检测。 11. BGA封装的最大优点是可最大限度地节约基板上的空间，BGA可分为四种类型：塑料球栅阵列、、陶瓷圆柱栅格阵列、载带球栅阵列。 12. 为了获得最佳的共晶贴装，通常在IC芯片背面镀上一层金的薄膜或在基板的芯片承载架上先植入。 13. 常见的芯片互连技术包括载带自动键合、、倒装芯片键合三种。 14. 用于制造薄膜的技术包括蒸发、溅射、电镀、。 15. 厚膜制造工艺包括丝网印刷、干燥、烧结，厚膜浆料的组分包括可挥发性组分和不挥发性组分，其中实施厚膜浆料干燥工艺的目的是去除浆料中的绝大部分。 16. 根据封装元器件的引脚分布形态，可将封装元器件分为单边引脚、双边引脚、与底部引脚四种。 17. 载带自动键合与倒装芯片键合共同的关键技术是芯片的制作工艺，这些工艺包括蒸发/溅射、电镀、置球、化学镀、激光法、移植法、叠层制作法等。 18. 厚膜浆料必须具备的两个特性，一是用于丝网印刷的浆料为具有非牛顿流变能力的粘性流体；二是由两种不同的多组分相组成，即和载体相。 19. 烧结为陶瓷基板成型的关键步骤，在烧结过程中，最常发生的现象为生胚片的现
集成电路封装形式介绍(图解） BGA BGFP132 CLCC CPGA DIP EBGA 680L FBGA FDIP FQFP 100L JLCC BGA160L LCC
LDCC LGA LQFP LQFP100L Metal Qual100L PBGA217L PCDIP PLCC PPGA PQFP QFP SBA 192L TQFP100L TSBGA217L TSOP
CSP SIP:单列直插式封装.该类型的引脚在芯片单侧排列,引脚节距等特征和DIP基本相同.ZIP:Z型引脚直插式封装.该类型的引脚也在芯片单侧排列,只是引脚比SIP粗短些,节距等特征也和DIP基本相同. S-DIP:收缩双列直插式封装.该类型的引脚在芯片两侧排列,引脚节距为1.778mm,芯片集成度高于DIP. SK-DIP:窄型双列直插式封装.除了芯片的宽度是DIP的1/2以外,其它特征和DIP相同.PGA:针栅阵列插入式封装.封装底面垂直阵列布置引脚插脚,如同针栅.插脚节距为2.54mm或1.27mm,插脚数可多达数百脚. 用于高速的且大规模和超大规模集成电路. SOP:小外型封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,字母L状.引脚节距为 1.27mm. MSP:微方型封装.表面贴装型封装的一种,又叫QFI等,引脚端子从封装的四个侧面引出,呈I字形向下方延伸,没有向外突出的部分,实装占用面积小,引脚节距为1.27mm. QFP:四方扁平封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈L字形,引脚节距为 1.0mm,0.8mm,0.65mm,0.5mm,0.4mm,0.3mm,引脚可达300脚以上. SVP:表面安装型垂直封装.表面贴装型封装的一种,引脚端子从封装的一个侧面引出,引脚在中间部位弯成直角,弯曲引脚的端部和PCB键合,为垂直安装的封装.实装占有面积很小.引脚节距为0.65mm,0.5mm. LCCC:无引线陶瓷封装载体.在陶瓷基板的四个侧面都设有电极焊盘而无引脚的表面贴装型封装.用于高 速,高频集成电路封装. PLCC:无引线塑料封装载体.一种塑料封装的LCC.也用于高速,高频集成电路封装. SOJ:小外形J引脚封装.表面贴装型封装的一种,引脚端子从封装的两个侧面引出,呈J字形,引脚节距为 1.27mm. BGA:球栅阵列封装.表面贴装型封装的一种,在PCB的背面布置二维阵列的球形端子,而不采用针脚引脚. 焊球的节距通常为1.5mm,1.0mm,0.8mm,和PGA相比,不会出现针脚变形问题. CSP:芯片级封装.一种超小型表面贴装型封装,其引脚也是球形端子,节距为0.8mm,0.65mm,0.5mm等. TCP:带载封装.在形成布线的绝缘带上搭载裸芯片,并和布线相连接的封装.和其他表面贴装型封装相比,芯片更薄,引脚节距更小,达0.25mm,而引脚数可达500针以上. 介绍：
￥ 一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 ' 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、
光刻工艺。 10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 ^ 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) ] 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装
芯片封装形式 芯片封装形式主要以下几种：DIP，TSOP，PQFP，BGA，CLCC，LQFP，SMD，PGA，MCM，PLCC等。 DIP DIP封装（Dual In-line Package），也叫双列直插式封装技术，双入线封装，DRAM的一种元件封装形式。指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏管脚。DIP封装结构形式有：多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP（含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式）等。 DIP封装具有以下特点： ?适合在PCB(印刷电路板)上穿孔焊接，操作方便。 ?芯片面积与封装面积之间的比值较大，故体积也较大。 ?最早的4004、8008、8086、8088等CPU都采用了DIP封装，通过其上的两排引脚 可插到主板上的插槽或焊接在主板上。 ?在内存颗粒直接插在主板上的时代，DIP 封装形式曾经十分流行。DIP还有一种派 生方式SDIP（Shrink DIP,紧缩双入线封装），它比DIP的针脚密度要高6六倍。 DIP还是拨码开关的简称，其电气特性为 ●电器寿命:每个开关在电压24VDC与电流25mA之下测试,可来回拨动2000次； ●开关不常切换的额定电流:100mA,耐压50VDC ； ●开关经常切换的额定电流:25mA,耐压24VDC ； ●接触阻抗:(a)初始值最大50mΩ；(b)测试后最大值100mΩ； ●绝缘阻抗:最小100mΩ,500VDC ； ●耐压强度:500VAC/1分钟； ●极际电容:最大5pF ； ●回路:单接点单选择:DS(S),DP(L) 。 TSOP 到了上个世纪80年代，内存第二代的封装技术TSOP出现，得到了业界广泛的认可，时至今日仍旧是内存封装的主流技术。TSOP是“Thin Small Outline Package”的缩写，意思是薄型小尺寸封装。TSOP内存是在芯片的周围做出引脚，采用SMT技术（表面安装技术）直接附着在PCB板的表面。TSOP封装外形尺寸时，寄生参数(电流大幅度变化时，引起输出电压扰动)减小，适合高频应用，操作比较方便，可靠性也比较高。同时TSOP封装具有成品率高，价格便宜等优点，因此得到了极为广泛的应用。 TSOP封装方式中，内存芯片是通过芯片引脚焊接在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB办传热就相对困难。而且TSOP封装方式的内存在超过150MHz 后，会产品较大的信号干扰和电磁干扰。 PQFP PQFP： (Plastic Quad Flat Package，塑料方块平面封装)一种芯片封装形式。 BGA BGA封装内存 BGA封装(Ball Grid Array Package)的I/O端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是I/O引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提
1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为 31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。 9、DFP(dual flat package) 双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。10、DIC(dual in-line ceramic package) 陶瓷DIP(含玻璃密封)的别称(见DIP). 11、DIL(dual in-line)
得分评分人《集成电路封装与测试技术》考试试卷 一、填空题（每空格1分共18分） 1、封装工艺属于集成电路制造工艺的工序。 2、按照器件与电路板互连方式，封装可分为引脚插入型（PTH）和两大类。 3、芯片封装所使用的材料有许多，其中金属主要为材料。 4、技术的出现解决了芯片小而封装大的矛盾。 5、在芯片贴装工艺中要求：己切割下来的芯片要贴装到引脚架的中间焊盘上，焊盘的尺寸要与芯片大小要。 6、在倒装焊接后的芯片下填充，由于毛细管虹吸作用，填料被吸入，并向芯片-基板的中心流动。一个12,7mm见方的芯片，分钟可完全充满缝隙，用料大约0,031mL。 7、用溶剂来去飞边毛刺通常只适用于的毛刺。 8、如果厚膜浆料的有效物质是一种绝缘材料，则烧结后的膜是一种介电体，通常可用于制作。 9、能级之间电位差越大，噪声越。 10、薄膜电路的顶层材料一般是。 11、薄膜混合电路中优选作为导体材料。 12、薄膜工艺比厚膜工艺成本。 13、导电胶是与高分子聚合物（环氧树脂）的混合物。 14、绿色和平组织的使命是：。 15、当锡铅合金中铅含量达到某一值时，铅含量的增加或锡含量的增加均会使焊料合金熔点。 16、印制电路板为当今电子封装最普遍使用的组装基板，它通常被归类于层次的电子封装技术 17、印制电路板通常以而制成。 18、IC芯片完成与印制电路板的模块封装后，除了焊接点、指状结合点、开关等位置外，为了使成品表面不会受到外来环境因素，通常要在表面进行处理。 二、选择题（每题2分共22分） 1、TAB技术中使用（）线而不使用线，从而改善器件的热耗散性能。 A、铝 B、铜 C、金 D、银 2、陶瓷封装基板的主要成分有（） A、金属 B、陶瓷 C、玻璃 D、高分子塑料 3、“塑料封装与陶瓷封装技术均可以制成双边排列（DIP）封装，前者适合于高可 靠性的元器件制作，后者适合于低成本元器件大量生产”，这句话说法是（）。 A、正确 B、错误 4、在芯片切割工序中，（）方法不仅能去除硅片背面研磨损伤，而且能 除去芯片引起的微裂和凹槽，大大增强了芯片的抗碎裂能力。 A、DBT法 B、DBG法 5、玻璃胶粘贴法比导电胶的贴贴法的粘贴温度要（）。 A、低 B、高 6、打线键合适用引脚数为（） A、3-257 B、12-600 C、6-16000 7、最为常用的封装方式是（） A、塑料封装 B、金属封装 C、陶瓷封装 8、插孔式PTH(plated through-hole 镀金属通孔)封装型元器件通常采用 （）方法进行装配。 A、波峰焊 B、回流焊 9、相同成分和电压应力下，长电阻较之短电阻电位漂移要（） A、小 B、大 10、金属的电阻噪比半导体材料电子噪声（）。 A、高 B、低 11、（）技术适合于高密度和高频率环境 A、厚膜技术 B、薄膜技术
芯片封装方式大全 各种IC 封装形式图片 BGA Ball Grid Array EBGA680L LBGA160L PBGA217L Plastic Ball Grid Array SBGA192L QFP Quad Flat Package TQFP100L SBGA SC-705L SDIP SIP Single Inline Package SO Small Outline Package
TSBGA680L CLCC CNR Communication and Networking Riser Specification Revision1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package SOJ32L SOJ SOP EIAJ TYPE II14L SOT220 SSOP16L SSOP TO18
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28 ITO220 TO220 TO247 TO264 TO3 TO5 TO52 TO71
ITO3p JLCC LCC LDCC LGA LQFP PCDIP PGA Plastic Pin Grid Array TO72 TO78 TO8 TO92 TO93 TO99 TSOP Thin Small Outline Package
PLCC 详细规格 PQFP PSDIP LQFP100L 详细规格 METAL QUAD 100L 详细规格 PQFP100L 详细规格 QFP Quad Flat Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid Array ZIP Zig-Zag Inline Package TEPBGA288L TEPBGA C-Bend Lead
题型填空20题40分简答7题35分论述2题25分 第一章集成电路芯片封装技术 1.集成电路的工艺流程：设计-单晶材料-芯片制造-封装-检测 2..集成电路芯片狭义封装是指利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。 3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。 4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。 5.集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定、电路连线与封装保护的工艺，使之成为易于取放输送，并可与下一层次的组装进行连接的模块元件。第二层次，将数个第一层次完成的封装与其他电子元器件组成一个电子卡的工艺。第三层次，将数个第二层次完成的封装组成的电路卡组合成在一个主电路版上使之成为一个部件或子系统的工艺。第四层次，将数个子系统组装成为一个完整电子产品的工艺过程。 6.封装的分类，按照封装中组合集成电路芯片的数目，芯片封装可分为：单芯片封装与多芯片封装两大类，按照密封的材料区分，可分为高分子材料和陶瓷为主的种类，按照器件与电路板互连方式，封装可区分为引脚插入型和表面贴装型两大类。依据引脚分布形态区分，封装元器件有单边引脚，双边引脚，四边引脚，底部引脚四种。 7.芯片封装所使用的材料有金属陶瓷玻璃高分子材料 8.集成电路的发展方向主要表现在以下几个方面？1芯片尺寸变得越来越大2工作频率越来越高3发热量日趋增大4引脚越来越多 对封装的要求，1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性（在书12-13页，论述题要适当扩充） 第二章封装工艺流程 1.封装工艺流程一般可以分为两个部分，成型技术之前的工艺步骤称为前段操作，在成型之后的工艺步骤称为后段操作，前后段操作的区分标准在于对环境洁净度的要求不同 2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装，芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序 3.先划片后减薄：在背面磨削之前将硅片正面切割出一定深度的切口，然后再进行背面磨削。 4.减薄划片：在减薄之前，先用机械或化学的方式切割处切口，然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。 5.芯片贴装的方式四种：共晶粘贴法，焊接粘贴法，导电胶粘贴法，和玻璃胶粘贴法。 6. 芯片互连：将芯片焊区与电子封装外壳的I/O或基板上的金属布线焊区相连
一、填空题 1、将芯片及其他要素在框架或基板上布置，粘贴固定以及连接，引出接线端子并且通过可塑性绝缘介质灌封固定的过程为狭义封装 ;在次基础之上，将封装体与装配成完整的系统或者设备，这个过程称之为广义封装。 2、芯片封装所实现的功能有传递电能；传递电路信号；提供散热途径；结构保护与支持。 3、芯片封装工艺的流程为硅片减薄与切割、芯片贴装、芯片互连、成型技术、去飞边毛刺、切筋成形、上焊锡、打码。 4、芯片贴装的主要方法有共晶粘贴法、焊接粘贴法、导电胶粘贴发、玻璃胶粘贴法。 5、金属凸点制作工艺中，多金属分层为黏着层、扩散阻挡层、表层金保护层。 6、成型技术有多种，包括了转移成型技术、喷射成型技术、预成型技术、其中最主要的是转移成型技术。 7、在焊接材料中，形成焊点完成电路电气连接的物质叫做焊料；用于去除焊盘表面氧化物，提高可焊性的物质叫做助焊剂；在SMT中常用的可印刷焊接材料叫做锡膏。 8、气密性封装主要包括了金属气密性封装、陶瓷气密性封装、玻璃气密性封装。 9、薄膜工艺主要有溅射工艺、蒸发工艺、电镀工艺、 光刻工艺。
10、集成电路封装的层次分为四级分别为模块元件（Module）、电路卡工艺（Card）、主电路板（Board）、完整电子产品。 11、在芯片的减薄过程中，主要方法有磨削、研磨、干式抛光、化学机械平坦工艺、电化学腐蚀、湿法腐蚀、等离子增强化学腐蚀等。 12、芯片的互连技术可以分为打线键合技术、载带自动键合技术、倒装芯片键合技术。 13、DBG切割方法进行芯片处理时，首先进行在硅片正面切割一定深度切口再进行背面磨削。 14、膜技术包括了薄膜技术和厚膜技术，制作较厚薄膜时常采用丝网印刷和浆料干燥烧结的方法。 15、芯片的表面组装过程中，焊料的涂覆方法有点涂、 丝网印刷、钢模板印刷三种。 16、涂封技术一般包括了顺形涂封和封胶涂封。 二、名词解释 1、芯片的引线键合技术(3种) 是将细金属线或金属带按顺序打在芯片与引脚架或封装基板的焊垫上而形成电路互连，包括超声波键合、热压键合、热超声波键合。 2、陶瓷封装 陶瓷封装能提供高可靠度与密封性是利用玻璃与陶瓷及Kovar 或Alloy42合金引脚架材料间能形成紧密接合的特性。
IC BGA Ball Grid Array EBGA 680L LBGA 160L PBGA 217L Plastic Ball Grid Array SBGA 192L QFP Quad Flat Package TQFP 100L SBGA SC-70 5L SDIP SIP Single Inline Package SO Small Outline
TSBGA 680L CLCC CNR Communication and Networking Riser Specification Revision 1.2 CPGA Ceramic Pin Grid Array DIP Dual Inline Package Package SOJ 32L SOJ SOP EIAJ TYPE II 14L SOT220 SSOP 16L SSOP
DIP-tab Dual Inline Package with Metal Heatsink FBGA FDIP FTO220 Flat Pack HSOP28 ITO220 TO18 TO220 TO247 TO264 TO3 TO5 TO52
ITO3p JLCC LCC LDCC LGA LQFP PCDIP PGA Plastic Pin Grid Array TO71 TO72 TO78 TO8 TO92 TO93 TO99
PLCC PQFP PSDIP LQFP 100L METAL QUAD 100L PQFP 100L QFP Quad Flat Package TSOP Thin Small Outline Package TSSOP or TSOP II Thin Shrink Outline Package uBGA Micro Ball Grid Array uBGA Micro Ball Grid Array ZIP Zig-Zag Inline Package TEPBGA 288L TEPBGA